Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5487645B2 - Semiconductor device and power conversion device - Google Patents
[go: Go Back, main page]

JP5487645B2 - Semiconductor device and power conversion device - Google Patents

Semiconductor device and power conversion device Download PDF

Info

Publication number
JP5487645B2
JP5487645B2 JP2009048269A JP2009048269A JP5487645B2 JP 5487645 B2 JP5487645 B2 JP 5487645B2 JP 2009048269 A JP2009048269 A JP 2009048269A JP 2009048269 A JP2009048269 A JP 2009048269A JP 5487645 B2 JP5487645 B2 JP 5487645B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
snubber circuit
switching element
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009048269A
Other languages
Japanese (ja)
Other versions
JP2010205845A (en
Inventor
滋春 山上
星  正勝
林  哲也
秀明 田中
達広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2009048269A priority Critical patent/JP5487645B2/en
Publication of JP2010205845A publication Critical patent/JP2010205845A/en
Application granted granted Critical
Publication of JP5487645B2 publication Critical patent/JP5487645B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5475Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、還流ダイオードを有する半導体装置及び電力変換装置に関する。   The present invention relates to a semiconductor device having a freewheeling diode and a power conversion device.

逆バイアス時に発生する還流ダイオードの発振現象(リンギング)を抑制するために、所定の容量値のキャパシタを還流ダイオードと並列に接続する半導体装置が提案されている(例えば、特許文献1参照)。 In order to suppress the oscillation phenomenon (ringing) of the freewheeling diode that occurs at the time of reverse bias, a semiconductor device in which a capacitor having a predetermined capacitance value is connected in parallel with the freewheeling diode has been proposed (see, for example, Patent Document 1).

特開2004−281462号公報JP 2004-281462 A

上記に提案された半導体装置によって振動現象における振幅の大きさを抑制できるが、振動現象の収束時間を短縮することはできない。このため、還流ダイオードの振動現象によって電圧・電流に生じるノイズが与える周辺回路への悪影響を抑制することができない。また、スナバ回路の容量値や抵抗値が固定であるため、スナバ回路と並列に接続される還流ダイオードの仕様に応じて、静電容量や抵抗の値が異なる複数のスナバ回路を用意する必要がある。   Although the amplitude of the vibration phenomenon can be suppressed by the semiconductor device proposed above, the convergence time of the vibration phenomenon cannot be shortened. For this reason, it is not possible to suppress adverse effects on peripheral circuits caused by noise generated in the voltage / current due to the oscillation phenomenon of the freewheeling diode. In addition, since the capacitance value and resistance value of the snubber circuit are fixed, it is necessary to prepare a plurality of snubber circuits with different capacitance and resistance values according to the specifications of the freewheeling diode connected in parallel with the snubber circuit. is there.

上記課題を鑑み、本発明の目的は、静電容量と抵抗の値が異なる複数のスナバ回路を用意する必要がなく、且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置及び電力変換装置を提供することである。   In view of the above problems, an object of the present invention is to provide a semiconductor device that does not require the preparation of a plurality of snubber circuits having different capacitances and resistance values, and can shorten the convergence time of a vibration phenomenon that occurs in a freewheeling diode during reverse biasing And providing a power converter.

本発明は、一対の接続端子と、一対の接続端子間に接続されたユニポーラ動作する還流ダイオードと、半導体基板からなる抵抗、半導体基板の一方の主面上に配置されたキャパシタ、半導体基板の他方の主面上に配置されて一対の接続端子の一方と接続する裏面電極、及びキャパシタ上に互いに離間して配置され、且つ一対の接続端子の他方とそれぞれ接続可能な複数の表面電極を有する半導体スナバ回路とを備え、複数の表面電極から選択された1以上の表面電極が他方の端子と接続されることによって還流ダイオードと半導体スナバ回路とが一対の接続端子間で並列接続され、選択された表面電極の総面積に応じて半導体スナバ回路のキャパシタと抵抗の値が可変である。 The present invention relates to a pair of connection terminals, a freewheeling diode connected between the pair of connection terminals , a resistor formed of a semiconductor substrate, a capacitor disposed on one main surface of the semiconductor substrate, and the other of the semiconductor substrate A semiconductor substrate having a back electrode connected to one of the pair of connection terminals and a plurality of surface electrodes which are spaced apart from each other and connectable to the other of the pair of connection terminals. The free- wheeling diode and the semiconductor snubber circuit are connected in parallel between the pair of connection terminals by selecting one or more surface electrodes selected from the plurality of surface electrodes and connected to the other terminal. The values of the capacitor and resistance of the semiconductor snubber circuit are variable according to the total area of the surface electrode .

本発明によれば、半導体スナバ回路の静電容量と抵抗の値が可変であるので、静電容量と抵抗の値が異なる複数のスナバ回路を用意する必要がなく、且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置及び電力変換装置を提供できる。   According to the present invention, since the capacitance and resistance values of the semiconductor snubber circuit are variable, it is not necessary to prepare a plurality of snubber circuits having different capacitance and resistance values. It is possible to provide a semiconductor device and a power conversion device that can shorten the convergence time of a vibration phenomenon that occurs.

本発明の第1の実施形態に係る半導体装置の構成を示す模式的な回路図である。1 is a schematic circuit diagram showing a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置の実装形態例を示す模式図である。It is a schematic diagram which shows the mounting example of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置の他の構成を示す模式的な回路図である。FIG. 5 is a schematic circuit diagram showing another configuration of the semiconductor device according to the first embodiment of the present invention. 本発明の第1の実施形態に係る還流ダイオードの構成を示す断面図である。It is sectional drawing which shows the structure of the free-wheeling diode which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置を用いた電力変換装置の回路図である。1 is a circuit diagram of a power conversion device using a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置を用いた他の電力変換装置の回路図である。It is a circuit diagram of other power converters using the semiconductor device concerning a 1st embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置の他の実装形態例を示す模式図である。It is a schematic diagram which shows the other mounting example of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の結合表面電極の構成例を示す上面図である。It is a top view which shows the structural example of the coupling | bonding surface electrode of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の結合表面電極の他の構成例を示す上面図である。It is a top view which shows the other structural example of the coupling | bonding surface electrode of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の結合表面電極を形成する方法例を示す模式図である。It is a schematic diagram which shows the example of a method of forming the coupling | bonding surface electrode of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体スナバ回路の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor snubber circuit which concerns on the 1st Embodiment of this invention. 振動現象の減衰波形のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the attenuation waveform of a vibration phenomenon. 静電容量比と振動現象収束時間比及び過渡損失の増加代との関係を示すグラフである。It is a graph which shows the relationship between an electrostatic capacitance ratio, a vibration phenomenon convergence time ratio, and the increase margin of a transient loss. 本発明の第2の実施形態に係る半導体装置の構成を示す模式的な回路図である。It is a typical circuit diagram which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置の実装形態の例を示す模式図である。It is a schematic diagram which shows the example of the mounting form of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係るスイッチング素子の構造を示す断面図である。It is sectional drawing which shows the structure of the switching element which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置を用いた電力変換装置の回路図である。It is a circuit diagram of the power converter device using the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置を用いた他の電力変換装置の回路図である。It is a circuit diagram of other power converters using the semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第3の実施形態に係る還流ダイオードの構成を示す断面図である。It is sectional drawing which shows the structure of the free-wheeling diode which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係るスイッチング素子の構成を示す断面図である。It is sectional drawing which shows the structure of the switching element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係るスイッチング素子の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the switching element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係るスイッチング素子の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the switching element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係る還流ダイオードの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the free-wheeling diode which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る半導体装置の実装形態の例を示す模式図である。It is a schematic diagram which shows the example of the mounting form of the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態に係る半導体装置の実装形態の例を示す模式図である。It is a schematic diagram which shows the example of the mounting form of the semiconductor device which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る半導体チップの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor chip which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る半導体チップの他の構成を示す断面図である。It is sectional drawing which shows the other structure of the semiconductor chip which concerns on the 5th Embodiment of this invention.

次に、図面を参照して、本発明の第1乃至第5の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, first to fifth embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

又、以下に示す第1乃至第5の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。   Further, the following first to fifth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention include the materials of components, The shape, structure, arrangement, etc. are not specified below. The embodiment of the present invention can be variously modified within the scope of the claims.

(第1の実施形態)
本発明の第1の実施形態に係る半導体装置10は、図1に示すように、アノード端子300とカソード端子400からなる一対の接続端子と、アノード端子300とカソード端子400間に接続されたユニポーラ動作する還流ダイオード100と、アノード端子300とカソード端子400間に還流ダイオード100と並列接続され、少なくともキャパシタ210と抵抗220を含む半導体スナバ回路200を備える半導体装置10である。後述するように、半導体スナバ回路200のキャパシタ210と抵抗220の値は可変である。
(First embodiment)
As shown in FIG. 1, the semiconductor device 10 according to the first embodiment of the present invention includes a pair of connection terminals including an anode terminal 300 and a cathode terminal 400, and a unipolar connected between the anode terminal 300 and the cathode terminal 400. The semiconductor device 10 includes an operating free-wheeling diode 100 and a semiconductor snubber circuit 200 that is connected in parallel with the free-wheeling diode 100 between an anode terminal 300 and a cathode terminal 400 and includes at least a capacitor 210 and a resistor 220. As will be described later, the values of the capacitor 210 and the resistor 220 of the semiconductor snubber circuit 200 are variable.

なお、還流ダイオード100は、例えば、PN接合ダイオードの構造であっても、導通時にP型領域から注入される過剰キャリアの主成分である少数キャリアのライフタイムを制御することにより、ユニポーラ動作と同等の動作を行うため、このようなユニポーラ動作と同等の特性を有するダイオードについても、本発明で説明されるユニポーラ動作するダイオードに含まれるものとする。   Note that the freewheeling diode 100 is equivalent to a unipolar operation by controlling the lifetime of minority carriers that are the main components of excess carriers injected from the P-type region when conducting, for example, even in the structure of a PN junction diode. Therefore, the diode having the same characteristics as the unipolar operation is also included in the diode that performs the unipolar operation described in the present invention.

第1の実施形態では、一例として、還流ダイオード100と半導体スナバ回路200を異なる半導体チップとして形成した場合について説明する。なお、還流ダイオード100はユニポーラ動作と同等の動作をする還流ダイオードを含む。   In the first embodiment, as an example, a case where the freewheeling diode 100 and the semiconductor snubber circuit 200 are formed as different semiconductor chips will be described. The freewheeling diode 100 includes a freewheeling diode that operates in the same manner as the unipolar operation.

図1では、半導体スナバ回路200をキャパシタ210と抵抗220とを直列接続したいわゆるRCスナバ回路として構成した例を示しているが、キャパシタ210と抵抗220は少なくとも直列接続していれば、複数の部分に分割されて形成されていてもよいし、例えば交互に形成されていてもよい。   FIG. 1 shows an example in which the semiconductor snubber circuit 200 is configured as a so-called RC snubber circuit in which a capacitor 210 and a resistor 220 are connected in series. However, if the capacitor 210 and the resistor 220 are at least connected in series, a plurality of parts It may be divided and formed, for example, alternately.

図2は、還流ダイオード100(例えば炭化珪素ショットキーバリアダイオード)と半導体スナバ回路200(例えばシリコン半導体RCスナバ回路)からなる半導体装置10の具体的な実装形態の例である。図2では、半導体装置10が実装される半導体パッケージの一例として、絶縁基板500上に、例えば銅やアルミニウム等の金属材料からなるアノード側の金属膜310とカソード側の金属膜410が形成されたセラミック基板を用いた場合を示している。絶縁基板500は、例えばセラミック等で形成された絶縁性を有する基板であり、且つ支持体としての機能を有する。   FIG. 2 is an example of a specific mounting form of the semiconductor device 10 including the freewheeling diode 100 (for example, silicon carbide Schottky barrier diode) and the semiconductor snubber circuit 200 (for example, silicon semiconductor RC snubber circuit). In FIG. 2, as an example of a semiconductor package on which the semiconductor device 10 is mounted, an anode-side metal film 310 and a cathode-side metal film 410 made of a metal material such as copper or aluminum are formed on an insulating substrate 500, for example. The case where a ceramic substrate is used is shown. The insulating substrate 500 is an insulating substrate formed of, for example, ceramic and has a function as a support.

上記セラミック基板上に、還流ダイオード100の配置された半導体チップ(図中、符号100で示す。)と半導体スナバ回路200が配置された半導体チップ(図中、符号200で示す。)が配置される。ここで、還流ダイオード100のカソード端子と半導体スナバ回路200のカソード端子400に接続する端子が、例えば半田やろう材等の接合材料を介して、金属膜410に接して配置される。そして、還流ダイオード100のアノード端子と半導体スナバ回路200のアノード端子300に接続する表面電極13は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320、330を介して、金属膜310に接続される。図2に示しように、金属膜410はカソード端子400に接続し、金属膜310はアノード端子300に接続している。   On the ceramic substrate, a semiconductor chip (indicated by reference numeral 100 in the figure) on which the free-wheeling diode 100 is arranged and a semiconductor chip (indicated by reference numeral 200 in the figure) on which the semiconductor snubber circuit 200 is arranged are arranged. . Here, the terminal connected to the cathode terminal of the freewheeling diode 100 and the cathode terminal 400 of the semiconductor snubber circuit 200 is disposed in contact with the metal film 410 via a bonding material such as solder or brazing material. The surface electrode 13 connected to the anode terminal of the freewheeling diode 100 and the anode terminal 300 of the semiconductor snubber circuit 200 is connected to the metal film 310 via metal wirings 320 and 330 such as aluminum wires and aluminum ribbons. As shown in FIG. 2, the metal film 410 is connected to the cathode terminal 400, and the metal film 310 is connected to the anode terminal 300.

図2に示した半導体装置10の実装形態例では、アノード端子300に接続可能な表面電極13が半導体スナバ回路200にあらかじめ3個形成され、そのうち2個の表面電極13が金属配線330を介して金属膜310に接続されている例を示している。ただし、表面電極13の個数は複数であればよく、そのうちの少なくとも1個が金属膜310に接続されていればよい。   In the mounting example of the semiconductor device 10 shown in FIG. 2, three surface electrodes 13 that can be connected to the anode terminal 300 are formed in advance in the semiconductor snubber circuit 200, and two of the surface electrodes 13 are connected via the metal wiring 330. An example of connection to the metal film 310 is shown. However, the number of surface electrodes 13 may be plural, and at least one of them may be connected to the metal film 310.

なお、図1では、還流ダイオード100のアノード端子が接続するアノード端子300にキャパシタ210が接続され、還流ダイオード100のカソード端子が接続するカソード端子400に抵抗220が接続する例を示しているが、図3に示すように、アノード端子300に抵抗220が接続し、カソード端子400にキャパシタ210が接続してもよい。   1 shows an example in which the capacitor 210 is connected to the anode terminal 300 to which the anode terminal of the freewheeling diode 100 is connected, and the resistor 220 is connected to the cathode terminal 400 to which the cathode terminal of the freewheeling diode 100 is connected. As shown in FIG. 3, the resistor 220 may be connected to the anode terminal 300 and the capacitor 210 may be connected to the cathode terminal 400.

第1の実施形態では、半導体スナバ回路200が、例えばシリコンを半導体基体材料とし、且つ、アノード端子300に接続する電極とカソード端子400に接続する電極とが互いに対面するように形成された、いわゆる縦型の半導体チップである場合について説明する。また、還流ダイオード100が、例えば炭化珪素を半導体基体材料としたショットキーバリアダイオードの場合について説明する。このショットキーバリアダイオードについても、アノード端子300に接続する電極とカソード端子400に接続する電極とが互いに対面するように形成された、いわゆる縦型のショットキーバリアダイオードを一例として説明する。   In the first embodiment, the semiconductor snubber circuit 200 is formed of, for example, silicon as a semiconductor base material, and is formed so that an electrode connected to the anode terminal 300 and an electrode connected to the cathode terminal 400 face each other. The case of a vertical semiconductor chip will be described. The case where the freewheeling diode 100 is a Schottky barrier diode using, for example, silicon carbide as a semiconductor substrate material will be described. As for this Schottky barrier diode, a so-called vertical Schottky barrier diode formed so that an electrode connected to the anode terminal 300 and an electrode connected to the cathode terminal 400 face each other will be described as an example.

図4及び図5に、還流ダイオード100及び半導体スナバ回路200を構成する半導体チップの断面構造図の一例をそれぞれ示す。   FIG. 4 and FIG. 5 show examples of cross-sectional structure diagrams of semiconductor chips constituting the freewheeling diode 100 and the semiconductor snubber circuit 200, respectively.

図4に示すように、還流ダイオード100は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域1上にN-型のドリフト領域2が形成された基板材料で構成されている。基板領域1には、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数十μm〜数百μm程度の一般的な低抵抗基板を用いることができる。なお、素子構造や所要の耐圧により、抵抗率や厚みが上記範囲外となってもよいが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り小さいことが好ましい。ドリフト領域2は、例えばN型の不純物密度が1015〜1018cm-3、厚みが0.1μm〜数十μmである。なお、ドリフト領域2についても、素子構造や所要の耐圧により、不純物密度や厚みが上記範囲外となってもよい。 As shown in FIG. 4, the free-wheeling diode 100 is made of a substrate material in which an N type drift region 2 is formed on an N + type substrate region 1 of, for example, silicon carbide polytype 4H type. . For the substrate region 1, for example, a general low resistance substrate having a resistivity of about several mΩcm to several tens of mΩcm and a thickness of about several tens of μm to several hundreds of μm can be used. Note that the resistivity and thickness may be outside the above ranges depending on the element structure and the required breakdown voltage, but in general, the smaller the resistivity and thickness, the more the loss during conduction can be reduced. The drift region 2 has, for example, an N-type impurity density of 10 15 to 10 18 cm −3 and a thickness of 0.1 μm to several tens of μm. Note that the impurity density and thickness of the drift region 2 may be out of the above range depending on the element structure and required breakdown voltage.

第1の実施形態では、例えば不純物密度が1016cm-3、厚みが5μmで耐圧が600Vクラスのドリフト領域2を採用した場合を説明する。ただし、耐圧は600Vクラスに限定されるものではない。なお、第1の実施形態では、半導体基体が基板領域1とドリフト領域2の二層からなる基板の場合について説明するが、抵抗率の大きさが上記の一例によらない基板領域1のみで形成された基板を使用してもよいし、多層の基板を使用してもよい。また、第1の実施形態においては、基板材料が炭化珪素材料である例を示すが、シリコン等の他の半導体材料であってもよい。 In the first embodiment, for example, a case will be described in which the drift region 2 having an impurity density of 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class is employed. However, the withstand voltage is not limited to the 600V class. In the first embodiment, the case where the semiconductor substrate is a substrate composed of two layers of the substrate region 1 and the drift region 2 will be described. However, the resistivity is formed only by the substrate region 1 that does not depend on the above example. A laminated substrate may be used, or a multilayer substrate may be used. In the first embodiment, the substrate material is a silicon carbide material, but other semiconductor materials such as silicon may be used.

図4に示すように、ドリフト領域2の基板領域1との接合面に対向する主面上に表面電極3が形成され、表面電極3に対向し、且つ基板領域1と接して裏面電極4が形成されている。表面電極3は、ドリフト領域2との間でショットキー障壁を形成する金属材料を少なくとも含む単層若しくは多層の金属材料から構成されている。ショットキー障壁を形成する金属材料は、例えば、チタン、ニッケル、モリブデン、金、白金等である。また、表面電極3はアノード端子300として外部電極と接続するため、表面電極3の最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いた多層構造としてもよい。一方、裏面電極4は、基板領域1とオーミック接続する電極材料から構成されている。オーミック接続する電極材料の一例としてはニッケルシリサイドやチタン材料などが挙げられ、裏面電極4はカソード端子400として外部電極と接続する。このように、図4に示す還流ダイオード100は、表面電極3がアノード端子、裏面電極4がカソード端子であるダイオードとして機能する。   As shown in FIG. 4, the surface electrode 3 is formed on the main surface of the drift region 2 facing the bonding surface with the substrate region 1, the surface electrode 3 is opposed to the surface region 3, and the back electrode 4 is in contact with the substrate region 1. Is formed. The surface electrode 3 is composed of a single-layer or multi-layer metal material including at least a metal material that forms a Schottky barrier with the drift region 2. Examples of the metal material that forms the Schottky barrier include titanium, nickel, molybdenum, gold, and platinum. Further, since the surface electrode 3 is connected to an external electrode as the anode terminal 300, a multilayer structure using a metal material such as aluminum, copper, gold, nickel, silver or the like on the outermost surface of the surface electrode 3 may be used. On the other hand, the back electrode 4 is made of an electrode material that is in ohmic contact with the substrate region 1. Examples of the electrode material to be ohmic-connected include nickel silicide and titanium material, and the back electrode 4 is connected to an external electrode as a cathode terminal 400. 4 functions as a diode in which the front electrode 3 is an anode terminal and the back electrode 4 is a cathode terminal.

図5は、半導体スナバ回路200の断面構造図の一例である。例えばシリコンのN-型である基板領域11上に、例えばシリコン酸化膜等の誘電材料からなる誘電領域12が形成されている。図5に示した構成では、基板領域11は抵抗220として機能し、誘電領域12はキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、基板領域11の抵抗率や厚みを設定する。例えば抵抗率が数mΩcm〜数百Ωcm、厚さが数十〜数百μm程度の基板を用いる。少なくとも還流ダイオード100に含まれる抵抗値よりも大きくなるように、例えば、抵抗率が100Ωcmで厚さが300μmの基板を用いる。なお、図5では、基板領域11が単一の抵抗率を有するように形成された場合を例示しているが、基板領域11が抵抗率の異なる複数の部分から構成されていてもよい。また、図5では基板領域11の導電型をN型としているが、P型でももちろんよい。 FIG. 5 is an example of a cross-sectional structure diagram of the semiconductor snubber circuit 200. For example, a dielectric region 12 made of a dielectric material such as a silicon oxide film is formed on a substrate region 11 of, for example, silicon N type. In the configuration shown in FIG. 5, the substrate region 11 functions as a resistor 220, and the dielectric region 12 functions as a capacitor 210. The resistivity and thickness of the substrate region 11 are set according to the magnitude of the resistance value required for the resistor 220. For example, a substrate having a resistivity of several mΩcm to several hundreds Ωcm and a thickness of several tens to several hundreds μm is used. For example, a substrate having a resistivity of 100 Ωcm and a thickness of 300 μm is used so as to be at least larger than the resistance value included in the freewheeling diode 100. 5 illustrates the case where the substrate region 11 is formed so as to have a single resistivity, the substrate region 11 may be composed of a plurality of portions having different resistivity. In FIG. 5, the conductivity type of the substrate region 11 is N-type, but it may of course be P-type.

キャパシタ210に必要な耐圧及び必要な静電容量の大きさに応じて、誘電領域12の厚みや面積が決定される。耐圧については、誘電領域12の破壊防止のため、還流ダイオード100よりも高いことが好ましい。また、静電容量については、還流ダイオード100の遮断状態時(高電圧印加時)に生じる空乏層の静電容量に対して、100分の1程度〜100倍ぐらいの範囲で選ぶことができる。十分なスナバ機能を発揮し、且つ損失の増加を極力抑えるために必要なチップ面積を考慮すると、後述する計算結果で示すように、概ね10分の1程度〜10倍程度であることが好ましい。   The thickness and area of the dielectric region 12 are determined according to the withstand voltage required for the capacitor 210 and the required capacitance. The breakdown voltage is preferably higher than that of the freewheeling diode 100 in order to prevent the dielectric region 12 from being broken. The capacitance can be selected in the range of about 1/100 to about 100 times the capacitance of the depletion layer generated when the freewheeling diode 100 is cut off (when a high voltage is applied). In consideration of the chip area necessary for exhibiting a sufficient snubber function and suppressing the increase in loss as much as possible, it is preferably about 1/10 to about 10 times as shown in the calculation results described later.

第1の実施形態においては、例えば還流ダイオード100よりも耐圧が高くなるように誘電領域12の厚みは例えば1μmとし、キャパシタ210の静電容量が還流ダイオード100の遮断状態時に形成される空乏層容量と同程度である場合について説明する。なお、誘電領域12は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、かつキャパシタ210として機能する誘電材料であればどのような材料でもよいが、絶縁破壊電界と比誘電率との積の値がシリコン酸化膜の値よりも大きい材料であれば、更によい。   In the first embodiment, the dielectric region 12 has a thickness of, for example, 1 μm so that the breakdown voltage is higher than that of the freewheeling diode 100, for example, and the capacitance of the capacitor 210 is formed when the freewheeling diode 100 is cut off. The case of the same level as will be described. The dielectric region 12 may be any material other than a silicon oxide film as long as it has a predetermined withstand voltage and functions as the capacitor 210. However, the dielectric region 12 has a dielectric breakdown electric field and a relative dielectric constant. A material having a product value larger than that of the silicon oxide film is even better.

このような材料を用いた場合には、誘電領域12の絶縁耐圧を維持しつつ、少ない面積で必要な静電容量を得ることができる。例えば、一般的なシリコン酸化膜の物性値を、絶縁破壊電界が1×10V/m、比誘電率が3.9とした場合、シリン酸化膜の厚みが1μmの場合に1cm当たりの静電容量は約3.4nF程度である。これに対して、シリコン酸化膜の代わりに窒化シリコン(Si3)膜を用いた場合、絶縁破壊電界が1×10V/m、比誘電率が7.5とすると、厚みが1μmで同等の耐圧を確保することができる。このとき、Si膜を用いた場合の1cm当たりの静電容量は6.6nF程度である。 When such a material is used, a necessary capacitance can be obtained with a small area while maintaining the withstand voltage of the dielectric region 12. For example, when the physical property value of a general silicon oxide film is a dielectric breakdown electric field of 1 × 10 9 V / m and a relative dielectric constant of 3.9, the thickness per 1 cm 2 when the thickness of the silicon oxide film is 1 μm. The capacitance is about 3.4 nF. On the other hand, when a silicon nitride (Si 3 N 4 ) film is used instead of the silicon oxide film, the thickness is 1 μm when the dielectric breakdown electric field is 1 × 10 9 V / m and the relative dielectric constant is 7.5. Therefore, the equivalent breakdown voltage can be secured. At this time, the electrostatic capacity per 1 cm 2 when the Si 3 N 4 film is used is about 6.6 nF.

上記のように、誘電領域12にSi3膜を用いた場合は、シリコン酸化膜を用いた場合に比べて静電容量が約2倍程度大きくなり、誘電領域12の絶縁耐圧を維持しつつ、より大きな静電容量を得ることができる。したがって面積効率が向上し、ウェハコストを低減することができる。この効果は誘電材料の絶縁破壊電界と比誘電率との積で比較することができ、シリコン酸化膜の値と比較するとSi膜の値は2倍程度である。更に、誘電領域12の材料がBaTiOのような強誘電体であれば、この値がシリコン酸化膜の約13倍となり、誘電領域12の面積をより小さくできる。また、誘電領域12は単一の誘電材料とは限らず複数の誘電材料を積層したものを用いてもよい。例えば、図6に示すようにSi膜をシリコン酸化膜で挟んだONO構造では、Si膜でのリーク電流をシリコン酸化膜により最小限にすることができる。 As described above, when the Si 3 N 4 film is used for the dielectric region 12, the capacitance is about twice as large as when a silicon oxide film is used, and the dielectric strength of the dielectric region 12 is maintained. However, a larger capacitance can be obtained. Accordingly, the area efficiency is improved and the wafer cost can be reduced. This effect can be compared by the product of the dielectric breakdown electric field and the relative dielectric constant of the dielectric material, and the value of the Si 3 N 4 film is about twice that of the silicon oxide film. Further, if the material of the dielectric region 12 is a ferroelectric such as BaTiO 3 , this value is about 13 times that of the silicon oxide film, and the area of the dielectric region 12 can be further reduced. In addition, the dielectric region 12 is not limited to a single dielectric material, and a laminate of a plurality of dielectric materials may be used. For example, in the ONO structure sandwiching the Si 3 N 4 film with the silicon oxide film as shown in FIG. 6, the leakage current in the Si 3 N 4 film can be minimized with a silicon oxide film.

第1の実施形態においては、後述するように、還流ダイオード100に例えばショットキーバリアダイオードを用いた場合に、ユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、静電容量が小さく小サイズのキャパシタ210と抵抗220を有する半導体スナバ回路200を並列接続することで、容易に且つ効果的に振動現象を抑制できる。即ち、バイポーラ動作するダイオードの振動低減用にスナバ回路として従来から用いられる、メイン電流が流れる経路にフィルムコンデンサやメタルクラッド抵抗等の外付けのディスクリート部品を配線する手法を用いる必要がない。また、効果的にスナバ機能を発揮する設計式として、キャパシタ210の静電容量値をC、抵抗220の抵抗値をR、振動現象の周波数をfとして、C=1/(2πfR)の関係式が一般的に知られている。第1の実施形態においては、上記の関係式を満たすように、小静電容量の半導体スナバ回路200を用いてキャパシタ210と抵抗220を容易に設定することができる。   In the first embodiment, as will be described later, when, for example, a Schottky barrier diode is used as the freewheeling diode 100, the capacitance is reduced against the current / voltage oscillation phenomenon that is essentially generated by the unipolar operation. By connecting the semiconductor snubber circuit 200 having the small and small size capacitor 210 and the resistor 220 in parallel, the vibration phenomenon can be easily and effectively suppressed. That is, it is not necessary to use a technique of wiring an external discrete component such as a film capacitor or a metal clad resistor in a path through which a main current flows, which is conventionally used as a snubber circuit for reducing the vibration of a diode operating in bipolar operation. Further, as a design formula that effectively exhibits the snubber function, a relational expression of C = 1 / (2πfR) where C is the capacitance value of the capacitor 210, R is the resistance value of the resistor 220, and f is the frequency of the vibration phenomenon. Is generally known. In the first embodiment, the capacitor 210 and the resistor 220 can be easily set by using the semiconductor snubber circuit 200 having a small capacitance so as to satisfy the above relational expression.

図5及び図6に示すように、誘電領域12上に複数の表面電極13が形成され、表面電極13に対向し、且つ基板領域11と接して裏面電極14が形成されている。表面電極13は、アノード端子300として外部電極と接続するため例えば金属材料で形成されており、最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いた単層構造若しくは多層構造である。同様に、裏面電極14についても、カソード端子400として外部電極と接続するため例えば金属材料で形成されており、最表面にアルミ、銅、金、ニッケル、銀等の金属材料を用いた単層構造若しくは多層構造である。このように、図5及び図6に示す半導体スナバ回路200は、表面電極13が図4に示す還流ダイオード100のアノード端子に接続し、裏面電極14が図4に示す還流ダイオード100のカソード端子に接続して、半導体RCスナバ回路として機能する。   As shown in FIGS. 5 and 6, a plurality of front surface electrodes 13 are formed on the dielectric region 12, a back surface electrode 14 is formed so as to face the front surface electrode 13 and contact the substrate region 11. The surface electrode 13 is formed of, for example, a metal material so as to be connected to an external electrode as the anode terminal 300, and has a single layer structure or a multilayer structure using a metal material such as aluminum, copper, gold, nickel, silver, or the like on the outermost surface. is there. Similarly, the back electrode 14 is also formed of, for example, a metal material so as to be connected to an external electrode as the cathode terminal 400, and a single layer structure using a metal material such as aluminum, copper, gold, nickel, silver or the like on the outermost surface. Or it is a multilayer structure. As described above, in the semiconductor snubber circuit 200 shown in FIGS. 5 and 6, the front electrode 13 is connected to the anode terminal of the freewheeling diode 100 shown in FIG. 4, and the back electrode 14 is connected to the cathode terminal of the freewheeling diode 100 shown in FIG. Connected to function as a semiconductor RC snubber circuit.

半導体スナバ回路200には、複数の表面電極13があらかじめ形成してあり、電流・電圧の振動現象を抑制するために必要なキャパシタ210の静電容量値及び抵抗220の抵抗値に応じて、配線工程の段階でアノード端子300に接続する表面電極13の個数を決定する。図5及び図6においては、3個形成した表面電極13のうち、中央と右側の2個をアノード端子300に接続した場合を示している。   In the semiconductor snubber circuit 200, a plurality of surface electrodes 13 are formed in advance, and wiring is performed according to the capacitance value of the capacitor 210 and the resistance value of the resistor 220 necessary for suppressing the oscillation phenomenon of current and voltage. The number of surface electrodes 13 connected to the anode terminal 300 is determined in the process step. 5 and 6 show a case where two of the three surface electrodes 13 formed on the center and the right side are connected to the anode terminal 300.

上記のように、アノード端子300に接続可能な表面電極13を複数備える構成にすることによって、1種類の半導体スナバ回路200の配置された半導体チップ(スナバチップ)を用いて、静電容量値や抵抗値が可変である半導体スナバ回路200を実現できる。つまり、1種類のスナバチップによって、種々の特性の還流ダイオード100に適応可能な半導体スナバ回路200を提供することができる。また、複数の表面電極13を備える構成にすることによって、半導体スナバ回路200を製造するためのマスクやプロセスの一部を、静電容量値や抵抗値の異なる半導体スナバ回路200で共通化することができ、製造コストの削減が可能になる。また、回路構成が変更になった場合においても、配線を変更するだけで、安定的に電流・電圧の振動現象を抑制することができる。   As described above, by providing a plurality of surface electrodes 13 that can be connected to the anode terminal 300, a capacitance value or resistance can be obtained using a semiconductor chip (snubber chip) on which one kind of semiconductor snubber circuit 200 is arranged. A semiconductor snubber circuit 200 having a variable value can be realized. That is, the semiconductor snubber circuit 200 that can be applied to the freewheeling diode 100 having various characteristics can be provided by one type of snubber chip. In addition, by using a configuration including a plurality of surface electrodes 13, a part of a mask or a process for manufacturing the semiconductor snubber circuit 200 is shared by the semiconductor snubber circuits 200 having different capacitance values and resistance values. Manufacturing costs can be reduced. Further, even when the circuit configuration is changed, the vibration phenomenon of current / voltage can be stably suppressed only by changing the wiring.

次に、第1の実施形態に係る半導体装置10の動作について説明する。半導体装置10は、例えば図7や図8に示す電力エネルギーの変換手段の1つとして一般的に使用されるコンバータ(図7)やインバータ(図8)等の電力変換装置において、例えば400Vの電源電圧(+V)に対して逆バイアス接続になるように接続され、電流を還流する受動素子として使用される。半導体装置10の動作モードは、MOSFETやIGBT等のスイッチング素子のスイッチング動作に連動して、電流を遮断する遮断状態から電流を還流する導通状態へ、そして導通状態から遮断状態へと変化する。電力変換装置においては、電流を還流する受動素子に対しても、スイッチング素子と同様に、低損失で且つ誤動作等が起こりにくい安定動作が求められる。第1の実施形態においては、図7のコンバータ回路を一例として動作を説明する。なお、図7中のスイッチング素子Sは、例えばIGBTで構成されている。   Next, the operation of the semiconductor device 10 according to the first embodiment will be described. The semiconductor device 10 is a power conversion device such as a converter (FIG. 7) or an inverter (FIG. 8) generally used as one of the power energy conversion means shown in FIGS. It is connected so as to have a reverse bias connection with respect to the voltage (+ V), and is used as a passive element that circulates current. The operation mode of the semiconductor device 10 changes from a cut-off state in which current is cut off to a conductive state in which current is circulated and from a conductive state to a cut-off state in conjunction with the switching operation of a switching element such as a MOSFET or IGBT. In a power conversion device, a stable operation that is low loss and is unlikely to cause malfunctions is required for a passive element that circulates current as well as a switching element. In the first embodiment, the operation will be described by taking the converter circuit of FIG. 7 as an example. In addition, the switching element S in FIG. 7 is comprised, for example by IGBT.

スイッチング素子Sがオンし、スイッチング素子Sに電流が流れている状態においては、受動素子である半導体装置10は逆バイアス状態となり遮断状態になる。図4に示した還流ダイオード100(ここでは、ショットキーバリアダイオード)では、アノード端子300とカソード端子400間に逆バイアス電圧が印加されるため、表面電極3とのショットキー接合部から伸びた空乏層がドリフト領域2中に生じて、遮断状態が維持される。また、図5に示した半導体スナバ回路200では、キャパシタ210として機能する誘電領域12が高電圧により充電された状態になっており、遮断状態を維持する。このように、遮断状態においては、受動素子がショットキーバリアダイオードのみで構成されている場合と同様に動作する。   In a state where the switching element S is turned on and a current flows through the switching element S, the semiconductor device 10 which is a passive element is in a reverse bias state and is in a cut-off state. In the freewheeling diode 100 (here, the Schottky barrier diode) shown in FIG. 4, since a reverse bias voltage is applied between the anode terminal 300 and the cathode terminal 400, the depletion extended from the Schottky junction with the surface electrode 3. A layer is created in the drift region 2 and the interrupted state is maintained. In the semiconductor snubber circuit 200 shown in FIG. 5, the dielectric region 12 functioning as the capacitor 210 is charged with a high voltage, and the cut-off state is maintained. Thus, in the cut-off state, the operation is performed in the same manner as when the passive element is composed of only the Schottky barrier diode.

次に、スイッチング素子Sがオフすると、スイッチング素子Sがオフ状態に移行するのに連動して、半導体装置10は順バイアス状態となって導通状態に移行する。図4に示した還流ダイオード100のドリフト領域2中に広がっていた空乏層は後退し、表面電極3とドリフト領域2との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード100は導通状態となる。このとき、還流ダイオード100に流れる電流は、裏面電極4側からドリフト領域2中に供給される電子による電子電流のみでほぼ構成されており、ユニポーラ動作をする。また、図5に示した半導体スナバ回路200においては、高電圧の逆バイアス状態から低電圧の順バイアス状態に移行するため、誘電領域12に充電されていた電荷が放電され、過渡電流が流れる。   Next, when the switching element S is turned off, the semiconductor device 10 enters a forward bias state and shifts to a conductive state in conjunction with the switching element S shifting to the off state. The depletion layer extending in the drift region 2 of the free-wheeling diode 100 shown in FIG. 4 recedes, and the Schottky junction formed between the surface electrode 3 and the drift region 2 corresponds to the Schottky barrier height. When the forward bias voltage is applied, the freewheeling diode 100 becomes conductive. At this time, the current flowing through the freewheeling diode 100 is substantially constituted only by the electron current from the electrons supplied from the back electrode 4 side into the drift region 2 and performs a unipolar operation. Further, in the semiconductor snubber circuit 200 shown in FIG. 5, since the high voltage reverse bias state shifts to the low voltage forward bias state, the electric charge charged in the dielectric region 12 is discharged, and a transient current flows.

しかしながら第1の実施形態に係る半導体装置10では、誘電領域12の静電容量が、還流ダイオード100の遮断時に形成される空乏容量と同程度であって非常に小さい。このため、放電によって流れる過渡電流の大きさは、半導体スナバ回路200と並列接続する還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。そして、半導体スナバ回路200は、バイアス電圧の変化に伴う過渡電流が流れた後は、順バイアス状態となり定常状態に移行するため遮断状態となり、還流ダイオード100のみが導通状態となる。   However, in the semiconductor device 10 according to the first embodiment, the capacitance of the dielectric region 12 is almost the same as the depletion capacitance formed when the free-wheeling diode 100 is cut off, and is very small. For this reason, the magnitude of the transient current that flows due to the discharge is much smaller than the forward bias current that flows through the freewheeling diode 100 connected in parallel with the semiconductor snubber circuit 200, and has little effect on the operation. The semiconductor snubber circuit 200 becomes a forward bias state after the transient current accompanying the change of the bias voltage flows, and enters a steady state, so that the semiconductor snubber circuit 200 is cut off and only the freewheeling diode 100 is turned on.

還流ダイオード100が炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されている場合、一般的なシリコン材料からなるPN接合ダイオードに比べて、ドリフト領域2の抵抗をより低く形成することができ、導通損失を低減することができる。このように、第1の実施形態では、導通状態においても受動素子がショットキーバリアダイオードのみで構成されている場合と同様の効果を奏する。   When the freewheeling diode 100 is formed of a Schottky barrier diode made of a silicon carbide material semiconductor substrate, the resistance of the drift region 2 can be made lower than that of a general PN junction diode made of silicon material. , Conduction loss can be reduced. As described above, in the first embodiment, the same effect as in the case where the passive element is configured only by the Schottky barrier diode is obtained even in the conductive state.

次に、スイッチング素子Sがターンオンすると、スイッチング素子Sがオン状態に移行するのに連動して、半導体装置10は逆バイアス状態となり遮断状態に移行する。ショットキーバリアダイオードである還流ダイオード100において、裏面電極4側からドリフト領域2中に供給されていた電子による電子電流は順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、更には、ショットキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域2中に表面電極3とのショットキー接合部から伸びた空乏層が広がり、還流ダイオード100は遮断状態に移行する。   Next, when the switching element S is turned on, in conjunction with the switching element S shifting to the on state, the semiconductor device 10 enters the reverse bias state and shifts to the cutoff state. In the freewheeling diode 100 which is a Schottky barrier diode, the electron current due to the electrons supplied from the back electrode 4 side into the drift region 2 decreases as the forward bias voltage decreases. When the forward bias voltage becomes equal to or lower than the voltage corresponding to the Schottky barrier height of the Schottky junction, and when the reverse bias voltage starts to be applied to the Schottky junction, The depletion layer extending from the Schottky junction spreads and the free-wheeling diode 100 shifts to a cut-off state.

導通状態から遮断状態に移行する際に、還流ダイオード100の内部に蓄積されていた過剰キャリアが消滅する過程において過渡的に発生する電流が逆回復電流である。この逆回復電流は、半導体装置10及びスイッチング素子Sに過渡電流として流れ、半導体装置10及びスイッチング素子Sそれぞれにおいて損失(ここでは逆回復損失と呼ぶ)が発生する。このことから、還流ダイオード100に発生する逆回復電流は極力小さいほうがよい。   When transitioning from the conductive state to the cut-off state, a current that is transiently generated in the process in which excess carriers accumulated in the freewheeling diode 100 disappear is the reverse recovery current. This reverse recovery current flows as a transient current in the semiconductor device 10 and the switching element S, and a loss (herein referred to as reverse recovery loss) occurs in each of the semiconductor device 10 and the switching element S. For this reason, the reverse recovery current generated in the freewheeling diode 100 should be as small as possible.

還流ダイオード100を炭化珪素からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオードで形成した場合、一般的なシリコンで形成されたPN接合ダイオードに比べると、この逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。   When the freewheeling diode 100 is formed of a unipolar Schottky barrier diode formed of a semiconductor material made of silicon carbide, the reverse recovery current is much smaller than that of a general PN junction diode formed of silicon. That is, reverse recovery loss can be greatly reduced.

この逆回復損失の違いは、以下のように両者の遮断・導通のメカニズムの違いで説明することができる。   This difference in reverse recovery loss can be explained by the difference in the shutoff / conduction mechanism between them as follows.

一般的なシリコンで形成されたPN接合ダイオードは、順バイアス導通時に少数キャリア注入によるドリフト領域の伝導度変調効果がある。このため、導通損失を極力低減しつつ耐圧を確保するために、ドリフト領域の厚みを小さく、且つ不純物濃度を低く形成するのが一般的である。そして、例えば耐圧が600VクラスのPN接合ダイオードを実現しようとすると、低不純物濃度の実現性の制限から、例えばドリフト領域の不純物密度を1014cm-3程度とした場合は、厚みが50μm程度で比較的ドリフト領域の厚い基板を使用する必要がある。導通時には、バイポーラ動作の伝導度変調効果によって、流れる電流の大きさに応じて少数キャリアと多数キャリアがほぼ同等の濃度になるようにドリフト領域に注入されるため、低抵抗を得ることができる。例えば数百A/cm2程度の順バイアス電流が流れた場合、多数キャリア(電子)及び少数キャリア(ホール)の濃度が共に1017cm-3台になる程度までキャリアが注入され、それらが過剰キャリアとなって動作する。 A PN junction diode formed of general silicon has a drift region conductivity modulation effect by minority carrier injection during forward bias conduction. For this reason, in order to ensure a breakdown voltage while reducing conduction loss as much as possible, it is common to form the drift region with a small thickness and a low impurity concentration. For example, if a PN junction diode with a breakdown voltage of 600 V class is to be realized, the thickness is about 50 μm when the impurity density in the drift region is set to about 10 14 cm −3 due to the limitation of feasibility of low impurity concentration. It is necessary to use a substrate having a relatively thick drift region. When conducting, due to the conductivity modulation effect of bipolar operation, minority carriers and majority carriers are injected into the drift region in accordance with the magnitude of the flowing current, so that a low resistance can be obtained. For example, when a forward bias current of about several hundred A / cm 2 flows, carriers are injected to the extent that the concentration of majority carriers (electrons) and minority carriers (holes) are both 10 17 cm −3 , and they are excessive. Operates as a carrier.

一方、ショットキーバリアダイオードでは、導通時に流れる電流が多数キャリアである電子のみで構成される。このため、遮断状態に移行する際に発生する過剰なキャリアの量自体が、ほぼ還流ダイオード100に空乏層が形成される際に空乏層中から排出されるキャリアのみの量である。つまり、例えば耐圧を600Vクラスとして不純物密度が1016cm-3、厚みが5μmのドリフト領域が全域空乏化した場合にも、上記PN接合ダイオードと単純に比較して、キャリア密度が10分の1、キャリアの分布しているドリフト領域の厚みが10分の1となり、トータルで100分の1程度の過剰キャリアしか発生しない。このことから、還流ダイオード100をユニポーラ動作する素子で形成することにより、逆回復電流は大幅に低減し、その結果、逆回復損失を大幅に低減することができる。このように、逆回復損失低減の効果は、受動素子がショットキーバリアダイオードのみで構成されている場合と同様の効果を奏する。 On the other hand, in a Schottky barrier diode, the current that flows during conduction is composed of electrons that are majority carriers. For this reason, the amount of excess carriers generated when shifting to the cut-off state is almost the amount of only carriers discharged from the depletion layer when the depletion layer is formed in the return diode 100. In other words, for example, even when the drift region having a breakdown voltage of 600 V class, an impurity density of 10 16 cm −3 , and a thickness of 5 μm is depleted, the carrier density is 1/10 compared to the PN junction diode. The thickness of the drift region in which carriers are distributed becomes 1/10, and only about 1 / 100th of excess carriers are generated in total. From this, by forming the freewheeling diode 100 with an element that operates unipolarly, the reverse recovery current is greatly reduced, and as a result, the reverse recovery loss can be greatly reduced. As described above, the effect of reducing the reverse recovery loss is the same as that in the case where the passive element is composed only of the Schottky barrier diode.

更に、第1の実施形態に係る半導体装置10は、受動素子がショットキーバリアダイオードのみで構成されている場合には本質的に解決できなかった、受動素子がユニポーラ動作する場合に生じる逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。   Furthermore, the semiconductor device 10 according to the first embodiment has a reverse recovery operation that occurs when the passive element performs a unipolar operation, which cannot be essentially solved when the passive element is composed of only a Schottky barrier diode. It has a function to suppress current / voltage oscillation phenomenon.

この振動現象自体は、還流ダイオードが組み込まれたインバータ等の電力変換装置の回路中に生じる寄生インダクタンスLsと、逆回復動作時に還流ダイオードに生じる逆回復電流Irの遮断速度(dIr/dt)との相互作用によってサージ電圧が生じ、このサージ電圧の発生を起点として生じることが一般的に知られている。この電流・電圧の振動現象は、サージ電圧による素子の破壊、振動動作中の損失の増大、周辺の回路の誤動作等を引き起こすことから、安定動作の阻害要因となるため、抑制することが求められる。振動現象を低減するためには、逆回復動作時の電流の遮断速度(dIr/dt)を緩和することと、更には振動している電流をいち早く減衰し振動を収束させる機構が必要となる。   This vibration phenomenon itself is caused by a parasitic inductance Ls generated in a circuit of a power converter such as an inverter incorporating a freewheeling diode, and a cutoff speed (dIr / dt) of a reverse recovery current Ir generated in the freewheeling diode during reverse recovery operation. It is generally known that a surge voltage is generated by the interaction, and that the surge voltage is generated as a starting point. This vibration phenomenon of current and voltage causes damage to the element due to surge voltage, increase of loss during vibration operation, malfunction of surrounding circuits, etc. . In order to reduce the vibration phenomenon, it is necessary to alleviate the current interruption speed (dIr / dt) during the reverse recovery operation, and further to have a mechanism that quickly attenuates the oscillating current and converges the vibration.

しかしながら、ユニポーラ動作をするショットキーバリアダイオードのみでは、逆回復電流Irの成分が多数キャリアで構成されているため、過剰キャリアによる逆回復電流Irは大きく減るものの、空乏層の形成速度でほぼ決まる逆回復時間tをほとんど制御できない。このため、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しない。その理由として大きく2つ挙げられる。   However, with only a Schottky barrier diode that performs unipolar operation, the component of the reverse recovery current Ir is composed of majority carriers. Therefore, although the reverse recovery current Ir due to excess carriers is greatly reduced, the reverse is almost determined by the formation rate of the depletion layer. The recovery time t can hardly be controlled. For this reason, a vibration phenomenon is likely to occur in the current / voltage, and the vibration is not easily attenuated. There are two main reasons.

1つの理由は、ショットキーバリアダイオードにおいては、遮断状態から導通状態に注入される過剰キャリアが、遮断時にドリフト領域中に形成される空乏領域を補充する多数キャリアのみで構成されている点である。つまり、ショットキーバリアダイオードの逆回復電流の遮断速度(dI/dt)はほとんど空乏領域の形成速度にのみ依存し、且つ、少数キャリアがほとんど存在しないため、PN接合ダイオードのようなライフタイム制御法をそのまま用いることはできない。このため、ショットキーバリアダイオードのみを用いる場合に、スイッチング素子のスイッチング速度を向上し過渡損失を低減しようとすると、より激しい振動現象が発生する。つまり、過渡損失の低減と振動現象の抑制にはトレードオフの関係がある。   One reason is that, in the Schottky barrier diode, the excess carriers injected from the cut-off state to the conductive state are composed only of majority carriers that supplement the depletion region formed in the drift region at the time of cut-off. . That is, the reverse recovery current cutoff speed (dI / dt) of the Schottky barrier diode almost depends only on the formation speed of the depletion region, and there are almost no minority carriers. Cannot be used as is. For this reason, when only the Schottky barrier diode is used, if the switching speed of the switching element is improved to reduce the transient loss, a more severe vibration phenomenon occurs. In other words, there is a trade-off relationship between reducing transient loss and suppressing vibration phenomena.

他の1つの理由は、ショットキーバリアダイオードは導通時にほぼ多数キャリアのみで動作するため、導通時も遮断直前においても、ショットキーバリアダイオード内部の抵抗はドリフト領域の厚み及び不純物濃度に準じた抵抗で変わらない点である。上述したように、PN接合ダイオードは、導通時は伝導度変調効果によって低抵抗になるものの、伝導度変調が解除される逆回復動作時にはドリフト領域が高抵抗となり、逆回復電流Irを抵抗制限する機構を有している。これに対して、ショットキーバリアダイオードは、それ自体の抵抗成分は導通時も遮断直前においても低抵抗であり、逆回復電流Irを抵抗制限する機構を有していない。そのため、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しない。更に、半導体材料として炭化珪素等のワイドギャップ半導体を用いることにより、素子自体の抵抗が小さいため導通損失を低減できる反面、振動現象がより起きやすい。このため、ショットキーバリアダイオードのみを用いる場合、導通時の損失と振動現象の抑制機構にトレードオフの関係がある。   Another reason is that since the Schottky barrier diode operates with almost majority carriers only when conducting, the resistance inside the Schottky barrier diode is a resistance according to the thickness of the drift region and the impurity concentration, both when conducting and immediately before interruption. This is the same point. As described above, the PN junction diode has a low resistance due to the conductivity modulation effect when conducting, but the drift region has a high resistance during the reverse recovery operation in which the conductivity modulation is canceled, and the reverse recovery current Ir is limited in resistance. It has a mechanism. On the other hand, the Schottky barrier diode has its own resistance component having a low resistance both during conduction and immediately before interruption, and does not have a mechanism for limiting the reverse recovery current Ir. Therefore, a vibration phenomenon is likely to occur in the current / voltage, and the vibration is not easily attenuated. Furthermore, by using a wide gap semiconductor such as silicon carbide as the semiconductor material, the resistance of the element itself is small, so that the conduction loss can be reduced, but the vibration phenomenon is more likely to occur. For this reason, when only the Schottky barrier diode is used, there is a trade-off relationship between the loss during conduction and the suppression mechanism of the vibration phenomenon.

これに対して、第1の実施形態に係る半導体装置10においては、還流ダイオード100と半導体スナバ回路200を並列接続する簡便な構成により、過渡損失及び導通損失を低減しつつ、振動現象を抑制することができる。   On the other hand, in the semiconductor device 10 according to the first embodiment, a simple configuration in which the freewheeling diode 100 and the semiconductor snubber circuit 200 are connected in parallel suppresses the vibration phenomenon while reducing the transient loss and the conduction loss. be able to.

即ち、半導体装置10においては、還流ダイオード100において順バイアス電流が減少してゼロになると、逆バイアス電圧による空乏層がドリフト領域2中に形成され、過剰キャリアで構成される逆回復電流が流れ始める。この逆バイアス電圧が印加されるのとほぼ同時に、半導体スナバ回路200中の誘電領域12からなるキャパシタ210にも同等の逆バイアス電圧が印加され、半導体スナバ回路200中にも相応の過渡電流が流れ始める。この半導体スナバ回路200に流れる過渡電流は、誘電領域12からなるキャパシタ210の大きさと基板領域11の抵抗成分の大きさで決まり、自由に設計することができる。この並列接続された半導体スナバ回路200の効果は3つある。   That is, in the semiconductor device 10, when the forward bias current decreases to zero in the freewheeling diode 100, a depletion layer due to the reverse bias voltage is formed in the drift region 2, and a reverse recovery current composed of excess carriers starts to flow. . Almost simultaneously with the application of the reverse bias voltage, an equivalent reverse bias voltage is also applied to the capacitor 210 formed of the dielectric region 12 in the semiconductor snubber circuit 200, and a corresponding transient current flows in the semiconductor snubber circuit 200. start. The transient current flowing through the semiconductor snubber circuit 200 is determined by the size of the capacitor 210 formed of the dielectric region 12 and the size of the resistance component of the substrate region 11, and can be designed freely. The semiconductor snubber circuit 200 connected in parallel has three effects.

第1の効果は、半導体スナバ回路200は電圧の過渡変動がないと動作しないため、スイッチング素子Sのスイッチング速度には影響を与えず、スイッチング速度に依存する損失を従来と同様に低く抑えることができる点である。つまり、還流ダイオード100に流れる順バイアス電流の遮断速度を高速に設定することができるため、メイン電流の遮断に伴う損失を低減できる。第2の効果は、還流ダイオード100が逆回復動作に入ったときに、還流ダイオード100に並列接続された半導体スナバ回路200のキャパシタ成分及び抵抗成分が作用し、逆回復電流の遮断速度(dIr/dt)を緩和することができ、サージ電圧そのものを低減できる点である。第3の効果は、半導体スナバ回路200に流れた電流が基板領域11の抵抗成分により電力消費されるため、寄生インダクタンスLsで生じたエネルギーが吸収され、振動現象が素早く収束される点である。   The first effect is that the semiconductor snubber circuit 200 does not operate unless there is a transient voltage fluctuation, and therefore, the switching speed of the switching element S is not affected, and the loss depending on the switching speed is kept low as in the conventional case. This is a possible point. That is, since the cutoff speed of the forward bias current flowing through the freewheeling diode 100 can be set at a high speed, the loss accompanying the cutoff of the main current can be reduced. The second effect is that when the freewheeling diode 100 enters the reverse recovery operation, the capacitor component and the resistance component of the semiconductor snubber circuit 200 connected in parallel to the freewheeling diode 100 act, and the reverse recovery current cutoff speed (dIr / dt) can be relaxed, and the surge voltage itself can be reduced. The third effect is that since the current flowing through the semiconductor snubber circuit 200 is consumed by the resistance component of the substrate region 11, the energy generated by the parasitic inductance Ls is absorbed and the vibration phenomenon is quickly converged.

このように、第1の実施形態に係る半導体装置10は、還流ダイオード100が有する過渡損失及び導通損失を低減する性能を有すると同時に、半導体スナバ回路200を用いることでユニポーラ動作に本質的な振動現象を解消できる。
RCスナバ構成は一般的に知られた回路であるが、スナバ回路を半導体基体上に形成した半導体スナバ回路200は、ユニポーラ動作若しくはユニポーラ動作と同等の動作を有する還流ダイオード100と組み合わせることで、初めてスナバ回路として十分な機能を果たすことができる。
As described above, the semiconductor device 10 according to the first embodiment has the performance of reducing the transient loss and the conduction loss of the freewheeling diode 100, and at the same time, using the semiconductor snubber circuit 200, the vibration inherent in the unipolar operation. The phenomenon can be solved.
The RC snubber configuration is a generally known circuit, but a semiconductor snubber circuit 200 in which a snubber circuit is formed on a semiconductor substrate is the first to be combined with a freewheeling diode 100 having an operation equivalent to a unipolar operation or a unipolar operation. A sufficient function can be achieved as a snubber circuit.

従来、インバータ等の電力変換装置に一般的に用いられてきたシリコンからなるPN接合ダイオードについては、電力容量の制限で半導体チップ上にスナバ回路を形成することは事実上困難であり、このため、ディスクリート部品であるフィルムコンデンサ等からなるキャパシタとメタルクラッド抵抗等からなる抵抗を、電力変換装置の半導体パッケージの内側若しくは外側のメイン電流が流れる経路に配置する必要があった。その理由として、スナバ回路が十分機能を果たすためには、逆回復電流の遮断速度(dIr/dt)を緩和するために、還流ダイオードに流れる逆回復電流と同程度の過渡電流が流れる静電容量を持つキャパシタが必要であること、及び、振動現象を減衰するために、そのキャパシタに流れる電流を電力消費可能な電力容量を有する抵抗が必要であること、が挙げられる。   Conventionally, it is practically difficult to form a snubber circuit on a semiconductor chip for a PN junction diode made of silicon, which has been generally used in power conversion devices such as inverters. It has been necessary to arrange a capacitor composed of a film capacitor or the like, which is a discrete component, and a resistor composed of a metal clad resistor or the like in a path through which a main current flows inside or outside the semiconductor package of the power converter. The reason for this is that in order for the snubber circuit to function sufficiently, the capacitance through which a transient current comparable to the reverse recovery current flowing in the freewheeling diode flows in order to reduce the reverse recovery current cutoff speed (dIr / dt). And a resistor having a power capacity capable of consuming the current flowing through the capacitor is required to attenuate the vibration phenomenon.

上述したように、PN接合ダイオードは、還流する電流の大きさによって逆回復電流の大きさが変化し、上記一例ではユニポーラ動作のショットキーバリアダイオードに比べて100倍の逆回復電流が発生する。還流ダイオードに流れる電流密度が更に大きくなったり、耐圧クラスが大きくなったりするほど、導通時に注入される過剰キャリアは増大し、逆回復電流も大きくなる。そのため、還流ダイオードがPN接合ダイオードである場合、キャパシタを半導体チップ上に形成しようとすると、厚みは必要耐圧で制限されることから、ユニポーラ動作する還流ダイオードと比べて単純に計算してキャパシタの面積を100倍にする必要がある。また、抵抗に関しても消費すべき電力が100倍となるため体積を100倍にする必要があり、結果として100倍のチップサイズが必要となる。このため、電力変換装置におけるスナバ回路を半導体チップで形成することは事実上困難であった。   As described above, in the PN junction diode, the magnitude of the reverse recovery current varies depending on the magnitude of the circulating current. In the above example, the reverse recovery current is 100 times that of the unipolar Schottky barrier diode. As the current density flowing through the freewheeling diode further increases or the withstand voltage class increases, the excess carriers injected during conduction increase and the reverse recovery current also increases. Therefore, when the free-wheeling diode is a PN junction diode, the thickness of the capacitor is limited by the required breakdown voltage when the capacitor is formed on the semiconductor chip. Therefore, the area of the capacitor is simply calculated as compared with the free-wheeling diode that operates unipolarly. Needs to be multiplied by 100. Moreover, since the electric power to be consumed for the resistance is 100 times, the volume needs to be 100 times, and as a result, a chip size of 100 times is required. For this reason, it has been practically difficult to form a snubber circuit in a power converter using a semiconductor chip.

第1の実施形態では、還流ダイオード100に流れる過渡電流が、高々ドリフト領域2に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を静電容量の小さい半導体スナバ回路200で形成する点が従来技術と異なる。更に、第1の実施形態で説明した構成により、過渡損失と導通損失を低減する機能と振動現象を抑制する機能の点で、従来技術にはない以下の新たな効果を奏する。   In the first embodiment, paying attention to the fact that the transient current flowing through the freewheeling diode 100 is a transient current consisting only of carriers generated when a depletion layer is formed in the drift region 2 at most, the snubber circuit is configured with a capacitance. The semiconductor snubber circuit 200 having a small size is different from the prior art. Furthermore, the configuration described in the first embodiment provides the following new effects not found in the prior art in terms of the function of reducing transient loss and conduction loss and the function of suppressing vibration phenomena.

1つの効果は、ユニポーラ動作をする還流ダイオード100に所定の静電容量値及び抵抗値をもつ半導体スナバ回路200を並列接続すると、その還流ダイオード100が動作する全電流範囲、全温度範囲において、スナバ機能が有効に働くということである。上述したように、ショットキーバリアダイオードの逆回復電流は、逆バイアス電圧によって空乏層が生じた際に発生する過剰キャリアのみで構成されている。このため、還流動作時に流れていた電流の大きさによらず、毎回ほぼ一定の逆回復電流が流れる。また同様の理由で、還流ダイオードの温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れる。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、且つ振動現象を抑制することができる。これらは、一般的なPN接合ダイオードとの組み合わせでは得られない効果である。   One effect is that when a semiconductor snubber circuit 200 having a predetermined capacitance value and resistance value is connected in parallel to the freewheeling diode 100 that performs unipolar operation, the snubber is applied in the entire current range and the entire temperature range in which the freewheeling diode 100 operates. The function works effectively. As described above, the reverse recovery current of the Schottky barrier diode is composed only of excess carriers generated when a depletion layer is generated by the reverse bias voltage. For this reason, a substantially constant reverse recovery current flows every time regardless of the magnitude of the current flowing during the reflux operation. For the same reason, an almost constant reverse recovery current flows with little influence on the temperature of the freewheeling diode. For this reason, it is possible to reduce the transient loss and suppress the vibration phenomenon in the entire current range and temperature range. These are effects that cannot be obtained in combination with a general PN junction diode.

他の1つの効果は、スナバ回路を半導体スナバ回路200で形成することで、図2に示すように還流ダイオード100の直近に低インダクタンスで半導体スナバ回路200を実装することができ、更に過渡損失を低減し且つ振動現象を抑制できる点である。これは、還流ダイオード100に半導体スナバ回路200を並列接続する際に生じる寄生インダクタンスが小さいほど、半導体スナバ回路200に過渡電流が流れやすく、このため還流ダイオード100に流れる逆回復電流の遮断速度(dIr/dt)を緩和しやすくなること、及び、半導体スナバ回路200中のキャパシタ210に印加される電圧に重畳される寄生インダクタンスで発生する逆起電力が小さくなり、キャパシタ210の耐圧範囲でスイッチング時間を速くできることによる。このことから、第1の実施形態においては、ディスクリート部品のキャパシタや抵抗を用いるスナバ回路の場合に比べて、寄生インダクタンスを低減することで、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度を適切に緩和し振動現象を抑制することができる。   Another effect is that by forming the snubber circuit with the semiconductor snubber circuit 200, the semiconductor snubber circuit 200 can be mounted with a low inductance in the immediate vicinity of the freewheeling diode 100 as shown in FIG. It is a point which can reduce and suppress a vibration phenomenon. This is because the smaller the parasitic inductance generated when the semiconductor snubber circuit 200 is connected in parallel to the freewheeling diode 100, the easier the transient current flows through the semiconductor snubber circuit 200. Therefore, the blocking speed of the reverse recovery current flowing through the freewheeling diode 100 (dIr / Dt) and the back electromotive force generated by the parasitic inductance superimposed on the voltage applied to the capacitor 210 in the semiconductor snubber circuit 200 is reduced, and the switching time is reduced within the breakdown voltage range of the capacitor 210. It depends on what you can do fast. For this reason, in the first embodiment, the parasitic inductance is reduced as compared with the case of the snubber circuit using a capacitor or resistor of discrete components, thereby shortening the switching time and reducing the transient loss and reverse recovery. It is possible to moderate the current interruption speed and suppress the vibration phenomenon.

また、半導体スナバ回路200を還流ダイオード100の直近に実装することは、不要なノイズ放射を低減することにもなる。例えばディスクリート部品のキャパシタと抵抗を用いるスナバ回路の場合では、還流ダイオード100で発生した振動電流はこれらディスクリート部品を経由して還流ダイオード100に戻る経路を通る。その際に抵抗により振動電流が抑制されていくが、それまでの間にこの電流経路が作る面が一種のループアンテナとして働き、ノイズを放射する。スナバ回路を半導体スナバ回路200で形成した場合には、還流ダイオード100の直近に半導体スナバ回路200を実装することにより、振動電流の電流経路が作る面の大きさがディスクリート部品を用いた場合よりも格段に小さくなり、振動電流によるノイズ放射が低減される。これにより、ノイズによる制御回路等の誤動作を防ぐことができる。   Further, mounting the semiconductor snubber circuit 200 in the immediate vicinity of the freewheeling diode 100 also reduces unnecessary noise emission. For example, in the case of a snubber circuit using capacitors and resistors of discrete components, the oscillating current generated in the freewheeling diode 100 passes through a path returning to the freewheeling diode 100 via these discrete components. At that time, the oscillating current is suppressed by the resistance, but until then, the surface formed by this current path works as a kind of loop antenna and radiates noise. In the case where the snubber circuit is formed by the semiconductor snubber circuit 200, the size of the surface formed by the current path of the oscillating current is reduced by mounting the semiconductor snubber circuit 200 in the immediate vicinity of the freewheeling diode 100 as compared with the case where discrete components are used. The noise emission due to the oscillating current is reduced significantly. Thereby, it is possible to prevent malfunction of the control circuit and the like due to noise.

更に、スナバ回路を半導体スナバ回路200で形成することにより、還流ダイオード100と同様の実装工程を用いて電力変換装置を構成することができる。このため、簡便で且つ容易に振動現象を抑制きるとともに、ディスクリート部品を使用したスナバ回路に比べて必要な体積も大幅に低減できる。   Furthermore, by forming the snubber circuit with the semiconductor snubber circuit 200, the power conversion device can be configured using the same mounting process as that of the freewheeling diode 100. Therefore, the vibration phenomenon can be easily and easily suppressed, and the required volume can be greatly reduced as compared with a snubber circuit using discrete components.

また、半導体スナバ回路200の抵抗成分を半導体基体で形成し図2に示すような半導体パッケージに直接実装することができるため、高い放熱性を得ることができる。そのため、外付けの抵抗等に比べて、より高密度の抵抗設計が可能となる。つまり、破壊に対する耐性が高くより小型化が可能である。   Further, since the resistance component of the semiconductor snubber circuit 200 can be formed of a semiconductor substrate and directly mounted on a semiconductor package as shown in FIG. 2, high heat dissipation can be obtained. Therefore, it is possible to design a resistor with a higher density than an external resistor. That is, it has high resistance to destruction and can be further downsized.

所定の耐圧を得る場合に、還流ダイオード100にワイドバンドギャップ半導体素子を採用して空乏層の厚みを小さくするほど、還流ダイオード100自体の抵抗が小さく低導通損失を低減できる。その反面、逆回復電流の遮断速度(dIr/dt)が高くなり、且つ振動エネルギーが消費されないため、振動現象がより顕著になる。例えば、還流ダイオード100としてシリコンからなるショットキーバリアダイオードを用いた場合には、本発明の効果として一定レベルの効果は得られるものの、ドリフト領域2の不純物濃度や厚みの制限により、炭化珪素材料に比べて還流ダイオード100自体に大きな抵抗成分を有し、還流ダイオード100自体で振動エネルギーを消費し減衰しやすい。一方、還流ダイオード100を炭化珪素等のワイドバンドギャップ半導体で構成することにより、より顕著に導通損失の低減と振動現象の緩和を両立することができる。つまり、第1の実施形態で一例としてあげたように、還流ダイオード100を炭化珪素からなるショットキーバリアダイオードで構成することで、本発明の効果を最大限に引き出すことができる。   When a predetermined breakdown voltage is obtained, the resistance of the free-wheeling diode 100 itself is reduced and the low conduction loss can be reduced as the wide band gap semiconductor element is adopted for the free-wheeling diode 100 to reduce the thickness of the depletion layer. On the other hand, the reverse recovery current cut-off speed (dIr / dt) increases and vibration energy is not consumed, so that the vibration phenomenon becomes more prominent. For example, when a Schottky barrier diode made of silicon is used as the freewheeling diode 100, a certain level of effect can be obtained as an effect of the present invention. However, due to restrictions on the impurity concentration and thickness of the drift region 2, the silicon carbide material In comparison, the freewheeling diode 100 itself has a large resistance component, and the freewheeling diode 100 itself consumes vibration energy and is easily attenuated. On the other hand, when the free-wheeling diode 100 is made of a wide band gap semiconductor such as silicon carbide, it is possible to more remarkably reduce both the conduction loss and the vibration phenomenon. That is, as exemplified in the first embodiment, the effect of the present invention can be maximized by configuring the freewheeling diode 100 with a Schottky barrier diode made of silicon carbide.

なお、還流ダイオード100の半導体材料を炭化珪素とする場合以外でも、還流ダイオード100に窒化ガリウムやダイヤモンド等のワイドギャップ半導体を用いても同様の効果を得ることができる。   In addition to the case where the semiconductor material of the free-wheeling diode 100 is silicon carbide, the same effect can be obtained even if a wide-gap semiconductor such as gallium nitride or diamond is used for the free-wheeling diode 100.

また、実装形態の一例として図2に示したセラミック基板を用いた半導体パッケージ以外にも、例えば図9に示すように、モールド樹脂510で覆われた金属基材420を支持基材及びカソード端子とし、アノード端子300とカソード端子400を有する所謂モールドパッケージ型の実装形態を用いてもよいし、他の実装形態を用いてもよい。図9に示した例では、半導体スナバ回路200に表面電極13があらかじめ3個形成されており、そのうち2個が金属配線330を介してアノード側の金属膜340に接続されている。   In addition to the semiconductor package using the ceramic substrate shown in FIG. 2 as an example of the mounting form, for example, as shown in FIG. 9, a metal base material 420 covered with a mold resin 510 is used as a support base material and a cathode terminal. A so-called mold package type mounting form having the anode terminal 300 and the cathode terminal 400 may be used, or another mounting form may be used. In the example shown in FIG. 9, three surface electrodes 13 are formed in advance in the semiconductor snubber circuit 200, and two of them are connected to the metal film 340 on the anode side via the metal wiring 330.

第1の実施形態においては、還流ダイオード100と半導体スナバ回路200がそれぞれ1チップずつの場合を示しているが、還流ダイオード100と半導体スナバ回路200の一方若しくは両方が複数のチップで構成されていてもよい。また、図2及び図9では、カソード端子側の裏面電極4や裏面電極14を半田等により実装し、アノード端子側は金属配線320、330で配線する例を示したが、カソード端子及びアノード端子の両方を半田等により実装する方式としてもよい。カソード端子及びアノード端子の両方を半田等により実装することで冷却性能が向上する。このため、還流ダイオード100の放熱性及び半導体スナバ回路200の抵抗220の放熱性が増し、より高密度に実装することができる。   In the first embodiment, the case where each of the freewheeling diode 100 and the semiconductor snubber circuit 200 is one chip is shown. However, one or both of the freewheeling diode 100 and the semiconductor snubber circuit 200 are composed of a plurality of chips. Also good. 2 and 9, the back electrode 4 and the back electrode 14 on the cathode terminal side are mounted by solder or the like, and the anode terminal side is wired with the metal wirings 320 and 330. However, the cathode terminal and the anode terminal are shown. Both of them may be mounted by solder or the like. The cooling performance is improved by mounting both the cathode terminal and the anode terminal with solder or the like. For this reason, the heat dissipation of the freewheeling diode 100 and the heat dissipation of the resistor 220 of the semiconductor snubber circuit 200 are increased, and mounting can be performed at a higher density.

以上では、半導体スナバ回路200の構造の一例として図5を参照して説明したが、図10〜図21に示す構成の半導体スナバ回路200を用いることもできる。   Although the semiconductor snubber circuit 200 has been described above with reference to FIG. 5 as an example of the structure of the semiconductor snubber circuit 200, the semiconductor snubber circuit 200 having the configuration shown in FIGS. 10 to 21 can also be used.

図10に示した構成例では、面積が互いに異なる複数の表面電極13があらかじめ形成してあり、配線工程の段階で、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて、アノード端子300に接続する表面電極13の個数及び場所が決定される。図10に示した構成例は、3個形成した表面電極13のうち、図面の左側と右側の2個がアノード端子300に接続された場合を示している。図10に示した構成にすることにより、図4に示した構成例に比べて、アノード端子300に接続される表面電極13の総面積を細かく設定できる。その他の構成に関しては、図5に示した構成例と同様であるので説明を省略する。   In the configuration example shown in FIG. 10, a plurality of surface electrodes 13 having different areas are formed in advance, and the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon at the stage of the wiring process. Depending on the value, the number and location of the surface electrodes 13 connected to the anode terminal 300 are determined. The configuration example shown in FIG. 10 shows a case where two of the three surface electrodes 13 formed on the left side and the right side of the drawing are connected to the anode terminal 300. With the configuration shown in FIG. 10, the total area of the surface electrode 13 connected to the anode terminal 300 can be set finer than in the configuration example shown in FIG. 4. Other configurations are the same as the configuration example shown in FIG.

図11に示した構成例では、複数の表面電極13があらかじめ形成してあり、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて、複数の表面電極13の少なくともいくつかを表面電極13上に配置された結合表面電極1001により接続する。結合表面電極1001はアノード端子300に接続される。図11は、3個形成した表面電極13のうち、中央と右側の2個を結合表面電極1001で接続した場合について示す。図11に示した構成にすることにより、表面電極13間の領域もキャパシタ210の一部として利用することができるため、アノード端子300に接続される表面電極13と結合表面電極1001の総面積を細かく設定することができる。 その他の構成に関しては、図5に示した構成例と同様であるので説明を省略する。   In the configuration example shown in FIG. 11, the plurality of surface electrodes 13 are formed in advance, and the plurality of surface electrodes 13 are formed according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon. At least some of these are connected by a combined surface electrode 1001 disposed on the surface electrode 13. The combined surface electrode 1001 is connected to the anode terminal 300. FIG. 11 shows a case where two of the three surface electrodes 13 formed on the center and the right side are connected by the combined surface electrode 1001. With the configuration shown in FIG. 11, the region between the surface electrodes 13 can also be used as part of the capacitor 210, so that the total area of the surface electrode 13 connected to the anode terminal 300 and the combined surface electrode 1001 can be reduced. Can be set finely. Other configurations are the same as the configuration example shown in FIG.

図12は半導体スナバ回路200の上面図であり、結合表面電極1001の構成例を示している。図12に示した例では、表面電極13が縦3×横3の合計9個形成され、そのうちの8個が結合表面電極1001によって接続されている。図12に示した構成例は、例えば、半導体スナバ回路200上の全面に結合表面電極1001とフォトレジスト膜を形成し、フォトリソグラフィ技術を用いて所望の形状にパターニングしたフォトレジスト膜をマスク材とするエッチングによって、結合表面電極1001をパターニングして得られる。したがって、フォトレジスト膜のマスクパターンを変更するだけで、キャパシタ210と抵抗220の値を所定の範囲内で任意に設定することができる。   FIG. 12 is a top view of the semiconductor snubber circuit 200 and shows a configuration example of the coupling surface electrode 1001. In the example shown in FIG. 12, a total of nine surface electrodes 13 of 3 × 3 are formed, and 8 of them are connected by the combined surface electrode 1001. In the configuration example shown in FIG. 12, for example, a bonding surface electrode 1001 and a photoresist film are formed on the entire surface of the semiconductor snubber circuit 200, and a photoresist film patterned into a desired shape using a photolithography technique is used as a mask material. It is obtained by patterning the bonding surface electrode 1001 by etching. Therefore, the values of the capacitor 210 and the resistor 220 can be arbitrarily set within a predetermined range simply by changing the mask pattern of the photoresist film.

図13は半導体スナバ回路200の上面図であり、結合表面電極1001の他の形成例を示している。図13に示した例では、図12と同様に表面電極13が縦3×横3の合計9個形成され、そのうちの8個の表面電極13が3個の結合表面電極1001によって接続されている。図12との違いは、同一形状の複数の結合表面電極1001を使って、表面電極13間を接続している点である。図13に示した構成例では、フォトレジスト膜のマスクパターンを1つ用意しておけば、ステッパ等の露光装置の露光プログラムを変更するだけで、接続する表面電極13の個数を任意に選択できる。このため、図12に示した構成例に比べて、マスクコストを増大させることなく汎用性を向上させることができる。   FIG. 13 is a top view of the semiconductor snubber circuit 200 and shows another example of forming the coupling surface electrode 1001. In the example shown in FIG. 13, a total of nine surface electrodes 13 of 3 × 3 are formed in the same manner as in FIG. 12, and eight of the surface electrodes 13 are connected by three coupled surface electrodes 1001. . The difference from FIG. 12 is that the surface electrodes 13 are connected using a plurality of coupled surface electrodes 1001 having the same shape. In the configuration example shown in FIG. 13, if one mask pattern of a photoresist film is prepared, the number of surface electrodes 13 to be connected can be arbitrarily selected only by changing the exposure program of an exposure apparatus such as a stepper. . Therefore, versatility can be improved without increasing the mask cost as compared to the configuration example shown in FIG.

図14は、結合表面電極1001を形成する他の方法を示している。図14では、結合表面電極1001を成膜する際に、蒸着用メタルマスク1002を用いて、結合表面電極1001をパターニングしている。このような工程を用いることにより、フォトリソグラフィ技術を用いる必要なく、プロセスコストを低減することができる。   FIG. 14 shows another method for forming the bonded surface electrode 1001. In FIG. 14, when the bonding surface electrode 1001 is formed, the bonding surface electrode 1001 is patterned using an evaporation metal mask 1002. By using such a process, the process cost can be reduced without using a photolithography technique.

図15に示した構成例は、表面電極13に沿って配置された膜厚の異なる複数の誘電領域により誘電領域12が形成され、各誘電領域上にそれぞれ表面電極13が形成された例である。図15に示すように、誘電領域12の膜厚は表面電極13に沿って変化する。配線工程の段階で、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて、アノード端子300に接続する表面電極13の個数及び場所が決定される。図15は、3個形成した表面電極13のうち、中央と右側の2個をアノード端子300に接続した例を示している。図15に示した構成にすることにより、図5に示した構成例に比べて、キャパシタ210の静電容量を広い範囲で設定することができる。その他の構成に関しては、図5に示した構成例と同様であるので説明を省略する。   The configuration example shown in FIG. 15 is an example in which the dielectric region 12 is formed by a plurality of dielectric regions having different film thickness disposed along the surface electrode 13, and the surface electrode 13 is formed on each dielectric region. . As shown in FIG. 15, the film thickness of the dielectric region 12 varies along the surface electrode 13. In the wiring process stage, the number and location of the surface electrodes 13 connected to the anode terminal 300 are determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon. FIG. 15 shows an example in which two of the three surface electrodes 13 formed on the center and the right side are connected to the anode terminal 300. With the configuration shown in FIG. 15, the capacitance of the capacitor 210 can be set in a wider range than the configuration example shown in FIG. 5. Other configurations are the same as the configuration example shown in FIG.

図16に示した構成例は、誘電領域12が、表面電極13に沿って配置された誘電率の異なる複数の誘電体からなる複数の誘電領域121〜誘電領域123からなる例を示す。誘電領域121〜誘電領域123上に表面電極13がそれぞれ形成されている。図16に示した例では、左側の表面電極13下の誘電領域121がTiBaO3膜からなり、中央の表面電極13下の誘電領域122がSiO2膜からなり、右側の表面電極13下の誘電領域123がSi34膜からなる。配線工程の段階で、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて、アノード端子300に接続する表面電極13の個数及び場所が決定される。図16は、3個の表面電極13のうち、中央と右側の2個をアノード端子300に接続した例を示している。図16に示した構成にすることにより、図5に示した構成例に比べて、キャパシタ210の静電容量を広い範囲で設定することができる。その他の構成に関しては、図5に示した構成例と同様であるので説明を省略する。 The configuration example illustrated in FIG. 16 illustrates an example in which the dielectric region 12 includes a plurality of dielectric regions 121 to 123 made of a plurality of dielectrics having different dielectric constants arranged along the surface electrode 13. Surface electrodes 13 are formed on the dielectric regions 121 to 123, respectively. In the example shown in FIG. 16, the dielectric region 121 under the left surface electrode 13 is made of a TiBaO 3 film, the dielectric region 122 under the center surface electrode 13 is made of a SiO 2 film, and the dielectric under the right surface electrode 13 is made. The region 123 is made of a Si 3 N 4 film. In the wiring process stage, the number and location of the surface electrodes 13 connected to the anode terminal 300 are determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon. FIG. 16 shows an example in which two of the three surface electrodes 13 on the center and the right side are connected to the anode terminal 300. With the configuration shown in FIG. 16, the capacitance of the capacitor 210 can be set in a wider range than in the configuration example shown in FIG. Other configurations are the same as the configuration example shown in FIG.

図17に示した構成例では、表面電極13に沿って配置された膜厚が異なる複数の基板領域により基板領域11が形成され、各基板領域の上方にそれぞれ表面電極13が形成されている。図17に示すように、基板領域11の膜厚は表面電極13に沿って変化する。配線工程の段階で、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて、アノード端子300に接続する表面電極13の個数及び場所が決定される。図17に示した構成例では、図面の右側の表面電極13下方で基板領域11が最も厚く、抵抗220の値が大きい。左側の表面電極13下方で基板領域11が最も薄く、抵抗220の値が小さい。図17は、3個の表面電極13のうち、中央と右側の2個をアノード端子300に接続した例を示している。図17に示した構成にすることにより、図5に示した構成例に比べて、抵抗220の値を広い範囲で設定することができる。 その他の構成に関しては、図5に示して構成例と同様であるので説明を省略する。   In the configuration example shown in FIG. 17, the substrate region 11 is formed by a plurality of substrate regions having different film thicknesses arranged along the surface electrode 13, and the surface electrode 13 is formed above each substrate region. As shown in FIG. 17, the film thickness of the substrate region 11 varies along the surface electrode 13. In the wiring process stage, the number and location of the surface electrodes 13 connected to the anode terminal 300 are determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon. In the configuration example shown in FIG. 17, the substrate region 11 is thickest under the surface electrode 13 on the right side of the drawing, and the value of the resistor 220 is large. The substrate region 11 is the thinnest below the left surface electrode 13 and the value of the resistor 220 is small. FIG. 17 shows an example in which two of the three surface electrodes 13, the center and the right side, are connected to the anode terminal 300. With the configuration shown in FIG. 17, the value of the resistor 220 can be set in a wider range than the configuration example shown in FIG. Other configurations are the same as the configuration example shown in FIG.

図18に示した構成例は、基板領域11が、不純物濃度が異なり、抵抗率が異なる複数の基板領域111〜基板領域113からなる例を示す。図18に示すように、表面電極13に沿って基板領域111〜基板領域113は配置されている。例えば、基板領域11において、図面左側の基板領域111の抵抗率を0.1Ωcm、中央の基板領域112の抵抗率を0.2Ωcm、右側の基板領域113の抵抗率を0.3Ωcm等にする。基板領域111〜基板領域113の上方にそれぞれ表面電極13が形成されている。配線工程の段階で、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて、アノード端子300に接続する表面電極13の個数及び場所が決定される。図18は、3個の表面電極13のうち、中央と右側の2個をアノード端子300に接続した例を示している。図18に示した構成にすることにより、図5に示した構成例に比べて、抵抗220の値を広い範囲で設定することができる。その他の構成に関しては、図5に示して構成例と同様であるので説明を省略する。   The configuration example illustrated in FIG. 18 illustrates an example in which the substrate region 11 includes a plurality of substrate regions 111 to 113 having different impurity concentrations and different resistivities. As shown in FIG. 18, the substrate region 111 to the substrate region 113 are arranged along the surface electrode 13. For example, in the substrate region 11, the resistivity of the substrate region 111 on the left side of the drawing is 0.1 Ωcm, the resistivity of the central substrate region 112 is 0.2 Ωcm, the resistivity of the right substrate region 113 is 0.3 Ωcm, and the like. Surface electrodes 13 are formed above the substrate region 111 to the substrate region 113, respectively. In the wiring process stage, the number and location of the surface electrodes 13 connected to the anode terminal 300 are determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon. FIG. 18 shows an example in which two of the three surface electrodes 13, the center and the right side, are connected to the anode terminal 300. With the configuration shown in FIG. 18, the value of the resistor 220 can be set in a wider range than the configuration example shown in FIG. Other configurations are the same as the configuration example shown in FIG.

また、第1の実施形態の説明においては、半導体スナバ回路200の構造の一例として、キャパシタ210を誘電体により形成し、抵抗220を基板領域により形成する場合について説明したが、キャパシタ210及び抵抗220を他の方法で形成してよいことはもちろんである。   In the description of the first embodiment, as an example of the structure of the semiconductor snubber circuit 200, the capacitor 210 is formed of a dielectric and the resistor 220 is formed of a substrate region. However, the capacitor 210 and the resistor 220 are described. Of course, may be formed by other methods.

図19は、図5で示したシリコン酸化膜からなる誘電領域12として、基板領域11と異なる導電型つまりP型の反対導電型領域15を形成した場合を示している。図5に示した構成の場合は、還流ダイオード100が逆回復動作する際に印加される電圧を、誘電領域12によるキャパシタ210に充電することで振動現象を抑制する。これに対し、図19に示した構成では、不純物濃度の異なる複数の基板領域111〜基板領域113を有するN型の基板領域11と、P型の反対導電型領域15との間に形成される空乏層をキャパシタ210として使用する。   FIG. 19 shows a case where a conductive type region 15 having a conductivity type different from that of the substrate region 11, that is, a P-type opposite conductivity type region 15 is formed as the dielectric region 12 made of the silicon oxide film shown in FIG. In the case of the configuration shown in FIG. 5, the oscillation phenomenon is suppressed by charging the capacitor 210 by the dielectric region 12 with the voltage applied when the freewheeling diode 100 performs the reverse recovery operation. On the other hand, in the configuration shown in FIG. 19, an N-type substrate region 11 having a plurality of substrate regions 111 to 113 having different impurity concentrations and a P-type opposite conductivity type region 15 are formed. The depletion layer is used as the capacitor 210.

図19に示した構成例では、基板領域11が不純物濃度の異なる基板領域111〜基板領域113を有し、基板領域111〜基板領域113で形成される空乏層の厚みが異なる。このため、キャパシタ210の静電容量も基板領域111〜基板領域113で異なる。空乏層をキャパシタ210として用いる利点は、シリコン酸化膜等の誘電領域12に比べると、過渡電流による劣化が比較的少ない点である。つまり、長期信頼性の点で有利である。   In the configuration example illustrated in FIG. 19, the substrate region 11 includes substrate regions 111 to 113 having different impurity concentrations, and the thicknesses of the depletion layers formed in the substrate regions 111 to 113 are different. For this reason, the capacitance of the capacitor 210 is also different in the substrate region 111 to the substrate region 113. An advantage of using the depletion layer as the capacitor 210 is that deterioration due to a transient current is relatively small as compared to the dielectric region 12 such as a silicon oxide film. That is, it is advantageous in terms of long-term reliability.

また、基板領域11に空乏層を形成する他の構成として、例えば図20に示すように、不純物濃度の異なる基板領域111〜基板領域113を有する基板領域11上に、基板領域11とショットキー接合を形成する金属材料からなる表面電極13を形成する方法も採用可能である。表面電極13と基板領域111〜基板領域113間でそれぞれ形成される空乏層の厚みは互いに異なるため、空乏層による静電容量も異なる。ショットキー接合以外にも、ヘテロ接合等の逆バイアス電圧が印加されると空乏層が形成される構成であれば、どのような構成でも同様の効果を得ることができる。   As another configuration for forming a depletion layer in the substrate region 11, for example, as shown in FIG. 20, the substrate region 11 and the Schottky junction are formed on the substrate region 11 having the substrate regions 111 to 113 having different impurity concentrations. It is also possible to employ a method of forming the surface electrode 13 made of a metal material that forms the surface. Since the thicknesses of the depletion layers formed between the surface electrode 13 and the substrate regions 111 to 113 are different from each other, the capacitances due to the depletion layers are also different. In addition to the Schottky junction, the same effect can be obtained with any configuration as long as a depletion layer is formed when a reverse bias voltage such as a heterojunction is applied.

なお、図19及び図20に示した構成では、順バイアス時に順方向電流が流れることが懸念される。しかし、図19及び図20に示した基板領域11の抵抗値は還流ダイオード100のドリフト領域2の抵抗に比べて大きいため、電流の大部分は低抵抗の還流ダイオード100に流れる。このため、順バイアス時の導通損失にはほとんど影響しない。   In the configurations shown in FIGS. 19 and 20, there is a concern that forward current flows during forward bias. However, since the resistance value of the substrate region 11 shown in FIGS. 19 and 20 is larger than the resistance of the drift region 2 of the freewheeling diode 100, most of the current flows through the low resistance freewheeling diode 100. For this reason, there is almost no effect on conduction loss during forward bias.

図21及び図22に示すように、複数の領域を直列若しくは並列に形成してキャパシタ210を構成してもよい。図21は、図5に示した誘電領域12によるキャパシタと、図19に示した反対導電型領域15を形成することで得られる空乏層を利用したキャパシタとを直列に接続して、キャパシタ210を構成した例を示す。図22は、誘電領域12によるキャパシタと、図20に示した空乏層によるキャパシタとを並列に接続して、キャパシタ210を構成した例を示す。いずれにしても、キャパシタ210と抵抗220とを直列接続するように形成されていれば、どのような領域でキャパシタ210を構成してもよい。   As shown in FIGS. 21 and 22, the capacitor 210 may be configured by forming a plurality of regions in series or in parallel. FIG. 21 is a circuit diagram in which a capacitor using the dielectric region 12 shown in FIG. 5 and a capacitor using a depletion layer obtained by forming the opposite conductivity type region 15 shown in FIG. A configured example is shown. FIG. 22 shows an example in which the capacitor 210 is configured by connecting the capacitor formed by the dielectric region 12 and the capacitor formed by the depletion layer shown in FIG. 20 in parallel. In any case, as long as the capacitor 210 and the resistor 220 are formed to be connected in series, the capacitor 210 may be configured in any region.

図23は、図5に示した構成では基板領域11からなる抵抗220を、基板領域11以外で形成した例を示している。図23に示して構成例では、図5で用いた基板領域11の代わりに、N+型の低抵抗基板で構成された低抵抗基板領域16を形成する。そして、抵抗220として、例えば多結晶シリコンからなり、異なる抵抗率を持つ複数の抵抗領域17を誘電領域12上に形成する。多結晶シリコンからなる抵抗領域17は、厚み及び不純物濃度を変えることで抵抗値を自由に設定できる点が利点として挙げられる。つまり、支持基体として基板領域を選ぶ際にどのような基板を選択しても第1の実施形態に係る半導体スナバ回路200を形成できる。このため、材料選択等の自由度をあげることが可能となる。 FIG. 23 shows an example in which the resistor 220 composed of the substrate region 11 is formed outside the substrate region 11 in the configuration shown in FIG. In the configuration example shown in FIG. 23, instead of the substrate region 11 used in FIG. 5, a low resistance substrate region 16 formed of an N + type low resistance substrate is formed. Then, as the resistor 220, a plurality of resistance regions 17 made of, for example, polycrystalline silicon and having different resistivities are formed on the dielectric region 12. An advantage of the resistance region 17 made of polycrystalline silicon is that the resistance value can be freely set by changing the thickness and impurity concentration. That is, the semiconductor snubber circuit 200 according to the first embodiment can be formed no matter what substrate is selected when selecting the substrate region as the support base. For this reason, it becomes possible to raise the freedom degree, such as material selection.

更に、図23に示した3個ある抵抗領域17の抵抗率を互いに異なる抵抗率にすることにより、抵抗220の値を広い範囲で任意に設定することができる。なお、抵抗領域17は多結晶シリコン以外でも、どのような材料を用いてもよいが、抵抗領域17をシリコンよりも高い絶縁破壊電界を持つ材料で構成するとなおよく、抵抗領域17の製造プロセスを更に容易にできる。例えば、逆回復時に還流ダイオード100の両端にサージ電圧として100Vが印加された場合、半導体スナバ回路200においてはキャパシタ210に過渡電流が流れるため、概ね抵抗220の両端に、サージ電圧と同等の100Vが印加される。このとき、抵抗220に、その材料に応じた絶縁破壊電界と厚みから決まる絶縁破壊電圧以上の破壊耐圧が求められる。シリコンの場合、100Vの破壊耐圧を持たせるためには、シリコンの絶縁破壊電界が約0.3MV/cmであるので、3μm程度の厚さが必要になる。シリコンよりも高い絶縁破壊電界を持つポリ炭化珪素を抵抗領域に用いると、ポリ炭化珪素の絶縁破壊電界は約3.6MV/cmであるので、厚みをシリコンの場合の1/10程度に削減することができる。そのため、抵抗領域製造時の堆積時間を短縮でき、プロセスを容易にすることができる。また、炭化珪素はシリコンよりも熱伝導率が3倍程度よいため、抵抗領域17の放熱性をよくする効果もある。   Furthermore, by setting the resistivity of the three resistance regions 17 shown in FIG. 23 to different resistivity, the value of the resistor 220 can be arbitrarily set in a wide range. The resistance region 17 may be made of any material other than polycrystalline silicon, but the resistance region 17 is preferably made of a material having a higher dielectric breakdown electric field than silicon, and the manufacturing process of the resistance region 17 is further improved. More easily. For example, when 100 V is applied as a surge voltage to both ends of the freewheeling diode 100 during reverse recovery, a transient current flows through the capacitor 210 in the semiconductor snubber circuit 200. Applied. At this time, the resistance 220 is required to have a breakdown voltage equal to or higher than the breakdown voltage determined from the breakdown field and thickness according to the material. In the case of silicon, in order to have a breakdown voltage of 100 V, since the dielectric breakdown electric field of silicon is about 0.3 MV / cm, a thickness of about 3 μm is required. When poly silicon carbide having a higher breakdown electric field than silicon is used in the resistance region, the breakdown electric field of poly silicon carbide is about 3.6 MV / cm, so the thickness is reduced to about 1/10 of that of silicon. be able to. Therefore, it is possible to shorten the deposition time when manufacturing the resistance region, and to facilitate the process. In addition, since silicon carbide has a thermal conductivity approximately three times better than that of silicon, there is an effect of improving the heat dissipation of the resistance region 17.

図24は、図23に示した互いに異なる抵抗率を持つ複数の抵抗領域17と、図5に示した基板領域11とを直列に接続して、抵抗220を構成した例を示している。このように、抵抗220についても、キャパシタ210と直列接続するように形成されていれば、どのような領域で構成しても良い。   24 shows an example in which the resistor 220 is configured by connecting a plurality of resistor regions 17 having different resistivities shown in FIG. 23 and the substrate region 11 shown in FIG. 5 in series. As described above, the resistor 220 may be configured in any region as long as it is formed so as to be connected in series with the capacitor 210.

以上に説明したように、図10〜図24に示した構成例においては、複数の表面電極13をあらかじめ形成しておくことで、必要なキャパシタ210及び抵抗220の値に応じて、配線工程時に還流ダイオード100のアノード端子に接続する表面電極13の個数や配置を選択できる。これにより、さまざまな仕様の還流ダイオード100に適応可能な半導体スナバ回路200を提供することができる。また、複数の表面電極13を形成することで、半導体スナバ回路200を製造するためのマスクやプロセスの一部を、静電容量値や抵抗値の異なる半導体スナバ回路200で共通化することができ、コストを削減できる。更に、回路構成が変更になった場合においても、配線を変更するだけで、安定的に電流・電圧の振動現象を抑制することができる。   As described above, in the configuration examples shown in FIGS. 10 to 24, by forming the plurality of surface electrodes 13 in advance, depending on the required values of the capacitor 210 and the resistor 220, during the wiring process. The number and arrangement of the surface electrodes 13 connected to the anode terminal of the reflux diode 100 can be selected. Thereby, it is possible to provide the semiconductor snubber circuit 200 that can be applied to the freewheeling diode 100 of various specifications. Further, by forming the plurality of surface electrodes 13, a part of a mask and a process for manufacturing the semiconductor snubber circuit 200 can be shared by the semiconductor snubber circuits 200 having different capacitance values and resistance values. Reduce costs. Furthermore, even when the circuit configuration is changed, the vibration phenomenon of current / voltage can be stably suppressed only by changing the wiring.

図5に示して構成例では、複数の表面電極13を形成し、還流ダイオード100のアノード端子に接続する表面電極13の個数を配線時に選択する場合について示した。一方、図25に示す構成例では、表面電極13の面積を変えることで、キャパシタ210及び抵抗220の値を変更することができる。したがって、ある一定の面積を持つ基板領域11および誘電領域12をあらかじめ作成しておけば、表面電極13の面積を変えるだけで、さまざまな仕様の還流ダイオード100に適応可能な半導体スナバ回路200を提供することができる。図25に示した構成にすることによって、基板領域11及び誘電領域12を形成するプロセスにおいて、共通のマスク、共通のプロセスを用いることができ、コストの削減が可能になる。図25に示した構成では、誘電領域12上の一部にのみ表面電極13が形成されている。つまり、並列接続された還流ダイオード100に応じて、電流・電圧の振動現象を抑制するのに必要なキャパシタ210及び抵抗220が形成されることを示している。   In the configuration example shown in FIG. 5, a case where a plurality of surface electrodes 13 are formed and the number of the surface electrodes 13 connected to the anode terminal of the reflux diode 100 is selected at the time of wiring is shown. On the other hand, in the configuration example shown in FIG. 25, the values of the capacitor 210 and the resistor 220 can be changed by changing the area of the surface electrode 13. Therefore, if the substrate region 11 and the dielectric region 12 having a certain area are prepared in advance, the semiconductor snubber circuit 200 that can be applied to the freewheeling diode 100 of various specifications can be provided only by changing the area of the surface electrode 13. can do. With the structure shown in FIG. 25, a common mask and a common process can be used in the process of forming the substrate region 11 and the dielectric region 12, and the cost can be reduced. In the configuration shown in FIG. 25, the surface electrode 13 is formed only on part of the dielectric region 12. That is, it is shown that the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon are formed according to the free-wheeling diodes 100 connected in parallel.

図25に示した構成例において、表面電極13をパターニングする方法としては、図11〜図24において結合表面電極1001を形成した場合と同様に、専用のフォトリソグラフィ用マスクを用いる方法、所定のパターンのフォトリソグラフィ用マスクを用いて露光装置のプログラムを変更することで任意のパターンを形成する方法、蒸着用メタルマスクを用いてパターニングする方法等を用いることができる。   In the configuration example shown in FIG. 25, as a method of patterning the surface electrode 13, a method using a dedicated photolithography mask, a predetermined pattern, as in the case where the combined surface electrode 1001 is formed in FIGS. A method of forming an arbitrary pattern by changing the program of the exposure apparatus using the photolithographic mask, a method of patterning using the metal mask for vapor deposition, and the like can be used.

図26及び図27は、スナバ回路に用いるキャパシタの静電容量Cの大きさと、振動現象の抑制効果との関係、及びキャパシタに流れる過渡電流による損失の増加代との関係について、回路シミュレータを用いて計算した例である。スナバ回路の振動低減は、回路中の寄生インダクタンスLs、還流ダイオードの静電容量成分C0、及び、還流ダイオードに並列接続されたスナバ回路のキャパシタの静電容量Cと抵抗の抵抗値Rで構成された簡単な回路で計算できる。本計算では、一例として、効果回路中の寄生インダクタンスLs=99nH、抵抗値R=40Ωに固定して、容量比C/C0の大きさによって、振動現象の減衰時間やスナバ回路で発生する過渡損失の増加代の変化を計算した。なお、還流ダイオードの静電容量成分C0は150pFとした。   26 and 27 use a circuit simulator for the relationship between the capacitance C of the capacitor used in the snubber circuit and the suppression effect of the vibration phenomenon and the increase in the loss due to the transient current flowing in the capacitor. This is an example calculated. The vibration reduction of the snubber circuit is composed of the parasitic inductance Ls in the circuit, the capacitance component C0 of the freewheeling diode, and the capacitance C of the snubber circuit capacitor connected in parallel to the freewheeling diode and the resistance value R of the resistor. It can be calculated with a simple circuit. In this calculation, as an example, the parasitic inductance Ls in the effect circuit is fixed to 99 nH and the resistance value R is 40 Ω, and the decay time of the vibration phenomenon and the transient loss generated in the snubber circuit depending on the size of the capacitance ratio C / C0. The change in the increase of the cost was calculated. The electrostatic capacitance component C0 of the reflux diode was set to 150 pF.

図26は、容量比C/C0が0.004倍〜40倍までの振動現象の波形を示す。図26に示すように、容量比C/C0が大きくなるほど、振動現象の減衰時間は小さくなる。特に、容量比C/C0が0.1倍前後から振動現象の減衰効果が顕著になっている。一方、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。   FIG. 26 shows a waveform of a vibration phenomenon when the capacity ratio C / C0 is 0.004 times to 40 times. As shown in FIG. 26, as the capacitance ratio C / C0 increases, the decay time of the vibration phenomenon decreases. In particular, the damping effect of the vibration phenomenon becomes remarkable from the capacity ratio C / C0 of about 0.1 times. On the other hand, when the capacity ratio C / C0 exceeds 10, the convergence time ratio value of the vibration phenomenon tends to be saturated.

図27の左側の軸は、スナバ回路がない場合において電圧若しくは電流振動が1/10に減衰するまでの時間をt0とし、スナバ回路を追加した際にスナバ回路がない場合と同等の振動となるまでの時間をtとした場合の振動現象収束時間比t/t0を示す。図27の右側の軸は、還流ダイオードに流れる過度電流により発生する損失をE0、スナバ回路のキャパシタに流れる過度電流により発生する損失をEとした場合の、過度損失の増加代E/E0を示す。過渡動作時にはキャパシタの静電容量Cの大きさに比例する過渡電流による損失Eが発生するため、キャパシタの静電容量Cは極力小さいことが好ましい。上記のように、半導体スナバ回路200に含まれるキャパシタ210の静電容量の大きさを、還流ダイオード100の遮断状態におけるキャパシタ成分の静電容量の大きさに比べて、1/10倍以上10倍以下の範囲で選択することにより、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。   In the left axis of FIG. 27, the time until the voltage or current vibration is attenuated to 1/10 in the absence of the snubber circuit is t0, and when the snubber circuit is added, the vibration is equivalent to that in the case where the snubber circuit is not present. The vibration phenomenon convergence time ratio t / t0 when the time until is t is shown. The axis on the right side of FIG. 27 shows the increase amount of excess loss E / E0 where E0 is the loss caused by the excessive current flowing in the freewheeling diode and E is the loss caused by the excessive current flowing in the capacitor of the snubber circuit. . Since a loss E due to a transient current proportional to the magnitude of the capacitance C of the capacitor occurs during transient operation, the capacitance C of the capacitor is preferably as small as possible. As described above, the capacitance of the capacitor 210 included in the semiconductor snubber circuit 200 is 1/10 times or more and 10 times larger than the capacitance of the capacitor component in the cutoff state of the freewheeling diode 100. By selecting in the following range, it is possible to reduce the vibration phenomenon more remarkably while suppressing an increase in loss.

上記から、半導体スナバ回路200のキャパシタ210の静電容量値は、還流ダイオード100の遮断状態におけるキャパシタ成分の静電容量の大きさに比べて、1/10倍以上10倍以下の範囲で選択することが好ましい。これにより、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第1の実施形態で説明したどの構成例においても得ることができる。   From the above, the capacitance value of the capacitor 210 of the semiconductor snubber circuit 200 is selected in the range of 1/10 to 10 times the capacitance of the capacitor component in the cutoff state of the freewheeling diode 100. It is preferable. As a result, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any of the configuration examples described in the first embodiment.

以上に説明したように、第1の実施形態に係る半導体装置10では、半導体スナバ回路200がアノード端子300に接続可能な表面電極13を複数備える。或いは、アノード端子300に接続する半導体スナバ回路200の表面電極13の面積を可変にできる。その結果、キャパシタ210の静電容量値と抵抗220の抵抗値を所望の値に設定することが可能である。つまり、半導体スナバ回路200の静電容量値や抵抗値を可変にすることによって、還流ダイオード100の仕様に応じてキャパシタ210と抵抗220の値が異なる複数のスナバ回路を用意する必要がなく、且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置を提供できる。   As described above, in the semiconductor device 10 according to the first embodiment, the semiconductor snubber circuit 200 includes a plurality of surface electrodes 13 that can be connected to the anode terminal 300. Alternatively, the area of the surface electrode 13 of the semiconductor snubber circuit 200 connected to the anode terminal 300 can be made variable. As a result, the capacitance value of the capacitor 210 and the resistance value of the resistor 220 can be set to desired values. That is, by making the capacitance value and resistance value of the semiconductor snubber circuit 200 variable, it is not necessary to prepare a plurality of snubber circuits having different values of the capacitor 210 and the resistor 220 according to the specifications of the freewheeling diode 100, and It is possible to provide a semiconductor device capable of shortening the convergence time of the oscillation phenomenon that occurs in the free-wheeling diode during reverse bias.

また、以上の説明では、キャパシタ210のアノード端子300に接続する表面電極が複数個あったり、面積を可変にしたりする例を示したが、カソード端子400に接続する表面電極を複数にしたり、面積を可変にしたりしてもよいことはもちろんである。また、複数にする表面電極や面積を可変にする表面電極は、キャパシタ210の電極であってもよいし、抵抗220の電極であってもよい。   Further, in the above description, an example in which there are a plurality of surface electrodes connected to the anode terminal 300 of the capacitor 210 or the area is made variable is shown. Of course, it may be variable. Further, the plurality of surface electrodes and the surface electrode whose area is variable may be the electrode of the capacitor 210 or the electrode of the resistor 220.

(第2の実施形態)
以下に、本発明の第2の実施形態に係る半導体装置について説明するが、第1の実施の形態と同様部分の説明は省略し、異なる特徴ついて説明する。
(Second Embodiment)
The semiconductor device according to the second embodiment of the present invention will be described below, but the description of the same parts as in the first embodiment will be omitted, and different features will be described.

図28に示すように、第2の実施形態に係る半導体装置10Aは、第1の実施形態で説明したユニポーラ動作若しくはユニポーラ動作と同等の動作をする還流ダイオード100と、少なくともキャパシタ210と抵抗220を含む半導体スナバ回路200に加え、還流ダイオード100及び半導体スナバ回路200に並列接続するスイッチング素子600を更に備える。図28に示した例では、半導体スナバ回路200はキャパシタ210と抵抗220を直列接続したRCスナバ回路である。図28に示すように、エミッタ端子301に、スイッチング素子600のエミッタ端子、還流ダイオード100のアノード端子、及び半導体スナバ回路200の抵抗220が接続する。コレクタ端子401に、スイッチング素子600のコレクタ端子、還流ダイオード100のカソード端子、及び半導体スナバ回路200のキャパシタ210が接続する。   As shown in FIG. 28, the semiconductor device 10A according to the second embodiment includes a free-wheeling diode 100 that performs the unipolar operation described in the first embodiment or an operation equivalent to the unipolar operation, at least a capacitor 210, and a resistor 220. In addition to the semiconductor snubber circuit 200 including the switching diode 600, the switching diode 600 connected in parallel to the freewheeling diode 100 and the semiconductor snubber circuit 200 is further provided. In the example shown in FIG. 28, the semiconductor snubber circuit 200 is an RC snubber circuit in which a capacitor 210 and a resistor 220 are connected in series. As shown in FIG. 28, the emitter terminal 301 is connected to the emitter terminal of the switching element 600, the anode terminal of the freewheeling diode 100, and the resistor 220 of the semiconductor snubber circuit 200. The collector terminal 401 is connected to the collector terminal of the switching element 600, the cathode terminal of the freewheeling diode 100, and the capacitor 210 of the semiconductor snubber circuit 200.

第2の実施形態では、一例として、還流ダイオード100、半導体スナバ回路200、及びスイッチング素子600を、それぞれ異なる半導体チップに形成した場合について説明する。また、半導体スナバ回路200の構成及び還流ダイオード100の構成が、第1の実施形態で説明した構成と同様である場合について説明する。スイッチング素子600については、例えばシリコンを半導体基体材料としたIGBTを使用した場合について、特にスイッチング素子600がエミッタ端子とコレクタ端子が互いに対面する電極で形成された、いわゆる縦型のIGBTである場合を例示的に説明する。   In the second embodiment, as an example, a case where the freewheeling diode 100, the semiconductor snubber circuit 200, and the switching element 600 are formed in different semiconductor chips will be described. A case where the configuration of the semiconductor snubber circuit 200 and the configuration of the freewheeling diode 100 are the same as those described in the first embodiment will be described. For the switching element 600, for example, when an IGBT using silicon as a semiconductor base material is used, the switching element 600 is a so-called vertical IGBT in which the emitter terminal and the collector terminal are formed of electrodes facing each other. An example will be described.

図29は、図28に示した還流ダイオード100(例えば炭化珪素ショットキーバリアダイオード)、半導体スナバ回路200(例えばシリコン半導体RCスナバ)、及びスイッチング素子600(例えばシリコンIGBT)からなる半導体装置10Aについて、具体的な実装例を示した図である。図29に示したように、半導体装置10Aを、図2に示した例と同様にセラミック基板を用いた半導体パッケージに実装することができる。   29 shows a semiconductor device 10A including the freewheeling diode 100 (for example, silicon carbide Schottky barrier diode), the semiconductor snubber circuit 200 (for example, silicon semiconductor RC snubber), and the switching element 600 (for example, silicon IGBT) shown in FIG. It is the figure which showed the specific mounting example. As shown in FIG. 29, the semiconductor device 10A can be mounted on a semiconductor package using a ceramic substrate as in the example shown in FIG.

図29に示すように、カソード側の金属膜410上に、還流ダイオード100が配置された半導体チップ(還流ダイオードチップ、図中に符号100で示す。)、半導体スナバ回路200が配置された半導体チップ(スナバチップ、図中に符号200で示す。)、及びスイッチング素子600が配置された半導体チップ(スイッチング素子チップ、図中に符号600で示す。)が配置されている。還流ダイオードチップ、スナバチップ及びスイッチング素子チップそれぞれのコレクタ端子401に接続される端子は、例えば半田やろう材等の接合材料を介して金属膜410に接するように配置されている。そして、還流ダイオードチップ、スナバチップ及びスイッチング素子チップそれぞれのエミッタ端子301に接続される端子は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320、330、350を介して、アノード側の金属膜310に接続される。また、スイッチング素子600のゲート端子が、金属配線710を介してゲート側の金属膜700に接続されている。   As shown in FIG. 29, a semiconductor chip in which a freewheeling diode 100 is disposed on a metal film 410 on the cathode side (freewheeling diode chip, indicated by reference numeral 100 in the figure), and a semiconductor chip in which a semiconductor snubber circuit 200 is disposed. (Snubber chip, indicated by reference numeral 200 in the figure) and a semiconductor chip in which the switching element 600 is arranged (switching element chip, indicated by reference numeral 600 in the figure) are arranged. The terminals connected to the collector terminals 401 of the freewheeling diode chip, the snubber chip, and the switching element chip are arranged so as to be in contact with the metal film 410 via a bonding material such as solder or brazing material. The terminals connected to the emitter terminals 301 of the free-wheeling diode chip, the snubber chip, and the switching element chip are connected to the metal film 310 on the anode side through metal wirings 320, 330, and 350 such as aluminum wires and aluminum ribbons, for example. Is done. The gate terminal of the switching element 600 is connected to the metal film 700 on the gate side through the metal wiring 710.

図29は、半導体スナバ回路200に表面電極13があらかじめ3個形成してあり、そのうち2個が金属配線330を介してアノード側の金属膜340に接続されている例を示している。しかし、表面電極13の個数は3個以外であっても複数であればよく、そのうち少なくとも1個以上がアノード側の金属膜340に接続されていればよい。   FIG. 29 shows an example in which three surface electrodes 13 are formed in advance in the semiconductor snubber circuit 200, and two of them are connected to the metal film 340 on the anode side through the metal wiring 330. However, the number of surface electrodes 13 is not limited to three but may be plural, and at least one of them may be connected to the metal film 340 on the anode side.

スイッチング素子600、還流ダイオード100及び半導体スナバ回路200をそれぞれ構成するスイッチング素子チップ、還流ダイオードチップ及びスナバチップの断面構造の一例を示したのが、それぞれ図30、図4及び図5に示す断面構造図である。   Examples of the cross-sectional structures of the switching element chip, the free wheel diode chip, and the snubber chip constituting the switching element 600, the free wheel diode 100, and the semiconductor snubber circuit 200, respectively, are shown in FIG. 30, FIG. 4, and FIG. It is.

図30は、スイッチング素子600が一般的なIGBTである場合を示している。例えばシリコンを材料としたP+型の基板領域21上に、N型のバッファ領域22及びN-型のドリフト領域23が積層された基板材料を用いた場合を説明する。基板領域21は、例えば抵抗率が数mΩcm〜数10mΩcm、厚さが数〜数百μm程度である。ドリフト領域23は、例えばN型の不純物密度が1013cm-3〜1016cm-3、厚みが数十〜数百μmである。 FIG. 30 shows a case where the switching element 600 is a general IGBT. For example, a case will be described where a substrate material in which an N-type buffer region 22 and an N -type drift region 23 are stacked on a P + -type substrate region 21 made of silicon is used. The substrate region 21 has, for example, a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several to several hundreds μm. For example, the drift region 23 has an N-type impurity density of 10 13 cm −3 to 10 16 cm −3 and a thickness of several tens to several hundreds of μm.

なお、素子構造や所要の耐圧により、抵抗率や不純物密度、及び厚みが上記範囲外となってもよいが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り抵抗率及び厚みを小さくすることが好ましい。第2の実施形態では、例えば不純物密度が1014cm-3、厚みが50μmで耐圧が600Vクラスのドリフト領域23を用いた場合で説明する。 Note that the resistivity, impurity density, and thickness may be outside the above ranges depending on the element structure and required breakdown voltage, but in general, the smaller the resistivity and thickness, the lower the conduction loss, so that the resistance is as much as possible. It is preferable to reduce the rate and thickness. In the second embodiment, a case will be described where a drift region 23 having an impurity density of 10 14 cm −3 , a thickness of 50 μm, and a withstand voltage of 600 V class is used, for example.

バッファ領域22はドリフト領域23に高電界が印加された際に、基板領域21とパンチスルーするのを防止するために形成される。図30には、基板領域21を支持基材とする例を示したが、バッファ領域22やドリフト領域23を支持基材としてもよい。バッファ領域22は、基板領域と21とドリフト領域23とがパンチスルーしない構造であれば、特になくてもよい。   The buffer region 22 is formed to prevent punch-through with the substrate region 21 when a high electric field is applied to the drift region 23. FIG. 30 shows an example in which the substrate region 21 is a support base material, but the buffer region 22 and the drift region 23 may be a support base material. The buffer region 22 may be omitted as long as the substrate region 21 and the drift region 23 do not punch through.

図30に示すように、ドリフト領域23中の表層部の一部にP型のウェル領域24が形成され、ウェル領域24中の表層部の一部にN+型エミッタ領域25が形成されている。そして、ドリフト領域23、ウェル領域24及びエミッタ領域25の表層部上に、例えばシリコン酸化膜からなるゲート絶縁膜26が形成され、ゲート絶縁膜26上に例えばN型の多結晶シリコンからなるゲート電極27が配設されている。更に、ゲート絶縁膜26に形成された開口部においてエミッタ領域25及びウェル領域24と接して例えばアルミニウム材料からなるエミッタ電極28が形成されている。エミッタ電極28とゲート電極27が接触しないように、例えばシリコン酸化膜からなる層間絶縁膜29がエミッタ電極28とゲート電極27間に形成されている。また、基板領域21とオーミック接続するようにコレクタ電極30が形成されている。図30に示したスイッチング素子600に用いられるIGBTは、ゲート電極27が半導体基体平面上に形成された所謂プレーナ型である。 As shown in FIG. 30, a P-type well region 24 is formed in a part of the surface layer portion in the drift region 23, and an N + -type emitter region 25 is formed in a part of the surface layer portion in the well region 24. . A gate insulating film 26 made of, for example, a silicon oxide film is formed on the surface layer portions of the drift region 23, well region 24, and emitter region 25, and a gate electrode made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 26. 27 is disposed. Further, an emitter electrode 28 made of, for example, an aluminum material is formed in contact with the emitter region 25 and the well region 24 in the opening formed in the gate insulating film 26. An interlayer insulating film 29 made of, for example, a silicon oxide film is formed between the emitter electrode 28 and the gate electrode 27 so that the emitter electrode 28 and the gate electrode 27 do not contact each other. A collector electrode 30 is formed so as to be in ohmic contact with the substrate region 21. The IGBT used in the switching element 600 shown in FIG. 30 is a so-called planar type in which the gate electrode 27 is formed on the semiconductor substrate plane.

図29に示した還流ダイオードチップの断面構造図として図4に例示した還流ダイオード(ここではショットキーバリアダイオード)の構成は、第1の実施形態において説明したものと同様であるため、重複した説明を省略する。   The configuration of the free-wheeling diode (here, the Schottky barrier diode) illustrated in FIG. 4 as the cross-sectional structure diagram of the free-wheeling diode chip shown in FIG. 29 is the same as that described in the first embodiment, and thus a duplicate description. Is omitted.

図29に示したスナバチップの断面構造図として図5に例示した半導体スナバ回路200については、基本的な構成は第1の実施形態と同様であるものの、スナバ機能を効果的に発揮するためには、新たに並列接続されたスイッチング素子600を考慮して、キャパシタ210と抵抗220の構造を決定することが好ましい。ただし後述するように、還流ダイオード100に逆回復電流が流れる場合においては、スイッチング素子600は必ず遮断状態にある。このため、半導体スナバ回路200のキャパシタ210及び抵抗220は、第1の実施形態で説明した場合と同じように、還流ダイオード100とスイッチング素子の遮断時の空乏容量に応じて設定することができる。   Although the basic configuration of the semiconductor snubber circuit 200 illustrated in FIG. 5 as the cross-sectional structure diagram of the snubber chip shown in FIG. 29 is the same as that of the first embodiment, in order to effectively exert the snubber function. The structures of the capacitor 210 and the resistor 220 are preferably determined in consideration of the switching element 600 newly connected in parallel. However, as will be described later, when a reverse recovery current flows through the freewheeling diode 100, the switching element 600 is always in a cut-off state. For this reason, the capacitor 210 and the resistor 220 of the semiconductor snubber circuit 200 can be set according to the depletion capacity when the free wheel diode 100 and the switching element are cut off, as in the case described in the first embodiment.

基板領域11については、抵抗220に必要な抵抗値の大きさに応じて、基板の抵抗率や厚みを設定する。例えば抵抗率が数mΩcm〜数百Ωcm、厚さが数十μm〜数百μm程度の基板を用いて、基板領域11を設定する。また、キャパシタ210の静電容量についても、必要な耐圧を最低限満たし、且つ必要な静電容量が得られるように、誘電領域12の厚みや面積を設定する。遮断状態時(高電圧印加時)に還流ダイオード100及びスイッチング素子600がそれぞれ充電される空乏容量の和に対して、100分の1程度〜100倍ぐらいの範囲でキャパシタ210の静電容量を選ぶことができる。しかし、十分なスナバ機能を発揮し、且つ損失の増加を極力抑え、必要となるチップ面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度から10倍程度の範囲でキャパシタ210の静電容量を選ぶことが好ましい。第2の実施形態の説明においては、例えば還流ダイオード100及びスイッチング素子600の耐圧よりも高くなるように、例えばキャパシタ210の厚みを1μmとし、キャパシタ210の静電容量が還流ダイオード100及びスイッチング素子600の遮断状態時に形成される空乏容量の和と同程度であるとする。   For the substrate region 11, the resistivity and thickness of the substrate are set according to the magnitude of the resistance value necessary for the resistor 220. For example, the substrate region 11 is set using a substrate having a resistivity of several mΩcm to several hundreds Ωcm and a thickness of about several tens of μm to several hundreds of μm. Also, regarding the capacitance of the capacitor 210, the thickness and area of the dielectric region 12 are set so that the required withstand voltage is satisfied at a minimum and the necessary capacitance is obtained. The capacitance of the capacitor 210 is selected in the range of about 1/100 to 100 times the sum of the depletion capacities in which the free-wheeling diode 100 and the switching element 600 are charged in the cutoff state (when a high voltage is applied). be able to. However, when a sufficient snubber function is exhibited, the increase in loss is suppressed as much as possible, and the required chip area is taken into consideration, the capacitor is approximately in the range of about 1/10 to about 10 times as shown in the calculation results described later. It is preferable to select a capacitance of 210. In the description of the second embodiment, for example, the thickness of the capacitor 210 is set to 1 μm so that the withstand voltage of the freewheeling diode 100 and the switching element 600 is higher, for example, and the capacitance of the capacitor 210 is equal to the freewheeling diode 100 and the switching element 600. It is assumed that it is about the same as the sum of depletion capacities formed in the cutoff state.

スイッチング素子600が並列に接続された第2の実施形態においても、後述するように、還流ダイオード100として例えばショットキーバリアダイオードを用いた場合に、ユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、静電容量が小さく小サイズのキャパシタ210と抵抗220を有する半導体スナバ回路200を並列接続することで、容易にかつ効果的に振動現象を抑制できる。つまり、バイポーラ動作するダイオードの振動低減用のスナバ回路として従来から用いられる、メイン電流が流れる経路にフィルムコンデンサやメタルクラッド抵抗等外付けのディスクリート部品を配線する手法を用いる必要がない。また、既に述べたように、効果的にスナバ機能を発揮する設計式としてC=1/(2πfR)が一般的に知られているが、第2の実施形態においても、上記設計式を満たすように、静電容量の小さい半導体スナバ回路200を用いたキャパシタ210と抵抗220を容易に設定することができる。   Also in the second embodiment in which the switching elements 600 are connected in parallel, as will be described later, when, for example, a Schottky barrier diode is used as the freewheeling diode 100, current / voltage oscillations that are essentially generated by unipolar operation. In response to the phenomenon, the oscillation phenomenon can be easily and effectively suppressed by connecting in parallel the semiconductor snubber circuit 200 having the small capacitance 210 and the capacitor 220 having a small capacitance. That is, it is not necessary to use a technique of wiring an external discrete component such as a film capacitor or a metal clad resistor in a path through which a main current flows, which is conventionally used as a snubber circuit for reducing vibration of a diode that operates in bipolar. Further, as already described, C = 1 / (2πfR) is generally known as a design formula that effectively exhibits the snubber function, but the second embodiment also satisfies the design formula. In addition, the capacitor 210 and the resistor 220 using the semiconductor snubber circuit 200 having a small electrostatic capacity can be easily set.

次に、第2の実施形態に係る半導体装置10Aの動作について説明する。   Next, the operation of the semiconductor device 10A according to the second embodiment will be described.

半導体装置10Aは、電力エネルギーの変換手段の1つとして一般的な図31に示すような3相交流モータを動かす所謂インバータや、図32に示すような所謂Hブリッジ等の電力変換装置に用いることができる。例えば図31に示すインバータにおいては、例えば400Vの電源電圧(+V)に対して、上アームを形成する並列接続されたスイッチング素子Eと受動素子Bからなる半導体装置10Aと、下アームを形成する並列接続されたスイッチング素子Gと受動素子Fからなる半導体装置10Aとを、逆バイアス接続になるように直列に接続して使用される。この接続が3相分接続され、3相インバータを構成する。   The semiconductor device 10A is used for a power converter such as a so-called inverter that moves a three-phase AC motor as shown in FIG. 31 or a so-called H bridge as shown in FIG. Can do. For example, in the inverter shown in FIG. 31, for example, a lower arm is formed with a semiconductor device 10A composed of a switching element E and a passive element B connected in parallel to form an upper arm for a power supply voltage (+ V) of 400V. A switching element G and a semiconductor device 10A composed of passive elements F connected in parallel are connected in series so as to be connected in reverse bias. This connection is connected for three phases to form a three-phase inverter.

図31に示した半導体装置10Aは、上アーム若しくは下アームのどちらかのスイッチング素子がスイッチング動作した場合に、スイッチング動作していないアームのスイッチング素子及び受動素子が連動して、電流を遮断する遮断状態から電流を還流する導通状態へ、そして導通状態から遮断状態へと動作する。ここで、図31に示した3相のうちの1相の動作を参照して半導体装置10Aの動作を説明することとし、特に、下アームのスイッチング素子Gがスイッチング動作をし、上アームのスイッチング素子Eと受動素子Bとが還流動作をする場合について説明する。   In the semiconductor device 10A shown in FIG. 31, when the switching element of either the upper arm or the lower arm performs the switching operation, the switching element and the passive element of the arm that is not performing the switching operation interlock to cut off the current. It operates from a state to a conductive state that circulates current, and from a conductive state to a cut-off state. Here, the operation of the semiconductor device 10A will be described with reference to the operation of one of the three phases shown in FIG. 31, and in particular, the switching element G of the lower arm performs the switching operation, and the switching of the upper arm is performed. A case where the element E and the passive element B perform a reflux operation will be described.

スイッチング素子Gがオンし、スイッチング素子Gに電流が流れている状態においては、上アームのスイッチング素子Eと受動素子Bは逆バイアス状態となり遮断状態になる。また、導通状態にあるスイッチング素子Gに並列に接続されている受動素子Fにおいて、還流ダイオード100及び半導体スナバ回路200は遮断状態を維持する。   In a state where the switching element G is turned on and a current flows through the switching element G, the switching element E and the passive element B of the upper arm are in a reverse bias state and are in a cutoff state. In addition, in the passive element F connected in parallel to the switching element G in the conductive state, the free wheeling diode 100 and the semiconductor snubber circuit 200 maintain the cutoff state.

即ち、還流ダイオード100であるショットキーバリアダイオード(図4)の両端に、スイッチング素子Gのオン電圧程度と低いものの、逆バイアス電圧が印加されるため、還流ダイオード100は遮断状態である。図5に示した半導体スナバ回路200は、キャパシタ210として機能する誘電領域12は電圧が変化するときのみ動作するため、スイッチング素子Gのオン電圧程度の電圧が定常状態で印加された状態では、遮断状態である。
また、上アームのスイッチング素子Eと受動素子Bも、電源電圧程度の逆バイアス電圧が共に印加されているため、遮断状態を維持する。これは、図30に示すスイッチング素子600であるIGBTについては、エミッタ端子301とコレクタ端子401間に逆バイアス電圧が印加されるために、ウェル領域24とのPN接合部から伸びた空乏層がドリフト領域23中に形成され、遮断状態が維持されるためである。また、図4に示した還流ダイオード100であるショットキーバリアダイオードについては、表面電極3と裏面電極4間に逆バイアス電圧が印加されるため、表面電極3とのショットキー接合部から伸びた空乏層がドリフト領域2中に生じ、遮断状態が維持される。図5に示した半導体スナバ回路200も、キャパシタ210として機能する誘電領域12が高電圧により充電された状態になり、遮断状態を維持する。
That is, although the reverse bias voltage is applied to both ends of the Schottky barrier diode (FIG. 4) that is the freewheeling diode 100, which is as low as the ON voltage of the switching element G, the freewheeling diode 100 is in the cut-off state. Since the semiconductor snubber circuit 200 shown in FIG. 5 operates only when the voltage changes in the dielectric region 12 functioning as the capacitor 210, the semiconductor snubber circuit 200 is cut off in a state where a voltage of about the ON voltage of the switching element G is applied in a steady state. State.
Further, the switching element E and the passive element B in the upper arm are also maintained in the cut-off state because the reverse bias voltage of about the power supply voltage is applied together. This is because the depletion layer extending from the PN junction with the well region 24 drifts because the reverse bias voltage is applied between the emitter terminal 301 and the collector terminal 401 for the IGBT which is the switching element 600 shown in FIG. This is because it is formed in the region 23 and the cut-off state is maintained. Further, in the Schottky barrier diode which is the freewheeling diode 100 shown in FIG. 4, since a reverse bias voltage is applied between the front surface electrode 3 and the back surface electrode 4, the depletion extended from the Schottky junction with the front surface electrode 3. A layer is created in the drift region 2 and the interrupted state is maintained. Also in the semiconductor snubber circuit 200 shown in FIG. 5, the dielectric region 12 functioning as the capacitor 210 is charged with a high voltage and maintains the cutoff state.

このように、下アームのスイッチング素子Gが導通状態の時には、上下アーム共に受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様に動作する。
次に、下アームのスイッチング素子Gがターンオフして遮断状態に移行する場合について説明する。
As described above, when the switching element G of the lower arm is in the conductive state, the upper and lower arms operate in the same manner as in the prior art in which the passive element is composed of only the Schottky barrier diode.
Next, the case where the switching element G of the lower arm is turned off and shifts to the cutoff state will be described.

図31に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオフする際に、電圧上昇と電流遮断の位相がずれる。このため、導通時の電流をほぼ維持した状態で、まずスイッチング素子Gの電圧上昇が起こる。   In the motor inverter circuit (L load circuit) as shown in FIG. 31, when the switching element G is turned off, the phase of voltage rise and current interruption is shifted. For this reason, the voltage rise of the switching element G first occurs in a state where the current during conduction is substantially maintained.

一方、ターンオフするスイッチング素子Gに並列に接続されている受動素子Fに印加される電圧は、スイッチング素子Gの電圧上昇に伴って、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧へと変化する。このため、その電圧変化の速度に応じた過渡電流が、還流ダイオード100及び半導体スナバ回路200に流れる。即ち、図4に示した還流ダイオード100においては、電圧上昇に伴って表面電極3側からドリフト領域2中に空乏層が広がる際に、電子が裏面電極4側に過渡電流として流れる。図5に示した半導体スナバ回路200においては、キャパシタ210として働く誘電領域12が印加電圧に応じて充電されるため過渡電流が流れる。このとき、半導体スナバ回路200の誘電領域12におけるキャパシタの充電作用によって、スイッチング素子Gのコレクタ−エミッタ間に生じる過渡的な電圧上昇が緩和され、回路中に含まれる寄生インダクタンスによるサージ電圧の発生が抑制される。つまり、図31に示したモータ用インバータ回路においては、スイッチング素子600を還流ダイオード100及び半導体スナバ回路200と並列接続することにより、スイッチング素子600がターンオフ動作をする際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧が低減され、より安定した動作を実現することができる。   On the other hand, the voltage applied to the passive element F connected in parallel to the switching element G to be turned off is changed from a reverse bias voltage as low as the ON voltage to a high voltage as high as the power supply voltage as the voltage of the switching element G increases. Changes to reverse bias voltage. For this reason, a transient current corresponding to the speed of the voltage change flows through the freewheeling diode 100 and the semiconductor snubber circuit 200. That is, in the free-wheeling diode 100 shown in FIG. 4, when a depletion layer spreads from the surface electrode 3 side into the drift region 2 as the voltage rises, electrons flow as a transient current to the back electrode 4 side. In the semiconductor snubber circuit 200 shown in FIG. 5, since the dielectric region 12 serving as the capacitor 210 is charged according to the applied voltage, a transient current flows. At this time, the charging action of the capacitor in the dielectric region 12 of the semiconductor snubber circuit 200 mitigates the transient voltage rise that occurs between the collector and the emitter of the switching element G, and the generation of a surge voltage due to the parasitic inductance included in the circuit. It is suppressed. In other words, in the motor inverter circuit shown in FIG. 31, by connecting the switching element 600 in parallel with the free wheeling diode 100 and the semiconductor snubber circuit 200, even when the switching element 600 performs the turn-off operation, Surge voltage causing malfunction to the peripheral circuit is reduced, and more stable operation can be realized.

スイッチング素子600の電圧上昇後、電流は所定の速度で遮断される。このとき、第2の実施形態で一例として挙げたIGBTでは、導通時に基板領域21から注入されたホール電流の影響で電流の遮断速度が制限され損失は生じるものの、電流遮断による振動現象は起こりにくく、結果として安定動作する。そして、スイッチング素子600の電流が遮断された後は、下アームのスイッチング素子G及び受動素子Fは定常オフ状態となり、遮断状態を維持する。   After the voltage increase of the switching element 600, the current is cut off at a predetermined speed. At this time, in the IGBT described as an example in the second embodiment, although the current interruption speed is limited and a loss occurs due to the influence of the hole current injected from the substrate region 21 during conduction, the vibration phenomenon due to the current interruption is unlikely to occur. As a result, it operates stably. After the current of the switching element 600 is cut off, the lower arm switching element G and the passive element F are in a steady off state and maintain the cut-off state.

一方、上アームの受動素子Bは、下アームのスイッチング素子Gのターンオフ動作に連動して、順バイアス状態となり導通状態に移行する。即ち、図4に示した還流ダイオード100のドリフト領域2中に広がっていた空乏層が後退し、表面電極3とドリフト領域2との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード100は導通状態となる。このとき、還流ダイオード100に流れる電流は、ドリフト領域2中に裏面電極4側から供給される電子電流のみでほぼ構成されており、還流ダイオード100はユニポーラ動作をする。   On the other hand, the passive element B of the upper arm enters a forward bias state and shifts to a conductive state in conjunction with the turn-off operation of the switching element G of the lower arm. That is, the depletion layer extending in the drift region 2 of the free-wheeling diode 100 shown in FIG. 4 recedes, and the Schottky barrier height formed at the Schottky junction formed between the surface electrode 3 and the drift region 2 is increased. When a forward bias voltage corresponding to is applied, the freewheeling diode 100 becomes conductive. At this time, the current flowing through the free-wheeling diode 100 is substantially constituted only by the electron current supplied from the back electrode 4 side into the drift region 2, and the free-wheeling diode 100 performs a unipolar operation.

また、図5に示す半導体スナバ回路200においても、還流ダイオード100と同様に、高電圧の逆バイアス状態から低電圧の順バイアス状態に移行するため、誘電領域12に充電されていた電荷が放電され、過渡電流が流れる。しかしながら第2の実施形態では、誘電領域12の静電容量が、還流ダイオード100及びスイッチング素子600の遮断時に形成される空乏容量と同程度であり、非常に小さい。このため、放電によって流れる過渡電流の大きさは、並列する還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。   Also, in the semiconductor snubber circuit 200 shown in FIG. 5, similarly to the freewheeling diode 100, the charge charged in the dielectric region 12 is discharged because the high voltage reverse bias state shifts to the low voltage forward bias state. , Transient current flows. However, in the second embodiment, the capacitance of the dielectric region 12 is almost the same as the depletion capacitance formed when the free wheel diode 100 and the switching element 600 are cut off, and is very small. For this reason, the magnitude of the transient current that flows due to the discharge is much smaller than the forward bias current that flows through the parallel free-wheeling diodes 100 and has little effect on the operation.

また、スイッチング素子Eについても、コレクタ−エミッタ間の電圧は逆バイアス電圧状態から順バイアス状態に移行するものの、ゲート信号はオフ状態を維持するように制御され、更に基板領域21とバッファ領域22間のPN接合が逆バイアス状態となるため、オフ状態を維持する。ただし、コレクタ−エミッタ間の電圧状態が変位するため、スイッチング素子600中のドリフト領域23中に生じていた空乏層の静電容量変化に伴うキャパシタの放電による過渡電流は流れる。しかし、半導体スナバ回路200と同様に、この過渡電流はスイッチング素子Eに並列接続された還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。そして、半導体スナバ回路200及びスイッチング素子600は、バイアス電圧の変化に伴う過渡電流が流れた後は、順バイアス状態と定常状態に移行するため遮断状態となり、還流ダイオード100のみが導通状態となる。   In addition, for the switching element E, the collector-emitter voltage shifts from the reverse bias voltage state to the forward bias state, but the gate signal is controlled to maintain the off state, and further, between the substrate region 21 and the buffer region 22. Since the PN junction is in a reverse bias state, the OFF state is maintained. However, since the voltage state between the collector and the emitter is displaced, a transient current due to the discharge of the capacitor accompanying the capacitance change of the depletion layer that has occurred in the drift region 23 in the switching element 600 flows. However, similar to the semiconductor snubber circuit 200, this transient current is very small compared to the forward bias current flowing through the freewheeling diode 100 connected in parallel to the switching element E, and hardly affects the operation. Then, the semiconductor snubber circuit 200 and the switching element 600 are cut off because a transition is made between the forward bias state and the steady state after the transient current accompanying the change in the bias voltage flows, and only the freewheeling diode 100 is turned on.

第2の実施形態において、還流ダイオード100が炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されている場合、一般的なシリコン材料からなるPN接合ダイオードに比べて、ドリフト領域2の抵抗を低く形成することができる。このため、順バイアス導通時の導通損失を低減することができる。このように、導通状態においても、受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様の効果を有する。   In the second embodiment, when the freewheeling diode 100 is formed of a Schottky barrier diode made of a silicon carbide semiconductor substrate, the resistance of the drift region 2 is lower than that of a PN junction diode made of a general silicon material. It can be formed low. For this reason, conduction loss during forward bias conduction can be reduced. Thus, even in the conductive state, the same effect as in the conventional technique in which the passive element is configured only by the Schottky barrier diode is obtained.

次に、下アームのスイッチング素子Gがターンオンし、再びスイッチング素子Gがオン状態に移行する動作について説明する。図31に示したモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオンする際には、電流上昇と電圧低下の位相がずれる。このため、比較的高い電圧が印加された状態で、スイッチング素子Gに電流が流れ始める。   Next, an operation in which the switching element G of the lower arm is turned on and the switching element G is turned on again will be described. In the motor inverter circuit (L load circuit) shown in FIG. 31, when the switching element G is turned on, the phases of current increase and voltage decrease are shifted. For this reason, a current starts to flow through the switching element G in a state where a relatively high voltage is applied.

このとき、スイッチング素子Gに並列に接続されている受動素子Fに過渡電流が流れる。これは、スイッチング素子Gに電流が流れてコレクタ−エミッタ間の電圧が低下するのに伴って、受動素子Fに印加される電圧が電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆バイアス電圧へと変化し、この電圧変化の速度に応じた過渡電流が還流ダイオード100及び半導体スナバ回路200に流れるためである。このとき、図4に示した還流ダイオード100においては、電圧の減少に伴ってドリフト領域2中に広がっていた空乏層が表面電極3側に徐々に狭まり、裏面電極4側からドリフト領域2に電子が過渡電流として流れる。また、図5に示した半導体スナバ回路200においては、キャパシタ容量として働く誘電領域12が印加電圧の減少と共に放電されるため、過渡電流が流れる。   At this time, a transient current flows through the passive element F connected in parallel to the switching element G. This is because as the current flows through the switching element G and the voltage between the collector and the emitter decreases, the voltage applied to the passive element F decreases from a high reverse bias voltage such as a power supply voltage to a low ON voltage. This is because the current changes to a reverse bias voltage, and a transient current corresponding to the speed of the voltage change flows to the freewheeling diode 100 and the semiconductor snubber circuit 200. At this time, in the free-wheeling diode 100 shown in FIG. 4, the depletion layer that has spread in the drift region 2 as the voltage decreases gradually narrows to the front electrode 3 side, and electrons flow from the back electrode 4 side to the drift region 2. Flows as a transient current. Further, in the semiconductor snubber circuit 200 shown in FIG. 5, since the dielectric region 12 serving as a capacitor capacitance is discharged with a decrease in applied voltage, a transient current flows.

半導体スナバ回路200に流れるこの過渡電流は、並列接続されたスイッチング素子600に流れるターンオン電流と比べると、動作にほとんど影響がない大きさである。下アームの半導体スナバ回路200及び還流ダイオード100は過渡電流が流れた後は定常状態に移行し電流は遮断されるため、スイッチング素子600のみが導通状態となる。   The transient current flowing through the semiconductor snubber circuit 200 has a magnitude that hardly affects the operation as compared with the turn-on current flowing through the switching element 600 connected in parallel. Since the semiconductor snubber circuit 200 and the freewheeling diode 100 in the lower arm transition to a steady state after the transient current flows and the current is cut off, only the switching element 600 is in a conductive state.

一方、上アームのスイッチング素子Eと並列接続されている受動素子Bは、下アームのスイッチング素子Gのターンオン動作に連動して、逆バイアス状態となり遮断状態に移行する。図4に示すショットキーバリアダイオードにおいては、裏面電極4側からドリフト領域2中に供給される電子による電子電流は順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、更には、ショットキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域2中に表面電極3とのショットキー接合部から伸びた空乏層が広がり遮断状態へと移行する。   On the other hand, the passive element B connected in parallel with the switching element E of the upper arm enters a reverse bias state in conjunction with the turn-on operation of the switching element G of the lower arm and shifts to the cutoff state. In the Schottky barrier diode shown in FIG. 4, the electron current due to the electrons supplied from the back electrode 4 side into the drift region 2 decreases as the forward bias voltage decreases. When the forward bias voltage becomes equal to or lower than the voltage corresponding to the Schottky barrier height of the Schottky junction, and when the reverse bias voltage starts to be applied to the Schottky junction, The depletion layer extending from the Schottky junction spreads and shifts to the cutoff state.

この導通状態から遮断状態に移行する際に、還流ダイオード100の素子内部に蓄積されていた過剰キャリアが消滅する過程において、過渡的に発生する電流が逆回復電流である。この逆回復電流は、受動素子B及び下アームのスイッチング素子Gに過渡電流として流れ、それぞれの素子において損失(ここでは逆回復損失と呼ぶ)が発生する。このことから、還流ダイオードで発生する逆回復電流は極力小さいほうが良い。   When transitioning from the conductive state to the cut-off state, a transiently generated current is a reverse recovery current in the process in which excess carriers accumulated in the element of the freewheeling diode 100 disappear. This reverse recovery current flows as a transient current through the passive element B and the switching element G of the lower arm, and a loss (herein referred to as reverse recovery loss) occurs in each element. For this reason, it is better that the reverse recovery current generated in the freewheeling diode is as small as possible.

第2の実施形態に係る半導体装置10Aにおいて、還流ダイオード100に炭化珪素からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオードを用いた場合、一般的なシリコンで形成されたPN接合ダイオードに比べると、この逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。   In the semiconductor device 10A according to the second embodiment, when a unipolar Schottky barrier diode formed of a semiconductor material made of silicon carbide is used as the free wheeling diode 100, it is compared with a PN junction diode formed of general silicon. This reverse recovery current is much smaller. That is, reverse recovery loss can be greatly reduced.

更に、半導体装置10Aは、従来技術である受動素子がショットキーバリアダイオードのみで構成されている場合では本質的に解決できなかったユニポーラ動作に起因する逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。即ち半導体装置10Aにおいては、還流ダイオード100の順バイアス電流が減少してゼロになると、ドリフト領域2中に逆バイアス電圧による空乏層が形成され、過剰キャリアで構成される逆回復電流が流れ始める。この逆バイアス電圧が印加されるのとほぼ同時に、スイッチング素子600、及び半導体スナバ回路200中の誘電領域12からなるキャパシタ210にも同等の逆バイアス電圧が印加され、スイッチング素子600及び半導体スナバ回路200中にも相応の過渡電流が流れ始める。この半導体スナバ回路200に流れる過渡電流は、誘電領域12からなるキャパシタ210の大きさと基板領域11の抵抗成分の大きさで決まり、自由に設計することができる。   Furthermore, the semiconductor device 10A exhibits a current / voltage oscillation phenomenon during a reverse recovery operation caused by a unipolar operation that cannot be essentially solved when the passive element of the prior art is composed of only a Schottky barrier diode. It has a function to suppress. That is, in the semiconductor device 10A, when the forward bias current of the freewheeling diode 100 decreases to zero, a depletion layer is formed in the drift region 2 due to the reverse bias voltage, and a reverse recovery current composed of excess carriers starts to flow. Almost simultaneously with the application of the reverse bias voltage, an equivalent reverse bias voltage is applied to the switching element 600 and the capacitor 210 formed of the dielectric region 12 in the semiconductor snubber circuit 200, so that the switching element 600 and the semiconductor snubber circuit 200 are applied. Appropriate transient current begins to flow inside. The transient current flowing through the semiconductor snubber circuit 200 is determined by the size of the capacitor 210 formed of the dielectric region 12 and the size of the resistance component of the substrate region 11, and can be designed freely.

半導体スナバ回路200の効果は、第1の実施形態で説明したように3つある。即ち、(1)還流ダイオード100に流れる順バイアス電流の遮断速度を高速に設定することができるため、メイン電流の遮断に伴う損失を低減できる;(2)還流ダイオード100が逆回復動作に入ったときにサージ電圧そのものを低減できる;(3)寄生インダクタンスLsで生じたエネルギーが吸収され、振動現象を素早く収束することができる。   There are three effects of the semiconductor snubber circuit 200 as described in the first embodiment. That is, (1) since the cutoff speed of the forward bias current flowing through the freewheeling diode 100 can be set to a high speed, the loss accompanying the interruption of the main current can be reduced; (2) the freewheeling diode 100 has entered reverse recovery operation. Sometimes the surge voltage itself can be reduced; (3) The energy generated by the parasitic inductance Ls is absorbed and the vibration phenomenon can be quickly converged.

このように、第2の実施形態に係る半導体装置10Aにおいては、還流ダイオード100が有する過渡損失並びに導通損失を低減する性能を有すると同時に、半導体スナバ回路200を用いることでユニポーラ動作に特有の振動現象を解決することができる。
本発明の第2の実施形態においては、還流ダイオード100及びスイッチング素子600に流れる過渡電流が、高々ドリフト領域2及び23に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を静電容量の小さい半導体スナバ回路200で形成しているところが従来技術と異なる点である。
As described above, the semiconductor device 10A according to the second embodiment has the performance of reducing the transient loss and conduction loss of the freewheeling diode 100, and at the same time, using the semiconductor snubber circuit 200, the vibration peculiar to the unipolar operation. The phenomenon can be solved.
In the second embodiment of the present invention, the transient current flowing through the freewheeling diode 100 and the switching element 600 is a transient current consisting only of carriers generated when a depletion layer is formed in the drift regions 2 and 23 at most. Focusing on the above, the point where the snubber circuit is formed by the semiconductor snubber circuit 200 having a small electrostatic capacity is different from the prior art.

更に、第2の実施形態で説明した構成によっても、第1の実施形態と同様に、過渡損失と導通損失を低減する性能と振動現象を抑制する上で、従来技術にはない以下の新たな効果を奏する。   Further, even with the configuration described in the second embodiment, as in the first embodiment, the following new features not found in the prior art are suppressed in suppressing the performance and vibration phenomenon of reducing transient loss and conduction loss. There is an effect.

1つの効果は、ユニポーラ動作をする還流ダイオード100及びスイッチング素子600に所定の静電容量及び抵抗を有する半導体スナバ回路200を並列接続することにより、還流ダイオード100が動作する全電流範囲、全温度範囲において、スナバ機能が有効に働くということである。上述したように、ショットキーバリアダイオードの逆回復時に発生する逆回復電流は、逆バイアス電圧によって還流ダイオード100及びスイッチング素子600に空乏層が生じた際に発生する過剰キャリアのみで構成されているため、還流動作時に流れていた電流の大きさによらず、毎回ほぼ一定の逆回復電流が流れる。また同様の理由で、還流ダイオード100は温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れる。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、かつ振動現象を抑制することができる。これらは、一般的なPN接合ダイオードとの組み合わせでは得られない効果である。   One effect is that a semiconductor snubber circuit 200 having a predetermined capacitance and resistance is connected in parallel to the free-wheeling diode 100 and the switching element 600 that perform unipolar operation, so that the full-current range and the full-temperature range in which the free-wheeling diode 100 operates. This means that the snubber function works effectively. As described above, the reverse recovery current generated at the time of reverse recovery of the Schottky barrier diode is composed only of excess carriers generated when a depletion layer is generated in the freewheeling diode 100 and the switching element 600 by the reverse bias voltage. Regardless of the magnitude of the current flowing during the reflux operation, a substantially constant reverse recovery current flows every time. For the same reason, the freewheeling diode 100 is hardly affected by temperature, and a substantially constant reverse recovery current flows. For this reason, it is possible to reduce the transient loss and suppress the vibration phenomenon in the entire current range and temperature range. These are effects that cannot be obtained in combination with a general PN junction diode.

もう1つの効果は、スナバ回路を半導体スナバ回路200で形成することで、図29に示すように還流ダイオード100及びスイッチング素子600の直近に低インダクタンスで半導体スナバ回路200を実装することができ、更に過渡損失を低減し且つ振動現象を抑制できる点である。これは、既に述べたように、寄生インダクタンスが小さいほどスナバ回路に流れる過渡電流が流れやすく、還流ダイオードに流れる逆回復電流の遮断速度を緩和しやすいこと、及び、キャパシタの耐圧範囲でスイッチング時間を速くできることによる。従って、第2の実施形態においても、従来のディスクリート部品であるキャパシタや抵抗を用いるスナバ回路の場合に比べて、寄生インダクタンスを低減することで、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度を適切に緩和し振動現象を抑制することができる。   Another effect is that by forming the snubber circuit with the semiconductor snubber circuit 200, the semiconductor snubber circuit 200 can be mounted with low inductance in the immediate vicinity of the free wheeling diode 100 and the switching element 600 as shown in FIG. Transient loss can be reduced and vibration phenomena can be suppressed. As described above, the smaller the parasitic inductance, the easier the transient current that flows in the snubber circuit flows, the easier it is to relax the reverse recovery current cutoff speed that flows in the freewheeling diode, and the switching time within the withstand voltage range of the capacitor. It depends on what you can do fast. Therefore, also in the second embodiment, by reducing the parasitic inductance, the switching time can be shortened and the transient loss can be reduced by reducing the parasitic inductance as compared with the case of the conventional snubber circuit using the capacitor and the resistor. The breaking speed of the recovery current can be appropriately relaxed to suppress the vibration phenomenon.

また、既に述べたように、スナバ回路を還流ダイオードの直近に実装することにより、不要なノイズ放射が低減される。これにより、ノイズによる制御回路等の誤動作を防ぐことができる。   Further, as already described, unnecessary noise emission is reduced by mounting the snubber circuit in the immediate vicinity of the freewheeling diode. Thereby, it is possible to prevent malfunction of the control circuit and the like due to noise.

更に、スナバ回路を半導体スナバ回路200で形成することで、還流ダイオード100及びスイッチング素子600と同様の実装工程を用いて電力変換装置を構成することができる。このため、簡便でかつ容易に振動現象を抑制することができるとともに、従来技術のスナバ回路に比べて必要な体積も大幅に低減できる。   Furthermore, by forming the snubber circuit with the semiconductor snubber circuit 200, it is possible to configure the power conversion device using the same mounting process as the free wheel diode 100 and the switching element 600. Therefore, the vibration phenomenon can be easily and easily suppressed, and the required volume can be significantly reduced as compared with the conventional snubber circuit.

また、第1の実施形態と同様に、半導体スナバ回路200の抵抗成分を半導体基体で形成して図2に示すような半導体パッケージに直接実装することができる。このため、高い放熱性を得られる。その結果、外付けの抵抗等を使用する場合に比べて、より高密度の抵抗設計が可能となる。つまり、破壊に対する耐性が高くより小型化が実現可能である。   Further, similarly to the first embodiment, the resistance component of the semiconductor snubber circuit 200 can be formed by a semiconductor substrate and directly mounted on a semiconductor package as shown in FIG. For this reason, high heat dissipation can be obtained. As a result, it is possible to design a resistor with a higher density than when an external resistor or the like is used. That is, the resistance to destruction is high and further downsizing can be realized.

更に、第1の実施形態で例示したように、還流ダイオード100を炭化珪素からなるショットキーバリアダイオードで構成することで、本発明の効果を最大限に引き出すことができる。既に説明しように、還流ダイオード100を炭化珪素等のワイドバンドギャップ半導体で構成することで、より顕著に導通損失の低減と振動現象の緩和を両立することができる。還流ダイオード100の半導体材料に、炭化珪素以外の窒化ガリウムやダイヤモンド等のワイドギャップ半導体を用いても、同様の効果を得ることができる。   Furthermore, as exemplified in the first embodiment, the effect of the present invention can be maximized by configuring the freewheeling diode 100 with a Schottky barrier diode made of silicon carbide. As already described, by configuring the free-wheeling diode 100 with a wide band gap semiconductor such as silicon carbide, it is possible to more remarkably reduce both the conduction loss and the vibration phenomenon. Even when a wide gap semiconductor such as gallium nitride or diamond other than silicon carbide is used as the semiconductor material of the freewheeling diode 100, the same effect can be obtained.

実装形態についても、第1の実施形態と同様に、図8に対応するモールドパッケージ型の実装形態を用いてもよいし、他の実装形態を用いてもよい。また、第2の実施形態では、還流ダイオードチップ、スナバチップ及びスイッチング素子チップがそれぞれ1チップずつの場合を例示したが、いずれかのチップ或いはすべてのチップが複数個であってもよい。また、第1の実施形態で述べたように、コレクタ端子及びエミッタ端子の両面を半田等により実装する方式を採用してもよい。   As for the mounting form, as in the first embodiment, a mold package type mounting form corresponding to FIG. 8 or another mounting form may be used. In the second embodiment, the case where each of the free-wheeling diode chip, the snubber chip, and the switching element chip is one chip is illustrated, but any one chip or all of the chips may be provided. Further, as described in the first embodiment, a method of mounting both surfaces of the collector terminal and the emitter terminal with solder or the like may be employed.

また、半導体スナバ回路200の構造の一例として図5を参照して説明したが、第1の実施形態と同様に、図10〜図25に示した種々の構成によってキャパシタ210及び抵抗220を形成してもよい。   Further, although an example of the structure of the semiconductor snubber circuit 200 has been described with reference to FIG. 5, as in the first embodiment, the capacitor 210 and the resistor 220 are formed by various configurations shown in FIGS. 10 to 25. May be.

以上に説明したように、第2の実施形態に係る半導体装置10Aによれば、アノード端子300に接続する半導体スナバ回路200の表面電極13の個数や面積を可変にできることにより、キャパシタ210の静電容量値及抵抗220の抵抗値を所望の値に設定できる効果に加え、スイッチング素子600を還流ダイオード100及び半導体スナバ回路200に並列接続することによる種々の効果を得ることができる。他は第1の実施形態と実質的に同様であり、重複した説明を省略する。   As described above, according to the semiconductor device 10 </ b> A according to the second embodiment, the number and area of the surface electrodes 13 of the semiconductor snubber circuit 200 connected to the anode terminal 300 can be made variable. In addition to the effect that the capacitance value and the resistance value of the resistor 220 can be set to desired values, various effects can be obtained by connecting the switching element 600 to the free-wheeling diode 100 and the semiconductor snubber circuit 200 in parallel. Others are substantially the same as those in the first embodiment, and redundant description is omitted.

第1の実施形態において図20及び図21を参照して説明したのと同様に、スナバ回路に用いるキャパシタの静電容量C、及び遮断状態における還流ダイオードとスイッチング素子とのキャパシタ容量成分の総和C0であるとき、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡動作時には、スナバ回路に形成するキャパシタの静電容量の大きさに比例する過渡電流によって損失Eが発生する。このため、キャパシタ210の静電容量の大きさは極力小さいことが好ましい。   As described with reference to FIGS. 20 and 21 in the first embodiment, the capacitance C of the capacitor used in the snubber circuit and the sum C0 of the capacitor capacitance components of the free-wheeling diode and the switching element in the cut-off state When the capacitance ratio C / C0 is around 0.1, the damping effect of the vibration phenomenon becomes remarkable, and the value of the convergence time ratio of the vibration phenomenon tends to be saturated when the capacitance ratio C / C0 exceeds 10. Further, during a transient operation, a loss E occurs due to a transient current proportional to the capacitance of the capacitor formed in the snubber circuit. For this reason, it is preferable that the capacitance of the capacitor 210 be as small as possible.

このことから、第2の実施形態で用いるスナバ回路のキャパシタ210の静電容量Cを、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の静電容量の総和に比べて、10分の1倍以上10倍以下の範囲で選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第2の実施形態で説明したどの構成例においても得ることができる。   From this, the capacitance C of the capacitor 210 of the snubber circuit used in the second embodiment is 10 times smaller than the sum of the capacitances of the capacitor components in the cutoff state of the free-wheeling diode 100 and the switching element 600. By selecting in the range of not less than 10 times and not more than 10 times, it is possible to more significantly reduce the vibration phenomenon while suppressing an increase in loss. This effect can be obtained in any configuration example described in the second embodiment.

(第3の実施形態)
第3の実施形態においては、第2の実施形態で説明した還流ダイオード100、半導体スナバ回路200及びスイッチング素子600が並列接続した構成において、還流ダイオード100及びスイッチング素子600がそれぞれショットキーバリアダイオード以外及びIGBT以外の素子で構成された場合について説明する。図33は図4に対応する還流ダイオード100の断面構造の一例を示し、図34は図30に対応するスイッチング素子600の断面構造の一例を示す。以下では、第1の実施形態若しくは第2の実施形態と同様の部分の説明は省略し、異なる特徴について説明する。
(Third embodiment)
In the third embodiment, in the configuration in which the freewheeling diode 100, the semiconductor snubber circuit 200, and the switching element 600 described in the second embodiment are connected in parallel, the freewheeling diode 100 and the switching element 600 are respectively other than the Schottky barrier diode and The case where it comprises with elements other than IGBT is demonstrated. 33 shows an example of a cross-sectional structure of the freewheeling diode 100 corresponding to FIG. 4, and FIG. 34 shows an example of a cross-sectional structure of the switching element 600 corresponding to FIG. Below, the description of the same part as 1st Embodiment or 2nd Embodiment is abbreviate | omitted, and a different characteristic is demonstrated.

図33に示す還流ダイオード100は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域41上にN-型のドリフト領域42が形成された基板材料で構成されている。基板領域41は、例えば抵抗率が数mΩcmから数十mΩcm、厚さが数十μm〜数百μm程度である。 The freewheeling diode 100 shown in FIG. 33 is made of a substrate material in which an N type drift region 42 is formed on an N + type substrate region 41 of, for example, a silicon carbide polytype 4H type. The substrate region 41 has, for example, a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several tens of μm to several hundreds of μm.

ドリフト領域42は、例えばN型の不純物密度が1015〜1018cm-3、厚みが数〜数十μmである。素子構造や所要の耐圧により、抵抗率や不純物密度及び厚みが上記範囲外となってももちろんよいが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り抵抗を小さくすること好ましい。第3の実施形態では、不純物密度が1016cm-3、厚みが5μmで耐圧が600Vクラスのドリフト領域42を用いた場合を説明する。 The drift region 42 has, for example, an N-type impurity density of 10 15 to 10 18 cm −3 and a thickness of several to several tens of μm. Of course, the resistivity, impurity density, and thickness may be out of the above range depending on the element structure and required breakdown voltage, but in general, the smaller the resistivity and thickness, the lower the conduction loss. It is preferable to do. In the third embodiment, a case will be described in which a drift region 42 having an impurity density of 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class is used.

なお、図33に示した構成例は、半導体基体が基板領域41とドリフト領域42の二層からなる基板について示したが、抵抗率の大きさが上記の一例によらない基板領域41のみで形成された基板を使用してもかまわないし、多層の基板を使用してもかまわない。また、一例として耐圧が600Vクラスの場合を説明しているが、耐圧クラスはこれに限定されない。   In the configuration example shown in FIG. 33, the semiconductor substrate is a two-layer substrate including the substrate region 41 and the drift region 42. However, the resistivity is not limited to the above example, but only the substrate region 41 is formed. A laminated substrate may be used, or a multilayer substrate may be used. Moreover, although the case where a proof pressure is a 600V class is demonstrated as an example, a proof pressure class is not limited to this.

図33に示したように、ドリフト領域42の基板領域41との接合面に対向する主面上に、炭化珪素よりもバンドギャップの小さい多結晶シリコンからなるヘテロ半導体領域43が堆積されている。ドリフト領域42とヘテロ半導体領域43との接合部には、バンドギャップが異なる材料である炭化珪素と多結晶シリコンによるヘテロ接合ダイオードが形成されており、その接合界面にエネルギー障壁が存在する。ヘテロ接合ダイオードでは、ヘテロ半導体領域43の不純物密度を変えることによってヘテロ接合部のエネルギー障壁の高さを制御することができる。このため、必要な耐圧に応じて、最適な障壁高さを設定することができる。ここでは、一例としてヘテロ半導体領域43が、P型不純物密度が1019cm-3、厚みが0.5μmであるとする。 As shown in FIG. 33, hetero semiconductor region 43 made of polycrystalline silicon having a band gap smaller than that of silicon carbide is deposited on the main surface of drift region 42 facing the bonding surface with substrate region 41. A heterojunction diode made of silicon carbide and polycrystalline silicon, which are materials having different band gaps, is formed at the junction between the drift region 42 and the hetero semiconductor region 43, and an energy barrier exists at the junction interface. In the heterojunction diode, the height of the energy barrier of the heterojunction can be controlled by changing the impurity density of the hetero semiconductor region 43. For this reason, the optimum barrier height can be set according to the required breakdown voltage. Here, as an example, it is assumed that the hetero semiconductor region 43 has a P-type impurity density of 10 19 cm −3 and a thickness of 0.5 μm.

また、ヘテロ半導体領域43上に表面電極44が形成されている。表面電極44はアノード端子302として外部電極の接続する。更に、基板領域41とオーミック接続させた裏面電極45が形成されている。裏面電極45はカソード端子402として外部電極と接続する。   A surface electrode 44 is formed on the hetero semiconductor region 43. The surface electrode 44 is connected to an external electrode as the anode terminal 302. Further, a back electrode 45 that is in ohmic contact with the substrate region 41 is formed. The back electrode 45 is connected to an external electrode as a cathode terminal 402.

上記のように、図33に示す還流ダイオード100は、表面電極44をアノード端子、裏面電極45をカソード端子とする縦型のヘテロ接合ダイオードとして機能する。   As described above, the free-wheeling diode 100 shown in FIG. 33 functions as a vertical heterojunction diode having the front electrode 44 as an anode terminal and the back electrode 45 as a cathode terminal.

一方、図34は、スイッチング素子600が炭化珪素からなるMOSFETである例を示す。図34において、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域51上にN-型のドリフト領域52を形成した基板材料が用いられている。基板領域51は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数μm〜数百μm程度である。 On the other hand, FIG. 34 shows an example in which switching element 600 is a MOSFET made of silicon carbide. In FIG. 34, for example, a substrate material in which an N type drift region 52 is formed on an N + type substrate region 51 whose polytype of silicon carbide is 4H type is used. For example, the substrate region 51 has a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several μm to several hundred μm.

ドリフト領域52は、例えばN型の不純物密度が1014cm-3〜1017cm-3、厚みが数μm〜数十μmである。一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り小さいことが好ましい。例えば不純物密度が2×1016cm-3、厚みが5μm、耐圧が600Vクラスのドリフト領域52が用いられる。第3の実施形態では、一例として基板領域51を支持基材とした場合を説明するが、ドリフト領域52を支持基材としても良い。 The drift region 52 has, for example, an N-type impurity density of 10 14 cm −3 to 10 17 cm −3 and a thickness of several μm to several tens of μm. In general, a smaller resistivity and thickness can reduce loss during conduction, and therefore it is preferable that the resistivity and thickness be as small as possible. For example, a drift region 52 having an impurity density of 2 × 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class is used. In the third embodiment, a case where the substrate region 51 is used as a support base material will be described as an example, but the drift region 52 may be used as a support base material.

ドリフト領域52中の表層部の一部にP型のウェル領域53が形成され、ウェル領域53中の表層部の一部にN+型ソース領域54が形成されている。ドリフト領域52、ウェル領域53及びソース領域54の表層部に接して、例えばシリコン酸化膜からなるゲート絶縁膜55が形成され、例えばN型の多結晶シリコンからなるゲート電極56がゲート絶縁膜55上に配設されている。 A P type well region 53 is formed in a part of the surface layer portion in the drift region 52, and an N + type source region 54 is formed in a part of the surface layer portion in the well region 53. A gate insulating film 55 made of, for example, a silicon oxide film is formed in contact with the surface layer portions of the drift region 52, well region 53, and source region 54, and a gate electrode 56 made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 55. It is arranged.

更に、ゲート絶縁膜55に形成された開口部においてソース領域54及びウェル領域53に接して、例えばアルミニウム材料からなるソース電極57が形成されている。ソース電極57とゲート電極56とが接触しないように、例えばシリコン酸化膜からなる層間絶縁膜58がソース電極57とゲート電極56間に形成されている。また、基板領域51にオーミック接続するようにドレイン電極59が形成されている。このように、図34に示したMOSFETは、ゲート電極56が半導体基体平面上に形成された所謂プレーナ型である。   Further, a source electrode 57 made of, for example, an aluminum material is formed in contact with the source region 54 and the well region 53 in the opening formed in the gate insulating film 55. An interlayer insulating film 58 made of, for example, a silicon oxide film is formed between the source electrode 57 and the gate electrode 56 so that the source electrode 57 and the gate electrode 56 are not in contact with each other. A drain electrode 59 is formed so as to be in ohmic contact with the substrate region 51. As described above, the MOSFET shown in FIG. 34 is a so-called planar type in which the gate electrode 56 is formed on the plane of the semiconductor substrate.

第3の実施形態の説明では、図33に示した還流ダイオード100と図34に示したスイッチング素子600とを、図5に示した半導体スナバ回路200と共に並列接続して使用する場合を例示的に説明する。このとき、スナバ機能を効果的に発揮するために、還流ダイオード100とスイッチング素子600の遮断状態におけるキャパシタ容量を考慮して、誘電領域12によるキャパシタ、及び基板領域11による抵抗を設定することが好ましい。第1の実施の形態及び第2の実施の形態と同様に、第3の実施形態においても、例えば還流ダイオード100及びスイッチング素子600の耐圧よりも高くなるように例えばキャパシタ210の厚みを1μmとし、キャパシタ210の静電容量が還流ダイオード100及びスイッチング素子600の遮断状態時に形成される空乏容量の和と同程度であるとする。   In the description of the third embodiment, the case where the free wheel diode 100 shown in FIG. 33 and the switching element 600 shown in FIG. 34 are used in parallel with the semiconductor snubber circuit 200 shown in FIG. explain. At this time, in order to effectively exhibit the snubber function, it is preferable to set the capacitor by the dielectric region 12 and the resistance by the substrate region 11 in consideration of the capacitor capacitance in the cutoff state of the freewheeling diode 100 and the switching element 600. . Similar to the first and second embodiments, in the third embodiment, for example, the thickness of the capacitor 210 is set to 1 μm so as to be higher than the breakdown voltage of the freewheeling diode 100 and the switching element 600, for example. Assume that the capacitance of the capacitor 210 is approximately the same as the sum of the depletion capacitances formed when the free-wheeling diode 100 and the switching element 600 are in the cut-off state.

第2の実施形態と同様に図31に示したインバータの動作に対応させて、第3の実施形態の動作を以下に説明する。
図31中のスイッチング素子Gがオンし、スイッチング素子Gに電流が流れている状態においては、上アームのスイッチング素子Eと受動素子Bは逆バイアス状態となり遮断状態になる。
The operation of the third embodiment will be described below in correspondence with the operation of the inverter shown in FIG. 31 as in the second embodiment.
In a state where the switching element G in FIG. 31 is turned on and a current flows through the switching element G, the switching element E and the passive element B of the upper arm are in the reverse bias state and are in the cutoff state.

導通状態にあるスイッチング素子Gは、炭化珪素材料からなるMOSFETで構成されているため、第2の実施形態で説明したIGBTに比べて、低オン抵抗で導通する。これは、炭化珪素材料のバンドギャップがシリコン材料に比べて約3倍大きく、最大絶縁電界が約1桁大きいため、ドリフト領域52の厚みを小さく且つ不純物濃度大きくできるためである。このため、IGBTのようなバイポーラ型の動作をしない場合にも、ドリフト領域52の抵抗を低くすることができる。   Since the switching element G in the conductive state is composed of a MOSFET made of a silicon carbide material, it is conductive with a lower on-resistance than the IGBT described in the second embodiment. This is because the band gap of the silicon carbide material is about three times larger than that of the silicon material and the maximum insulating electric field is about one digit larger, so that the thickness of the drift region 52 can be reduced and the impurity concentration can be increased. For this reason, the resistance of the drift region 52 can be lowered even when the bipolar operation like the IGBT is not performed.

また、導通状態にあるスイッチング素子Gと並列に接続されている受動素子Fにおいて、還流ダイオード100及び半導体スナバ回路200は遮断状態を維持する。還流ダイオード100であるヘテロ接合ダイオードが遮断状態を維持するのは、スイッチング素子Gのオン電圧程度と低いものの、逆バイアス電圧が還流ダイオード100の両端に印加されるためである。また、半導体スナバ回路200が遮断状態を維持するのは、キャパシタ210として機能する誘電領域12は電圧が変化するときのみ動作するため、スイッチング素子Gのオン電圧程度の電圧が定常状態で印加された状態では遮断状態となるためである。   In addition, in the passive element F connected in parallel with the switching element G in the conductive state, the free wheeling diode 100 and the semiconductor snubber circuit 200 maintain the cutoff state. The reason why the heterojunction diode which is the freewheeling diode 100 is maintained in the cut-off state is that a reverse bias voltage is applied to both ends of the freewheeling diode 100 although it is as low as the ON voltage of the switching element G. In addition, the semiconductor snubber circuit 200 is maintained in the cut-off state because the dielectric region 12 functioning as the capacitor 210 operates only when the voltage changes, so that a voltage on the order of the ON voltage of the switching element G is applied in a steady state. It is because it will be in the interruption | blocking state in a state.

一方、上アームのスイッチング素子Eと受動素子Bについても、電源電圧程度の逆バイアス電圧が印加されているため、遮断状態を維持する。スイッチング素子600であるMOSFETが遮断状態を維持するのは、ソース端子302とドレイン端子402間に逆バイアス電圧が印加されるため、ウェル領域53とのPN接合部から伸びた空乏層がドリフト領域52中に形成され遮断状態が維持されるためである。また、還流ダイオード100であるヘテロ接合ダイオードが遮断状態を維持するのは、表面電極44と裏面電極45間に逆バイアス電圧が印加されるため、ヘテロ半導体領域43とのヘテロ接合部から伸びた空乏層がドリフト領域42中に生じるためである。半導体スナバ回路200も、キャパシタ210として機能する誘電領域12が高電圧により充電された状態になり、遮断状態を維持する。   On the other hand, the switching element E and the passive element B of the upper arm are also maintained in the cut-off state because a reverse bias voltage of about the power supply voltage is applied. The MOSFET which is the switching element 600 maintains the cutoff state because a reverse bias voltage is applied between the source terminal 302 and the drain terminal 402, so that the depletion layer extending from the PN junction with the well region 53 is drift region 52. This is because it is formed inside and the cut-off state is maintained. The reason why the heterojunction diode which is the freewheeling diode 100 is maintained in the cut-off state is that a depletion extending from the heterojunction with the hetero semiconductor region 43 is applied because a reverse bias voltage is applied between the front electrode 44 and the back electrode 45. This is because a layer is formed in the drift region 42. Also in the semiconductor snubber circuit 200, the dielectric region 12 functioning as the capacitor 210 is charged by a high voltage, and maintains the cutoff state.

このように、下アームのスイッチング素子Gが導通状態の時には、上下アームの受動素子は第2の実施形態で構成されている従来技術と同様に動作する。   As described above, when the switching element G of the lower arm is in the conductive state, the passive elements of the upper and lower arms operate in the same manner as the conventional technique configured in the second embodiment.

次に、下アームのスイッチング素子Gがターンオフして遮断状態に移行する場合について説明する。図31に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオフする際には、電圧上昇と電流遮断の位相がずれる。このため、導通時の電流をほぼ維持した状態で、まずスイッチング素子Gの電圧上昇が起こる。   Next, the case where the switching element G of the lower arm is turned off and shifts to the cutoff state will be described. In the motor inverter circuit (L load circuit) as shown in FIG. 31, when the switching element G is turned off, the phase of voltage increase and current interruption is shifted. For this reason, the voltage rise of the switching element G first occurs in a state where the current during conduction is substantially maintained.

スイッチング素子Gに並列に接続されている受動素子Fについては、還流ダイオード100及び半導体スナバ回路200それぞれに過渡電流が流れる。これは、スイッチング素子Gの電圧上昇に伴って、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れるためである。即ち、還流ダイオード100においては、電圧の上昇に伴ってドリフト領域42中にヘテロ半導体領域43側から空乏層が広がる際に、電子が裏面電極45側に過渡電流として流れる。そして、半導体スナバ回路200には、キャパシタ210の静電容量として働く誘電領域12が印加電圧に応じて充電されるため、過渡電流が流れる。   For the passive element F connected in parallel to the switching element G, a transient current flows through each of the freewheeling diode 100 and the semiconductor snubber circuit 200. This is because, as the voltage of the switching element G increases, the reverse bias voltage as low as the ON voltage changes from the reverse bias voltage as high as the power supply voltage, so that a transient current corresponding to the speed of the voltage change flows. Because. That is, in the freewheeling diode 100, when a depletion layer spreads from the hetero semiconductor region 43 side in the drift region 42 as the voltage increases, electrons flow as a transient current to the back electrode 45 side. The semiconductor snubber circuit 200 is charged with the dielectric region 12 serving as the capacitance of the capacitor 210 in accordance with the applied voltage, so that a transient current flows.

上記のように、半導体スナバ回路200の誘電領域12におけるキャパシタ容量の充電作用によって、スイッチング素子Gのコレクタ−エミッタ間に生じる過渡的な電圧上昇が緩和され、回路中に含まれる寄生インダクタンスによるサージ電圧の発生が抑制される。つまり、還流ダイオード100及び半導体スナバ回路200をスイッチング素子600と並列接続することで、スイッチング素子600自体がターンオフ動作する際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧を低減することができる。   As described above, the charging action of the capacitor capacitance in the dielectric region 12 of the semiconductor snubber circuit 200 alleviates the transient voltage rise generated between the collector and the emitter of the switching element G, and the surge voltage due to the parasitic inductance included in the circuit. Is suppressed. In other words, by connecting the freewheeling diode 100 and the semiconductor snubber circuit 200 in parallel with the switching element 600, even when the switching element 600 itself is turned off, the surge voltage that causes element breakdown or malfunction to other peripheral circuits is reduced. can do.

第3の実施形態で一例として挙げた炭化珪素からなるMOSFETでは、電圧上昇後、電流は急峻に遮断される。これは、第2の実施形態で説明したIGBTとは異なり、導通時にMOSFETがユニポーラ動作をしているため、電圧の上昇によって空乏層から吐き出された電子電流が空乏層の伸びの速さに応じて遮断されるためである。つまり、スイッチング素子600が炭化珪素からなるMOSFETであることによって、導通時においては低オン抵抗を実現できるものの、スイッチング素子の遮断性能の速さによって、スイッチング素子600自体のターンオフ時に振動現象が生じやすい。更に、オン抵抗が小さいため振動現象がなかなか減衰しないという問題が生じる。しかし、第3の実施形態においては、スイッチング素子600と並列に半導体スナバ回路200が配置されているため、効果的に振動現象を緩和することができる。   In the MOSFET made of silicon carbide cited as an example in the third embodiment, the current is sharply interrupted after the voltage rises. This is different from the IGBT described in the second embodiment, because the MOSFET performs a unipolar operation when conducting, and the electron current discharged from the depletion layer due to the voltage rise depends on the speed of the depletion layer extension. This is because it is blocked. That is, since the switching element 600 is a MOSFET made of silicon carbide, a low on-resistance can be realized when conducting, but the switching element 600 itself is easily turned off due to the speed of the cutoff performance of the switching element. . Furthermore, since the on-resistance is small, there arises a problem that the vibration phenomenon is not easily attenuated. However, in the third embodiment, since the semiconductor snubber circuit 200 is disposed in parallel with the switching element 600, the vibration phenomenon can be effectively reduced.

つまり、スイッチング素子600の電流が遮断された際に、回路中の寄生インダクタンスと共振して電流及び電圧に振動現象が始まるものの、半導体スナバ回路200の誘電領域12からなるキャパシタ210にも同等の電圧が印加され、相応の過渡電流が流れ始める。すると、キャパシタ210及び抵抗220によって電流振動の傾き(dI/dt)を緩和し、基板領域11の抵抗成分により寄生インダクタンスLsに生じたエネルギーを消費するため、振動現象を素早く収束できる。このことから、第3の実施形態のように、スイッチング素子600がユニポーラ型で高速遮断性能を有している場合にも、振動現象を抑制することができる。   That is, when the current of the switching element 600 is interrupted, the current and voltage start to vibrate due to resonance with the parasitic inductance in the circuit, but the capacitor 210 including the dielectric region 12 of the semiconductor snubber circuit 200 has an equivalent voltage. Is applied and a corresponding transient current begins to flow. Then, the inclination of current vibration (dI / dt) is relaxed by the capacitor 210 and the resistor 220, and energy generated in the parasitic inductance Ls due to the resistance component of the substrate region 11 is consumed, so that the vibration phenomenon can be quickly converged. Therefore, as in the third embodiment, the vibration phenomenon can be suppressed even when the switching element 600 is a unipolar type and has a high-speed cutoff performance.

また、スイッチング素子600が導通損失のより小さいワイドギャップ半導体からなり、振動現象が減衰しにくい構成であっても、導通損失を悪化させることなく、容易に振動現象を減衰させることができる。このように、第3の実施形態においては、スイッチング素子600においても導通損失と過渡損失を高い次元で両立できるような構成、即ち、スイッチング素子600が、高速動作が可能なユニポーラ型のスイッチング素子であることや低オン抵抗が実現できるワイドバンドギャップ半導体である場合に、更に高い効果を引き出すことができる。   Further, even if the switching element 600 is made of a wide gap semiconductor having a smaller conduction loss and the vibration phenomenon is difficult to attenuate, the vibration phenomenon can be easily attenuated without deteriorating the conduction loss. As described above, in the third embodiment, the switching element 600 also has a configuration in which conduction loss and transient loss can be achieved at a high level, that is, the switching element 600 is a unipolar switching element capable of high-speed operation. In the case where the semiconductor device is a wide band gap semiconductor that can realize a low on-resistance, a higher effect can be obtained.

スイッチング素子600の電流が遮断した後は、下アームのスイッチング素子G及び受動素子Fは定常オフ状態となり、遮断状態を維持する。   After the current of the switching element 600 is cut off, the switching element G and the passive element F in the lower arm are in a steady off state and maintain the cut-off state.

一方、上アームのスイッチング素子Eと並列に接続されている受動素子Bは、下アームのスイッチング素子Gのターンオフ動作に連動して、順バイアス状態となり導通状態に移行する。つまり、図33に示した還流ダイオード100のドリフト領域42中に広がっていた空乏層が後退し、ヘテロ半導体領域43とドリフト領域42との間に形成されているヘテロ接合部にヘテロ障壁高さに応じた順バイアス電圧が印加され、還流ダイオード100は導通状態となる。   On the other hand, the passive element B connected in parallel with the switching element E of the upper arm enters a forward bias state and shifts to a conductive state in conjunction with the turn-off operation of the switching element G of the lower arm. That is, the depletion layer extending in the drift region 42 of the free-wheeling diode 100 shown in FIG. 33 recedes, and the heterojunction formed between the hetero semiconductor region 43 and the drift region 42 has a hetero barrier height. A corresponding forward bias voltage is applied, and the freewheeling diode 100 becomes conductive.

ヘテロ接合ダイオードにおいては、ヘテロ接合部からドリフト領域42側及びヘテロ半導体領域43側にそれぞれ広がる内蔵電位の和によって決まる電圧降下で順方向電流が流れるものの、価電子帯側の正孔に対するヘテロ障壁が大きいため、ドリフト領域42中を裏面電極45側から供給される電子電流のみで電流はほぼ構成されており、ユニポーラ動作をする。このとき、第2の実施形態で説明したショットキーバリアダイオードでは、ショットキー障壁高さが表面電極13のショットキーメタル固有の仕事関数差で一義的に決まる為、所定の耐圧を得るために、ドリフト領域42の不純物濃度や厚みが制限される。これに対し、第3の実施形態においては、ヘテロ接合ダイオードのヘテロ障壁の高さをヘテロ半導体領域43の不純物濃度を制御することによって変えることができるため、ドリフト領域42の抵抗をより低抵抗にすることができる。つまり、導通時の損失をより低減することができる。   In the heterojunction diode, although a forward current flows with a voltage drop determined by the sum of the built-in potentials spreading from the heterojunction to the drift region 42 side and the hetero semiconductor region 43 side, there is a heterobarrier against holes on the valence band side. Since it is large, the current is almost constituted only by the electron current supplied from the back electrode 45 side in the drift region 42, and performs a unipolar operation. At this time, in the Schottky barrier diode described in the second embodiment, since the Schottky barrier height is uniquely determined by the work function difference inherent to the Schottky metal of the surface electrode 13, in order to obtain a predetermined breakdown voltage, The impurity concentration and thickness of the drift region 42 are limited. On the other hand, in the third embodiment, since the height of the hetero barrier of the heterojunction diode can be changed by controlling the impurity concentration of the hetero semiconductor region 43, the resistance of the drift region 42 is made lower. can do. That is, loss during conduction can be further reduced.

また、図5に示した半導体スナバ回路200においては、還流ダイオード100が逆バイアス状態から順バイアス状態に移行する際に、誘電領域12に充電されていた電荷が過渡電流として放電される。第3の実施形態では、誘電領域12のキャパシタ210としての静電容量が、還流ダイオード100及びスイッチング素子600に形成されていた空乏容量と同程度と小さい。このため、放電によって過渡電流は流れるものの、この過渡電流は並列接続する還流ダイオード100に流れる順バイアス電流に比べるとほとんど動作に影響がない大きさである。半導体スナバ回路200は、過渡電流が流れた後は定常状態に移行し電流は遮断される。   Further, in the semiconductor snubber circuit 200 shown in FIG. 5, when the freewheeling diode 100 shifts from the reverse bias state to the forward bias state, the charge charged in the dielectric region 12 is discharged as a transient current. In the third embodiment, the capacitance of the dielectric region 12 as the capacitor 210 is as small as the depletion capacitance formed in the freewheeling diode 100 and the switching element 600. For this reason, although a transient current flows due to discharge, the transient current has a magnitude that hardly affects the operation as compared with the forward bias current flowing in the free-wheeling diode 100 connected in parallel. The semiconductor snubber circuit 200 shifts to a steady state after the transient current flows, and the current is cut off.

受動素子Bに並列接続されているスイッチング素子Eについても、ドレイン−ソース間の電圧は逆バイアス電圧状態から順バイアス状態に移行するものの、ゲート信号はオフ状態を維持するように制御されること、及び、ウェル領域53とドリフト領域52間のPN接合が順バイアス状態となるものの、内蔵電位が2〜3Vと大きいことから、オフ状態を維持する。ただし、ドレイン−ソース間の電圧状態が変化するため、スイッチング素子600中のドリフト領域52中に生じていた空乏層の容量変化に伴う放電による過渡電流は流れる。しかし、この過渡電流は、半導体スナバ回路200と同様に、並列接続する還流ダイオード100に流れる順バイアス電流に比べるとほとんど動作に影響がない大きさである。上アームの半導体スナバ回路200及びスイッチング素子600は、過渡電流が流れた後は定常状態に移行し電流は遮断され、還流ダイオード100のみが導通状態となる。   As for the switching element E connected in parallel to the passive element B, the gate signal is controlled to be maintained in the OFF state, although the drain-source voltage shifts from the reverse bias voltage state to the forward bias state. Although the PN junction between the well region 53 and the drift region 52 is in a forward bias state, the off state is maintained because the built-in potential is as large as 2 to 3V. However, since the voltage state between the drain and the source changes, a transient current due to the discharge accompanying the capacitance change of the depletion layer generated in the drift region 52 in the switching element 600 flows. However, like the semiconductor snubber circuit 200, this transient current has a magnitude that hardly affects the operation compared to the forward bias current flowing through the free-wheeling diode 100 connected in parallel. The semiconductor snubber circuit 200 and the switching element 600 in the upper arm shift to a steady state after a transient current flows, the current is cut off, and only the freewheeling diode 100 becomes conductive.

次に、下アームのスイッチング素子Gがターンオンし、再びスイッチング素子Gがオン状態に移行する動作について説明する。既に説明したように、図31に示したモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオンする際には、比較的高い電圧が印加された状態でスイッチング素子Gに電流が流れ始める。   Next, an operation in which the switching element G of the lower arm is turned on and the switching element G is turned on again will be described. As described above, in the motor inverter circuit (L load circuit) shown in FIG. 31, when the switching element G is turned on, a current starts to flow through the switching element G with a relatively high voltage applied. .

スイッチング素子Gに電流が流れてドレイン−ソース間の電圧が低下するのに伴って、受動素子Fに印加される電圧が電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆バイアス電圧に変化する。この電圧変化の速度に応じた過渡電流が、受動素子Fの還流ダイオード100及び半導体スナバ回路200に流れる。つまり、還流ダイオード100においては、電圧の減少に伴ってドリフト領域42中に広がっていた空乏層がヘテロ半導体領域43側に徐々に狭まり、裏面電極45側からドリフト領域42中に電子が過渡電流として流れる。半導体スナバ回路200においては、キャパシタ210として働く誘電領域12が印加電圧の減少と共に放電され、過渡電流が流れる。この過渡電流は、並列接続するスイッチング素子600に流れるターンオン電流と比べるとほとんど動作に影響がない大きさである。下アームの半導体スナバ回路200及び還流ダイオード100は、過渡電流が流れた後は定常状態に移行し電流は遮断され、スイッチング素子600のみが導通状態となる。   As the current flows through the switching element G and the drain-source voltage decreases, the voltage applied to the passive element F changes from a high reverse bias voltage such as a power supply voltage to a low reverse bias voltage such as an on voltage. To change. A transient current corresponding to the speed of the voltage change flows through the free wheel diode 100 and the semiconductor snubber circuit 200 of the passive element F. In other words, in the freewheeling diode 100, the depletion layer that has spread in the drift region 42 gradually decreases toward the hetero semiconductor region 43 as the voltage decreases, and electrons flow from the back electrode 45 side into the drift region 42 as a transient current. Flowing. In the semiconductor snubber circuit 200, the dielectric region 12 serving as the capacitor 210 is discharged as the applied voltage decreases, and a transient current flows. This transient current has a magnitude that hardly affects the operation as compared with the turn-on current flowing through the switching elements 600 connected in parallel. The semiconductor snubber circuit 200 and the freewheeling diode 100 in the lower arm shift to a steady state after the transient current flows, the current is cut off, and only the switching element 600 is turned on.

一方、上アームの受動素子Bは、下アームのスイッチング素子Gのターンオン動作に連動して、逆バイアス状態となり遮断状態に移行する。つまり、ヘテロ接合ダイオードである還流ダイオード100において、裏面電極45側からドリフト領域42中に供給されていた電子電流が順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がヘテロ接合部のヘテロ障壁高さに応じた電圧以下になり、更にヘテロ接合部に逆バイアス電圧が印加されると、ヘテロ半導体領域43とのヘテロ接合部から伸びた空乏層がドリフト領域42中に生じ、還流ダイオード100は遮断状態へと移行する。   On the other hand, the passive element B of the upper arm enters a reverse bias state in conjunction with the turn-on operation of the switching element G of the lower arm, and shifts to the cutoff state. That is, in the free-wheeling diode 100 that is a heterojunction diode, the electron current supplied from the back electrode 45 side into the drift region 42 decreases as the forward bias voltage decreases. When the forward bias voltage becomes equal to or lower than the voltage corresponding to the hetero barrier height of the heterojunction, and when the reverse bias voltage is further applied to the heterojunction, the depletion layer extends from the heterojunction with the hetero semiconductor region 43. Is generated in the drift region 42, and the freewheeling diode 100 shifts to a cut-off state.

第3の実施形態において使用されるヘテロ接合ダイオードは、第1の実施形態及び第2の実施形態で説明したショットキーバリアダイオードと同様に、ユニポーラ動作する。このため、一般的なシリコンで形成されたPN接合ダイオードに比べると逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。   The heterojunction diode used in the third embodiment performs a unipolar operation similarly to the Schottky barrier diode described in the first embodiment and the second embodiment. For this reason, the reverse recovery current is much smaller than that of a PN junction diode formed of general silicon. That is, reverse recovery loss can be greatly reduced.

更に、第3の実施形態においては、ショットキーバリアダイオードよりも導通損失を低減可能なヘテロ接合ダイオードと半導体スナバ回路200とを組み合わせることによって、導通損失と過渡損失を高い次元で両立することができる。即ち、第3の実施形態においては、還流ダイオード100が逆回復動作する場合に、ドリフト領域42中に逆バイアス電圧が印加されて過剰キャリアで構成される逆回復電流が流れ始めるのとほぼ同時に、スイッチング素子600及び半導体スナバ回路200中の誘電領域12からなるキャパシタにも同等の逆バイアス電圧が印加され、スイッチング素子600及び半導体スナバ回路200中にも相応の過渡電流が流れ始める。放電による過渡電流が還流ダイオード100及びスイッチング素子600に流れる過渡電流とほぼ同等となるように、キャパシタ210の大きさは設定されている。このため、下アームのスイッチング素子Gのスイッチング速度をほぼ変えることなく、逆回復電流の遮断速度(dI/dt)を緩和することができる。更に、半導体スナバ回路200に流れる電流を基板領域11の抵抗成分で消費するため、寄生インダクタンスLsで生じたエネルギーを吸収し、振動現象を素早く収束することができる。つまり、還流ダイオード100をヘテロ接合ダイオードにして導通損失が小さくなっても、第2の実施形態で説明したショットキーバリアダイオードを用いた場合と同様に、ユニポーラ動作に起因する振動現象を半導体スナバ回路200により解決できる。   Furthermore, in the third embodiment, by combining a heterojunction diode capable of reducing conduction loss as compared with a Schottky barrier diode and the semiconductor snubber circuit 200, both conduction loss and transient loss can be achieved at a high level. . That is, in the third embodiment, when the freewheeling diode 100 performs the reverse recovery operation, the reverse bias voltage is applied in the drift region 42 and the reverse recovery current composed of excess carriers starts to flow almost simultaneously. The equivalent reverse bias voltage is also applied to the capacitor composed of the dielectric region 12 in the switching element 600 and the semiconductor snubber circuit 200, and a corresponding transient current starts to flow in the switching element 600 and the semiconductor snubber circuit 200. The size of the capacitor 210 is set so that the transient current due to the discharge is substantially equal to the transient current flowing through the freewheeling diode 100 and the switching element 600. For this reason, the reverse recovery current cutoff speed (dI / dt) can be relaxed without substantially changing the switching speed of the switching element G of the lower arm. Furthermore, since the current flowing through the semiconductor snubber circuit 200 is consumed by the resistance component of the substrate region 11, the energy generated by the parasitic inductance Ls can be absorbed and the vibration phenomenon can be quickly converged. That is, even if the freewheeling diode 100 is made a heterojunction diode and the conduction loss is reduced, the oscillation phenomenon caused by the unipolar operation is caused to occur in the semiconductor snubber circuit as in the case where the Schottky barrier diode described in the second embodiment is used. 200.

以上のように、還流ダイオード100に低オン抵抗を実現できるヘテロ接合ダイオードを使用することにより、更に高い効果を引き出すことができる。   As described above, by using a heterojunction diode capable of realizing a low on-resistance as the freewheeling diode 100, a higher effect can be obtained.

また、スイッチング素子600もユニポーラ型とすることで、還流ダイオード100が逆回復動作をする場合に加えて、スイッチング素子600がターンオフする場合においても、全電流範囲、全温度範囲においてスナバ機能が有効に働く。   Further, since the switching element 600 is also a unipolar type, the snubber function is effective in the entire current range and the entire temperature range when the switching element 600 is turned off in addition to the reverse recovery operation of the freewheeling diode 100. work.

スイッチング素子600に、MOSFET以外の、例えば図35及び図36に示すような他のユニポーラ素子を用いても同様の効果を得ることができる。   The same effect can be obtained by using other unipolar elements as shown in FIG. 35 and FIG.

図35に示したスイッチング素子は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域61上にN-型のドリフト領域62が形成され、ドリフト領域62の基板領域61との接合面に対向する主面上に例えばN型の多結晶シリコンからなるヘテロ半導体領域63が形成された構造である。つまり、ドリフト領域62とヘテロ半導体領域63の接合部は、バンドギャップが異なる材料である炭化珪素と多結晶シリコンにより形成されるヘテロ接合であり、その接合界面にエネルギー障壁が存在する。ヘテロ半導体領域63とドリフト領域62上に例えばシリコン酸化膜から成るゲート絶縁膜64が形成されている。また、ゲート絶縁膜64上にはゲート電極65が形成され、ゲート電極65の上方に、ヘテロ半導体領域63と接するソース電極66が形成されている。ゲート電極65とソース電極66間には例えばシリコン酸化膜からなる層間絶縁膜67が形成されている。また、基板領域61に接してドレイン電極68が形成されている。 In the switching element shown in FIG. 35, for example, an N type drift region 62 is formed on an N + type substrate region 61 of a silicon carbide polytype of 4H type, and the drift region 62 is joined to the substrate region 61. In this structure, a hetero semiconductor region 63 made of, for example, N-type polycrystalline silicon is formed on the main surface facing the surface. That is, the junction between the drift region 62 and the hetero semiconductor region 63 is a hetero junction formed of silicon carbide and polycrystalline silicon, which are materials having different band gaps, and an energy barrier exists at the junction interface. A gate insulating film 64 made of, for example, a silicon oxide film is formed on the hetero semiconductor region 63 and the drift region 62. A gate electrode 65 is formed on the gate insulating film 64, and a source electrode 66 in contact with the hetero semiconductor region 63 is formed above the gate electrode 65. An interlayer insulating film 67 made of, for example, a silicon oxide film is formed between the gate electrode 65 and the source electrode 66. A drain electrode 68 is formed in contact with the substrate region 61.

図35に示したスイッチング素子600の動作について説明する。図35に示したスイッチング素子600においても、MOSFETと同様に、ソース電極66を接地しドレイン電極68に正電位を印加して使用する。   An operation of switching element 600 shown in FIG. 35 will be described. The switching element 600 shown in FIG. 35 is also used by grounding the source electrode 66 and applying a positive potential to the drain electrode 68, like the MOSFET.

ゲート電極65を接地電位若しくは負電位とした場合、スイッチング素子600は遮断状態を保持する。ヘテロ半導体領域63とドリフト領域62とのヘテロ接合界面に、伝導電子に対するエネルギー障壁が形成されているためである。   When the gate electrode 65 is set to the ground potential or the negative potential, the switching element 600 maintains the cutoff state. This is because an energy barrier against conduction electrons is formed at the heterojunction interface between the hetero semiconductor region 63 and the drift region 62.

遮断状態から導通状態に移行させるためにゲート電極65に正電位を印加した場合、ゲート絶縁膜64を介してゲート電界が及ぶヘテロ半導体領域63及びドリフト領域62の表層部に、電子の蓄積層が形成される。このため、ヘテロ半導体領域63及びドリフト領域62の表層部は自由電子が存在可能なポテンシャルとなり、ドリフト領域62側に伸びていたエネルギー障壁が急峻になり、エネルギー障壁厚みが小さくなる。その結果、スイッチング素子600に電子電流が流れる。このとき、図35に示したスイッチング素子600の導通・遮断を制御する所謂チャネル部分の長さは、ヘテロ障壁によって形成されるエネルギー障壁の厚み程度であり、MOSFETにおいて耐圧保持に必要なチャネル長に比べて小さいため、より低抵抗で導通する。このため、半導体スナバ回路200によって、導通損失と過渡損失を更に高いレベルで両立することができる。   When a positive potential is applied to the gate electrode 65 in order to shift from the cutoff state to the conduction state, an electron accumulation layer is formed on the surface layer portions of the hetero semiconductor region 63 and the drift region 62 to which the gate electric field extends through the gate insulating film 64. It is formed. For this reason, the surface layer portions of the hetero semiconductor region 63 and the drift region 62 have potentials where free electrons can exist, the energy barrier extending toward the drift region 62 becomes steep, and the energy barrier thickness is reduced. As a result, an electronic current flows through the switching element 600. At this time, the length of the so-called channel portion for controlling the conduction / cutoff of the switching element 600 shown in FIG. 35 is about the thickness of the energy barrier formed by the hetero barrier, and the channel length necessary for holding the withstand voltage in the MOSFET. Since it is smaller than that, it conducts with lower resistance. For this reason, the semiconductor snubber circuit 200 can achieve both a conduction loss and a transient loss at a higher level.

図35に示したスイッチング素子600において、導通状態から遮断状態に移行させるために再びゲート電極65を接地すると、ヘテロ半導体領域63とドリフト領域62間のヘテロ接合界面に形成されていた伝導電子の蓄積状態が解除され、エネルギー障壁中のトンネリングが止まる。ヘテロ半導体領域63からドリフト領域62への伝導電子の流れが止まり、更にドリフト領域62中にあった伝導電子が基板領域61に流れて枯渇すると、ドリフト領域62側にヘテロ接合部から空乏層が広がり、スイッチング素子は遮断状態となる。   In the switching element 600 shown in FIG. 35, when the gate electrode 65 is grounded again to shift from the conductive state to the cut-off state, accumulation of conduction electrons formed at the heterojunction interface between the hetero semiconductor region 63 and the drift region 62 is accumulated. The state is released and tunneling in the energy barrier stops. When the flow of conduction electrons from the hetero semiconductor region 63 to the drift region 62 stops and the conduction electrons in the drift region 62 flow to the substrate region 61 and are depleted, a depletion layer spreads from the hetero junction to the drift region 62 side. The switching element is cut off.

また、図35に示したスイッチング素子600においては、ソース電極66を接地し、ドレイン電極67に負電位が印加された逆方向導通(還流動作)も可能である。例えばソース電極66及びゲート電極65を接地し、ドレイン電極67に所定の正電位を印加すると、伝導電子に対するエネルギー障壁は消滅し、ドリフト領域62側からヘテロ半導体領域63側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失は小さい。なお、ゲート電極65を接地にせずに制御電極として使用することも可能である。
図35に示したスイッチング素子600の構成は、ユニポーラ型の還流ダイオードとしても応用できるため、例えば、還流ダイオード100を図35に示した構成と同様の構成で実現することができる。即ち、図35に示したスイッチング素子をスイッチング素子600として使用する場合、スイッチング素子600と還流ダイオード100を別チップで形成する以外にも、還流ダイオード100とスイッチング素子600を1チップ化して、半導体パッケージを小型化することができる。これにより、配線等に生じる寄生インダクタンスが低減され、振動現象を更に低減することができる。配線長を短くすることには、振動電流によって配線から発せられる放射ノイズを低減させる効果もある。また、チップサイズの縮小によって製造コストが低減されると共に、還流ダイオード100とスイッチング素子600のキャパシタ容量の和が小さくなるため、半導体スナバ回路200に必要なキャパシタ210の静電容量も小さくすることができる。つまり、小型の半導体スナバ回路200により、低コストで振動現象を抑制することができる。
In the switching element 600 shown in FIG. 35, reverse conduction (reflux operation) in which the source electrode 66 is grounded and a negative potential is applied to the drain electrode 67 is also possible. For example, when the source electrode 66 and the gate electrode 65 are grounded and a predetermined positive potential is applied to the drain electrode 67, the energy barrier to the conduction electrons disappears, and conduction electrons flow from the drift region 62 side to the hetero semiconductor region 63 side, and vice versa. It becomes a conductive state. At this time, since there is no injection of holes and conduction is made only with conduction electrons, loss due to reverse recovery current when shifting from the reverse conduction state to the cutoff state is small. It is also possible to use the gate electrode 65 as a control electrode without grounding.
The configuration of the switching element 600 shown in FIG. 35 can also be applied as a unipolar freewheeling diode, and thus, for example, the freewheeling diode 100 can be realized with the same configuration as that shown in FIG. That is, when the switching element shown in FIG. 35 is used as the switching element 600, in addition to forming the switching element 600 and the free wheeling diode 100 as separate chips, the free wheeling diode 100 and the switching element 600 are integrated into a single chip, and the semiconductor package. Can be miniaturized. Thereby, the parasitic inductance generated in the wiring or the like is reduced, and the vibration phenomenon can be further reduced. Shortening the wiring length also has an effect of reducing radiation noise generated from the wiring by the oscillating current. Further, the manufacturing cost is reduced by reducing the chip size, and the sum of the capacitor capacities of the freewheeling diode 100 and the switching element 600 is reduced, so that the capacitance of the capacitor 210 necessary for the semiconductor snubber circuit 200 can also be reduced. it can. That is, the small semiconductor snubber circuit 200 can suppress the vibration phenomenon at low cost.

以上、図35においては、ヘテロ半導体領域63に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であれば単結晶シリコン、アモルファスシリコン等他のシリコン材料やゲルマニウムやシリコンゲルマン等他の半導体材料や6H、3C等炭化珪素の他のポリタイプ等、どの材料でもかまわない。また、一例として、ドリフト領域62としてN型の炭化珪素を用い、ヘテロ半導体領域63としてP型の多結晶シリコンを用いて説明したが、ドリフト領域62とヘテロ半導体領域63を、N型の炭化珪素とP型の多結晶シリコン、P型の炭化珪素とP型の多結晶シリコン、或いはP型の炭化珪素とN型の多結晶シリコンとする等、如何なる組み合わせを採用してもよい。   As described above, in FIG. 35, the example in which polycrystalline silicon is used as the material used for the hetero semiconductor region 63 has been described. However, other silicon materials such as single crystal silicon and amorphous silicon can be used as long as the material forms a heterojunction with silicon carbide. Or any other semiconductor material such as germanium or silicon germanium, or other polytypes of silicon carbide such as 6H or 3C. In addition, as an example, the description has been given using N-type silicon carbide as the drift region 62 and P-type polycrystalline silicon as the hetero semiconductor region 63. However, the drift region 62 and the hetero semiconductor region 63 are replaced with N-type silicon carbide. Any combination may be employed, such as P-type polycrystalline silicon, P-type silicon carbide and P-type polycrystalline silicon, or P-type silicon carbide and N-type polycrystalline silicon.

次に、図36に示した接合型FET(JFET)と呼ばれる接合型のFETについて説明する。図36に示したスイッチング素子は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域71上にN-型のドリフト領域72が形成され、ドリフト領域72の中にP型のゲート領域73とN+型のソース領域74が形成された構造である。ドリフト領域72、ゲート領域73及びソース領域74上に層間絶縁膜77が形成されている。層間絶縁膜77の開口部において、ゲート領域73はゲート電極75に接続され、ソース領域74はソース電極76に接続されている。基板領域71はドレイン電極78に接している。 Next, a junction type FET called a junction type FET (JFET) shown in FIG. 36 will be described. Switching element shown in FIG. 36, for example polytype of silicon carbide N on the substrate region 71 is a N + -type 4H types - type drift region 72 is formed, P-type gate in the drift region 72 In this structure, a region 73 and an N + -type source region 74 are formed. An interlayer insulating film 77 is formed on the drift region 72, the gate region 73 and the source region 74. In the opening of the interlayer insulating film 77, the gate region 73 is connected to the gate electrode 75, and the source region 74 is connected to the source electrode 76. The substrate region 71 is in contact with the drain electrode 78.

図36に示したJFETは、MOSFETと同様にユニポーラ動作をするため、MOSFETで得られる効果と同様の効果を得ることができる。更に、JFETではMOSFETに必須のゲート絶縁膜が不要のため、例えば200℃を超えるような高い温度でのオペレーションが比較的容易であり、信頼性の確保という観点で有利である。このことから、スイッチング素子600にJFETを用いることで、本発明の効果である使用温度領域によらず振動現象を抑制できる点をより強みとして活かすことができる。なお、高温用途においては、例えば図19、図20等に示したようにキャパシタ210としてシリコン酸化膜を用いない空乏容量を用いる構成のほうが、半導体スナバ回路200の信頼性を確保しつつ、効果を発揮することができる。   Since the JFET shown in FIG. 36 operates in a unipolar manner like the MOSFET, it is possible to obtain the same effect as that obtained by the MOSFET. Furthermore, since a gate insulating film that is essential for a MOSFET is not necessary for a JFET, operation at a high temperature exceeding, for example, 200 ° C. is relatively easy, which is advantageous in terms of ensuring reliability. For this reason, by using JFET for the switching element 600, the advantage that the vibration phenomenon can be suppressed irrespective of the operating temperature range, which is the effect of the present invention, can be utilized as a strength. In high temperature applications, for example, as shown in FIGS. 19 and 20, the configuration using a depletion capacitor that does not use a silicon oxide film as the capacitor 210 is more effective while ensuring the reliability of the semiconductor snubber circuit 200. It can be demonstrated.

上記のように、スイッチング素子600についてMOSFET以外のスイッチング素子を用いた場合について説明したが、還流ダイオード100についても、ユニポーラ動作若しくはユニポーラ動作と同等の動作をするダイオードであれば、これまで説明してきた本発明の効果と同様の効果を得ることができる。   As described above, the case where the switching element other than the MOSFET is used as the switching element 600 has been described. However, the free-wheeling diode 100 has been described so far as long as it is a diode that operates in a unipolar operation or a unipolar operation. The same effect as that of the present invention can be obtained.

例えば、図37に示すようなPN接合ダイオードの構造であっても、金や白金を用いた重金属拡散、電子線を用いた電子線照射、プロトン等を用いたイオン照射等の方策によって、導通時にP型領域から注入される過剰キャリアの主成分である少数キャリアのライフタイムを制御することにより、ユニポーラ動作と同等の動作をする。この場合、還流ダイオード100がPN接合ダイオードの構造であっても、本発明の効果が得られる。   For example, even in the structure of a PN junction diode as shown in FIG. 37, when conducting, by measures such as heavy metal diffusion using gold or platinum, electron beam irradiation using electron beams, ion irradiation using protons, etc. By controlling the lifetime of minority carriers, which are the main components of excess carriers injected from the P-type region, an operation equivalent to the unipolar operation is performed. In this case, the effect of the present invention can be obtained even if the freewheeling diode 100 has a PN junction diode structure.

例えば、図37に示すPN接合ダイオードがソフトリカバリダイオードで構成されている場合について説明する。図37に示す還流ダイオード100は、例えばシリコンからなるN+型の基板領域81上にN-型のドリフト領域82が形成された基板材料で構成されている。基板領域81は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数十μm〜数百μm程度である。ドリフト領域82は、例えばN型の不純物密度が1013cm-3〜1017cm-3、厚みが数μm〜数百μmである。ここでは、不純物密度が1014cm-3、厚みが50μmで耐圧が600Vクラスのドリフト領域82であるとする。図37は、半導体基体が基板領域81とドリフト領域82の二層からなる基板の場合について示しているが、抵抗率の大きさは上記の一例によらない基板領域81のみで形成された基板を使用してもかまわないし、多層の基板を使用してもかまわない。また、一例として耐圧が600Vクラスの場合について説明するが、耐圧クラスはこれに限定されない。 For example, the case where the PN junction diode shown in FIG. 37 is configured by a soft recovery diode will be described. The freewheeling diode 100 shown in FIG. 37 is made of a substrate material in which an N type drift region 82 is formed on an N + type substrate region 81 made of, for example, silicon. The substrate region 81 has, for example, a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several tens of μm to several hundreds of μm. The drift region 82 has, for example, an N-type impurity density of 10 13 cm −3 to 10 17 cm −3 and a thickness of several μm to several hundred μm. Here, it is assumed that the drift region 82 has an impurity density of 10 14 cm −3 , a thickness of 50 μm, and a breakdown voltage of 600 V class. FIG. 37 shows a case where the semiconductor substrate is a substrate composed of two layers of a substrate region 81 and a drift region 82, but the resistivity is a substrate formed only of the substrate region 81 not according to the above example. It may be used, or a multilayer substrate may be used. Moreover, although the case where a proof pressure is a 600V class is demonstrated as an example, a proof pressure class is not limited to this.

図37に示すように、ドリフト領域82の基板領域81との接合面に対向する主面上にP型の反対導電型領域83及び表面電極84が積層され、基板領域81と接して裏面電極85が形成されている。なお、図37に示した還流ダイオードはPN接合のみで形成されているが、例えば一部がショットキーダイオードとして働くように構成されていてもよいし、他の構成含んでいてもよい。   As shown in FIG. 37, a P-type opposite conductivity type region 83 and a surface electrode 84 are laminated on the main surface of the drift region 82 facing the bonding surface with the substrate region 81, and the back surface electrode 85 is in contact with the substrate region 81. Is formed. Note that the free wheeling diode shown in FIG. 37 is formed of only a PN junction, but for example, a part thereof may be configured to function as a Schottky diode, or may include other configurations.

図37に示したPN接合ダイオードがソフトリカバリダイオードとして働くようにするひとつの手法として、導通時にドリフト領域82中に注入される少数キャリアのライフタイムを制御する方法がある。例えば、ドリフト領域82にイオン照射する等して、反対導電型領域83に近い領域と基板領域81に近い領域とでドリフト領域82中の少数キャリアのライフタイムが異なるように制御する。これにより、逆回復時に流れる少数キャリアによる過渡電流は小さくしつつ、基板領域81側に滞留していた少数キャリアの減少時間を緩和し、大電流時の逆回復動作においては振動現象が起こらないようにすることができる。   One method for allowing the PN junction diode shown in FIG. 37 to function as a soft recovery diode is to control the lifetime of minority carriers injected into the drift region 82 during conduction. For example, the lifetime of minority carriers in the drift region 82 is controlled to be different between the region near the opposite conductivity type region 83 and the region near the substrate region 81 by irradiating the drift region 82 with ions. As a result, the transient current due to the minority carriers flowing during reverse recovery is reduced, while the reduction time of the minority carriers staying on the substrate region 81 side is alleviated, so that the vibration phenomenon does not occur in the reverse recovery operation at the time of large current. Can be.

しかしながら、少数キャリアのライフタイムを制御したPN接合ダイオードにおいては、電流の大きさによらず少数キャリアのライフタイムが短くなる。このため、電流が小さいときには、逆回復時において瞬時に少数キャリアが消滅してしまい、PN接合ダイオードがほとんどユニポーラ動作と同じ動作をする。この場合は、図37に示したダイオードに流れる過渡電流は、図4等を参照して説明したユニポーラ型のダイオードと同じように空乏層が広がる際の多数キャリアの移動による電流である。このため、半導体スナバ回路200が無い状態だと振動現象が生じる。しかし、還流ダイオード100に半導体スナバ回路200を並列接続することで、低電流時においての振動現象を緩和することができる。   However, in a PN junction diode in which the minority carrier lifetime is controlled, the minority carrier lifetime is shortened regardless of the magnitude of the current. For this reason, when the current is small, minority carriers disappear instantaneously at the time of reverse recovery, and the PN junction diode operates almost the same as the unipolar operation. In this case, the transient current flowing in the diode shown in FIG. 37 is a current due to the movement of majority carriers when the depletion layer spreads as in the unipolar diode described with reference to FIG. For this reason, a vibration phenomenon occurs when the semiconductor snubber circuit 200 is not present. However, by connecting the semiconductor snubber circuit 200 in parallel with the freewheeling diode 100, the vibration phenomenon at the time of low current can be reduced.

したがって、ソフトリカバリダイオードである還流ダイオード100と半導体スナバ回路200との組み合わせによって、大電流時も小電流時も振動現象を緩和することができる。なお、ここではソフトリカバリダイオードを一例として第3の実施形態の効果を説明したが、大電流時に逆回復特性がソフト化されていないファストリカバリダイオードを用いた場合にも、ユニポーラ動作と同等の動作をする電流領域があれば、少なくとも低電流時の振動現象を抑制する効果を得ることができる。また、例えば炭化珪素からなるPN接合ダイオード等の、シリコン材料に比べて熱処理による結晶の回復が起こりにくい材料においては、例えばイオン注入によってP型領域を形成した場合等ような少数キャリアのライフタイムが元々小さいダイオードにおいても、上記で説明したように、振動現象を抑制する効果を得ることができる。また、いずれの構造においても、少なくとも電流が流れず少数キャリアが注入されない条件でPN接合ダイオードを逆回復動作させる場合に、本発明の効果を得ることができる。   Therefore, the combination of the freewheeling diode 100, which is a soft recovery diode, and the semiconductor snubber circuit 200 can alleviate the vibration phenomenon at both a large current and a small current. Here, the effect of the third embodiment has been described by taking the soft recovery diode as an example. However, even when a fast recovery diode whose reverse recovery characteristic is not softened at the time of a large current is used, the operation is equivalent to the unipolar operation. If there is a current region for performing the above, an effect of suppressing at least a vibration phenomenon at a low current can be obtained. In addition, in materials such as PN junction diodes made of silicon carbide that are less likely to recover crystals due to heat treatment than silicon materials, the lifetime of minority carriers, such as when a P-type region is formed by ion implantation, is not sufficient. Even in the originally small diode, as described above, the effect of suppressing the vibration phenomenon can be obtained. In any structure, the effect of the present invention can be obtained when the PN junction diode is operated for reverse recovery under the condition that at least current does not flow and minority carriers are not injected.

このように、少なくともユニポーラ動作と同等の動作を一部でも行う還流ダイオード100であれば、逆回復動作時に振動現象を低減するという本発明の効果を得ることができる。   As described above, if the freewheeling diode 100 performs at least a part of the operation equivalent to the unipolar operation, the effect of the present invention can be obtained that the vibration phenomenon is reduced during the reverse recovery operation.

なお、図37に示した還流ダイオード100は、第1の実施形態で説明したスイッチング素子600が還流ダイオード100に並列接続されていない場合でも、同様の効果を発揮する。このため、還流ダイオード100と半導体スナバ回路200のみを並列接続としてもよい。   Note that the freewheeling diode 100 shown in FIG. 37 exhibits the same effect even when the switching element 600 described in the first embodiment is not connected in parallel to the freewheeling diode 100. For this reason, only the freewheeling diode 100 and the semiconductor snubber circuit 200 may be connected in parallel.

更に、第3に実施形態においては、還流ダイオード100とスイッチング素子600の素子の組み合わせが第2の実施形態で説明した組み合わせと異なる場合について説明したが、還流ダイオード100とスイッチング素子600の素子は、第1〜第3の実施形態で説明したどの素子を用いて組み合わせてもよい。即ち、例えば還流ダイオード100に第2の実施形態で説明したショットキーバリアダイオードを用い、スイッチング素子600に第3に実施形態で説明したMOSFETを用いた組み合わせでもよい。また、還流ダイオード100とスイッチング素子600を同一チップ上に形成していてもよい。   Furthermore, in the third embodiment, the case where the combination of the elements of the free wheel diode 100 and the switching element 600 is different from the combination described in the second embodiment has been described. You may combine using any element demonstrated by the 1st-3rd embodiment. That is, for example, a combination using the Schottky barrier diode described in the second embodiment for the freewheeling diode 100 and the MOSFET described in the third embodiment for the switching element 600 may be used. Further, the reflux diode 100 and the switching element 600 may be formed on the same chip.

以上に説明したように、第3の実施形態においても、還流ダイオード100及びスイッチング素子600に流れる過渡電流が、高々ドリフト領域に空乏層が形成される際に発生するキャリアのみであることに着目し、スナバ回路を半導体スナバ回路200で形成しているところが従来技術と異なる点である。他は第1〜第2の実施形態と実質的に同様であり、重複した説明を省略する。   As described above, also in the third embodiment, attention is paid to the fact that the transient current flowing through the freewheeling diode 100 and the switching element 600 is only the carriers generated when the depletion layer is formed at most in the drift region. The point that the snubber circuit is formed by the semiconductor snubber circuit 200 is different from the prior art. Others are substantially the same as those in the first and second embodiments, and redundant description is omitted.

また、第1の実施形態において図26及び図27を参照して説明したのと同様に、スナバ回路に用いるキャパシタの静電容量C、及び遮断状態における還流ダイオードとスイッチング素子とのキャパシタ容量成分の総和C0であるとき、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡動作時にはスナバ回路に形成するキャパシタの静電容量の大きさに比例する過渡電流によって損失Eが発生するため、キャパシタの静電容量Cは極力小さいことが好ましい。   Further, as described with reference to FIGS. 26 and 27 in the first embodiment, the capacitance C of the capacitor used in the snubber circuit and the capacitor capacitance component of the free-wheeling diode and the switching element in the cut-off state When the sum is C0, the damping effect of the vibration phenomenon becomes remarkable when the capacity ratio C / C0 is around 0.1, and the convergence time ratio value of the vibration phenomenon tends to be saturated when the capacity ratio C / C0 exceeds 10. Become. Further, since a loss E occurs due to a transient current proportional to the capacitance of the capacitor formed in the snubber circuit during the transient operation, the capacitance C of the capacitor is preferably as small as possible.

したがって、第3の実施形態で用いる半導体スナバ回路200のキャパシタ210の静電容量は、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の容量の総和に比べて、1/10倍以上10倍以下の範囲で選択する。これにより、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第3の実施形態で説明したどの構成例においても得ることができる。   Therefore, the capacitance of the capacitor 210 of the semiconductor snubber circuit 200 used in the third embodiment is 1/10 times or more and 10 times the total capacitance of the capacitor components in the cutoff state of the free-wheeling diode 100 and the switching element 600. Select from the following ranges. As a result, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any configuration example described in the third embodiment.

(第4の実施形態)
第4の実施形態は、還流ダイオード100と半導体スナバ回路200が同一チップ上に形成された場合について例示する。
(Fourth embodiment)
The fourth embodiment exemplifies a case where the free wheeling diode 100 and the semiconductor snubber circuit 200 are formed on the same chip.

図38は、図2に対応する半導体チップの実装図の一例である。図39は図38の実装図に用いられている半導体チップの断面構造図の一例であり、還流ダイオード100と半導体スナバ回路200とが形成された半導体チップの断面構造を示している。以下では、第1の実施形態と同様の部分の説明は省略し、異なる特徴について詳しく説明する。   FIG. 38 is an example of a semiconductor chip mounting diagram corresponding to FIG. FIG. 39 is an example of a cross-sectional structure diagram of the semiconductor chip used in the mounting diagram of FIG. 38, and shows a cross-sectional structure of the semiconductor chip in which the free-wheeling diode 100 and the semiconductor snubber circuit 200 are formed. Below, the description of the same part as 1st Embodiment is abbreviate | omitted, and a different characteristic is demonstrated in detail.

図38に示すように、還流ダイオード100と半導体スナバ回路200を含むスナバ内蔵還流ダイオード800が配置されたチップ(スナバ内蔵還流ダイオードチップ、図中に符号800で表示)が、絶縁基板500上の金属膜410上に配置されている。スナバ内蔵還流ダイオードチップのカソード端子は、例えば半田やろう材等の接合材料を介して、カソード側の金属膜410に接している。スナバ内蔵還流ダイオードチップのアノード端子は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320を介して、アノード側の金属膜310に接続されている。図38では図示を省略したが、半導体スナバ回路200の表面電極13は複数形成されており、複数の表面電極13のうち少なくとも一部が金属配線320を介して金属膜310に接続されている。   As shown in FIG. 38, a chip (a snubber built-in freewheeling diode chip, indicated by reference numeral 800 in the figure) on which a freewheel diode 100 including a freewheeling diode 100 and a semiconductor snubber circuit 200 is arranged is a metal on an insulating substrate 500. It is disposed on the membrane 410. The cathode terminal of the snubber built-in reflux diode chip is in contact with the metal film 410 on the cathode side through a bonding material such as solder or brazing material. The anode terminal of the snubber built-in reflux diode chip is connected to the metal film 310 on the anode side through a metal wiring 320 such as an aluminum wire or an aluminum ribbon. Although not shown in FIG. 38, a plurality of surface electrodes 13 of the semiconductor snubber circuit 200 are formed, and at least a part of the plurality of surface electrodes 13 is connected to the metal film 310 via the metal wiring 320.

図39に、スナバ内蔵還流ダイオードチップの断面構造を示す。図39に示したように、スナバ内蔵還流ダイオード800は、図39中の右側破線の右側に形成される還流ダイオード100の部分と、図39中の左側破線の左側に形成される半導体スナバ回路200の部分で構成されている。   FIG. 39 shows a cross-sectional structure of a snubber built-in reflux diode chip. As shown in FIG. 39, the snubber built-in freewheeling diode 800 includes a portion of the freewheeling diode 100 formed on the right side of the right broken line in FIG. 39 and a semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. It is composed of parts.

還流ダイオード100の部分は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域1上にN-型のドリフト領域2が形成された基板材料で構成されている。基板領域1は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数十〜数百μm程度である。ドリフト領域2は、例えばN型の不純物密度が1015cm-3〜1018cm-3、厚みが数μm〜数十μmである。図39に示した構成例では、不純物密度が1016cm-3、厚みが5μmで耐圧が600Vクラスのドリフト領域2を用いることができる。ただし、耐圧クラスは600Vクラスに限定されない。なお、第4の実施形態においても、半導体基体が基板領域1とドリフト領域2の二層からなる基板の場合について説明するが、抵抗率の大きさが上記の一例にはよらない基板領域1のみで形成された基板を使用してもかまわないし、多層の基板を使用してもかまわない。 The part of the free-wheeling diode 100 is made of, for example, a substrate material in which an N type drift region 2 is formed on a substrate region 1 of a silicon carbide polytype 4H type N + type. The substrate region 1 has a resistivity of, for example, several mΩcm to several tens of mΩcm and a thickness of about several tens to several hundreds of μm. The drift region 2 has, for example, an N-type impurity density of 10 15 cm −3 to 10 18 cm −3 and a thickness of several μm to several tens of μm. In the configuration example shown in FIG. 39, the drift region 2 having an impurity density of 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class can be used. However, the breakdown voltage class is not limited to the 600V class. In the fourth embodiment, the case where the semiconductor substrate is a substrate composed of two layers of the substrate region 1 and the drift region 2 will be described, but only the substrate region 1 whose magnitude of resistivity does not depend on the above example. The substrate formed in (1) may be used, or a multilayer substrate may be used.

図39中の右側破線の右側に形成される還流ダイオード100の部分では、ドリフト領域2の基板領域1との接合面に対向する主面上に表面電極3が形成され、表面電極3に対向し、且つ基板領域1と接して裏面電極4が形成されている。表面電極3は、ドリフト領域2との間にショットキー障壁を形成する金属材料を少なくとも含む単層若しくは多層の金属材料からなる。表面電極3はアノード端子300として外部電極と接続する。一方、裏面電極4は基板領域1とオーミック接続するような電極材料からなる。裏面電極4はカソード端子400として外部電極と接続する。このように、図39に示した還流ダイオード100は、表面電極3をアノード端子、裏面電極4をカソード端子とするダイオードとして機能する。   In the part of the free-wheeling diode 100 formed on the right side of the right broken line in FIG. 39, the surface electrode 3 is formed on the main surface of the drift region 2 facing the junction surface with the substrate region 1, and is opposed to the surface electrode 3. In addition, a back electrode 4 is formed in contact with the substrate region 1. The surface electrode 3 is made of a single-layer or multi-layer metal material including at least a metal material that forms a Schottky barrier with the drift region 2. The surface electrode 3 is connected to an external electrode as an anode terminal 300. On the other hand, the back electrode 4 is made of an electrode material that is in ohmic contact with the substrate region 1. The back electrode 4 is connected to an external electrode as a cathode terminal 400. As described above, the free-wheeling diode 100 shown in FIG. 39 functions as a diode having the front electrode 3 as an anode terminal and the back electrode 4 as a cathode terminal.

更に、図39に示すように、還流ダイオード100が形成される領域を除いて、ドリフト領域2と表面電極3間に、例えばシリコン酸化膜からなるフィールド絶縁膜5が形成されている。フィールド絶縁膜5は、還流ダイオード100を半導体チップとして製造する際に、例えばチップ外周部のショットキー接合部における電界集中を緩和するために一般的に用いられるフィールド絶縁膜である。図39においては、フィールド絶縁膜5の端部形状の一例として、表面電極3と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてもよい。   Further, as shown in FIG. 39, a field insulating film 5 made of, for example, a silicon oxide film is formed between the drift region 2 and the surface electrode 3 except for the region where the freewheeling diode 100 is formed. The field insulating film 5 is a field insulating film that is generally used for relaxing the electric field concentration at, for example, a Schottky junction on the outer periphery of the chip when the freewheeling diode 100 is manufactured as a semiconductor chip. In FIG. 39, as an example of the end shape of the field insulating film 5, a case where the portion in contact with the surface electrode 3 is a right angle is shown, but the end portion may be an acute angle shape.

また、フィールド絶縁膜5が形成される外周端部の構成として、例えば図40に示すように、表面電極3とフィールド絶縁膜5とが接する部分の直下のドリフト領域2中に、P型の電界緩和領域7を形成してもよい。更に、図40に示した構成に加えて、電界緩和領域7の外周を囲むように、1本若しくは複数のガードリングを形成してもよい。   Further, as a configuration of the outer peripheral end where the field insulating film 5 is formed, for example, as shown in FIG. 40, a P-type electric field is formed in the drift region 2 immediately below the portion where the surface electrode 3 and the field insulating film 5 are in contact. Relaxation region 7 may be formed. Furthermore, in addition to the configuration shown in FIG. 40, one or a plurality of guard rings may be formed so as to surround the outer periphery of the electric field relaxation region 7.

次に、図39中の左側破線の左側に形成される半導体スナバ回路200の部分について説明する。還流ダイオード100の外周端部の電界緩和に用いられているフィールド絶縁膜5の所定領域上に、例えば多結晶シリコンからなる複数の抵抗領域6が形成されている。そして、各抵抗領域6上に表面電極13がそれぞれ形成される。複数の表面電極13の少なくとも一部が還流ダイオード100のアノード端子が接続するアノード端子300に接続される。アノード端子300に接続される表面電極13の個数は、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて決定される。   Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 39 will be described. A plurality of resistance regions 6 made of, for example, polycrystalline silicon are formed on a predetermined region of the field insulating film 5 used for electric field relaxation at the outer peripheral end of the free-wheeling diode 100. Then, the surface electrode 13 is formed on each resistance region 6. At least a part of the plurality of surface electrodes 13 is connected to an anode terminal 300 to which the anode terminal of the reflux diode 100 is connected. The number of surface electrodes 13 connected to the anode terminal 300 is determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon.

第4の実施形態に係る半導体スナバ回路200では、抵抗領域6が抵抗220として機能し、フィールド絶縁膜5がキャパシタ210として機能する。必要な抵抗値の大きさに応じて、抵抗領域6の不純物濃度や厚みを設定することができる。また、フィールド絶縁膜5についても、必要な耐圧並びに必要なキャパシタ210の静電容量の大きさに応じて、厚みや面積を設定することができる。   In the semiconductor snubber circuit 200 according to the fourth embodiment, the resistance region 6 functions as the resistor 220, and the field insulating film 5 functions as the capacitor 210. The impurity concentration and thickness of the resistance region 6 can be set according to the required resistance value. Also, the thickness and area of the field insulating film 5 can be set according to the required breakdown voltage and the required capacitance of the capacitor 210.

耐圧については、半導体スナバ回路200の機能としてだけではなく、還流ダイオード100の電界緩和という機能を満たすために、フィールド絶縁膜5の破壊防止のため、還流ダイオード100で形成されるショットキーバリアダイオードよりも耐圧が高いことが好ましい。また、キャパシタ210の静電容量は、還流ダイオード100が遮断状態時(高電圧印加時)に充電される空乏容量に対して、100分の1程度から100倍程度の範囲で選ぶことができる。ただし、十分なスナバ機能を発揮し、且つ損失の増加を極力抑え、必要となるチップ面積を考慮すると、後述する計算結果に示すように、概ね10分の1程度から10倍程度の範囲が好ましい。   With respect to the breakdown voltage, not only as a function of the semiconductor snubber circuit 200 but also from a Schottky barrier diode formed by the freewheeling diode 100 in order to satisfy the function of electric field relaxation of the freewheeling diode 100 to prevent the field insulating film 5 from being broken. It is preferable that the pressure resistance is high. The capacitance of the capacitor 210 can be selected in the range of about 1/100 to about 100 times the depletion capacity charged when the free-wheeling diode 100 is cut off (when a high voltage is applied). However, when a sufficient snubber function is exhibited and an increase in loss is suppressed as much as possible, and a necessary chip area is taken into consideration, a range of about 1/10 to about 10 times is preferable as shown in the calculation results described later. .

第4の実施形態においては、還流ダイオード100のショットキーバリアダイオードよりも耐圧が高くなるように例えば厚みを1μmとし、キャパシタ210の静電容量が還流ダイオード100の遮断状態時に形成される空乏容量と同程度にした場合について説明する。なお、フィールド絶縁膜5は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、且つ電界緩和機能とキャパシタ210として機能する誘電材料であればどのような材料でも良く、絶縁破壊電界と比誘電率との積の値がシリコン酸化膜の値よりも大きい材料であれば、更によい。そのような材料をフィールド絶縁膜5に用いた場合には、誘電領域12の絶縁耐圧を維持しつつ、少ない面積で必要な静電容量を得ることができる。   In the fourth embodiment, for example, the thickness is 1 μm so that the breakdown voltage of the free-wheeling diode 100 is higher than that of the Schottky barrier diode, and the capacitance of the capacitor 210 is the depletion capacity formed when the free-wheeling diode 100 is cut off. A case where the same level is set will be described. The field insulating film 5 may be any material other than a silicon oxide film as long as it is a dielectric material having a predetermined withstand voltage and functioning as an electric field relaxation function and a capacitor 210. It is even better if the value of the product with the dielectric constant is larger than that of the silicon oxide film. When such a material is used for the field insulating film 5, it is possible to obtain a necessary capacitance with a small area while maintaining the dielectric strength of the dielectric region 12.

例えば、第1の実施形態で説明したように、厚みが1μmの場合に1cm当たりの静電容量が約3.4nF程度になるシリコン酸化膜に対し、シリコン酸化膜の代わりにSi3膜を用いた場合、厚みが1μmで同等の耐圧を確保することができ、Si3膜を用いた場合の1cm当たりの静電容量は6.6nF程度である。つまり、フィールド絶縁膜5にSi3膜を用いると静電容量が約2倍程度大きくなり、誘電領域の絶縁耐圧を維持しつつ、より大きな静電容量を得ることができる。したがって、面積効率が向上し、ウェハコストを低減することができる。 For example, as described in the first embodiment, when the thickness is 1 μm, Si 3 N 4 instead of the silicon oxide film is used instead of the silicon oxide film in which the capacitance per cm 2 is about 3.4 nF. When the film is used, an equivalent breakdown voltage can be secured with a thickness of 1 μm, and the capacitance per cm 2 when the Si 3 N 4 film is used is about 6.6 nF. In other words, when a Si 3 N 4 film is used for the field insulating film 5, the electrostatic capacity is increased about twice, and a larger electrostatic capacity can be obtained while maintaining the withstand voltage of the dielectric region. Therefore, the area efficiency can be improved and the wafer cost can be reduced.

また、抵抗領域の抵抗の大きさは、既に説明したように、効果的にスナバ機能を発揮する一般的な設計式C=1/(2πfR)を満たすように設定するのが好ましい。   Further, as described above, the resistance size of the resistance region is preferably set so as to satisfy a general design formula C = 1 / (2πfR) that effectively exhibits a snubber function.

このように、同一チップ上に還流ダイオード100と半導体スナバ回路200が形成された場合にも、第1の実施形態で説明した動作及び効果を得ることができる。   As described above, even when the free-wheeling diode 100 and the semiconductor snubber circuit 200 are formed on the same chip, the operations and effects described in the first embodiment can be obtained.

図39に示した第4の実施形態においては、還流ダイオード100と半導体スナバ回路200が支持基体としての基板領域1及びドリフト領域2を共用し、且つ電極材として裏面電極4を共用している。表面電極3と表面電極13は同一材料を使用できる。更に、還流ダイオード100の電解緩和機能として働くフィールド絶縁膜5は、キャパシタ210として機能する。これら共用する部分については、同一プロセスで形成することができるため、製造プロセスを簡易化することができる。また、還流ダイオード100と半導体スナバ回路200を1チップ化することによって、実装面積(敷地面積)を減らすことができるため、半導体パッケージを小型化することができる。   In the fourth embodiment shown in FIG. 39, the freewheeling diode 100 and the semiconductor snubber circuit 200 share the substrate region 1 and the drift region 2 as the supporting base, and share the back electrode 4 as the electrode material. The same material can be used for the surface electrode 3 and the surface electrode 13. Further, the field insulating film 5 that functions as an electrolytic relaxation function of the freewheeling diode 100 functions as a capacitor 210. Since these shared portions can be formed by the same process, the manufacturing process can be simplified. Further, by mounting the free wheel diode 100 and the semiconductor snubber circuit 200 on one chip, the mounting area (site area) can be reduced, so that the semiconductor package can be reduced in size.

更に、第4の実施形態をL負荷回路に用いた場合には、還流ダイオード100と半導体スナバ回路200とを1チップ化した新たな効果を奏する。既に説明したように、還流ダイオード100が遮断時及び導通時には半導体スナバ回路200は動作せずに過渡時のみ動作をし、還流ダイオード100の空乏容量及び半導体スナバ回路200のキャパシタ210に起因して発生する過渡電流を消費するために抵抗220で発熱する。一方、還流ダイオード100においては、ターンオン及びターンオフの過渡動作時において、電流と電圧の位相ずれの影響であまり発熱しない。したがって、還流ダイオード100が最も発熱するのが定常の導通時となる。つまり、還流ダイオード100と半導体スナバ回路200とで、一連の動作中で発熱するタイミングが異なる。例えば還流ダイオード100の部分が導通時に発熱している際には半導体スナバ回路200の部分は遮断状態にあり発熱していない。このため、1チップ化した場合にチップ全体としての温度上昇を、別チップの場合と比べて低く抑えることができる。つまり、1チップ化することによって、還流ダイオード100の導通性能も向上することができる。   Furthermore, when the fourth embodiment is used for an L load circuit, a new effect is achieved by integrating the freewheeling diode 100 and the semiconductor snubber circuit 200 into one chip. As already described, the semiconductor snubber circuit 200 does not operate when the free-wheeling diode 100 is cut off and is conducting, and operates only during a transient state. The resistor 220 generates heat to consume the transient current. On the other hand, the freewheeling diode 100 does not generate much heat due to the influence of the phase shift between the current and voltage during the turn-on and turn-off transient operations. Therefore, the freewheeling diode 100 generates the most heat during steady conduction. That is, the timing of generating heat during a series of operations differs between the free wheeling diode 100 and the semiconductor snubber circuit 200. For example, when the portion of the freewheeling diode 100 is generating heat when conducting, the portion of the semiconductor snubber circuit 200 is in a cut-off state and does not generate heat. For this reason, when it is made into one chip, the temperature rise of the whole chip can be suppressed as compared with the case of another chip. In other words, the conduction performance of the free-wheeling diode 100 can be improved by using one chip.

以上のように、第4の実施形態では、振動現象を抑制し過渡性能を向上する効果と導通性能が共に向上すると同時に、小型化及び低コスト化を実現できる。   As described above, in the fourth embodiment, both the effect of suppressing the vibration phenomenon and improving the transient performance and the conduction performance can be improved, and at the same time, miniaturization and cost reduction can be realized.

図39、図40では、還流ダイオード100がショットキーバリアダイオードの場合を説明したが、例えば第3の実施の形態で説明したヘテロ接合ダイオードの場合でも同様に容易に実現することができる。還流ダイオード100がヘテロ接合ダイオードの場合における、図39に対応する断面図を図41に示す。   In FIGS. 39 and 40, the case where the freewheeling diode 100 is a Schottky barrier diode has been described. However, for example, the heterojunction diode described in the third embodiment can be easily realized. FIG. 41 shows a cross-sectional view corresponding to FIG. 39 when the freewheeling diode 100 is a heterojunction diode.

図41に示すように、基板領域41、ドリフト領域42、ヘテロ半導体領域43、表面電極44及び裏面電極45からなるヘテロ接合ダイオードに加えて、フィールド絶縁膜46が形成されている。フィールド絶縁膜46は、還流ダイオード100が形成される領域を除いて、ドリフト領域42とヘテロ半導体領域43の間に形成されている。フィールド絶縁膜46の所定領域上に、例えば多結晶シリコンからなる複数の抵抗領域47が複数形成されている。そして、抵抗領域47上にそれぞれ表面電極13が形成され、複数の表面電極13の一部がアノード端子300に接続される。なお、図40に示したようにP型の電界緩和領域が形成されていてもよいし、電界緩和領域の外周を囲むようにガードリングが形成されていてもよい。   As shown in FIG. 41, a field insulating film 46 is formed in addition to a heterojunction diode composed of a substrate region 41, a drift region 42, a hetero semiconductor region 43, a front surface electrode 44, and a back surface electrode 45. The field insulating film 46 is formed between the drift region 42 and the hetero semiconductor region 43 except for the region where the freewheeling diode 100 is formed. A plurality of resistance regions 47 made of, for example, polycrystalline silicon are formed on a predetermined region of the field insulating film 46. Then, the surface electrode 13 is formed on the resistance region 47, and a part of the plurality of surface electrodes 13 is connected to the anode terminal 300. As shown in FIG. 40, a P-type electric field relaxation region may be formed, or a guard ring may be formed so as to surround the outer periphery of the electric field relaxation region.

図41に示したスナバ内蔵還流ダイオード800により、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と共に、第4の実施形態で説明したスナバ回路と還流ダイオードを1チップ化することによる効果を実現することができる。更に、図41に示したスナバ内蔵還流ダイオード800の特徴として、抵抗領域47を還流ダイオード100のヘテロ半導体領域43と同一材料で形成している点にある。このように構成することによって、還流ダイオード100としてヘテロ接合ダイオードを用いた場合の効果に加え、製造工程を更に簡略化し、低コストで実現することができる。   The snubber circuit and the free-wheeling diode described in the fourth embodiment as well as the effect that the free-wheeling diode 100 and the switching element 600 described in the third embodiment can be realized by various elements by the free-wheeling diode 800 with the snubber shown in FIG. It is possible to realize the effect by making the chip into one chip. Furthermore, a feature of the snubber built-in free wheeling diode 800 shown in FIG. 41 is that the resistance region 47 is formed of the same material as the hetero semiconductor region 43 of the free wheeling diode 100. With this configuration, in addition to the effect of using a heterojunction diode as the freewheeling diode 100, the manufacturing process can be further simplified and realized at low cost.

他にも図42〜図45に示すような構成で、還流ダイオード100と半導体スナバ回路200とを1チップ化することができる。   In addition, the freewheeling diode 100 and the semiconductor snubber circuit 200 can be integrated into one chip with the configuration shown in FIGS.

図42に示した構成は、半導体スナバ回路200の抵抗220を低濃度ドリフト領域8で構成している点が図39に示した構成と異なる。図42に示した構成は、例えば基板領域1と低濃度ドリフト領域8を積層した半導体材料を用いて、不純物導入と不純物の活性化によってドリフト領域2を形成することで容易に実現できる。図42に示した構成にすることによって、還流ダイオード100と半導体スナバ回路200を1チップ化する場合においても、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーが半導体基板を通して放熱されるため、抵抗部分の高密度化が可能となる。   The configuration shown in FIG. 42 is different from the configuration shown in FIG. 39 in that the resistor 220 of the semiconductor snubber circuit 200 is configured by the low concentration drift region 8. The configuration shown in FIG. 42 can be easily realized by forming the drift region 2 by introducing impurities and activating the impurities using, for example, a semiconductor material in which the substrate region 1 and the low concentration drift region 8 are stacked. With the configuration shown in FIG. 42, even when the freewheeling diode 100 and the semiconductor snubber circuit 200 are made into one chip, the semiconductor substrate can be used as a resistance component, and the thermal energy generated by the vibration phenomenon passes through the semiconductor substrate. Since the heat is dissipated, the resistance portion can be densified.

図43に示した構成は、還流ダイオード100としてショットキーバリアダイオードの代わりに図37に示したユニポーラ動作と同等の動作を有するPN接合ダイオードを構成した点が、図39に示した構成と異なる。図43に示した構成を採用しても、1チップ化が容易に実現でき、振動現象を更に抑制し過渡性能を向上する効果と導通性能がともに向上すると同時に、小型化且つ低コスト化を実現できる。   The configuration shown in FIG. 43 is different from the configuration shown in FIG. 39 in that a PN junction diode having an operation equivalent to the unipolar operation shown in FIG. 37 is configured as the freewheeling diode 100 instead of the Schottky barrier diode. Even if the configuration shown in FIG. 43 is adopted, a single chip can be easily realized, and the effect of further suppressing the vibration phenomenon and improving the transient performance and the conduction performance are improved, and at the same time, miniaturization and cost reduction are realized. it can.

図44に示した構成は、半導体スナバ回路200の抵抗220を低濃度ドリフト領域88で構成している点が、図43に示した構成と異なる。図44に示した構成は、例えば基板領域81と低濃度ドリフト領域88を積層した半導体材料を用いて、不純物導入と不純物の活性化によってドリフト領域82を形成することで容易に実現できる。図44に示した構成にすることによって、還流ダイオード100と半導体スナバ回路200を1チップ化する場合においても、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーが半導体基板を通して放熱されるため、抵抗部分の高密度化が可能となる。   The configuration shown in FIG. 44 is different from the configuration shown in FIG. 43 in that the resistor 220 of the semiconductor snubber circuit 200 is configured by the low concentration drift region 88. The configuration shown in FIG. 44 can be easily realized by forming the drift region 82 by introducing impurities and activating the impurities using, for example, a semiconductor material in which the substrate region 81 and the low concentration drift region 88 are stacked. With the configuration shown in FIG. 44, even when the freewheeling diode 100 and the semiconductor snubber circuit 200 are made into one chip, the semiconductor substrate can be used as a resistance component, and the thermal energy generated by the vibration phenomenon passes through the semiconductor substrate. Since the heat is dissipated, the resistance portion can be densified.

図45に示した構成は、半導体スナバ回路200のキャパシタ210の一部を反対導電型領域89と低濃度ドリフト領域88との間に形成されるPN接合で構成している点が、図44に示した構成と異なる。図45に示した構成は、例えば基板領域81と低濃度ドリフト領域88を積層した半導体材料を用いて、不純物導入と不純物の活性化によってドリフト領域82を形成し、不純物導入と不純物の活性化によって還流ダイオード100として働く反対導電型領域83と半導体スナバ回路200として働く反対導電型領域89とを同時に形成することで、容易に実現できる。図45に示した構成にすることによって、還流ダイオード100と半導体スナバ回路200とを同一プロセスで形成できるため、製造工程を簡略化でき製造コストを低減することができる。   The configuration shown in FIG. 45 is that a part of the capacitor 210 of the semiconductor snubber circuit 200 is configured by a PN junction formed between the opposite conductivity type region 89 and the low concentration drift region 88. FIG. Different from the configuration shown. The structure shown in FIG. 45 uses, for example, a semiconductor material in which a substrate region 81 and a low-concentration drift region 88 are stacked to form a drift region 82 by impurity introduction and impurity activation, and by impurity introduction and impurity activation. This can be easily realized by simultaneously forming the opposite conductivity type region 83 functioning as the freewheeling diode 100 and the opposite conductivity type region 89 functioning as the semiconductor snubber circuit 200. With the configuration shown in FIG. 45, since the freewheeling diode 100 and the semiconductor snubber circuit 200 can be formed by the same process, the manufacturing process can be simplified and the manufacturing cost can be reduced.

また、図45に示した構成においても、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーが半導体基板を通して放熱されるため、抵抗部分の高密度化が可能となる。なお、図45に示した構成では、半導体スナバ回路200のキャパシタ210が、反対導電型領域89と低濃度ドリフト領域88との間に形成されるPN接合の空乏容量とフィールド絶縁膜86による容量とが直列に接続した容量である場合を例示しているが、PN接合容量のみの構成としてもよい。   Also in the configuration shown in FIG. 45, the semiconductor substrate can be used as a resistance component, and heat energy generated by the vibration phenomenon is radiated through the semiconductor substrate, so that the resistance portion can be densified. 45, the capacitor 210 of the semiconductor snubber circuit 200 has a PN junction depletion capacitance formed between the opposite conductivity type region 89 and the low-concentration drift region 88, and a capacitance due to the field insulating film 86. Is a capacitor connected in series, but a configuration having only a PN junction capacitor may be used.

以上、還流ダイオード100と半導体スナバ回路200とを1チップ化した場合の構成を複数例示したが、上記で例示した以外にも、還流ダイオード100と半導体スナバ回路200の素子の組み合わせを替えて、1チップ化してももちろんよい。   In the above, a plurality of configurations in which the freewheeling diode 100 and the semiconductor snubber circuit 200 are integrated into one chip have been exemplified. However, in addition to the above examples, the combination of the elements of the freewheeling diode 100 and the semiconductor snubber circuit 200 is changed to 1 Of course, it may be a chip.

また、第4の実施形態においては、第1の実施形態に対応する還流ダイオード100と半導体スナバ回路200のみが並列接続している場合を例示したが、第2の実施形態及び第3の実施形態で示したような、スイッチング素子600が並列接続される回路においても同様に本発明の効果を奏することができる。いずれにしても、少なくとも還流ダイオード100と半導体スナバ回路200とを1チップ化することで、振動現象を抑制し過渡性能を向上する効果と導通性能をともに向上すると同時に、小型で且つ低コストで実現することができる。   In the fourth embodiment, the case where only the freewheeling diode 100 and the semiconductor snubber circuit 200 corresponding to the first embodiment are connected in parallel is illustrated, but the second embodiment and the third embodiment are exemplified. The effect of the present invention can also be obtained in a circuit in which the switching elements 600 are connected in parallel as shown in FIG. In any case, at least the free-wheeling diode 100 and the semiconductor snubber circuit 200 are integrated into one chip, so that both the effect of suppressing the vibration phenomenon and improving the transient performance and the conduction performance are improved, and at the same time, it is small and low-cost. can do.

また、第1の実施形態で図26と図27を参照して説明したのと同様に、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡電流による損失Eの発生を考慮して、キャパシタの静電容量は極力小さいことが好ましい。つまり、第4の実施形態で用いる半導体スナバ回路200のキャパシタ210を、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の容量の総和に比べて、1/10倍以上10倍以下の範囲で選択することによって、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第4の実施形態で説明したどの構成例においても得ることができる。   In addition, as described with reference to FIGS. 26 and 27 in the first embodiment, the damping effect of the vibration phenomenon becomes significant when the capacitance ratio C / C0 is around 0.1, and the capacitance ratio C / C0. The value of the convergence time ratio of the vibration phenomenon tends to saturate from around 10 above. In consideration of the generation of the loss E due to the transient current, the capacitance of the capacitor is preferably as small as possible. That is, the capacitor 210 of the semiconductor snubber circuit 200 used in the fourth embodiment is in the range of 1/10 to 10 times the total sum of the capacitances of the capacitor components in the cutoff state of the free-wheeling diode 100 and the switching element 600. By selecting, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any of the configuration examples described in the fourth embodiment.

以上に説明したように、第4の実施形態においては、還流ダイオード100と1チップされた半導体スナバ回路200の表面電極13の個数や面積を可変にできることにより、配線工程時にキャパシタ210の静電容量値及抵抗220の抵抗値を所望の値に設定できる。これにより、さまざまな還流ダイオード100に適応可能な半導体スナバ回路200を提供することができる。このような構成にすることによって、回路構成が変更になった場合においても、配線を変更するだけで、安定的に電流・電圧の振動現象を抑制することができる。   As described above, in the fourth embodiment, the number and area of the surface electrodes 13 of the semiconductor snubber circuit 200 that is integrated with the free-wheeling diode 100 can be varied, so that the capacitance of the capacitor 210 can be increased during the wiring process. The resistance value of the value and resistor 220 can be set to a desired value. Thereby, the semiconductor snubber circuit 200 applicable to various free-wheeling diodes 100 can be provided. By adopting such a configuration, even when the circuit configuration is changed, the current / voltage oscillation phenomenon can be stably suppressed only by changing the wiring.

(第5の実施形態)
第5の実施形態においては、図28に示した第2の実施形態の回路において、スイッチング素子600と半導体スナバ回路200が同一チップ上に形成された場合について例示する。
(Fifth embodiment)
In the fifth embodiment, the case where the switching element 600 and the semiconductor snubber circuit 200 are formed on the same chip in the circuit of the second embodiment shown in FIG. 28 will be exemplified.

図46は、図29に対応する半導体チップの実装図の一例である。図47は図46の実装図に用いられている半導体チップの断面構造図の一例であり、スイッチング素子600と半導体スナバ回路200の構造断面を示す。以下では、第2の実施形態と同様の部分の説明は省略し、異なる特徴ついて詳しく説明する。   FIG. 46 is an example of a semiconductor chip mounting diagram corresponding to FIG. FIG. 47 is an example of a cross-sectional structure diagram of the semiconductor chip used in the mounting diagram of FIG. 46, and shows a cross-sectional structure of the switching element 600 and the semiconductor snubber circuit 200. In the following, description of the same parts as in the second embodiment will be omitted, and different features will be described in detail.

図46に示すように、スイッチング素子600と半導体スナバ回路200を含むスナバ内蔵スイッチング素子900が形成されたチップ(スナバ内蔵スイッチング素子チップ、図中に符号900で示す)が絶縁基板500に形成された金属膜410上に配置されている。スナバ内蔵スイッチング素子チップのコレクタ端子、及び還流ダイオード100のカソード端子が、例えば半田やろう材等の接合材料を介してカソード側の金属膜410に接している。スナバ内蔵スイッチング素子チップのエミッタ端子、及び還流ダイオード100のアノード端子が、例えばアルミニウムワイヤやアルミニウミリボン等の金属配線350を介して、アノード側の金属膜310に接続される。図46では図示を省略したが、半導体スナバ回路200の表面電極13は複数形成してあり、複数の表面電極13のうち少なくとも一部が金属配線350を介して金属膜310に接続されている。   As shown in FIG. 46, a chip on which a snubber built-in switching element 900 including the switching element 600 and the semiconductor snubber circuit 200 is formed (a snubber built-in switching element chip, indicated by reference numeral 900 in the figure) is formed on the insulating substrate 500. It is disposed on the metal film 410. The collector terminal of the snubber built-in switching element chip and the cathode terminal of the reflux diode 100 are in contact with the metal film 410 on the cathode side through a bonding material such as solder or brazing material. The emitter terminal of the snubber built-in switching element chip and the anode terminal of the freewheeling diode 100 are connected to the metal film 310 on the anode side through a metal wiring 350 such as an aluminum wire or an aluminum ribbon. Although not shown in FIG. 46, a plurality of surface electrodes 13 of the semiconductor snubber circuit 200 are formed, and at least a part of the plurality of surface electrodes 13 is connected to the metal film 310 through the metal wiring 350.

スナバ内蔵スイッチング素子チップの断面構造を図47に示す。図47に示すように、スナバ内蔵スイッチング素子900は、図47中の右側破線の右側に形成されるスイッチング素子600の部分と、図47中の左側破線の左側に形成される半導体スナバ回路200の部分で構成されている。   FIG. 47 shows a cross-sectional structure of the snubber built-in switching element chip. As shown in FIG. 47, the snubber built-in switching element 900 includes a portion of the switching element 600 formed on the right side of the right broken line in FIG. 47 and a semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. It consists of parts.

図47に示したスイッチング素子600の部分は、一例として一般的なIGBTで構成されている。例えばシリコンを材料としたP+型の基板領域21上に、N型のバッファ領域22とN-型のドリフト領域23とを積層した基板材料でスイッチング素子600は構成されている。ドリフト領域23中の表層部の一部にP型のウェル領域24形成され、ウェル領域24中の表層部の一部にN+型エミッタ領域25が形成されている。ドリフト領域23、ウェル領域24及びエミッタ領域25の表層部上に、例えばシリコン酸化膜からなるゲート絶縁膜26が配置され、ゲート絶縁膜26上に例えばN型の多結晶シリコンからなるゲート電極27が配設されている。ゲート絶縁膜26に形成された開口部においてエミッタ領域25及びウェル領域24に接して、例えばアルミニウムからなるエミッタ電極28が形成されている。また、基板領域21にオーミック接続させてコレクタ電極30が形成されている。このように、図47に示したIGBTは、ゲート電極27が半導体基体平面上に形成された所謂プレーナ型である。 The part of the switching element 600 shown in FIG. 47 is configured by a general IGBT as an example. For example, the switching element 600 is made of a substrate material in which an N-type buffer region 22 and an N -type drift region 23 are stacked on a P + -type substrate region 21 made of silicon. A P-type well region 24 is formed in a part of the surface layer portion in the drift region 23, and an N + -type emitter region 25 is formed in a part of the surface layer portion in the well region 24. A gate insulating film 26 made of, for example, a silicon oxide film is disposed on the surface layer portions of the drift region 23, the well region 24, and the emitter region 25, and a gate electrode 27 made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 26. It is arranged. An emitter electrode 28 made of, for example, aluminum is formed in contact with the emitter region 25 and the well region 24 in the opening formed in the gate insulating film 26. A collector electrode 30 is formed in ohmic contact with the substrate region 21. Thus, the IGBT shown in FIG. 47 is a so-called planar type in which the gate electrode 27 is formed on the semiconductor substrate plane.

更に、図47に示すように、スイッチング素子600が形成される領域の外周部において、ドリフト領域23及びウェル領域24上に、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。既に述べたように、フィールド絶縁膜31はチップ外周部のPN接合部における電界集中を緩和するために用いられる。また、フィールド絶縁膜31が形成される外周端部の構成として、ウェル領域24の外周を囲むように、ガードリングが形成されていてもよい。   Further, as shown in FIG. 47, a field insulating film 31 made of, for example, a silicon oxide film is formed on the drift region 23 and the well region 24 in the outer periphery of the region where the switching element 600 is formed. As already described, the field insulating film 31 is used to alleviate electric field concentration at the PN junction at the outer periphery of the chip. Further, as a configuration of the outer peripheral end portion where the field insulating film 31 is formed, a guard ring may be formed so as to surround the outer periphery of the well region 24.

次に、図47中の左側破線の左側に形成される半導体スナバ回路200の部分について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、例えばスイッチング素子600のゲート絶縁膜26や層間絶縁膜(図示せず)等を形成する際に形成される絶縁膜32を介して、多結晶シリコンからなる複数の抵抗領域33が形成されている。なお、図47において絶縁膜32が形成された場合について例示しているが、絶縁膜32を介さずフィールド絶縁膜31上に抵抗領域33が形成されていてもよい。複数の抵抗領域33上にそれぞれ表面電極13が形成されている。複数の表面電極13の少なくとも一部がスイッチング素子600のエミッタ端子が接続するエミッタ端子301に接続される。エミッタ端子301に接続される表面電極13の個数は、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて決定される。   Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 47 will be described. Formed, for example, when a gate insulating film 26, an interlayer insulating film (not shown), or the like of the switching element 600 is formed on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600. A plurality of resistance regions 33 made of polycrystalline silicon are formed through the insulating film 32 to be formed. 47 illustrates the case where the insulating film 32 is formed, but the resistance region 33 may be formed on the field insulating film 31 without the insulating film 32 interposed therebetween. A surface electrode 13 is formed on each of the plurality of resistance regions 33. At least some of the plurality of surface electrodes 13 are connected to the emitter terminal 301 to which the emitter terminal of the switching element 600 is connected. The number of surface electrodes 13 connected to the emitter terminal 301 is determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon.

図47に示した半導体スナバ回路200は、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。フィールド絶縁膜31についても、キャパシタ210に必要な耐圧並びに必要な静電容量の大きさに応じて、厚みや面積を設定することができる。耐圧については、半導体スナバ回路200の機能としてだけではなく、スイッチング素子600の電界緩和という機能を果たすフィールド絶縁膜31の破壊防止のため、スイッチング素子600の耐圧よりも高くなるように設定することが好ましい。   In the semiconductor snubber circuit 200 shown in FIG. 47, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220. The thickness and area of the field insulating film 31 can also be set according to the breakdown voltage required for the capacitor 210 and the required capacitance. The withstand voltage is set not only as a function of the semiconductor snubber circuit 200 but also higher than the withstand voltage of the switching element 600 in order to prevent the field insulating film 31 functioning as an electric field relaxation of the switching element 600 from being destroyed. preferable.

また、キャパシタ210の静電容量については、半導体スナバ回路200と並列に接続される還流ダイオード100が遮断状態時(高電圧印加時)に充電される空乏容量に対して、100分の1程度から100倍ぐらいの範囲で選ぶことができる。しかし、既に述べたように、十分なスナバ機能を発揮し、かつ損失の増加を極力抑え、必要となるチップ面積を考慮すると、キャパシタ210の静電容量は還流ダイオード100に充電される空乏容量の概ね10分の1程度から10倍程度の範囲が好ましい。   The capacitance of the capacitor 210 is about 1/100 of the depletion capacity charged when the freewheeling diode 100 connected in parallel with the semiconductor snubber circuit 200 is cut off (when a high voltage is applied). It can be selected in the range of about 100 times. However, as already described, when the sufficient snubber function is exhibited and the increase in loss is suppressed as much as possible and the necessary chip area is taken into consideration, the capacitance of the capacitor 210 is equal to the depletion capacitance charged in the freewheeling diode 100. A range of about 1/10 to about 10 times is preferable.

図47に示した半導体スナバ回路200では、スイッチング素子600の耐圧よりも高くなるようにキャパシタ210の厚みを1μm程度とし、キャパシタ210の静電容量がスイッチング素子600と還流ダイオード100の遮断状態時に形成される空乏容量の和と同程度となるように形成される。なお、フィールド絶縁膜31は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、且つ電界緩和機能とキャパシタ210として機能する誘電材料であればどのような材料でもよい。また、抵抗領域33の抵抗の大きさは、効果的にスナバ機能を発揮する一般的な設計式C=1/(2πfR)を満たすように設定するのが好ましい。   In the semiconductor snubber circuit 200 shown in FIG. 47, the thickness of the capacitor 210 is set to about 1 μm so as to be higher than the withstand voltage of the switching element 600, and the capacitance of the capacitor 210 is formed when the switching element 600 and the free wheeling diode 100 are cut off. It is formed to be approximately the same as the sum of the depletion capacities. The field insulating film 31 may be any material other than a silicon oxide film as long as it has a predetermined breakdown voltage and functions as an electric field relaxation function and a capacitor 210. Moreover, it is preferable to set the magnitude | size of the resistance of the resistance area | region 33 so that the general design formula C = 1 / (2 (pi) fR) which exhibits a snubber function effectively may be satisfy | filled.

上記のようにように、1チップにスイッチング素子600と半導体スナバ回路200が形成された場合にも、第1の実施形態で説明した動作及び効果を実現できる。   As described above, even when the switching element 600 and the semiconductor snubber circuit 200 are formed on one chip, the operations and effects described in the first embodiment can be realized.

図47に示した構成において、スイッチング素子600と半導体スナバ回路200が、支持基体としての基板領域21及びバッファ領域22及びドリフト領域23を共用し、且つコレクタ電極30を共用している。エミッタ電極28と表面電極13は、同一材料を使用できる。また、スイッチング素子600の電界緩和機能として働くフィールド絶縁膜31もキャパシタ210として機能する。更に、スイッチング素子600のゲート電極27として働く多結晶シリコン膜を、抵抗220である抵抗領域33と同様に形成することができる。つまり、これらの部分については、同一プロセスで形成することができ、製造プロセスを簡易化することができる。   In the configuration shown in FIG. 47, the switching element 600 and the semiconductor snubber circuit 200 share the substrate region 21, the buffer region 22, and the drift region 23 as the support base, and share the collector electrode 30. The same material can be used for the emitter electrode 28 and the surface electrode 13. The field insulating film 31 that functions as an electric field relaxation function of the switching element 600 also functions as the capacitor 210. Furthermore, a polycrystalline silicon film serving as the gate electrode 27 of the switching element 600 can be formed in the same manner as the resistance region 33 that is the resistor 220. That is, these portions can be formed by the same process, and the manufacturing process can be simplified.

更に、半導体スナバ回路200とスイッチング素子600を1チップ化することによって、実装面積(敷地面積)を減らすことができるため、半導体パッケージを小型化することができる。   Further, by mounting the semiconductor snubber circuit 200 and the switching element 600 on one chip, the mounting area (site area) can be reduced, so that the semiconductor package can be reduced in size.

更に、図47に示した構成を例えば図31に示したインバータ回路に適用した場合には、スイッチング素子600と半導体スナバ回路200とを1チップ化した新たな効果を生むことができる。即ち、第2の実施形態及び第3の実施形態で説明したように、還流ダイオード100が逆回復動作をする場合においては、半導体スナバ回路200は振動現象を緩和するべく、還流ダイオード100、スイッチング素子600の空乏容量及び半導体スナバ回路200のキャパシタ210に起因して発生する過渡電流を消費し、抵抗220で発熱する。一方、還流ダイオード100が逆回復動作をする場合においては、還流ダイオード100に並列接続されているスイッチング素子600は導通状態にないため、ほとんど発熱していない。このように、逆回復時に半導体スナバ回路200が発熱している場合にはスイッチング素子600の部分は遮断状態にあり発熱していない。このため、スイッチング素子600と半導体スナバ回路200を1チップ化することによって、チップ全体としての温度上昇を、別チップの場合と比べて低く抑えることができる。つまり、スイッチング素子600と半導体スナバ回路200を1チップ化することによって、発熱による抵抗領域33の高集積化が期待できる。   Further, when the configuration shown in FIG. 47 is applied to the inverter circuit shown in FIG. 31, for example, a new effect can be produced in which the switching element 600 and the semiconductor snubber circuit 200 are integrated into one chip. That is, as described in the second embodiment and the third embodiment, when the freewheeling diode 100 performs a reverse recovery operation, the semiconductor snubber circuit 200 has the freewheeling diode 100 and the switching element to alleviate the oscillation phenomenon. The transient current generated due to the 600 depletion capacity and the capacitor 210 of the semiconductor snubber circuit 200 is consumed, and the resistor 220 generates heat. On the other hand, when the freewheeling diode 100 performs reverse recovery operation, the switching element 600 connected in parallel to the freewheeling diode 100 is not in a conductive state, and therefore hardly generates heat. As described above, when the semiconductor snubber circuit 200 generates heat during reverse recovery, the switching element 600 is in a cut-off state and does not generate heat. For this reason, by making the switching element 600 and the semiconductor snubber circuit 200 into one chip, the temperature rise of the entire chip can be suppressed to be lower than in the case of another chip. That is, by integrating the switching element 600 and the semiconductor snubber circuit 200 into one chip, high integration of the resistance region 33 due to heat generation can be expected.

以上のように、第5の実施形態では、振動現象をさらに抑制し過渡性能を向上する効果と導通性能をともに向上すると同時に、小型化且つ低コスト化を実現できる。   As described above, according to the fifth embodiment, both the effect of further suppressing the vibration phenomenon and improving the transient performance and the conduction performance can be improved, and at the same time, the size and cost can be reduced.

図47に示した構成例では、スイッチング素子600がIGBTの場合を説明したが、例えば第2の実施形態および第3の実施形態で説明したさまざまなスイッチング素子600を半導体スナバ回路200と1チップ化することは、スイッチング素子600がIGBTである場合と同様に容易に実現できる。図48〜図50にその例を示す。   In the configuration example shown in FIG. 47, the case where the switching element 600 is an IGBT has been described. For example, the various switching elements 600 described in the second embodiment and the third embodiment are integrated into one chip with the semiconductor snubber circuit 200. This can be easily realized as in the case where the switching element 600 is an IGBT. An example is shown in FIGS.

図48は、図47に示したIGBTを用いる代わりに、スイッチング素子600としてMOSFETを用いた場合を示している。なお、図48に示したMOSFETは、例えば炭化珪素半導体基体からなる。例えばN+型である基板領域51上にN-型のドリフト領域52が形成された基板材料を用いる。ドリフト領域52中の表層部の一部にP型のウェル領域53が形成され、ウェル領域53中の表層部の一部にN+型ソース領域54が形成されている。ドリフト領域52、ウェル領域53及びソース領域54の表層部に接して、例えばシリコン酸化膜からなるゲート絶縁膜55が形成され、ゲート絶縁膜55上に例えばN型の多結晶シリコンからなるゲート電極56が配設されている。更に、ゲート絶縁膜55に形成された開口部においてソース領域54及びウェル領域53と接するソース電極57が形成されている。基板領域51にオーミック接続させてドレイン電極59が形成されている。 FIG. 48 shows a case where a MOSFET is used as the switching element 600 instead of using the IGBT shown in FIG. Note that the MOSFET shown in FIG. 48 is made of, for example, a silicon carbide semiconductor substrate. For example, a substrate material in which an N type drift region 52 is formed on an N + type substrate region 51 is used. A P type well region 53 is formed in a part of the surface layer portion in the drift region 52, and an N + type source region 54 is formed in a part of the surface layer portion in the well region 53. A gate insulating film 55 made of, for example, a silicon oxide film is formed in contact with the surface layer portions of the drift region 52, well region 53, and source region 54, and a gate electrode 56 made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 55. Is arranged. Further, a source electrode 57 in contact with the source region 54 and the well region 53 is formed in the opening formed in the gate insulating film 55. A drain electrode 59 is formed in ohmic contact with the substrate region 51.

更に、図48に示すように、スイッチング素子600の形成される領域の外周部に、ドリフト領域52及びウェル領域53の表層部に接して、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。   Further, as shown in FIG. 48, a field insulating film 31 made of, for example, a silicon oxide film is formed on the outer peripheral portion of the region where the switching element 600 is formed in contact with the surface layer portions of the drift region 52 and the well region 53. Yes.

次に、図48中の左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、例えばスイッチング素子600のゲート絶縁膜55を形成する際に形成される絶縁膜32や層間絶縁膜(図示せず)等を介して、多結晶シリコンからなる複数の抵抗領域33が形成されている。なお、図48には絶縁膜32が形成された場合について例示しているが、絶縁膜32を介さずフィールド絶縁膜31上に抵抗領域33が形成されていてもよい。   Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 48 will be described. For example, an insulating film 32 or an interlayer insulating film (for example, formed when the gate insulating film 55 of the switching element 600 is formed on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600. A plurality of resistance regions 33 made of polycrystalline silicon are formed via a not-shown). 48 illustrates the case where the insulating film 32 is formed, but the resistance region 33 may be formed on the field insulating film 31 without the insulating film 32 interposed therebetween.

複数の抵抗領域33上にそれぞれ表面電極13が形成されている。複数の表面電極13の少なくとも一部がスイッチング素子600のソース端子が接続するソース端子302に接続される。ソース端子302に接続される表面電極13の個数は、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて決定される。   A surface electrode 13 is formed on each of the plurality of resistance regions 33. At least some of the plurality of surface electrodes 13 are connected to the source terminal 302 to which the source terminal of the switching element 600 is connected. The number of surface electrodes 13 connected to the source terminal 302 is determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon.

図48に示した半導体スナバ回路200は、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。   In the semiconductor snubber circuit 200 shown in FIG. 48, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220.

図48に示した構成によって、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と、第5の実施形態で説明した半導体スナバ回路200とスイッチング素子600を1チップ化したことにより効果を実現することができる。更に、図48に示した構成の特徴としては、抵抗領域33をスイッチング素子600のゲート電極56と同一材料で形成している点が挙げられる。図48に示した構成にすることによって、スイッチング素子600としてMOSFETを用いた場合の効果に加え、製造工程を更に簡略化し、低コスト化を実現することができる。
図49は、図47に示したIGBTを用いる代わりに、スイッチング素子600として図35に示したヘテロ接合部を絶縁ゲート電極で駆動するトランジスタを用いた場合を示している。
The configuration shown in FIG. 48 has the effect that the free wheel diode 100 and the switching element 600 described in the third embodiment can be realized by various elements, and the semiconductor snubber circuit 200 and the switching element 600 described in the fifth embodiment. The effect can be realized by using one chip. Further, the feature of the configuration shown in FIG. 48 is that the resistance region 33 is formed of the same material as the gate electrode 56 of the switching element 600. With the configuration shown in FIG. 48, in addition to the effect of using a MOSFET as the switching element 600, the manufacturing process can be further simplified and the cost can be reduced.
FIG. 49 shows a case where a transistor for driving the heterojunction portion shown in FIG. 35 with an insulated gate electrode is used as the switching element 600 instead of using the IGBT shown in FIG.

先ず、図49中の右側破線の右側に形成されるスイッチング素子600について説明する。例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域61上にN-型のドリフト領域62が形成され、ドリフト領域62の基板領域61との接合面に対向する主面上に、例えばN型の多結晶シリコンからなるヘテロ半導体領域63が形成されている。そして、ヘテロ半導体領域63の開口部でドリフト領域62と接して、ヘテロ半導体領域63上に例えばシリコン酸化膜から成るゲート絶縁膜64が形成されている。また、ゲート絶縁膜64上にはゲート電極65が形成され、ヘテロ半導体領域63に接してソース電極66が配置されている。基板領域1にはドレイン電極68が接続されている。更に、スイッチング素子600が形成される領域の周辺部において、ドリフト領域62の表層部と接してシリコン酸化膜等からなるフィールド絶縁膜31が形成されている。 First, the switching element 600 formed on the right side of the right broken line in FIG. 49 will be described. For example, an N type drift region 62 is formed on a substrate region 61 of silicon carbide polytype 4H type N + type, and on the main surface of the drift region 62 facing the junction surface with substrate region 61, For example, a hetero semiconductor region 63 made of N-type polycrystalline silicon is formed. A gate insulating film 64 made of, for example, a silicon oxide film is formed on the hetero semiconductor region 63 in contact with the drift region 62 at the opening of the hetero semiconductor region 63. A gate electrode 65 is formed on the gate insulating film 64, and a source electrode 66 is disposed in contact with the hetero semiconductor region 63. A drain electrode 68 is connected to the substrate region 1. Further, a field insulating film 31 made of a silicon oxide film or the like is formed in contact with the surface layer portion of the drift region 62 in the peripheral portion of the region where the switching element 600 is formed.

次に、図49中の左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、多結晶シリコンからなる複数の抵抗領域33が形成されている。複数の抵抗領域33上にそれぞれ表面電極13が形成されている。複数の表面電極13の少なくとも一部がスイッチング素子600のソース端子が接続するソース端子302に接続される。ソース端子302に接続される表面電極13の個数は、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて決定される。   Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 49 will be described. A plurality of resistance regions 33 made of polycrystalline silicon are formed on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600. A surface electrode 13 is formed on each of the plurality of resistance regions 33. At least some of the plurality of surface electrodes 13 are connected to the source terminal 302 to which the source terminal of the switching element 600 is connected. The number of surface electrodes 13 connected to the source terminal 302 is determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon.

図49に示した半導体スナバ回路200は、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。   In the semiconductor snubber circuit 200 illustrated in FIG. 49, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220.

図49に示した構成によっても、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と、第5の実施形態で説明した半導体スナバ回路200とスイッチング素子600を1チップ化したことによる効果を実現することができる。更に、図49に示した構成の特徴としては、抵抗領域33をスイッチング素子600のヘテロ半導体領域63と同一材料で形成している点も挙げられる。また、図47、図48に示したスイッチング素子600の場合と同じように、抵抗領域33をスイッチング素子600のゲート電極65と同一材料で形成することもできる。   Even with the configuration shown in FIG. 49, the effect that the free wheel diode 100 and the switching element 600 described in the third embodiment can be realized by various elements, and the semiconductor snubber circuit 200 and the switching element 600 described in the fifth embodiment. It is possible to realize the effect of having been integrated into one chip. Further, as a feature of the configuration shown in FIG. 49, the resistance region 33 is formed of the same material as the hetero semiconductor region 63 of the switching element 600. Further, as in the case of the switching element 600 shown in FIGS. 47 and 48, the resistance region 33 can be formed of the same material as the gate electrode 65 of the switching element 600.

図50は、図47に示したIGBTを用いる代わりに、スイッチング素子600として図36に示したJFETを用いた場合を示している。図50に示すスイッチング素子600では、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域71上にN-型のドリフト領域72が形成されている。ドリフト領域72中の表層部にN+型のソース領域73とP型のゲート領域74が形成されている。ゲート領域74はゲート電極75に接続され、ソース領域73はソース電極76に接続されている。基板領域71はドレイン電極78に接続されている。更に、スイッチング素子600の外周部に、ドリフト領域72の表層部に接して例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。 FIG. 50 shows a case where the JFET shown in FIG. 36 is used as the switching element 600 instead of using the IGBT shown in FIG. In switching element 600 shown in FIG. 50, for example, an N type drift region 72 is formed on an N + type substrate region 71 whose polytype of silicon carbide is 4H type. An N + type source region 73 and a P type gate region 74 are formed in the surface layer portion in the drift region 72. The gate region 74 is connected to the gate electrode 75, and the source region 73 is connected to the source electrode 76. The substrate region 71 is connected to the drain electrode 78. Further, a field insulating film 31 made of, for example, a silicon oxide film is formed on the outer peripheral portion of the switching element 600 in contact with the surface layer portion of the drift region 72.

次に、図50中の左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、例えばスイッチング素子600の絶縁膜77を形成する際に形成される絶縁膜32や層間絶縁膜(図示せず)等を介して、多結晶シリコンからなる複数の抵抗領域33が形成されている。なお、図50では絶縁膜32が形成された場合について例示しているが、絶縁膜32を介さずフィールド絶縁膜31上に複数の抵抗領域33が形成されていてもよい。   Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 50 will be described. For example, an insulating film 32 or an interlayer insulating film formed when forming an insulating film 77 of the switching element 600 on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600 (see FIG. A plurality of resistance regions 33 made of polycrystalline silicon are formed via a not-shown). 50 illustrates the case where the insulating film 32 is formed, but a plurality of resistance regions 33 may be formed on the field insulating film 31 without the insulating film 32 interposed therebetween.

複数の抵抗領域33上にそれぞれ表面電極13が形成されている。複数の表面電極13の少なくとも一部がスイッチング素子600のソース端子が接続するソース端子302に接続される。ソース端子302に接続される表面電極13の個数は、電流・電圧の振動現象を抑制するために必要なキャパシタ210及び抵抗220の値に応じて決定される。   A surface electrode 13 is formed on each of the plurality of resistance regions 33. At least some of the plurality of surface electrodes 13 are connected to the source terminal 302 to which the source terminal of the switching element 600 is connected. The number of surface electrodes 13 connected to the source terminal 302 is determined according to the values of the capacitor 210 and the resistor 220 necessary for suppressing the current / voltage oscillation phenomenon.

図50に示した半導体スナバ回路200は、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを変えることができる。   In the semiconductor snubber circuit 200 illustrated in FIG. 50, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be changed according to the magnitude of the resistance value required for the resistor 220.

図50に示した構成によって、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と、第5の実施形態で説明した半導体スナバ回路200とスイッチング素子600を1チップ化したことにより効果を実現することができる。このような構成することによって、製造工程をさらに簡略化し、低コストで実現することができる。   With the configuration shown in FIG. 50, the effect that the free wheel diode 100 and the switching element 600 described in the third embodiment can be realized by various elements, and the semiconductor snubber circuit 200 and the switching element 600 described in the fifth embodiment are achieved. The effect can be realized by using one chip. With such a configuration, the manufacturing process can be further simplified and realized at low cost.

また、第5の実施形態において、第3の実施形態で説明したのと同様に、スイッチング素子600に採用する構成がユニポーラ型の還流ダイオードとしても使用できる場合には、還流ダイオード100を別チップで形成する以外にも、還流ダイオード100とスイッチング素子600と半導体スナバ回路200とを1チップ化して、半導体パッケージを小型化することができる。これにより、配線等に生じる寄生インダクタンスを更に低減することができ、半導体スナバ回路200によって振動現象を更に低減することができる。   Further, in the fifth embodiment, as described in the third embodiment, when the configuration employed in the switching element 600 can be used as a unipolar freewheeling diode, the freewheeling diode 100 is mounted on a separate chip. In addition to the formation, the free-wheeling diode 100, the switching element 600, and the semiconductor snubber circuit 200 can be made into one chip, and the semiconductor package can be downsized. Thereby, the parasitic inductance generated in the wiring or the like can be further reduced, and the vibration phenomenon can be further reduced by the semiconductor snubber circuit 200.

また、還流ダイオード100、スイッチング素子600及び半導体スナバ回路200を1チップ化することにより配線長がより短くなって、振動電流により配線から発せられる放射ノイズを更に低減させる効果もある。更に、チップサイズの縮小によって製造コストが低減される。また、還流ダイオード100とスイッチング素子600とのキャパシタ容量の和が小さくなるため、半導体スナバ回路200のキャパシタ210に必要な静電容量も小さくすることができる。つまり、小型且つ低コストで振動現象を抑制することができる。   Further, by forming the freewheeling diode 100, the switching element 600 and the semiconductor snubber circuit 200 in one chip, the wiring length is further shortened, and there is an effect of further reducing radiation noise generated from the wiring due to the oscillating current. Further, the manufacturing cost is reduced by reducing the chip size. Further, since the sum of the capacitor capacities of the freewheeling diode 100 and the switching element 600 is reduced, the capacitance required for the capacitor 210 of the semiconductor snubber circuit 200 can also be reduced. That is, the vibration phenomenon can be suppressed with a small size and low cost.

以上、スイッチング素子600と半導体スナバ回路200を1チップ化する一例を説明してきたが、1チップ化する際に、半導体スナバ回路200の抵抗220として、例えば多結晶シリコンからなる抵抗領域33以外にも、半導体基体中の基板領域やドリフト領域を用いてもよい。また、半導体スナバ回路200のキャパシタ210として、例えばシリコン酸化膜からなるフィールド絶縁膜31以外にも、PN接合やヘテロ接合等の逆バイアス時に空乏層を形成する構成を採用し、この空乏層容量をキャパシタ210として用いてもよい。また、例えばショットキーバリアダイオードを内蔵するMOSFETなどのように、スイッチング素子600中に還流ダイオード100を内蔵する構成とし、半導体スナバ回路200と共に1チップ化してもよい。いずれの構成においても、本発明の特徴である振動現象を更に抑制し、過渡性能と導通性能をともに向上すると同時に、小型でかつ低コストで実現することができる。   The example in which the switching element 600 and the semiconductor snubber circuit 200 are made into one chip has been described above. However, when the chip is made into one chip, the resistance 220 of the semiconductor snubber circuit 200 is not limited to the resistance region 33 made of, for example, polycrystalline silicon. A substrate region or drift region in the semiconductor substrate may be used. Further, as the capacitor 210 of the semiconductor snubber circuit 200, in addition to the field insulating film 31 made of, for example, a silicon oxide film, a configuration in which a depletion layer is formed at the time of reverse bias such as a PN junction or a heterojunction is adopted. The capacitor 210 may be used. Further, for example, a freewheeling diode 100 may be built in the switching element 600 such as a MOSFET having a Schottky barrier diode, and the semiconductor snubber circuit 200 may be integrated into one chip. In any configuration, the vibration phenomenon, which is a feature of the present invention, can be further suppressed, and both the transient performance and the conduction performance can be improved.

第1の実施形態において図20及び図21を参照して説明したのと同様に、スナバ回路に用いるキャパシタの静電容量C、及び遮断状態における還流ダイオードとスイッチング素子とのキャパシタ容量成分の総和C0であるとき、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡動作時には、スナバ回路に形成するキャパシタの静電容量の大きさに比例する過渡電流によって損失Eが発生する。このため、キャパシタ210の静電容量の大きさは極力小さいことが好ましい。   As described with reference to FIGS. 20 and 21 in the first embodiment, the capacitance C of the capacitor used in the snubber circuit and the sum C0 of the capacitor capacitance components of the free-wheeling diode and the switching element in the cut-off state When the capacitance ratio C / C0 is around 0.1, the damping effect of the vibration phenomenon becomes remarkable, and the value of the convergence time ratio of the vibration phenomenon tends to be saturated when the capacitance ratio C / C0 exceeds 10. Further, during a transient operation, a loss E occurs due to a transient current proportional to the capacitance of the capacitor formed in the snubber circuit. For this reason, it is preferable that the capacitance of the capacitor 210 be as small as possible.

このことから、第5の実施形態で用いるスナバ回路のキャパシタ210の静電容量Cは、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の容量の総和に比べて、10分の1倍以上10倍以下の範囲で選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第5の実施形態で説明したどの構成例においても得ることができる。   From this, the electrostatic capacitance C of the capacitor 210 of the snubber circuit used in the fifth embodiment is more than 1/10 times the total sum of the capacitances of the capacitor components in the cutoff state of the freewheeling diode 100 and the switching element 600. By selecting within a range of 10 times or less, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any configuration example described in the fifth embodiment.

以上に説明したように、第5の実施形態においては、スイッチング素子600と1チップされた半導体スナバ回路200の表面電極13の個数や面積を可変にできることにより、配線工程時にキャパシタ210の静電容量値及抵抗220の抵抗値を所望の値に設定できる。これにより、さまざまなスイッチング素子600に適応可能な半導体スナバ回路200を提供することができる。このような構成にすることによって、回路構成が変更になった場合においても、配線を変更するだけで、安定的に電流・電圧の振動現象を抑制することができる。   As described above, in the fifth embodiment, the number and area of the surface electrodes 13 of the semiconductor snubber circuit 200 that is integrated with the switching element 600 can be made variable. The resistance value of the value and resistor 220 can be set to a desired value. Thereby, the semiconductor snubber circuit 200 applicable to various switching elements 600 can be provided. By adopting such a configuration, even when the circuit configuration is changed, the current / voltage oscillation phenomenon can be stably suppressed only by changing the wiring.

(その他の実施形態)
上記のように、本発明は第1乃至第5の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first to fifth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

半導体スナバ回路200は、少なくとも還流ダイオード100と並列接続されていれば、同一実装基板上に実装されていなくても発振現象を低減する効果を得ることができる。   If the semiconductor snubber circuit 200 is connected in parallel with at least the freewheeling diode 100, the effect of reducing the oscillation phenomenon can be obtained even if it is not mounted on the same mounting board.

また、第1乃至第5の実施形態において、還流ダイオード100、スイッチング素子600、半導体スナバ回路200の材料として、シリコン材料、炭化珪素材料等を一例として説明してきたが、振動現象の低減効果が得られれば、基板材料はシリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプでも構わない。また、スイッチング素子600及び還流ダイオード100のドリフト領域としてN型の場合で説明してきたが、P型で構成されていてももちろんよい。   In the first to fifth embodiments, the materials of the free wheeling diode 100, the switching element 600, and the semiconductor snubber circuit 200 have been described using silicon materials, silicon carbide materials, and the like as examples. However, the effect of reducing the vibration phenomenon is obtained. If possible, the substrate material may be other semiconductor materials such as silicon germane, gallium nitride, and diamond. Moreover, although 4H type was demonstrated as a polytype of silicon carbide, other polytypes, such as 6H and 3C, may be sufficient. Further, the drift region of the switching element 600 and the freewheeling diode 100 has been described in the case of the N type, but may of course be configured of the P type.

また、第1乃至第5の実施形態に係る半導体装置を適用可能な電力変換装置として、DC/DCコンバータや3相交流インバータ等を例として説明したが、図32に示すような一般にHブリッジと呼ばれる電力変換装置に用いてもよい。いずれにしても、直流電圧を交流電圧に変換するインバータや、交流電圧を直流電圧に変換する整流器や、直流電圧の電圧を変えて出力するDC/DCコンバータ等のように、あらゆるタイプの電力変換装置に適用することができる。そして、第1乃至第5の実施形態に係る半導体装置を用いる電力変換装置であれば、大電流領域及びゼロ電領域のいずれの領域においても、更には、低温及び高温時のいずれにおいても、振動現象を低減することができる。このため、導通損失及び過渡損失を低減し高密度化ができると共に、振動現象が低減し安定的に動作させることができるので、装置の基本性能を両立して向上させることができる。   In addition, as a power conversion device to which the semiconductor device according to the first to fifth embodiments can be applied, a DC / DC converter, a three-phase AC inverter, and the like have been described as an example. You may use for the power converter called. In any case, all types of power conversion, such as inverters that convert DC voltage to AC voltage, rectifiers that convert AC voltage to DC voltage, and DC / DC converters that change and output DC voltage voltage It can be applied to the device. And if it is a power converter device using the semiconductor device which concerns on 1st thru | or 5th embodiment, in any area | region of a large electric current area | region and a zero electric power area | region, and also in both the low temperature and high temperature vibration The phenomenon can be reduced. For this reason, the conduction loss and the transient loss can be reduced and the density can be increased, and the vibration phenomenon can be reduced and the operation can be stably performed, so that the basic performance of the apparatus can be improved at the same time.

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の半導体装置は、還流ダイオードを有する半導体装置及び電力変換装置を製造する製造業を含む電子機器産業に利用可能である。   The semiconductor device of the present invention can be used in the electronic equipment industry including a manufacturing industry for manufacturing a semiconductor device having a freewheeling diode and a power converter.

1、11、21、41、51、61、71、81…基板領域
2、23、42、52、62、72、82…ドリフト領域
3、13、44、84…表面電極
4、14、45、85…裏面電極
5、31、46、86…フィールド絶縁膜
6、17、33、47…抵抗領域
7…電界緩和領域
8、88…低濃度ドリフト領域
10、10A…半導体装置
12…誘電領域
15、83、89…反対導電型領域
16…低抵抗基板領域
22…バッファ領域
24…ウェル領域
43、63…ヘテロ半導体領域
100…還流ダイオード
200…半導体スナバ回路
210…キャパシタ
220…抵抗
500…絶縁基板
600…スイッチング素子
800…スナバ内蔵還流ダイオード
900…スナバ内蔵スイッチング素子
1001…結合表面電極
DESCRIPTION OF SYMBOLS 1, 11, 21, 41, 51, 61, 71, 81 ... Substrate area | region 2, 23, 42, 52, 62, 72, 82 ... Drift area | region 3, 13, 44, 84 ... Surface electrode 4, 14, 45, 85 ... Back electrode 5, 31, 46, 86 ... Field insulating film 6, 17, 33, 47 ... Resistance region 7 ... Electric field relaxation region 8, 88 ... Low concentration drift region 10, 10A ... Semiconductor device 12 ... Dielectric region 15, 83, 89 ... opposite conductivity type region 16 ... low resistance substrate region 22 ... buffer region 24 ... well region 43, 63 ... hetero semiconductor region 100 ... freewheeling diode 200 ... semiconductor snubber circuit 210 ... capacitor 220 ... resistor 500 ... insulating substrate 600 ... Switching element 800 ... Snubber built-in reflux diode 900 ... Snubber built-in switching element 1001 ... Coupling surface electrode

Claims (13)

一対の接続端子と、
前記一対の接続端子間に接続されたユニポーラ動作する還流ダイオードと、
半導体基板からなる抵抗、前記半導体基板の一方の主面上に配置されたキャパシタ、前記半導体基板の他方の主面上に配置されて前記一対の接続端子の一方と接続する裏面電極、及び前記キャパシタ上に互いに離間して配置され、且つ前記一対の接続端子の他方とそれぞれ接続可能な複数の表面電極を有する半導体スナバ回路と
を備え、
前記複数の表面電極から選択された1以上の前記表面電極が前記他方の端子と接続されることによって前記還流ダイオードと前記半導体スナバ回路とが前記一対の接続端子間で並列接続され、前記選択された前記表面電極の総面積に応じて前記半導体スナバ回路の前記キャパシタと前記抵抗の値が可変であることを特徴とする半導体装置。
A pair of connection terminals;
A unipolar freewheeling diode connected between the pair of connection terminals;
A resistor formed of a semiconductor substrate, a capacitor disposed on one main surface of the semiconductor substrate, a back electrode disposed on the other main surface of the semiconductor substrate and connected to one of the pair of connection terminals, and the capacitor A semiconductor snubber circuit having a plurality of surface electrodes that are spaced apart from each other and connectable to the other of the pair of connection terminals, respectively .
The one or more surface electrodes selected from the plurality of surface electrodes are connected to the other terminal, whereby the free wheel diode and the semiconductor snubber circuit are connected in parallel between the pair of connection terminals, and are selected. The semiconductor device is characterized in that the values of the capacitor and the resistance of the semiconductor snubber circuit are variable in accordance with the total area of the surface electrode .
前記複数の表面電極のうち2個以上を接続するように、前記複数の表面電極上に配置された結合表面電極を更に備えることを特徴とする請求項に記載の半導体装置。 The semiconductor device according to claim 1 , further comprising a combined surface electrode disposed on the plurality of surface electrodes so as to connect two or more of the plurality of surface electrodes. 前記キャパシタが前記表面電極に沿って配置された膜厚の異なる複数の誘電領域を含み、前記複数の表面電極が前記複数の誘電領域の上方にそれぞれ配置されていることを特徴とする請求項1又は2に記載の半導体装置。 Claim 1, characterized in that said capacitor comprises a plurality of dielectric regions of different thickness which are arranged along the surface electrodes, the plurality of surface electrodes are respectively disposed above the plurality of dielectric regions Or the semiconductor device of 2 . 前記キャパシタが前記表面電極に沿って配置された互いに誘電率の異なる誘電体からなる複数の誘電領域を含み、前記複数の表面電極が前記複数の誘電領域の上方にそれぞれ配置されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。 The capacitor includes a plurality of dielectric regions made of dielectrics having different dielectric constants disposed along the surface electrode, and the plurality of surface electrodes are respectively disposed above the plurality of dielectric regions. The semiconductor device according to claim 1 . 前記抵抗が前記表面電極に沿って配置された膜厚の異なる複数の基板領域を含み、前記複数の表面電極が前記複数の基板領域の上方にそれぞれ配置されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。 Claim 1, wherein the resistor comprises a plurality of substrate regions of different thickness which are arranged along the surface electrodes, the plurality of surface electrodes, characterized in that it is arranged above the plurality of substrate regions 5. The semiconductor device according to any one of items 1 to 4 . 前記抵抗が前記表面電極に沿って配置された抵抗率の異なる複数の基板領域を含み、前記複数の表面電極が前記複数の基板領域の上方にそれぞれ配置されていることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。 Claim 1, wherein the resistor comprises a plurality of substrate regions having different resistivities which are disposed along the surface electrodes, the plurality of surface electrodes, characterized in that it is arranged above the plurality of substrate regions The semiconductor device according to any one of 1 to 5 . 前記複数の基板領域上に前記複数の基板領域と異なる導電型の半導体領域が配置され、前記複数の表面電極が前記半導体領域の上方にそれぞれ配置され、前記キャパシタが、前記複数の基板領域と前記半導体領域間に形成される空乏層による容量を含むことを特徴とする請求項に記載の半導体装置。 A semiconductor region having a different conductivity type from the plurality of substrate regions is disposed on the plurality of substrate regions, the plurality of surface electrodes are respectively disposed above the semiconductor regions, and the capacitor includes the plurality of substrate regions and the plurality of substrate regions. The semiconductor device according to claim 6 , further comprising a capacitance due to a depletion layer formed between the semiconductor regions. 前記キャパシタが、前記複数の基板領域と前記複数の表面電極間に形成される空乏層による容量を含むことを特徴とする請求項に記載の半導体装置。 The semiconductor device according to claim 6 , wherein the capacitor includes a capacitance due to a depletion layer formed between the plurality of substrate regions and the plurality of surface electrodes. 前記還流ダイオードに並列接続されたスイッチング素子を更に備えることを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 8, further comprising a parallel-connected switching element to the return diode. 前記半導体スナバ回路が、前記還流ダイオードと同一チップ上に配置されていることを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。 The semiconductor snubber circuit, the semiconductor device according to any one of claims 1 to 9, characterized in that it is arranged in the return diode on the same chip. 前記半導体スナバ回路が、前記スイッチング素子と同一チップ上に配置されていることを特徴とする請求項9又は10に記載の半導体装置。 11. The semiconductor device according to claim 9 , wherein the semiconductor snubber circuit is disposed on the same chip as the switching element. 前記スナバ回路が、キャパシタと抵抗とを直列接続した構成であることを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置。 The snubber circuit, the semiconductor device according to any one of claims 1 to 11, characterized in that a resistor and a capacitor is a configuration connected in series. 請求項1乃至12のいずれか1項に記載の半導体装置を備えることを特徴とする電力変換装置。 Power conversion apparatus comprising the semiconductor device according to any one of claims 1 to 12.
JP2009048269A 2009-03-02 2009-03-02 Semiconductor device and power conversion device Active JP5487645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009048269A JP5487645B2 (en) 2009-03-02 2009-03-02 Semiconductor device and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009048269A JP5487645B2 (en) 2009-03-02 2009-03-02 Semiconductor device and power conversion device

Publications (2)

Publication Number Publication Date
JP2010205845A JP2010205845A (en) 2010-09-16
JP5487645B2 true JP5487645B2 (en) 2014-05-07

Family

ID=42967079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009048269A Active JP5487645B2 (en) 2009-03-02 2009-03-02 Semiconductor device and power conversion device

Country Status (1)

Country Link
JP (1) JP5487645B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5742227B2 (en) * 2011-01-06 2015-07-01 株式会社デンソー Switching device
US9236789B1 (en) * 2014-08-04 2016-01-12 Qualcomm Incorporated Programmable snubber circuit
CN110138188A (en) * 2019-06-20 2019-08-16 云南电网有限责任公司电力科学研究院 A kind of current-amplifying device based on full-bridge switch pipe
JP6896042B2 (en) * 2019-10-25 2021-06-30 三菱電機株式会社 Power conversion circuit
JP7358921B2 (en) 2019-11-08 2023-10-11 富士電機株式会社 Semiconductor module and semiconductor module manufacturing method
JP7819804B1 (en) * 2025-06-05 2026-02-25 三菱電機ビルソリューションズ株式会社 Snubber device, power conversion device and elevator device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514156A (en) * 1991-07-04 1993-01-22 Toyota Autom Loom Works Ltd Semiconductor integrated circuit device
JP3325736B2 (en) * 1995-02-09 2002-09-17 三菱電機株式会社 Insulated gate semiconductor device
WO2001059842A1 (en) * 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
JP4744682B2 (en) * 2000-09-21 2011-08-10 三菱電機株式会社 Schottky barrier diode
JP5612268B2 (en) * 2008-03-28 2014-10-22 株式会社東芝 Semiconductor device and DC-DC converter

Also Published As

Publication number Publication date
JP2010205845A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5453848B2 (en) Semiconductor device and power conversion device
JP5967153B2 (en) Semiconductor device
CN111418071B (en) Semiconductor device and power conversion device
JP2010206012A (en) Semiconductor device
JP2009159184A (en) CIRCUIT DEVICE HAVING FREE WHEEL DIODE, CIRCUIT DEVICE USING DIODE AND POWER CONVERTER USING SAME
JP5487645B2 (en) Semiconductor device and power conversion device
WO2015099030A1 (en) Power circuit and power module
JP5577607B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20080043500A1 (en) Snubber Circuit and Power Semiconductor Device Having Snubber Circuit
JP5476747B2 (en) Semiconductor device
KR100726899B1 (en) Semiconductor devices
JP2019106409A (en) Semiconductor device and manufacturing method of the same
JP2019017112A (en) Power circuit
JP2021034506A (en) Semiconductor devices and inverters
JP5678407B2 (en) Semiconductor device
JPWO2017159029A1 (en) Semiconductor module
CN117178370A (en) Semiconductor device, power conversion device using same, and method of manufacturing semiconductor device
JP7613564B2 (en) Semiconductor Device
JP5808516B2 (en) Semiconductor device
JP5476746B2 (en) Semiconductor device
JP5577606B2 (en) Semiconductor device
JP5572962B2 (en) Semiconductor device
JP5476737B2 (en) Semiconductor device
JP2010200585A (en) Switching circuit
JP5444758B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R151 Written notification of patent or utility model registration

Ref document number: 5487645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151