Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4795677B2 - 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4795677B2 - 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 - Google Patents

半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP4795677B2
JP4795677B2 JP2004349688A JP2004349688A JP4795677B2 JP 4795677 B2 JP4795677 B2 JP 4795677B2 JP 2004349688 A JP2004349688 A JP 2004349688A JP 2004349688 A JP2004349688 A JP 2004349688A JP 4795677 B2 JP4795677 B2 JP 4795677B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
conductive
hole
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004349688A
Other languages
English (en)
Other versions
JP2006165025A (ja
Inventor
聡 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004349688A priority Critical patent/JP4795677B2/ja
Priority to US11/290,433 priority patent/US7436069B2/en
Publication of JP2006165025A publication Critical patent/JP2006165025A/ja
Priority to US12/210,551 priority patent/US7811920B2/en
Application granted granted Critical
Publication of JP4795677B2 publication Critical patent/JP4795677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0265—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the sidewall insulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/217—Through-semiconductor vias, e.g. TSVs comprising ring-shaped isolation structures outside of the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、貫通電極を備える半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法に関する。
従来、並列にチップを配列するタイプやパッケージスタックタイプのＳｉＰに対して、より高い集積度を達成するためベアチップスタック型マルチチップモジュール（ＭＣＭ）が提案されてきた。ベアチップスタックタイプでは半導体基板を貫通する配線が必要となる。貫通電極を有する従来のベアチップスタック型ＭＣＭとして、特許文献１に記載のものがある。
特許文献１には、半導体チップを貫通する柱状のプラグを有する半導体装置が記載されている。この半導体装置では、半導体基板の一つの開口に一つのプラグが埋設されており、一つのプラグに一つの配線が対応している。
また、特許文献２には、Ｓｉウェハにスリット状の凹部を形成し、スリットの形状を円筒状（断面円環状）としたリング状チップスループラグを備えた半導体チップが記載されている。また、特許文献２には、中心にシリコンの柱を残した構造の二重のリング状チップスループラグを有するチップスループラグが記載されている。リング状チップスループラグの製造は、内部に凸状のＳｉウェハが残存する円筒状の凹部をＳｉウェハに形成し、凹部の両側面および底面を覆う絶縁膜およびＣｕ膜を設け、このＣｕ膜を起点として電解めっき法によりＣｕを成長させてスリット状の凹部を埋め込むことにより行われる。スリット状の凹部を形成することにより、プラグ材の埋め込み特性の向上が可能であり、スループットを向上できるとされている。
特開２００３−７９０９号公報 特開２００２−４３５０２号公報
ところが、上記特許文献１においては、一つのプラグが一つの配線に対応する構成であったため、プラグの配置密度の向上を図ることが困難であった。また、寄生容量の低減が困難であった。
また、特許文献２に記載の半導体チップの場合、一つのチップスループラグを設けるために必要な領域が大きく、二重のリング状スリットビアを設けた場合にも、チップスループラグの配置密度の向上を図ることが困難であった。
以上のように、貫通電極を有する従来の半導体装置においては、貫通電極を省スペース化しつつ高密度に設けるという点で改善の余地があった。本発明は上記事情に鑑みてなされたのものであり、基板水平面内における貫通電極の配置密度を向上させる技術を提供する。
本発明によれば、
半導体基板と、
前記半導体基板を貫通する貫通孔と、
前記貫通孔に埋設された絶縁膜と、
前記絶縁膜中に設けられた複数の柱状の導電プラグと、
を有することを特徴とする半導体装置が提供される。
本発明の半導体装置においては、絶縁膜が埋設された貫通孔に複数の柱状の導電プラグが設けられている。このため、一つの貫通孔中に互いに絶縁された導電プラグを集積させることができる。よって、半導体基板の水平面内における導電プラグの配置密度を向上させることができる。
なお、本発明に係る半導体装置は、上述した構成であればよく、トランジスタ等の能動素子が形成された装置には限られない。たとえば、シリコンインターポーザ等も本発明の半導体装置に含まれる。なお、本明細書において、インターポーザは、積層型半導体装置において、積層されている半導体装置間の電気的接続に用いられる板状部材であり、基板と当該シリコン基板を貫通する貫通電極とを有する。貫通電極は、インターポーザの上部に設けられた半導体装置の導電部材と電気的に接続される。また、インターポーザは、トランジスタ等の能動素子以外の素子、たとえば配線、キャパシタ、インダクタ、およびアンテナなどの受動部品が搭載された構成とすることもできるし、受動部品が搭載されていない構成とすることもできる。
また、本明細書において、導電プラグが柱状であるとは、導電プラグの内部に別の材料が充填されていないことを指す。柱状ではない構成として、断面形状が円環等の環状である筒状の形状が挙げられる。導電プラグを柱状とすることにより、導電プラグの集積度を向上させることができる。集積度の向上に好適な導電プラグの形状としては、たとえば、円柱、楕円柱、四角柱や八角柱等の角柱、が挙げられる。こうした形状とすることにより、貫通孔中に複数の導電プラグをさらに密に充填することができる。また、導電プラグの形状を、絶縁膜に形成されたスリット中に導電膜が埋設されてなるストライプ状とすることもできる。このような形状とすることにより、導電膜の埋め込みを効率よく行うことが可能な構成とすることができる。
本発明によれば、前記半導体装置と、他の半導体装置とが積層されてなる半導体モジュールであって、複数の前記導電プラグが前記半導体装置に隣り合う前記他の半導体装置の導電部材に接続されていることを特徴とする半導体モジュールが提供される。本発明の半導体モジュールによれば、複数の半導体装置間を短い距離で高密度に電気的に接続することが可能となる。
本発明によれば、半導体基板の一方の面に第一の孔を設ける工程と、
前記半導体基板上に、前記第一の孔を埋め込むように絶縁膜を設ける工程と、
前記一方の面から前記絶縁膜に複数の第二の孔を設ける工程と、
複数の前記第二の孔を埋め込むように第一の導電膜を形成する工程と、
前記半導体基板の他方の面から前記半導体基板を薄化する工程と、
前記第一の導電膜を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、第一の孔に埋設された絶縁膜中に複数の第二の孔を設ける工程を含むため、複数の第一の導電膜を絶縁膜を絶縁膜中に高密度で集積させることができる。
本発明によれば、半導体基板の一方の面に第一の孔を設けるとともに、前記第一の孔の内側に前記半導体基板の一部を残存させる工程と、
前記半導体基板上に、前記第一の孔を埋め込むように絶縁膜を設ける工程と、
前記第一の孔の内側に残存している前記半導体基板の前記一部に前記一方の面から複数の第二の孔を設ける工程と、
複数の前記第二の孔を埋め込むように第一の導電膜を形成する工程と、
前記半導体基板の他方の面から前記半導体基板を薄化する工程と、
前記第一の導電膜を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、第一の孔の内側に半導体基板を残存させる工程を含むため、第一の孔の内側に残存している半導体基板を介して第一の導電膜を絶縁膜中に高密度で集積させることができる。なお、本発明において、半導体基板が残存している領域の一つに複数の第二の孔を設けることもできるし、半導体基板が残存している複数の領域のそれぞれに一以上の第二の孔を設けることもできる。
なお、本発明において、半導体基板を薄化する前記工程と、第一の導電膜を露出させる前記工程とを同一工程とすることもできる。
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
本発明によれば、半導体基板を貫通する貫通孔に埋設された絶縁膜中に複数の柱状の導電プラグを設けることにより、基板水平面内における貫通電極の配置密度を向上させる技術が実現される。
本発明の半導体装置において、複数の前記導電プラグの少なくとも一つは、側面全面が前記絶縁膜に接するように前記絶縁膜中に埋設されている構成とすることができる。こうすることにより、導電プラグの側面をさらに確実に絶縁することができる。
本発明の半導体装置において、隣接する複数の前記導電プラグと、前記隣接する複数の導電プラグを離隔する前記絶縁膜とを含む容量素子を有する構成とすることができる。こうすれば、簡素な工程で容量素子を安定的に製造可能な構成とすることができる。
本発明の半導体装置において、複数の前記導電プラグの少なくとも一つの側面全面を覆うように前記半導体基板の一部が残存していてもよい。このようにすれば、製造容易性にさらに優れた構成とすることができる。
本発明の半導体装置において、前記導電プラグは、残存している前記半導体基板の前記一部に設けられた孔に接して導電膜が埋設されてなる構成とすることができる。こうすることにより、製造プロセスをさらに簡素化可能な構成とすることができる。
本発明の半導体装置において、残存している前記半導体基板の前記一部に複数の前記導電プラグが設けられ、隣接する複数の前記導電プラグと、前記隣接する複数の導電プラグを離隔する前記半導体基板の前記一部とを含む容量素子を有する構成とすることができる。こうすることにより、簡素な構成で高い容量の容量素子を設けることができる。
本発明の半導体装置において、前記半導体基板の水平面内における断面形状が矩形である複数の前記導電プラグが互いに平行に設けられた構成とすることができる。こうすれば、導電プラグの集積度をさらに向上可能である。また、たとえば、矩形の隣接する辺の比を大きくし、ストライプ状の導電プラグとすることのできる。こうすれば、埋め込み特性をさらに向上させることができる。
本発明の半導体装置において、複数の前記導電プラグの断面形状が同一であってもよい。柱状で同一形状の導電プラグを複数設けることにより、集積度をさらに確実に向上させることができる。
本発明の半導体装置において、複数の前記導電プラグが格子状に配置されていてもよい。こうすれば、導電プラグの集積度をより一層確実に向上させることができる。
なお、本明細書において、格子状に配置されているとは、複数の導電プラグが基板水平面内において周期的または規則的に配置されていることを指す。格子状の配置として、たとえば正方格子状の配置が挙げられる。また、千鳥格子等の斜格子状の配置とすることもできる。
本発明の半導体装置において、前記半導体基板の水平面内における断面形状が実質的に異なる複数の前記導電プラグを有する構成とすることができる。また、本発明の半導体装置において、前記半導体基板の水平面内における断面積が実質的に異なる複数の前記導電プラグを有する構成とすることができる。本発明によれば、所望の断面形状または所望の断面積を有する導電プラグを絶縁膜中に設けることができるため、装置構成の設計の自由度を向上させることができる。
本発明の半導体装置において、単一の前記半導体基板に複数の前記貫通孔が設けられ、前記半導体基板の水平面内における複数の前記貫通孔の断面形状が略等しい構成とすることができる。こうすることにより、貫通孔の構成を規格化することができるため、製造安定性により一層優れた構成とすることができる。
本発明の半導体装置の製造方法において、前記絶縁膜が感光性材料からなり、複数の第二の孔を設ける前記工程は、前記感光性材料の所定の領域に選択的に紫外光を照射する工程を含んでもよい。こうすることにより、簡素なプロセスで絶縁膜中に第二の孔をさらに安定的に設けることができる。
本発明の半導体装置の製造方法において、絶縁膜を設ける前記工程の前に、前記第一の孔の内壁に沿って第二の導電膜を形成する工程を含み、第一の導電膜を形成する前記工程は、異方性エッチングにより、前記第一の孔の底部の絶縁膜を選択的に除去し、前記底部において前記第二の導電膜を露出させる工程と、前記底部に露出した前記第二の導電膜からめっき法により前記第一の導電膜を成長させる工程と、を含んでもよい。こうすることにより、第一の導電膜中に空隙が生じることを抑制できる。
また、本発明において、平面視における断面形状が略正方形、八角形等の略多角形、または略円形である複数の前記導電プラグを有する構成とすることができる。
また、本発明において、前記導電プラグは、前記絶縁膜に設けられた孔の内壁に接して導電膜が埋設されてなる構成とすることができる。こうすることにより、簡素な製造プロセスで導電プラグの側面をより一層確実に絶縁できる構成とすることができる。
また、本発明の半導体の製造方法において、半導体基板を薄化する前記工程は、前記他方の面を、研削、研磨、またはエッチングにより薄化する工程とすることができる。また、第一の導電膜を露出させる前記工程は、前記他方の面を、研磨、ＣＭＰ、またはエッチングすることにより、前記第一の導電膜を露出させる工程とすることができる。
また、本発明において、複数の前記導電プラグは、前記絶縁膜を貫通し前記絶縁膜により互いに離隔されていてもよい。
また、本発明において、一つの前記貫通孔に埋設されている絶縁膜は同一工程で成膜されている構成とすることができる。
以下、本発明の実施の形態について、図面を用いてさらに詳細に説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
（第一の実施形態）
本実施形態は、貫通電極を備えた半導体装置に関する。図１は、本実施形態に係る半導体装置の構成を模式的に示す図である。また、図２は、図１のＡ−Ａ’断面図である。図１および図２に示した半導体装置１００は、シリコン基板１０１と、シリコン基板１０１を貫通する断面矩形の貫通孔１０３と、貫通孔１０３中に埋設されシリコン基板１０１を貫通している貫通電極構造１０２とを有する。貫通電極構造１０２は、貫通孔１０３中に充填された絶縁膜１０５と、絶縁膜１０５中に設けられた複数の孔のそれぞれに埋設された複数の柱状の貫通プラグ１０７とを有する。
図１においては、絶縁膜１０５中に、断面形状および断面積が同じ正方形である四つの貫通プラグ１０７が埋設されている構成が例示されている。複数の貫通プラグ１０７は、シリコン基板１０１の水平面内において、正方格子状に配置されている。それぞれの貫通プラグ１０７は、絶縁膜１０５に設けられた孔に接して埋設された導電膜により構成されている。また、すべての貫通プラグ１０７は、その側面全面が絶縁膜１０５に接した状態で絶縁膜１０５中に埋設されている。
半導体装置１００において、シリコン基板１０１の厚さは、たとえば５０μｍである。また、シリコン基板１０１の水平面内における貫通孔１０３の幅、ここでは正方形の一辺の長さは、たとえば５０μｍである。また、シリコン基板１０１の水平面内における貫通プラグ１０７の幅、ここでは正方形の一辺の長さは、たとえば１０μｍである。また、貫通孔１０３中に充填されている絶縁膜１０５の材料は、たとえばＳｉＯ2からなる無機ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜である。
また、絶縁膜１０５中に埋設されている貫通プラグ１０７は絶縁膜１０５を貫通する貫通電極である。貫通プラグ１０７は導電体により構成される。貫通プラグ１０７の材料は、たとえば、Ｃｕ、Ａｕ、Ｗ、Ａｌ、Ｎｉ等の金属体、メタルシリサイド、またはポリシリコン等とすることができる。なお、図１および図２には示していないが、後述するように、貫通プラグ１０７の上面または下面にバンプや配線等の導電部材が接続されていてもよい。
なお、図１および図２においては、シリコン基板１０１上に一つの貫通孔１０３が設けられた構成を示したが、貫通孔１０３の数や配置に特に制限はなく、半導体装置１００の設計に応じて適宜選択することができる。また、図１においては、貫通孔１０３の形状がシリコン基板１０１の水平面内において角部を有する形状の一つである正方形である場合を例示したが、貫通孔１０３が角部を有しない略矩形の形状であってもよい。また、絶縁膜１０５中に埋設されている貫通プラグ１０７が平面視において角部を有しない略矩形の形状となっていてもよい。
次に、半導体装置１００の製造方法を説明する。半導体装置１００は、半導体基板の一方の面に、当該面を貫通しないビア（開口部）を形成し、ビアを絶縁膜で充填した後、一方の面から絶縁膜に複数のプラグ用ビアを設け、ビアの内部に導電膜を充填する。その後、半導体基板を他方の面から後退させて薄化し、導電膜を露出させることにより得ることができる。
図３（ａ）〜図３（ｃ）、図４（ａ）、および図４（ｂ）は、半導体装置１００の製造工程を模式的に示す断面図である。まず、フォトリソグラフィー技術を用いて、貫通孔１０３を設ける位置を開口させるようにシリコン基板１０１の表面にマスクパターンを形成する。そして、シリコン基板１０１のマスクパターンから露出している領域をエッチングし、凹部１５３を形成する（図３（ａ））。凹部１５３の断面形状はたとえば図１に示した正方形等の矩形または略矩形とする。なお、凹部１５３に、シリコン基板１０１の表面から内部に向かって開口幅が減少するようにテーパを設けてもよい。こうすれば、後述する導電膜１１３の埋め込みをより一層確実に行うことができる。
次に、シリコン基板１０１の凹部１５３の形成面上に、シリコンよりも低誘電率の絶縁膜１０５を成膜し、凹部１５３に中実の絶縁膜１０５を埋め込む。たとえば、絶縁膜１０５を無機ＳＯＧ膜とする場合、ＳＯＧコータによりたとえばＳｉＯ2膜を１０μｍ程度成膜する。そして、シリコン基板１０１上の絶縁膜１０５をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により除去し、シリコン基板１０１の表面を露出させる（図３（ｂ））。
つづいて、シリコン基板１０１の表面にフォトリソグラフィー技術を用いてマスク（不図示）をパターニングする。そして、このマスクを用いて絶縁膜１０５中の貫通プラグ１０７を設ける領域を選択的に異方性エッチングして除去し、絶縁膜１０５に複数の凹部１１１を形成する（図３（ｃ））。
そして、シリコン基板１０１の表面に、凹部１１１を埋め込むように導電膜１１３を設ける。たとえば、導電膜１１３がＣｕ膜である場合には、まず、シリコン基板１０１の表面全面にシードＣｕ膜（不図示）を成膜する。その後、貫通プラグ１０７となる導電膜１１３として、Ｃｕ膜をたとえば電解めっき法により成膜する。なお、ＣＶＤ法により導電膜１１３としてＷ膜等の金属膜やポリシリコン膜等を埋め込むこともできる。また、スパッタ法によりＡｌ膜等の金属膜を導電膜１１３として埋め込むこともできる。次に、シリコン基板１０１上の導電膜１１３をＣＭＰ、あるいはエッチバックにより除去する。これにより、導電膜１１３が四つの貫通プラグ１０７に分割された形状となる（図４（ａ））。
なお、図１および図２には示していないが、上述した導電膜１１３のＣＭＰまたはエッチバック工程の後、たとえばダマシン法等を用いて所定の配線や素子を有する集積回路を形成してもよい。集積回路中の配線層は、単層としても多層としてもよい。
次に、研磨面側を支持体（不図示）に固定し、シリコン基板１０１の薄化処理を行う（図４（ｂ））。薄化処理には、研削、研磨、エッチング等を用いることができる。たとえば、機械的研磨により裏面研削を行ってもよい。薄化後のシリコン基板１０１の厚さは、半導体装置１００の装置構成に応じて適宜選択されるが、たとえば５０μｍとする。また、半導体装置１００をシリコンインターポーザとする場合には、シリコン基板１０１の厚さを２０〜４００μｍ程度とすることができる。その後、支持体をシリコン基板１０１から剥離し、除去することにより、図１に示した半導体装置１００が得られる。
なお、以上においては、シリコン基板１０１を裏面側から薄化し、導電膜１１３を露出させる場合を例に説明したが、シリコン基板１０１を薄化する手順と導電膜１１３を露出させる手順を同一工程で行わずに別の工程で行うことにしてもよい。
たとえば、図４（ａ）に示した構造体を作製した後、機械的研磨によりシリコン基板１０１の裏面研削を行う。このとき、導電膜１１３を露出させない程度にシリコン基板１０１を薄化する。そして、たとえば、フッ化水素酸と硝酸の混合液（フッ硝酸）を用いたウエットエッチングまたはドライエッチングにより、シリコン基板１０１の裏面をさらに後退させて、導電膜１１３を露出させる。つづいて、たとえばＣＭＰまたはドライエッチングにより、導電膜１１３の表面を被覆している絶縁膜１０５を除去する。こうして、貫通プラグ１０７が形成される。
このようにすると、導電膜１１３を金属膜としたときに、これを研削した際に生じる金属くずの飛び散りや、絶縁膜１０５へのクラックの発生およびそれにともなうショート等を抑制することができる。このため、機械研削による貫通プラグへのダメージを抑制し、貫通プラグ１０７をより一層安定的に形成することが可能となる。
次に、図１に示した半導体装置の効果を説明する。
図１に示した半導体装置１００においては、互いに絶縁された略同一形状の複数の貫通プラグ１０７が一つの絶縁膜１０５中に埋設されている。特許文献１を参照して前述したように、従来、シリコン基板１０１に形成した一つの貫通孔１０３には基本的には一配線が対応していた。そのため、複数の貫通電極を得るためには必要な貫通電極と同数の貫通孔が必要だった。これに対し、本実施形態では、複数の貫通プラグ１０７を1つの貫通孔１０３中に配置することにより、一つのビアで多数の信号伝送が可能となる。このため、多数の信号伝送を少数の貫通孔１０３を用いて行うことが可能であり、シリコン基板１０１に形成する貫通孔１０３の数を削減できる。
また、複数の貫通プラグ１０７を一ビアすなわち一つの貫通孔１０３中に形成することにより、シリコン基板１０１を貫通する貫通電極である貫通プラグ１０７を高密度で設けることができる。また、貫通プラグ１０７のピッチを狭めることができる。このため、貫通電極構造１０２を少ない面積で形成することができる。よって、シリコン基板１０１の水平面内における貫通電極構造１０２の形成領域の面積を削減することができる。
特許文献１を参照して前述した従来の装置においては、一つの貫通孔中に一つの貫通電極が設けられている構成であったため、貫通電極の密度を大きくするためには、貫通孔の密度向上が必要であった。ところが、貫通孔を一つのシリコン基板上に複数形成するとき、隣り合う二つの貫通孔の間には製造プロセスや装置の信頼性に応じて一定の間隔をあけることが必要であった。シリコン基板上に一定の間隔があけられると、シリコン基板上に、活用が困難なデッドスペースが生じる原因となるため、貫通電極密度を向上させられない場合があった。
これに対し、図１および図２に示した半導体装置１００においては、貫通プラグ１０７の集積度を向上させるとともに貫通孔１０３の数を減少させることが可能である。またこのため、半導体装置１００をスタック型マルチチップモジュールに適用すれば、シリコン基板１０１上のデッドスペースを減少させることができる。
また、前述した特許文献２に記載の方法でリング状の二重のチップスループラグを有する従来の構成の場合、一つの貫通孔中に形成可能な導電プラグは二つであり、本実施形態のように多数の貫通プラグ１０７を一つの貫通孔１０３中に設けてはいなかった。また、特許文献２では、チップスループラグが断面円環状の筒状であるため、外筒の径が内筒の径よりも大きくなり、一つの貫通孔中にチップスループラグを形成しようとすると、基板の外側に向かって配置する必要があった。このため、チップスループラグの集積度を向上させることは困難であった。また、筒状のチップスループラグは、同じ断面積の柱状体よりもチップスループラグの形成領域の面積が大きくなってしまう。これらのことから、特許文献２に記載の構成では、一つの貫通孔中に貫通プラグを高密度で設けることは困難であった。
これに対し、図１および図２に示した半導体装置１００においては、略同一形状で中実の複数の貫通プラグ１０７がシリコン基板１０１の水平面何に正方格子状に配置されているため、一つの貫通孔１０３に埋設された絶縁膜１０５中に貫通プラグ１０７を高い集積度で設けることができる。このため、貫通孔１０３の数を減少させることも可能である。
また、半導体装置１００は、絶縁膜１０５を埋め込む貫通孔１０３の大きさまたは配置を規格化しやすい構成となっている。貫通孔１０３の大きさまたは配置を規格化すれば、熱応力やプロセス応力による貫通プラグ１０７の信頼性の低下を防ぐことができる。また、品種ごとに貫通プラグ１０７の信頼性試験を行わなくてもすみ、安定して貫通プラグ１０７を持った半導体装置１００を供給できる。また、貫通電極構造１０２の設計において貫通プラグ１０７の本数の選択に自由度が増し、設計が容易になる。
また、一つの絶縁膜１０５中に複数の貫通プラグ１０７が埋設されているため、信号配線と電源およびＧＮＤ（グラウンド）配線とを一つの同じ貫通孔１０３内に配することが可能となる。このため、短い配線長で電源を供給することができる。よって、ＩＲドロップ（電源線の電圧降下）を防ぐことができる。
また、絶縁膜１０５中に埋設されている複数の貫通プラグ１０７を一つの配線に結線することは、シリコン基板１０１上に配線層が一層設けられていれば可能である。このため、貫通プラグ１０７の埋め込み幅を大きくすることなく抵抗および容量の小さい配線構造を得ることができる。また、一つの配線に複数の貫通プラグ１０７が接合される構成とすることができる。これにより、一つの貫通プラグ１０７に配線を接合する場合に比べて接合信頼性を累乗倍に向上させることができる。また、一つの貫通孔１０３中に複数の貫通プラグ１０７を設け、これらを一つの信号線に接続することにより、貫通プラグ１０７の埋め込み性を向上させるとともに、実質的に太い配線を得ることができる。
また、半導体装置１００においては、貫通孔１０３中に複数の貫通プラグ１０７が埋設されるため、貫通孔１０３の径を比較的大きくすることが可能な構成となっている。このため、ドライエッチング法でシリコン基板１０１を選択的に開口させるにあたり、貫通孔１０３の径が細く深さが深い場合に生じる懸念のあるマイクロローディング効果によるエッチングレートの低下を抑制することができる。よって、ドライエッチング工程のスループットの低下を抑制し、半導体装置１００の生産効率の向上が可能な構成となっている。
なお、半導体装置１００においては、貫通プラグ１０７の断面形状が矩形である構成を例示したが、本実施形態および以降の実施形態において、貫通プラグ１０７の断面形状は、柱状であれば矩形には限られない。たとえば、貫通プラグ１０７の断面形状を円形、楕円形、多角形等としてもよい。また、半導体装置１００においては、複数の貫通プラグ１０７がシリコン基板１０１の水平面内に正方格子状に配置された例を示したが、貫通プラグ１０７の配置は、千鳥格子状等の斜格子状の配置とすることもできる。
また、図１においては、一つの貫通孔１０３中に四つの貫通プラグ１０７が設けられている構成を例示したが、一つの貫通孔１０３あたりの貫通プラグ１０７の数は複数であれば特に制限はなく、装置の設計に応じて適宜選択することができる。図５は、一つの貫通孔１０３あたり３６個の貫通プラグ１０７が設けられた構成の半導体装置を示す平面図である。シリコン基板１０１の法線方向から見たときの一つの貫通プラグ１０７の幅は、たとえば３μｍ程度、貫通孔１０３の幅はたとえば３０μｍとする。図５に示したように、一つの貫通孔１０３あたりの貫通プラグ１０７の数を増加させることにより、少ない面積の領域内にさらに集積して貫通プラグ１０７を設けることが可能となる。
図１および図２に示した半導体装置１００は、一つの貫通孔１０３中に複数の貫通プラグ１０７が貫通電極として埋設されているため、たとえば、ロジック回路が形成されたロジックＬＳＩチップとＤＲＡＭ等のメモリ素子が設けられたメモリチップとの間に設けられ、これらを接続するシリコンインターポーザとして好適に利用可能である。かかる積層型の半導体装置においては、ロジックＬＳＩチップとＤＲＡＭチップとをインターポーザの貫通電極を介して電気的に導通させることができるため、両者間の導通をワイヤボンディング等により行う場合に比して処理速度の向上および低消費電力化等の効果が得られる。
また、半導体装置１００は、ＤＲＡＭ等のメモリ素子が設けられたメモリチップとすることができる。外部端子数の多いメモリチップについても、図１および図２に示した構成とすれば、確実に外部端子を介した電気的接続を確保することができる。また、半導体装置１００は、トランジスタ等が形成されてなる論理回路素子層を有する論理チップとすることもできる。
また、本実施形態において、絶縁膜１０５は、たとえば誘電率３．５以下の低誘電率膜やポリイミド膜等の有機絶縁膜とすることもできる。
また、半導体装置１１０において、シリコン基板１０１の素子が形成される面の裏面側から貫通プラグを形成することもできる。この場合、たとえば、シリコン基板１０１を薄化した後、凹部１５３を設け、上述した工程によりあらかじめ貫通プラグ１０７を形成した後、素子が形成される面に所定の半導体素子を形成してもよい。このようにすれば、裏面から貫通プラグ１０７を形成することが可能となる。
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
（第二の実施形態）
図６は、本実施形態に係る半導体装置の構成を模式的に示す平面図である。図６に示した半導体装置１１０は、シリコン基板１０１および貫通電極構造１１２を有する。貫通電極構造１１２の基本構成は第一の実施形態に記載の半導体装置１００（図１）に設けられた貫通電極構造１０２と同様であるが、絶縁膜１０５とシリコン基板１０１との間に金属のシード層１１５が設けられている点が異なる。シード層１１５の材料は、貫通プラグ１０７と同種の金属材料、あるいは貫通プラグ１０７となる金属のめっきの基点となり、その核成長が可能である金属材料とする。また、図７は、図６のＢ−Ｂ’断面図である。
次に、図６および図７に示した半導体装置１１０の製造方法を説明する。図８（ａ）〜図８（ｃ）、図９（ａ）および図９（ｂ）は、半導体装置１１０の製造手順を示す工程断面図である。
まず、図３（ａ）を参照して前述した方法で、シリコン基板１０１上に凹部１５３を形成する（図８（ａ））。次に、凹部１５３が設けられたシリコン基板１０１の表面全面にたとえばスパッタ法等によりシード層１１５を設ける（図８（ｂ））。シード層１１５の材料は、貫通プラグ１０７と同じ材料とし、たとえばＣｕとする。
そして、図３（ｂ）および図３（ｃ）を参照して前述した方法で第一の絶縁膜１０５を成膜し（図８（ｃ））、絶縁膜１０５の所定の位置に凹部１１１を設ける。次に、凹部１１１の底面を覆う絶縁膜１０５を異方性エッチングにより選択的に除去し、凹部１１１の底面にシード層１１５を露出させる（図９（ａ））。そして、凹部１１１の底面に露出したシード層１１５を核として、めっき法により貫通プラグ１０７となる金属膜を底面から堆積させる（図９（ｂ））。
そして、シリコン基板１０１を裏面から研削により薄化するとともに凹部１５３の底面に設けられたシード層１１５を除去し、貫通プラグ１０７を露出させる。これにより、図６および図７に示した半導体装置１１０が得られる。
次に、図６および図７に示した半導体装置１１０の効果を説明する。
半導体装置１１０においても、一つの絶縁膜１０５中に複数の貫通プラグ１０７が埋設されているため、第一の実施形態と同様の効果が得られる。
また、図６および図７に示した半導体装置１１０は、めっき法を用いて凹部１１１の底部からボトムアップで貫通プラグ１０７となる金属膜を成長させることが可能な構成となっている。ボトムアップで貫通プラグ１０７を成長させることにより、貫通プラグ１０７中へのボイドの発生を防止することができる。このため、一つの貫通孔１０３中に複数の貫通プラグ１０７が設けられた貫通電極構造１１２を有する半導体装置１１０を高い歩留まりで安定的に製造することができる。
また、この製造方法では、めっきは下から上へ一方向に成長する。このため、凹部１１１の径によらずに均一な埋め込みが可能である。また、通常の全面めっきの場合とは異なり、凹部１１１の内部にのみめっきが成長するため、シリコン基板１０１の表面を被覆する導電膜を除去するＣＭＰ工程が不要となる。このため、製造プロセスの簡素化および製造コストの低減が可能である。
半導体装置１１０の製造工程において、貫通プラグ１０７を凹部１１１中で成長させる（図９（ｂ））際に利用するめっき法には電解めっきを用いてもよい。この場合、全面めっきと比較すると、パターン部にのみめっきがなされ、かつボイドが生じることがないため、電流密度やデューティー比すなわちめっき時間中における通電時間の割合を大きくすることができる。そのため、従来の全面めっき法で貫通電極を形成する場合、デューティー比はたとえば５％以下であるのに対し、本実施形態の製造方法では、無通電時間をなくすことができ、埋め込み時間を劇的に短縮できる。また、パターンのない不要な部分にも金属膜が形成されることを抑制できる。
また、半導体装置１１０の製造工程において、貫通プラグ１０７の成長の際に利用するめっき法には無電解めっきを用いてもよい。この場合、バッチ処理にてめっき工程の処理が可能となる。このため、導電膜の成膜過程におけるスループットを向上させることができる。また、低コストで凹部１１１内に貫通プラグ１０７となる導電膜を堆積することができる。
このように、図８（ａ）〜図８（ｃ）、図９（ａ）および図９（ｂ）に示した方法を用いて本実施形態に係る半導体装置１１０を製造することにより、貫通プラグ１０７となる導電膜の堆積工程のスループットを劇的に向上させることことができる。
また、半導体装置１１０においては、貫通プラグ１０７の外周を取り囲むシード層１１５が形成されている。このため、多数の貫通プラグ１０７の外側にこれらを囲むシールドが設けられた構成が実現される。これにより、信号電極の周囲に電源またはＧＮＤ線を配置してシールドする構成とすることができる。この構成によれば、ノイズ源が定電位の導電体で囲われるため、貫通電極からの輻射が低減し、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害放射）やクロストークノイズを低減することができる。
よって、ノイズ設計負担を軽減することができ、マルチチップモジュールのアプリケーションに好適に用いることができる。特に、近年では、貫通電極の狭ピッチ化の要求により、ノイズの低減がさらに必要とされるが、本実施形態の構成とすれば、シリコンを介さずに絶縁膜１０５のみを介して定電位の配線を隣接させることができるため、より一層ＥＭＩやクロストークノイズを低減することができる。
（第三の実施形態）
本実施形態においては、以上の実施形態に記載の半導体装置において、絶縁膜１０５の材料を感光性材料とする。以下、第一の実施形態に記載の半導体装置１００の場合を例に説明する。
絶縁膜１０５の材料として、感光性ガラス、感光性ポリイミド等の感光性樹脂、等の絶縁性を有する感光性材料が挙げられる。感光性材料は、ポジ型とすることもできるし、ネガ型とすることもできる。ポジ型感光性材料からなる絶縁膜１０５を用いる場合、半導体装置１００は以下の手順で製造される。
まず、図３（ａ）を参照して前述した方法を用いてシリコン基板１０１に凹部１５３を形成する。そして、凹部１５３を埋め込むように感光性材料、たとえば感光性ポリイミドの膜をスピンコート法等の方法で塗布する。（図３（ｂ））。
次に、フォトリソグラフィー技術を用いて感光性ポリイミド膜の貫通プラグ１０７を設ける領域を選択的に除去し、凹部１１１を設ける。このとき、感光性ポリイミド膜の所定の領域に紫外光を照射し（露光）、現像液を用いて現像を行う。凹部１１１形成領域およびシリコン基板１０１表面に設けられた不要なポリイミド膜を除去する（図３（ｃ））。
そして、図４（ａ）および図４（ｂ）を参照して前述した方法を用いて導電膜１１３の埋め込みおよびシリコン基板１０１の薄化を行う。以上により、本実施形態に係る半導体装置が得られる。
本実施形態によれば、以上の実施形態の効果に加え、以下の効果が得られる。本実施形態においては、絶縁膜１０５の材料が感光性材料であるため、絶縁膜１０５への凹部１１１の開口工程をフォトリソグラフィーとそれに続くウェットエッチングのみによって形成できる。このため、ドライエッチングなどのマスクを要する枚葉プロセスが必要とされる工程に比べて、マスクの形成、除去、洗浄工程が不要となる。このため、製造工程の簡略化が可能である。また、現像工程はバッチ処理が可能であるため、スループットも向上させることができる。
なお、本実施形態において、感光性ガラスペーストをシリコン基板１０１上に塗布することにより、絶縁膜１０５膜として感光性ガラスの膜を成膜することもできる。感光性ガラスペーストは、たとえば、ガラス粉末、感光性化合物、および所定の有機溶媒を含むことができる。また、感光性ガラスペーストは、光増感剤を含んでいてもよい。
ガラス粉末は、たとえばＳｉＯ2やＢ2Ｏ3等を主成分とする。また、ガラス粉末には、たとえば、ＰｂＯ、Ａｌ2Ｏ3、Ｂｉ2Ｏ3、ＺｎＯ、ＣａＯ、Ｌｉ2Ｏ、ＴｉＯ2、ＺｒＯ2等が添加されていてもよい。また、これらのガラス粉末は、単独で用いられてもよいし、２種類以上が併用されてもよい。
また、感光性化合物は、たとえば、Ａｕ、Ａｇ、Ｃｕ2ＯまたはＣｅＯ2のうち少なくとも１種を含むこともでき、これらの２種以上を含むことが好ましい。
また、感光性化合物として、下記（ｉ）および（ｉｉ）の混合物を用いることもできる。
（ｉ）ポリメトキシシロキサン（商品名「ＭＫＣシリケートＭＳ−５７」、三菱化学社製）、ジルコニウムテトラｎ−ブトキシド、硼酸トリメチル等のアルコキシ基を有する化合物、
（ｉｉ）ビス（２，４，６−トリメチルベンゾイル）フェニルフォスフィンオキシド（商品名「イルガキュア８１９」、チバスペシャルティケミカルズ社製）、安息香酸無水物等の下記一般式（１）で表される分子骨格を有する化合物。
Figure 0004795677
（ただし、上記一般式（１）において、Ｙは、周期表のＩＶＢ族、周期表のＶＢ族又は周期表のＶＩＢ族の原子を示し、原子Ｙの右上に付した（ｎ）で表されるｎは、原子Ｙの結合の数を示す。また、Ｚは、水素原子、炭化水素基、水酸基、メルカプト基、アミノ基、ハロゲン基、アルコキシル基、アルキルチオ基、カルボニルオキシ基またはオキソ基を示し、Ｚの右下に付したｎ−２のｎは、２〜５の整数を示す。ただし、ｎが４であってＺがオキソ基の場合はＺの数は１とし、ｎが５であってＺの一つがオキソ基の場合は該オキソ基以外のＺの数は１とする。）
また、絶縁膜１０５の材料を感光性ガラスとする場合、絶縁膜１０５の成膜に用いる感光性ガラスペーストとしては、たとえば無機成分と感光性ビヒクル（感光性有機成分）の重量比が４０：６０〜７０：３０になるように配合した感光性ガラスペーストを用いることもできる。なお、無機成分の割合は、５０：５０〜５５：４５の範囲とすることが好ましい。さらに具体的には、感光性ガラスペーストとして、無機成分粉末と感光性ビヒクル（感光性有機成分）とを３本ロールミルを用いて分散させたものなどを用いることができる。無機成分として、たとえばＳｉＯ2−Ｂ2Ｏ3−Ｋ2Ｏ系ガラスとＳｉＯ2−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスとの混合物粉末等の高融点ガラス粉末を含むことができる。無機成分としてＢａＴｉＯ3などの誘電体セラミックや、フェライトなどの磁性体セラミックなどセラミックス粒子をさらに含むこともできる。また、感光性ビヒクル（感光性有機成分）としては、たとえばメタクリル酸メチルとメタクリル酸との共重合体、モノマー、光開始剤、溶剤を配合したものなどを用いることができる。
また、絶縁膜１０５の材料を感光性ガラスとする場合、感光性ガラスをたとえばＬｉ2Ｏ−Ａｌ2Ｏ3−ＳｉＯ2（Ａｕ、Ｃｅ）系の化学切削性感光性ガラスとすることができる。さらに具体的には、絶縁膜１０５を、たとえば重量％で、ＳｉＯ2：５５〜８５％、Ａｌ2Ｏ3：２〜２０％、Ｌｉ2Ｏ：５〜１５％、ＳｉＯ2＋Ａｌ2Ｏ3＋Ｌｉ2Ｏ>８５％を基本成分とし、Ａｕ：０．００１〜０．０５％、Ａｇ：０．００１〜０．５％、Ｃｕ2Ｏ：０．００１〜１％を感光性金属成分とし、さらにＣｅＯ2：０．００１〜０．２％を光増感剤として含有する構成とすることができる。
このとき、図３（ｂ）を参照して前述した工程の後、凹部１１１の形成部分にマスクを通して選択的に紫外線を照することにより、凹部１１１形成部分の絶縁膜１０５に露光結晶化部が形成される。そして、露光結晶化部が形成された絶縁膜１０５を熱処理する。この熱処理は、用いられるガラスの転移点と屈伏点との間の温度で行なわれることが好ましい。熱処理温度が低すぎると熱処理効果が充分に得られない懸念がある。また、一方、高すぎると、収縮が起こり、寸法精度が低下する懸念がある。熱処理時間は、３０分〜５時間程度とすることでき。
つづいて、熱処理された絶縁膜１０５を希フッ化水素酸に浸漬させ、露光結晶化部のみをエッチングする。このエッチングにより、絶縁膜１０５から凹部１１１形成部および貫通孔１０３が形成されていない領域においてシリコン基板１０１上に成膜されている絶縁膜１０５を選択的に溶解除去する。以上の工程により、凹部１１１が形成されることとなる。
なお、以上においては、絶縁膜１０５に凹部１１１を設ける際に、フォトリソグラフィー技術を用いて絶縁膜１０５に紫外光を照射する工程を例示したが、紫外光の照射に代えて電子線照射を行ってもよい。電子線照射を用いる場合には、絶縁膜１０５の材料を電子線リソグラフィー技術に適用可能な絶縁材料とする。
（第四の実施形態）
図１０は、本実施形態に係る半導体装置の構成を模式的に示す平面図である。また、図１１は、図１０のＣ−Ｃ’断面図である。図１０および図１１に示した半導体装置１２０において、シリコン基板１０１に貫通電極構造１２２が設けられている。貫通電極構造１２２の基本構成は第一の実施形態に記載の半導体装置１００（図１）に設けられている貫通電極構造１０２と同様であるが、貫通孔１０３中にシリコン基板１０１の一部がシリコン１２７として残存しており、残存領域であるシリコン１２７中に設けられた孔に貫通プラグ１０７が埋設されている点が異なる。図１０では、一つの貫通孔１０３中に四つのシリコン１２７が残存しており、四つすべてのシリコン１２７中に貫通プラグ１０７が設けられている
なお、図１０においては、すべての貫通プラグ１０７の側面外周に接してシリコン１２７が設けられている構成を例示したが、一つの貫通孔１０３中に設けられている貫通プラグ１０７の一部の側面全面にシリコン１２７が設けられている構成としてもよい。かかる構成については、第五の実施形態において後述する。
半導体装置１２０は、たとえば第一の実施形態に記載の方法（図３（ａ）〜図３（ｃ）、図４（ａ）、および図４（ｂ））を用いて以下のようにして製造される。まず、シリコン基板１０１に貫通孔１０３となる凹部１５３を設ける。このとき、シリコン１２７として、シリコン基板１０１の所定の領域を残存させるように凹部１５３を設ける。次に、凹部１５３に絶縁膜１０５を埋め込む。そして、フォトリソグラフィー技術を用いてシリコン１２７中の貫通プラグ１０７を形成する領域が開口したマスクを形成し、マスクを用いてシリコン１２７の露出領域を選択的にエッチング除去し、凹部１１１を設ける。そして、凹部１１１中に導電膜を埋設して貫通プラグ１０７を形成する。そして、シリコン基板１０１を薄化する。これにより、貫通電極構造１２２が設けられた半導体装置１２０が得られる。
次に、図１０および図１１に示した半導体装置１２０の効果を説明する。半導体装置１２０においても、一つの貫通孔１０３中に複数の貫通プラグ１０７が設けられているため、以上の実施形態に記載の半導体装置と同様に、貫通プラグ１０７の集積度を向上させることができる。
また、半導体装置１２０においては、貫通プラグ１０７を設ける領域に凹部１１１を形成する際に、シリコン１２７を選択的にエッチング除去する。このため、絶縁膜１０５の所定の位置を選択的に除去する以上の実施形態の場合に比べて、凹部１１１の形成時のエッチングレートを向上させることができる。たとえば、絶縁膜１０５の材料をＳｉＯ2とした場合のドライエッチングレートが３μｍ／ｍｉｎ程度であるのに対し、シリコン１２７とした場合のドライエッチングレートは１０〜２０μｍ／ｍｉｎ程度である。このため、絶縁膜１０５中に凹部１１１を形成する場合に比べて、より一層製造効率に優れた構成となっている。
（第五の実施形態）
以上の実施形態に記載の半導体装置において、貫通プラグ１０７の形状をストライプ状とすることもできる。図１２は、本実施形態に係る半導体装置１３０の構成を模式的に示す平面図である。図１２に示した半導体装置１３０は、貫通電極構造１３２を有する。貫通電極構造１３２の基本構成は図１に示した半導体装置１００中の貫通電極構造１０２の構成と同様であるが、貫通プラグ１０７の形状が断面矩形のストライプ状であり、複数（図１２においては三つ）のストライプ状貫通電極１１７が互いに平行に絶縁膜１０５中に埋設されている点が異なる。
図１２に示した半導体装置１３０は、たとえば第一または第三の実施形態に記載の方法を用いて製造することができる。本実施形態では、凹部１１１の製造工程（図３（ｃ））において、互いに平行なスリット状の凹部１１１を複数形成する。
次に、図１２に示した半導体装置１３０の効果を説明する。半導体装置１３０においても、一つの絶縁膜１０５中に複数の貫通プラグ１０７が設けられているため、第一〜第四の実施形態に記載の半導体装置と同様の効果が得られる。
また、凹部１１１をスリットビアとし、ストライプ状貫通電極１１７を埋め込む構成とすることにより、導電膜の埋め込み特性を向上させることができる。
また、隣接する複数のストライプ状貫通電極１１７間がシリコン基板１０１ではなく絶縁膜１０５中により離隔されているため、すべてのストライプ状貫通電極１１７を一つの配線に結線した際に、対向した二面の間に容量が生じることを抑制できる。このため、同じトータル長の長いスリットビアの場合に比べてストライプ状貫通電極１１７の寄生容量を低下させることができる。たとえば、後述するように隣接するストライプ状貫通電極１１７で並行平板型のキャパシタを形成している場合、キャパシタ内部の絶縁膜１０５の容量分だけ寄生容量を低下させることができる。
また、本実施形態の半導体装置１３０においては、ストライプ状の複数の貫通プラグ１０７が一つの絶縁膜１０５中に互いに平行に埋設された構成となっている。このため、ストライプ状貫通電極１１７を周辺のシリコン基板１０１から確実に絶縁される。また、一般に使用される絶縁膜１０５の比誘電率(ＳｉＯ2、約４)は、基板材料であるシリコンの比誘電率（約１２）と比べ、有意に小さい。従って、シリコンを挟んで二つ以上の並行平板型の貫通電極を並べる従来の構成に比べて、半導体装置１３０では、同一寄生容量のもとでのストライプ状貫通電極１１７間のピッチを減少させることができる。このため、半導体装置１３０では、それぞれのストライプ状貫通電極１１７により生じる寄生容量を増大させることなくストライプ状貫通電極１１７の配置密度を向上させることができる。
また、半導体装置１３０においては、一つの貫通孔１０３中にキャパシタと貫通電極とを同一プロセスで形成することが可能な構成となっている。このとき、半導体装置１３０は、隣接する二つの貫通プラグ１０７間に電位差を生じさせる構成とする。たとえば、二つの貫通プラグ１０７のそれぞれが異なる配線（不図示）に接続されている構成とすることができる。
さらに具体的には、隣り合わせた二つのストライプ状貫通電極１１７でＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを形成することができる。具体的には、二つの異なる配線のそれぞれを、隣接した二つの並行平板状電極である隣接した二つのストライプ状貫通電極１１７のそれぞれに結線する。そして、絶縁膜１０５の膜厚およびストライプ状貫通電極１１７の対向面の面積を制御すれば、ストライプ状貫通電極１１７を構成する金属膜等の導電膜が絶縁膜１０５を挟んで対向する形になるため、ＭＩＭ型のキャパシタを形成することができる。
また、貫通電極構造１３２の一部をキャパシタとし、このキャパシタに電源とグランドを接続すれば、このキャパシタを回路近傍のデカップリングキャパシタとして利用できる。また、信号線間にもキャパシタを形成できる。また、回路中のトレンチキャパシタとしての利用も可能である。この場合、通常のＭＩＭキャパシタに比べ、平面面積を低減させることができる。こうしたキャパシタを有する半導体装置１３０は、たとえば、ＤＲＡＭ等に好適に利用できる。
なお、図１２においては、一つの絶縁膜１０５中に互いに平行な三つのストライプ状貫通電極１１７が埋設されている構成を例示したが、一つの貫通孔１０３あたりのストライプ状貫通電極１１７の数は複数であれば特に制限はなく、装置の設計に応じて適宜選択することができる。図１３は、一つの貫通孔１０３あたり七つのストライプ状貫通電極１１７が設けられた構成の半導体装置を示す平面図である。図１３に示したように、一つの貫通孔１０３あたりの１１７の数を増加させることにより、少ない面積の領域内にストライプ状貫通電極１１７をさらに集積させることが可能となる。
図１３に示した構成では、一つの貫通孔１０３に一つの貫通プラグ１０７が設けられる従来の構成に比べて貫通電極構造の形成領域の面積をさらに削減することができる。図１４は、この効果を説明する図である。たとえば、貫通孔１０３（ビア）の周辺領域に所定の素子を置くことを念頭に置き、素子配置禁止領域が貫通孔１０３から一定距離を置く矩形状になると考える。具体的には、基板水平面内における貫通孔１０３の幅＝１、絶縁膜１０５の幅＝１、貫通孔１０３間距離＝１、貫通電極構造１３２形成領域＝（貫通孔１０３形成エリア＋左右上下１）の長方形、として、貫通電極構造１３２がシリコン基板１０１に占める面積を試算する。
すると、シリコン基板２０１中に七つの貫通孔２０３が独立に設けられ、それぞれの貫通孔２０３に絶縁膜２０５が埋設されており、一つの絶縁膜２０５中にストライプ状貫通電極１１７と同一形状の一つのストライプ状貫通電極２１７が設けられる従来の構成（図中右側）に比べて、本実施形態の構成（図中左側）の構成とすれば、貫通電極構造１３２の形成領域の面積を４０％低減できる。この面積削減効果はストライプ状貫通電極１１７のピッチに依存するが、配列や必要なスペックによってはさらに高い効果を得ることも可能である。
図１３に示した半導体装置において、複数のストライプ状貫通電極１１７を電気的に接続する際には、たとえば図１５に示す構成とすることができる。図１５は、図１３に示した半導体装置において、１層配線で複数のストライプ状貫通電極１１７を結線した構成を示す平面図である。図１５に示したように、シリコン基板１０１の素子形成面に貫通孔１０３の一端から他端にわたって配線１１９を設けることにより、貫通孔１０３中の絶縁膜１０５に埋設されているストライプ状貫通電極１１７をさらに安定的に接続することができる。また、配線１１９と貫通電極構造との間の接続信頼性を向上させることができる。
また、以上においては、同一形状の複数のストライプ状貫通電極１１７が一つの貫通孔１０３中に設けられている構成を例示したが、基板水平面内において、長手方向の幅が異なるストライプ状貫通電極１１７が一つの貫通孔１０３中に設けられている構成とすることもできる。
図１６は、長さの異なる複数のストライプ状貫通電極を有する半導体装置の構成を示す平面図である。図１６に示した半導体装置１５０では、シリコン基板１０１中に貫通電極構造１５２が埋設されている。貫通電極構造１５２の基本構成は図１３に示した半導体装置の貫通電極構造と同様であるが、ストライプ状貫通電極１１７に代えて、ストライプ状貫通電極１２３およびストライプ状貫通電極１２５が絶縁膜１０５中に互いに平行に埋設されている点が異なる。絶縁膜１０５の端部側に配置されている二つのストライプ状貫通電極１２３の長さが長く、これらのストライプ状貫通電極１２３の間に長さの短いストライプ状貫通電極１２５が設けられている。図１６においては、長さの短いストライプ状貫通電極１２５が一列に二つずつ五列設けられ、その両側に長いストライプ状貫通電極１２３が一つずつ配置されている。
図１６に示した構成とすることにより、たとえば短いストライプ状貫通電極１２５を信号配線に接続するとともに、長いストライプ状貫通電極１２３を電源およびＧＮＤ配線に接続することができる。こうすれば、一つの絶縁膜１０５中に埋設されているストライプ状の貫通プラグに複数の機能を付与し、貫通電極構造１５２を用いた信号配線、電源およびＧＮＤ配線の接続をさらに効率よく行うことができる。
（第六の実施形態）
第五の実施形態に記載の半導体装置においても、第四の実施形態の場合のように、複数のストライプ状貫通電極１１７の少なくとも一部の側面外周にシリコン１２７が接して設けられた構成とすることができる。
図１７は、本実施形態に係る半導体装置の構成を模式的に示す平面図である。図１７に示した半導体装置１４０は、第五の実施形態に記載の半導体装置１３０（図１２）において、絶縁膜１０５中にシリコン１２７が埋設されており、シリコン１２７中に二つのストライプ状貫通電極１１７が埋設され、絶縁膜１０５中に三つのストライプ状貫通電極１１７が埋設された構成となっている。五つのストライプ状貫通電極１１７は同一形状であり、互いに平行に配置されている。
半導体装置１４０では、二つのストライプ状貫通電極１１７がシリコン１２７を介して対向して設けられ、これらがキャパシタ１４４を構成している。こうすれば、シリコン１２７を容量膜とすることができるため、キャパシタ１４４部分においてもストライプ状貫通電極１１７が絶縁膜１０５に埋設されている構成に比べて容量を増加させることができる。また、キャパシタ１４４以外の領域においては、ストライプ状貫通電極１１７が絶縁膜１０５中に埋設されているため、ストライプ状貫通電極１１７の寄生容量を低減させることができる。このため、一つの絶縁膜１０５中にキャパシタ１４４と配線に用いられるストライプ状貫通電極１１７とを設けることができる。よって、一枚のシリコン基板１０１をさらに有効活用することができる。
（第七の実施形態）
以上の実施形態に記載の半導体装置において、一つの貫通孔１０３に埋設された絶縁膜１０５中に、シリコン基板１０１の水平面内における断面形状または断面積が実質的に異なる複数の貫通電極が設けられていてもよい。こうした構成として、たとえば第五の実施形態において前述した半導体装置１５０（図１６）が挙げられる。
また、図１８は、本実施形態に係る別の半導体装置の構成を模式的に示す斜視図である。図１８に示した半導体装置は、シリコン基板１０１、シリコン基板１０１を貫通する貫通孔１０３、貫通孔１０３に埋設された絶縁膜１０５を有し、絶縁膜１０５中に断面形状の異なる導電プラグ１２９、導電プラグ１３１、および導電プラグ１３３が設けられている。図１８においては、シリコン基板１０１の水平面内における導電プラグ１２９および導電プラグ１３１の断面形状が正方形であり、導電プラグ１３３の断面形状が十字型である構成が例示されている。
図１８に示した半導体装置においても、一つの絶縁膜１０５中に複数の導電プラグが埋設されているため、上述した実施形態と同様の効果が得られる。また、断面形状の異なる複数の導電プラグが一つの絶縁膜１０５中に埋設されているため、複数の電気特性（たとえば抵抗・容量・インピーダンス）の異なる貫通電極を一回の製造過程で得ることができる。
また、絶縁膜１０５を開口して凹部１１１を形成する際に（たとえば図３（ｃ））、フォトリソグラフィーを用いれば、レチクルの設計によって一つ一つの凹部１１１の形状を制御することができる。そのため、スリットビアと通常の円形ビアとの組合せなど、異なる構造のビアを同時に同一の絶縁膜１０５中に形成できる。また、それにより個々の貫通電極の電気特性（抵抗、容量、インピーダンス）を同一プロセスでありながら別々に制御することが可能である。
（第八の実施形態）
以上の実施形態においては、一枚のシリコン基板１０１に一つの貫通孔１０３を設ける構成を例に説明したが、シリコン基板１０１に設ける貫通孔１０３の数は、半導体装置の設計に応じて適宜決定することができる。
図１９は、複数の貫通孔１０３が設けられている半導体装置の構成を模式的に示す平面図である。図１９に示した半導体装置は、第一の実施形態に記載の貫通電極構造１０２（図１）を二つと、第五の実施形態に記載の貫通電極構造１３２（図１２）を二つ有する。貫通電極構造１０２が埋設されている貫通孔１０３の大きさと貫通電極構造１３２が埋設されている貫通孔１０３の大きさが異なっている。
図１９に示した半導体装置では、信号線に好適な貫通電極構造１０２と電源線またはＧＮＤに好適な貫通電極構造１３２とを一つのシリコン基板１０１上に設けることができる。また、貫通電極構造１０２と貫通電極構造１３２とが同一プロセスにより製造可能であり、製造プロセスの簡素化が可能な構成となっている。
なお、シリコン基板１０１に複数の貫通孔１０３を設ける場合、貫通孔１０３の形状および大きさは、半導体装置の構成に応じて適宜決定することができる。たとえば、複数の貫通孔１０３の断面形状が略等しく、複数の貫通孔１０３において、シリコン基板１０１の水平面内における複数の貫通電極の断面形状、断面積または配置が異なる構成とすることができる。具体的には、図１９において、貫通孔１０３の大きさを同一形状とすることもできる。また、貫通孔１０３中に設けられる貫通プラグ１０７またはストライプ状貫通電極１１７の形状、大きさ、および数も装置構成に応じて適宜決定される。一枚のシリコン基板１０１に形状または大きさの異なる複数の貫通孔１０３を設けることにより、貫通電極構造の設計の自由度をさらに向上させることができる。
（第九の実施形態）
以上の実施形態に記載の半導体装置は、マルチチップモジュール等に好適に用いることができる。マルチチップモジュールは、たとえば以上の実施形態に係る半導体装置と他の半導体装置とが積層されており、シリコン基板１０１を貫通する複数の貫通電極が以上の実施形態に記載の半導体装置に隣り合う他の半導体装置の導電部材に接続された構成とすることができる。
図２０は、本実施形態に係るマルチチップモジュールの構成を模式的に示す断面図である。図２０では、シリコン基板１０１を４段に多段積層し、最上段の半導体装置１３７および最下段の半導体装置１３５については、シリコン基板１０１に貫通電極構造が設けられていない構成を例示している。また、最上段および最下段以外の半導体装置として、図１に示した半導体装置１００において、貫通プラグ１０７の数を増加させた装置を用いる場合を例示している。また、半導体装置１３５および二つの半導体装置１００については、素子形成面１３９が図中上側に配置され、半導体装置１３７の素子形成面１３９は半導体装置１００の素子形成面１３９に対向して図中下側に配置されている。
図２０では、それぞれの半導体装置１００の貫通電極構造１０２に設けられた貫通プラグ１０７がシリコン基板１０１の表面に垂直な方向に一直線に設けられている。貫通プラグ１０７同士がバンプ１４１によって接続されている。このようにすれば、積層された半導体装置間の電気的接続を小さい面積で行うことができる。また、接続密度を向上させることができる。また、複数の貫通プラグ１０７と素子形成面１３９に設けられた導電部材とが接続されるため、これらの接触面積を増加させることができる。よって、接触抵抗の低減が可能である。また、接続を複数の貫通プラグ１０７を介して行うことができるため、接続信頼性を向上させることができる。
半導体装置１００は、たとえば能動素子を有する装置とすることができる。また、このような多層の積層構造として、たとえば、同種メモリの多段積層、異種メモリの多段積層、メモリとロジックの混載、異なった機能を持つロジックの多段積層、およびシリコンと化合物半導体などの異なった半導体基板を有するＬＳＩチップの多段積層等が挙げられる。また、積層段数には制限はなく、２段以上の積層型半導体装置一般に適用することができる。
図２１〜図２３は、本実施形態に係るマルチチップモジュールの別の構成を模式的に示す断面図である。図２１に示したマルチチップモジュールは、半導体装置１００、半導体装置１００および半導体装置１３７がこの順に積層されている。最下段に設けられた半導体装置１００に貫通プラグ１０７が設けられており、最下段の半導体装置１００の貫通プラグ１０７がＦＣＢＧＡ（フリップ・チップ・ボール・グリッド・アレイ）基板１４３に接合されている。このように、以上の実施形態に記載の半導体装置の貫通電極構造は、ＬＳＩチップとパッケージ基板との接合にも用いることができる。これにより、多ピン、狭ピッチでの実装をさらに確実に行うことができる。また、少ない面積でＦＣＢＧＡ基板１４３との接続を充分に確保することができる。
また、図２２は、インターポーザなどの能動素子を搭載しない半導体装置を積層した構成の例である。図２２では、ＬＳＩチップ１４９、半導体装置１００およびＬＳＩチップ１４７がこの順に積層されており、ＬＳＩチップ１４７とＬＳＩチップ１４９との間の電気的な接続が半導体装置１００に設けられた複数の貫通プラグ１０７により確保されている。
また、図２３は、オプティカルデバイスをＬＳＩチップ上に積層した構成の例である。図２３では、ＬＳＩチップ１４９および半導体装置１００がこの順に積層されている。ここで、半導体装置１００は受光・発光素子面１５１を有するオプティカルデバイスとなっている。この場合、機能上、フェイスダウンで積層することができないため、図示したように、二段の積層の際にも貫通孔１０３を設けて貫通プラグ１０７により接続する必要がある。半導体装置１００では、貫通孔１０３中に複数の貫通プラグ１０７が設けられているため、少ない面積で受光・発光素子面１５１と素子形成面１３９とを確実に接続することができる。
なお、以上においては、前述した実施形態に記載の半導体装置の構成をチップとチップの組み合わせ（ダイ・オン・ダイ）の組立装置に適用する場合を例に説明したが、他にも、ウェハの上に積層するチップを積上げてからダイシングするダイ・オン・ウェハや、ウェハそのものを積層してから個々のマルチチップモジュールをダイシングで切り出すウェハ積層の技術にも以上の実施形態に係る貫通電極構造は適用可能である。
また、マルチチップモジュールにストライプ状貫通電極１１７を有する半導体装置を適用し、ストライプ状貫通電極１１７同士をバンプ等の導電部材で接続する場合、上層の半導体装置ほどストライプ状貫通電極１１７の本数が少ない構成とすることもできる。これにより、ストライプ状貫通電極１１７の数を必要最小限とすることができる。
また、マルチチップモジュールに第二の実施形態に記載のシード層１１５を有する半導体装置１００を用い、素子形成面のシード層１１５を残存させることにより、シリコン基板１０１間のノイズを排除することが可能である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態においては、絶縁膜１０５を塗布法で成膜する場合を例に説明したが、絶縁膜１０５の成膜にＣＶＤ法を用いることもできる。
また、以上の実施形態においては、シリコン基板１０１を有する半導体装置を例に説明したが、半導体基板としてＧａＡｓ基板やＩｎＰ基板等の化合物半導体基板を用いてもよい。
また、以上の実施形態に記載の半導体装置を製造する際に、凹部１５３をシリコン基板１０１の素子形成面に形成することもできるし、裏面に形成することもできる（図３（ａ））。裏面に凹部１５３を設けることにより、凹部１１１の形成工程（図３（ｃ））をシリコン基板１０１の裏面から行うことができる。このため、素子形成面に設けられている素子をより一層確実に保護することができる。
実施の形態に係る半導体装置の構成を模式的に示す平面図である。 図１のＡ−Ａ’平面図である。 実施の形態に係る半導体装置の製造工程を模式的に示す断面図である 実施の形態に係る半導体装置の製造工程を模式的に示す断面図である 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 図６のＢ−Ｂ’平面図である。 実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 図１０のＣ−Ｃ’平面図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係る半導体装置の構成を説明する図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係る半導体装置の構成を模式的に示す斜視図である。 実施の形態に係る半導体装置の構成を模式的に示す平面図である。 実施の形態に係るマルチチップモジュールの構成を模式的に示す断面図である。 実施の形態に係るマルチチップモジュールの構成を模式的に示す断面図である。 実施の形態に係るマルチチップモジュールの構成を模式的に示す断面図である。 実施の形態に係るマルチチップモジュールの構成を模式的に示す断面図である。
符号の説明
１００ 半導体装置
１０１ シリコン基板
１０２ 貫通電極構造
１０３ 貫通孔
１０５ 絶縁膜
１０７ 貫通プラグ
１１０ 半導体装置
１１１ 凹部
１１２ 貫通電極構造
１１３ 導電膜
１１５ シード層
１１７ ストライプ状貫通電極
１１９ 配線
１２０ 半導体装置
１２２ 貫通電極構造
１２３ ストライプ状貫通電極
１２５ ストライプ状貫通電極
１２７ シリコン
１２９ 導電プラグ
１３０ 半導体装置
１３１ 導電プラグ
１３２ 貫通電極構造
１３３ 導電プラグ
１３５ 半導体装置
１３７ 半導体装置
１３９ 素子形成面
１４０ 半導体装置
１４１ バンプ
１４３ ＦＣＢＧＡ基板
１４４ キャパシタ
１４７ ＬＳＩチップ
１４９ ＬＳＩチップ
１５０ 半導体装置
１５１ 受光・発光素子面
１５２ 貫通電極構造
１５３ 凹部

Claims (16)

  1. 半導体基板と、
    前記半導体基板を貫通する貫通孔と、
    前記貫通孔に埋設されており、一体となっている絶縁膜と、
    前記絶縁膜中に設けられ、互いに離間している複数の柱状の導電プラグと、
    を有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、複数の前記導電プラグの少なくとも一つは、側面全面が前記絶縁膜に接するように前記絶縁膜中に埋設されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、隣接する複数の前記導電プラグと、前記隣接する複数の導電プラグを離隔する前記絶縁膜からなる容量素子を有することを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、複数の前記導電プラグの少なくとも一つの側面全面を覆うように前記半導体基板の一部が残存していることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、前記導電プラグは、残存している前記半導体基板の前記一部に設けられた孔内の側壁に接して導電膜が埋設されてなることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、残存している前記半導体基板の前記一部に複数の前記導電プラグが設けられ、
    隣接する複数の前記導電プラグと、前記隣接する複数の導電プラグを離隔する前記半導体基板の前記一部からなる容量素子を有することを特徴とする半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、前記半導体基板の水平面内における断面形状が矩形である複数の前記導電プラグが互いに平行に設けられたことを特徴とする半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、複数の前記導電プラグは、前記半導体基板の水平面内における断面形状が同一であることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、複数の前記導電プラグが格子状に配置されていることを特徴とする半導体装置。
  10. 請求項１乃至９いずれかに記載の半導体装置において、前記半導体基板の水平面内における断面形状または断面積が実質的に異なる複数の前記導電プラグを有することを特徴とする半導体装置。
  11. 請求項１乃至１０いずれかに記載の半導体装置において、単一の前記半導体基板に複数の前記貫通孔が設けられ、前記半導体基板の水平面内における複数の前記貫通孔の断面形状が等しいことを特徴とする半導体装置。
  12. 請求項１乃至１１いずれかに記載の半導体装置と、他の半導体装置とが積層されてなる半導体モジュールであって、
    複数の前記導電プラグが前記半導体装置に隣り合う前記他の半導体装置の導電部材に接続されていることを特徴とする半導体モジュール。
  13. 半導体基板の一方の面に第一の孔を設ける工程と、
    前記半導体基板上に、前記第一の孔を埋め込むように、一体となっている絶縁膜を設ける工程と、
    前記一方の面から前記絶縁膜に複数の第二の孔を互いに離間して設ける工程と、
    複数の前記第二の孔を埋め込むように第一の導電膜を形成する工程と、
    前記半導体基板の他方の面から前記半導体基板を薄化する工程と
    前記第一の導電膜を露出させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記絶縁膜が感光性材料からなり、
    複数の第二の孔を設ける前記工程は、前記感光性材料の所定の領域に選択的に紫外光を照射する工程を含むことを特徴とする半導体装置の製造方法。
  15. 半導体基板の一方の面に第一の孔を設けるとともに、前記第一の孔の内側に前記半導体基板の一部を残存させる工程と、
    前記半導体基板上に、前記第一の孔を埋め込むように絶縁膜を設ける工程と、
    前記第一の孔の内側に残存している前記半導体基板の前記一部に前記一方の面から複数の第二の孔を設ける工程と、
    複数の前記第二の孔を埋め込むように第一の導電膜を形成する工程と、
    前記半導体基板の他方の面から前記半導体基板を薄化する工程と、
    前記第一の導電膜を露出させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１３乃至１５いずれかに記載の半導体装置の製造方法において、
    絶縁膜を設ける前記工程の前に、前記第一の孔の内壁に沿って第二の導電膜を形成する工程を含み、
    第一の導電膜を形成する前記工程は、
    異方性エッチングにより、前記第一の孔の底部の絶縁膜を選択的に除去し、前記底部において前記第二の導電膜を露出させる工程と、
    前記底部に露出した前記第二の導電膜からめっき法により前記第一の導電膜を成長させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2004349688A 2004-12-02 2004-12-02 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 Expired - Lifetime JP4795677B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004349688A JP4795677B2 (ja) 2004-12-02 2004-12-02 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US11/290,433 US7436069B2 (en) 2004-12-02 2005-12-01 Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode
US12/210,551 US7811920B2 (en) 2004-12-02 2008-09-15 Semiconductor device having a through electrode, semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349688A JP4795677B2 (ja) 2004-12-02 2004-12-02 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006165025A JP2006165025A (ja) 2006-06-22
JP4795677B2 true JP4795677B2 (ja) 2011-10-19

Family

ID=36573282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349688A Expired - Lifetime JP4795677B2 (ja) 2004-12-02 2004-12-02 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7436069B2 (ja)
JP (1) JP4795677B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
KR20210145301A (ko) * 2016-02-25 2021-12-01 3디 글래스 솔루션즈 인코포레이티드 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577687B2 (ja) * 2005-03-17 2010-11-10 エルピーダメモリ株式会社 半導体装置
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US7948088B2 (en) 2005-08-26 2011-05-24 Hitachi, Ltd. Semiconductor device
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8907459B2 (en) * 2007-01-15 2014-12-09 Zycube Co., Ltd. Three-dimensional semiconductor integrated circuit device and method of fabricating the same
EP2135280A2 (en) 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP2008244187A (ja) * 2007-03-28 2008-10-09 Elpida Memory Inc 貫通電極および半導体装置
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
GB0714065D0 (en) * 2007-07-20 2007-08-29 X Fab Uk Ltd A capacitor, and a method of manufacturing a capacitor
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US8546255B2 (en) * 2007-08-02 2013-10-01 Advanced Semiconductor Engineering, Inc. Method for forming vias in a semiconductor substrate and a semiconductor device having the semiconductor substrate
TWI387019B (zh) * 2007-08-02 2013-02-21 日月光半導體製造股份有限公司 在基材上形成穿導孔之方法
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
JP5380817B2 (ja) * 2007-10-29 2014-01-08 パナソニック株式会社 貫通電極形成方法及び半導体チップ
KR100910229B1 (ko) 2007-11-13 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
TWI365483B (en) * 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
US20090305463A1 (en) * 2008-06-06 2009-12-10 International Business Machines Corporation System and Method for Thermal Optimized Chip Stacking
TWI365528B (en) * 2008-06-27 2012-06-01 Advanced Semiconductor Eng Semiconductor structure and method for manufacturing the same
US8299566B2 (en) * 2008-08-08 2012-10-30 International Business Machines Corporation Through wafer vias and method of making same
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8138036B2 (en) 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US8384224B2 (en) 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
JP5568467B2 (ja) * 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
JP5131180B2 (ja) * 2008-12-23 2013-01-30 株式会社デンソー 半導体装置およびその製造方法
TWI470766B (zh) * 2009-03-10 2015-01-21 日月光半導體製造股份有限公司 晶片結構、晶圓結構以及晶片製程
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8471156B2 (en) * 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
US8391018B2 (en) * 2009-09-28 2013-03-05 Qualcomm Incorporated Semiconductor die-based packaging interconnect
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US8558345B2 (en) * 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
FR2953992B1 (fr) * 2009-12-15 2012-05-18 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US8455349B2 (en) * 2010-04-28 2013-06-04 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8680683B1 (en) 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
TWI496271B (zh) * 2010-12-30 2015-08-11 財團法人工業技術研究院 晶圓級模封接合結構及其製造方法
JP5598420B2 (ja) * 2011-05-24 2014-10-01 株式会社デンソー 電子デバイスの製造方法
US20120319293A1 (en) * 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
JP2013062296A (ja) * 2011-09-12 2013-04-04 Shinko Electric Ind Co Ltd 配線基板、及び半導体パッケージ
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
KR101779955B1 (ko) 2011-10-13 2017-10-10 엘지전자 주식회사 박막 태양 전지 모듈
US8637993B2 (en) * 2012-04-23 2014-01-28 GlobalFoundries, Inc. 3D integrated circuit system with connecting via structure and method for forming the same
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
DE102012210472B4 (de) 2012-06-21 2024-12-12 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
US8907227B2 (en) * 2012-08-02 2014-12-09 Hong Kong Science and Technology Research Institute Company Limited Multiple surface integrated devices on low resistivity substrates
US8916979B2 (en) * 2012-12-28 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-vias and methods of forming the same
JP5401617B1 (ja) * 2013-01-24 2014-01-29 有限会社 ナプラ 受動素子内蔵基板
JP5582209B1 (ja) * 2013-03-01 2014-09-03 日本電気株式会社 半導体デバイスの製造方法及び検査方法
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法
JP6499400B2 (ja) 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
KR101940981B1 (ko) 2014-05-05 2019-01-23 3디 글래스 솔루션즈 인코포레이티드 2d 및 3d 인덕터 안테나 및 변압기 제작 광 활성 기판
US12087629B2 (en) 2015-05-18 2024-09-10 Adeia Semiconductor Technologies Llc Through-dielectric-vias (TDVs) for 3D integrated circuits in silicon
KR20160149783A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 멀티 칩 패키지 및 그의 동작 방법
US20170179080A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Semiconductor package interposer having encapsulated interconnects
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US12165809B2 (en) 2016-02-25 2024-12-10 3D Glass Solutions, Inc. 3D capacitor and capacitor array fabricating photoactive substrates
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
WO2017203607A1 (ja) 2016-05-24 2017-11-30 株式会社野田スクリーン 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
WO2018200804A1 (en) 2017-04-28 2018-11-01 3D Glass Solutions, Inc. Rf circulator
AU2018297035B2 (en) 2017-07-07 2021-02-25 3D Glass Solutions, Inc. 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates
CN107958194B (zh) * 2017-08-17 2021-11-19 柳州梓博科技有限公司 光电传感装置及电子设备
WO2019118761A1 (en) 2017-12-15 2019-06-20 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조
KR102145746B1 (ko) * 2018-04-10 2020-08-19 3디 글래스 솔루션즈 인코포레이티드 Rf 집적형 전력 조절 커패시터
KR102475010B1 (ko) 2018-05-29 2022-12-07 3디 글래스 솔루션즈 인코포레이티드 저 삽입 손실 rf 전송 라인
KR102518025B1 (ko) 2018-09-17 2023-04-06 3디 글래스 솔루션즈 인코포레이티드 접지면을 갖는 고효율 컴팩트형 슬롯 안테나
US11121062B2 (en) 2018-11-20 2021-09-14 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
WO2020139955A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Annular capacitor rf, microwave and mm wave systems
JP7241433B2 (ja) 2018-12-28 2023-03-17 スリーディー グラス ソリューションズ，インク 光活性ガラス基板におけるｒｆ、マイクロ波及びｍｍ波システムのためのヘテロジニアスインテグレーション
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
WO2020214788A1 (en) 2019-04-18 2020-10-22 3D Glass Solutions, Inc. High efficiency die dicing and release
US11482473B2 (en) * 2019-09-30 2022-10-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, and associated method and system
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
JP7399008B2 (ja) 2020-03-26 2023-12-15 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
WO2021211855A1 (en) 2020-04-17 2021-10-21 3D Glass Solutions, Inc. Broadband inductor
US20240258033A1 (en) * 2021-06-04 2024-08-01 3D Glass Solutions, Inc. Ceramic Phase Capacitors Devices for RF System in Photoactive Glass Substrates
US20230343687A1 (en) * 2022-04-25 2023-10-26 Chipletz, Inc. Through Package Vertical Interconnect and Method of Making Same
CN118099082A (zh) * 2022-11-17 2024-05-28 长鑫存储技术有限公司 半导体结构及其制作方法、芯片封装结构、电路模组

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US715972A (en) * 1902-05-01 1902-12-16 Charles H Butler Transporting and distributing apparatus.
US5276343A (en) * 1990-04-21 1994-01-04 Kabushiki Kaisha Toshiba Semiconductor memory device having a bit line constituted by a semiconductor layer
JPH04302470A (ja) * 1991-03-29 1992-10-26 Toshiba Corp ダイナミック型半導体記憶装置
US5276452A (en) * 1992-06-24 1994-01-04 Raytheon Company Scan compensation for array antenna on a curved surface
JP3403231B2 (ja) * 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
KR100223807B1 (ko) * 1997-06-04 1999-10-15 구본준 반도체 소자의 제조방법
US6177699B1 (en) * 1998-03-19 2001-01-23 Lsi Logic Corporation DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
JP3655175B2 (ja) * 2000-06-30 2005-06-02 株式会社東芝 半導体記憶装置の製造方法
JP2002043502A (ja) 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
JP4064607B2 (ja) * 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
JP2002289623A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP4020367B2 (ja) 2001-04-17 2007-12-12 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6750516B2 (en) * 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
JP2003133437A (ja) * 2001-10-24 2003-05-09 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004119593A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体装置の製造方法
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
JP4464041B2 (ja) * 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
JP4289146B2 (ja) * 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2005203615A (ja) * 2004-01-16 2005-07-28 Sony Corp 半導体記憶装置、半導体装置およびそれらの製造方法
JP4408713B2 (ja) * 2004-02-03 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
JP4568039B2 (ja) * 2004-06-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100633456B1 (ko) * 2004-11-24 2006-10-16 주식회사 유니테스트 깊게 파진 트렌치를 구비하는 프로브 카드 및 그 제조방법
JP4577687B2 (ja) * 2005-03-17 2010-11-10 エルピーダメモリ株式会社 半導体装置
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007165461A (ja) * 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
US20080067665A1 (en) * 2006-09-20 2008-03-20 Azniza Binti Abd Aziz Via structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145301A (ko) * 2016-02-25 2021-12-01 3디 글래스 솔루션즈 인코포레이티드 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재
KR102479144B1 (ko) * 2016-02-25 2022-12-20 3디 글래스 솔루션즈 인코포레이티드 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
US20090075478A1 (en) 2009-03-19
US7436069B2 (en) 2008-10-14
US7811920B2 (en) 2010-10-12
JP2006165025A (ja) 2006-06-22
US20060118965A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4795677B2 (ja) 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US20220359646A1 (en) Backside capacitor techniques
US8810008B2 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
US11133304B2 (en) Packaging scheme involving metal-insulator-metal capacitor
US7602047B2 (en) Semiconductor device having through vias
JP4568039B2 (ja) 半導体装置およびそれを用いた半導体モジュール
KR20220085756A (ko) 반도체 디바이스 및 제조 방법
US11699646B2 (en) Semiconductor structure
US12113099B2 (en) Deep trench capacitor including stress-relief voids and methods of forming the same
JP2006019455A (ja) 半導体装置およびその製造方法
CN105304617A (zh) 半导体器件及其制造方法
CN106935563A (zh) 电子封装件及其制法与基板结构
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
CN107393841A (zh) 半导体器件及其制造方法
US20220045016A1 (en) Package structure with reinforced element and formation method thereof
US20210233897A1 (en) Semiconductor device
TWI548094B (zh) 半導體構造及形成半導體構造之方法
WO2015001662A1 (ja) 半導体装置およびその製造方法
US8642456B2 (en) Implementing semiconductor signal-capable capacitors with deep trench and TSV technologies
TWI868560B (zh) 半導體裝置、半導體系統、與積體被動裝置晶粒的製作方法
TWI820545B (zh) 半導體裝置及其製造方法
CN115377088B (zh) 凹入式半导体装置以及相关联系统和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Ref document number: 4795677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term