JP4798564B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4798564B2 JP4798564B2 JP2006352050A JP2006352050A JP4798564B2 JP 4798564 B2 JP4798564 B2 JP 4798564B2 JP 2006352050 A JP2006352050 A JP 2006352050A JP 2006352050 A JP2006352050 A JP 2006352050A JP 4798564 B2 JP4798564 B2 JP 4798564B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- level
- short
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 181
- 230000010354 integration Effects 0.000 claims description 40
- 230000001681 protective effect Effects 0.000 claims description 16
- 230000005856 abnormality Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 43
- 230000004048 modification Effects 0.000 description 20
- 238000012986 modification Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000004397 blinking Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Images
Landscapes
- Slot Machines And Peripheral Devices (AREA)
- Pinball Game Machines (AREA)
Description
本発明は、異常発生時に、ホッパーモータを駆動するパワーICの作動を停止させる保護装置を備えた遊技機に関するものであり、不正電波照射時にも保護装置によりパワーICの作動を停止させるようにしたものに関する。 The present invention relates to a gaming machine provided with a protection device that stops the operation of a power IC that drives a hopper motor when an abnormality occurs, and the operation of the power IC is stopped by the protection device even when illegal radio waves are irradiated. About things.
例えばパチンコなどの遊技機では、外部から不正な電波を使用してパチンコ玉を不正に排出させる行為を防止するために、電波検知機能部(アンテナ24、電波検知回路25)を搭載し、この電波検知機能部が所定電波(不正電波)を検知したときに、動作を規制する必要がある必要機能部の動作を禁止するようにした電源装置を設けることが記載されている(例えば特許文献1参照)。
For example, a gaming machine such as a pachinko is equipped with a radio wave detection function unit (
上記した特許文献に記載の電源装置は、電源基板に形成されたパターン(配線パターン)を電波受信用アンテナとして利用して電源基板と当該アンテナとを一体化しているものの、電波検知回路を別途設ける必要があるため、部品点数の増加およびコストの上昇を招くという問題がある。 The power supply device described in the above-mentioned patent document uses a pattern (wiring pattern) formed on the power supply board as a radio wave receiving antenna and integrates the power supply board and the antenna, but separately provides a radio wave detection circuit. Since it is necessary, there is a problem that the number of parts is increased and the cost is increased.
特にパチスロの場合、メダル払い出し用のホッパーモータおよびこのホッパーモータを駆動するパワーICを通常備えており、短絡の過電流によるパワーICの劣化を防止するために保護装置が設けられるが、このような場合には保護装置のほかに不正電波によりホッパーモータを不正に駆動してメダルを払い出すいわゆるゴト行為を防ぐために、別途電波検知回路を設ける必要があり、部品点数の増加およびコストの上昇を抑えることができない。 In particular, in the case of a pachislot machine, a hopper motor for paying out medals and a power IC for driving the hopper motor are usually provided, and a protection device is provided to prevent deterioration of the power IC due to an overcurrent of a short circuit. In some cases, in addition to the protective device, it is necessary to provide a separate radio wave detection circuit in order to prevent the so-called goto act of illegally driving the hopper motor with illegal radio waves and paying out medals, thereby suppressing the increase in the number of parts and the cost increase. I can't.
本発明は、上記課題に鑑みてなされたもので、ホッパーモータ駆動用のパワーICを保護する保護装置を備えたパチスロ等の遊技機において、既存の保護装置を構成する回路部品により検波回路を構成して不正電波による不正なメダル払い出しを未然に防止できるようにすることを目的とする。 The present invention has been made in view of the above problems, and in a gaming machine such as a pachislot machine provided with a protection device for protecting a power IC for driving a hopper motor, a detection circuit is configured by circuit components constituting the existing protection device. It is an object of the present invention to prevent illegal medal payout due to unauthorized radio waves.
上記目的を達成するために、本発明にかかる遊技機は、筐体内に配設されたホッパータンク内の貯留メダルを所定枚数払い出すホッパーモータのパワーICによる駆動を許容し、異常発生時には前記パワーICの動作を停止させる保護装置を備えた遊技機において、前記パワーICは、前記ホッパーモータに接続される一対の出力端子と、前記ホッパーモータの駆動電力を生成する電源回路に接続される電力用入力端子と、保護用入力端子とを有し、前記電源回路から前記電力用入力端子に入力される電力を前記出力端子に出力して前記ホッパーモータを駆動するものであって、前記保護用入力端子の入力信号が許可レベルのときは前記出力端子から前記ホッパーモータへの電力供給が可能となる一方、該入力信号が禁止レベルのときは前記出力端子から前記ホッパーモータへの電力供給が不可能となるように構成され、前記保護装置は、前記パワーICによる前記ホッパーモータへの電力供給中に前記出力端子とグラウンドとの間または前記出力端子同士の間で短絡が生じたか否かを検出する短絡検出回路と、前記短絡検出回路により前記短絡が検出されると所定の遅延時間だけ待機し、該遅延時間の間、前記短絡が継続していれば、前記パワーICの前記保護用入力端子の入力信号を前記禁止レベルにラッチする保護回路とを備え、前記電源回路と前記電力用入力端子との間に接続される電流検出抵抗を備え、前記短絡検出回路は、前記電流検出抵抗の前記電源回路側に接続され、前記短絡を検出するための短絡用基準電圧を生成する基準電圧生成回路と、前記電流検出抵抗の前記電力用入力端子側からの入力電圧と前記短絡用基準電圧とを比較して、出力端子からの出力信号を正常のときは正常レベルにし、前記短絡のときは短絡レベルにする比較回路とを備えたもので、前記保護回路は、前記比較回路から短絡レベルの出力信号が出力されると前記保護用入力端子の入力信号を前記禁止レベルに切り換える一方、前記比較回路から正常レベルの出力信号が出力されると前記保護用入力端子の入力信号を前記許可レベルに切り換える短絡保護回路と、前記比較回路の出力端子にダイオードを介して接続され、前記短絡レベルの出力信号により充電される積分回路と、前記積分回路に接続され、該積分回路の電圧が所定レベルに達すると、前記比較回路からの出力信号を短絡レベルにラッチするラッチ回路とを備えたもので、前記比較回路の出力端子に接続された前記ダイオードおよび前記積分回路により構成される検波回路と、配線および基板パターンのアンテナとにより不正電波検出手段が構成され、前記積分回路は、前記不正電波検出手段による不正電波の検出信号により充電され、不正電波の検出信号による前記積分回路の充電に伴う前記ラッチ回路のラッチ動作により、前記比較回路からの出力信号を短絡レベルと同等のレベルにラッチして、前記短絡保護回路により前記保護用入力端子の入力信号を前記禁止レベルに切り換え、前記保護装置が作動して前記パワーICの動作を停止させることを特徴としている(請求項1)。 In order to achieve the above object, the gaming machine according to the present invention allows a hopper motor driven by a power IC for paying out a predetermined number of stored medals in a hopper tank disposed in a housing, and when the abnormality occurs, the power In a gaming machine provided with a protection device for stopping the operation of the IC, the power IC is for a power connected to a pair of output terminals connected to the hopper motor and a power supply circuit that generates driving power for the hopper motor. An input terminal; and a protective input terminal for driving the hopper motor by outputting power input from the power supply circuit to the power input terminal to the output terminal. When the input signal at the terminal is at the permitted level, power can be supplied from the output terminal to the hopper motor, while when the input signal is at the prohibited level, the power is supplied to the hopper motor. Power supply from the power terminal to the hopper motor is impossible, and the protection device is provided between the output terminal and ground or during the power supply to the hopper motor by the power IC or the output terminal. A short-circuit detection circuit that detects whether or not a short-circuit has occurred between the two, and when the short-circuit detection circuit detects the short-circuit, the circuit waits for a predetermined delay time, and the short-circuit continues during the delay time. A protection circuit that latches the input signal of the protection input terminal of the power IC to the prohibited level, and a current detection resistor connected between the power supply circuit and the power input terminal, The short-circuit detection circuit is connected to the power supply circuit side of the current detection resistor, and generates a short-circuit reference voltage for detecting the short-circuit, and the current detection resistor A comparison circuit that compares the input voltage from the power input terminal side with the short-circuit reference voltage and sets the output signal from the output terminal to a normal level when normal and to a short-circuit level when short-circuited. When the short circuit level output signal is output from the comparison circuit, the protection circuit switches the input signal of the protection input terminal to the prohibited level, while the comparison circuit outputs a normal level output signal. A short-circuit protection circuit that switches the input signal of the protection input terminal to the permission level when output; an integration circuit that is connected to the output terminal of the comparison circuit via a diode and is charged by the output signal of the short-circuit level; A latch circuit connected to the integrating circuit and latching an output signal from the comparing circuit to a short-circuit level when the voltage of the integrating circuit reaches a predetermined level. Therefore, the detection circuit constituted by the diode connected to the output terminal of the comparison circuit and the integration circuit, and the antenna of the wiring and the substrate pattern constitute an unauthorized radio wave detection means, and the integration circuit The output signal from the comparison circuit is latched to a level equivalent to the short-circuit level by the latch operation of the latch circuit accompanying the charging of the integration circuit by the detection signal of the illegal radio wave by the detection means. Thus, the input signal of the protection input terminal is switched to the prohibited level by the short-circuit protection circuit, and the protection device is activated to stop the operation of the power IC (Claim 1).
また、前記比較回路は、前記電流検出抵抗の前記電力用入力端子側からの入力電圧と前記短絡用基準電圧とを比較して、出力端子からの出力信号を正常のときはローレベルにし、前記短絡のときはハイレベルにするもので、前記短絡保護回路は、前記比較回路からハイレベルの出力信号が出力されると前記保護用入力端子の入力信号を前記禁止レベルに切り換える一方、前記比較回路からローレベルの出力信号が出力されると前記保護用入力端子の入力信号を前記許可レベルに切り換えるもので、前記積分回路は、前記比較回路の出力端子からの前記ハイレベルの出力信号により充電されるとともに、前記不正電波検出手段によるハイレベルの検出信号により充電されるもので、前記ラッチ回路は、前記積分回路の電圧が所定レベルまで上昇すると、前記比較回路からの出力信号をハイレベルにラッチするものであるとしてもよい(請求項2)。 Further, the comparison circuit compares the input voltage from the power input terminal side of the current detection resistor and the short-circuit reference voltage, the output signal from the output terminal is set to a low level when normal, The short-circuit protection circuit switches the input signal of the protection input terminal to the prohibited level when a high-level output signal is output from the comparison circuit. When the low level output signal is output from the input circuit, the input signal of the protection input terminal is switched to the permission level, and the integration circuit is charged by the high level output signal from the output terminal of the comparison circuit. In addition, the latch circuit is charged by a high level detection signal from the unauthorized radio wave detection means, and the latch circuit increases the voltage of the integration circuit to a predetermined level. If that may be those for latching an output signal from the comparator circuit to the high level (claim 2).
また、前記積分回路に接続され、所定の復帰指令信号が生成されると前記積分回路を放電することにより前記ラッチ回路によるラッチを解除するラッチ解除回路を備え、前記パワーICは、前記復帰指令信号が生成されると前記ホッパーモータへの電力供給が可能になるように構成されたもので、前記ラッチ解除回路によるラッチの解除時に前記短絡検出回路により前記短絡が検出されているか、または、前記不正電波検出手段による不正電波の検出信号の出力が継続していれば、前記保護回路により前記パワーICの前記保護用入力端子の入力信号が前記禁止レベルに戻されるとしてもよい(請求項3)。 The power IC further includes a latch release circuit that is connected to the integration circuit and releases the latch by the latch circuit by discharging the integration circuit when a predetermined return command signal is generated. Is generated so that power can be supplied to the hopper motor, and the short circuit is detected by the short circuit detection circuit when the latch is released by the latch release circuit, or the illegal operation is performed. if continued output of the unauthorized radio wave detection signal by radio waves detecting means may be an input signal of the protective input terminal of the power IC is returned to the disable level by the protection circuit (claim 3).
また、前記保護装置は、前記ホッパーモータの駆動中に該ホッパーモータがロックしたか否かを検出するロック検出回路と、前記ロック検出回路による前記ロックの検出が所定時間継続すると、前記パワーICの前記保護用入力端子の入力信号を前記禁止レベルにラッチするロック遅延保護回路とを更に備えたとしてもよい(請求項4)。 The protection device includes a lock detection circuit that detects whether or not the hopper motor is locked while the hopper motor is being driven, and the detection of the lock by the lock detection circuit continues for a predetermined time. wherein optionally the input signal of the protection input terminals as further comprising a locking delay protection circuit for latching the disable level (claim 4).
請求項1の発明によれば、検波回路およびアンテナにより構成される不正電波検出手段により、不正電波が検出されると、異常発生時における保護装置によるパワーICの停止と同様、パワーICの動作が停止されるため、不正電波の照射によるパワーICの誤動作により不正にメダルが払い出されることが未然に防止される。 According to the first aspect of the present invention, when an unauthorized radio wave is detected by the unauthorized radio wave detecting means including the detection circuit and the antenna, the operation of the power IC is performed in the same manner as when the power IC is stopped by the protection device when an abnormality occurs. Since the operation is stopped, it is possible to prevent the medal from being illegally paid out due to the malfunction of the power IC due to the irradiation of unauthorized radio waves.
このとき、異常発生時にパワーICの動作を停止させる保護装置に含まれる検波回路と、配線および基板パターンのアンテナとにより不正電波検出手段を構成しているため、従来のように電波検出手段を別途設ける必要もなく、簡単かつ安価な構成により不正電波による不正なメダル払い出しを防止することができる。 At this time, since the detection circuit included in the protective device that stops the operation of the power IC when an abnormality occurs and the antenna of the wiring and the substrate pattern constitute the unauthorized radio wave detection unit, the radio wave detection unit is separately provided as in the past. There is no need to provide it, and unauthorized medal payout by unauthorized radio waves can be prevented with a simple and inexpensive configuration.
なお、遊技機に対する不正電波は、広帯域で数十W程度の比較的高出力で遊技機筐体に電波発生手段を接触させて照射されることが多いため、不正電波検出手段は、低感度で広帯域の電波を検出するように構成することが望ましい。 It should be noted that illegal radio waves for gaming machines are often irradiated with a radio wave generating means in contact with a gaming machine casing with a relatively high output of about several tens of watts in a wide band. It is desirable to be configured to detect broadband radio waves.
また、請求項1の発明によれば、電流検出抵抗に正常な電流が流れているときは比較回路の出力端子からの出力信号が正常レベルにされ、比較回路から正常レベルの出力信号が出力されると、短絡保護回路により保護用入力端子の入力信号が許可レベルにされてパワーICからホッパーモータへの電力供給が可能な状態が継続される。 According to the first aspect of the present invention, when a normal current flows through the current detection resistor, the output signal from the output terminal of the comparison circuit is set to the normal level, and the output signal of the normal level is output from the comparison circuit. Then, the input signal of the protection input terminal is set to the permission level by the short-circuit protection circuit, and the state in which power can be supplied from the power IC to the hopper motor is continued.
そして、短絡が生じると、比較回路の出力端子からの出力信号が短絡レベルにされ、比較回路から短絡レベルの出力信号が出力されると、短絡保護回路により保護用入力端子の入力信号が禁止レベルにされてパワーICからホッパーモータへの電力供給が不可能な状態にされて、電力供給が停止される。 When a short circuit occurs, the output signal from the output terminal of the comparison circuit is set to the short circuit level, and when the output signal of the short circuit level is output from the comparison circuit, the input signal of the protective input terminal is prohibited by the short circuit protection circuit. Thus, the power supply from the power IC to the hopper motor is disabled, and the power supply is stopped.
こうして、ホッパーモータへの電力供給が停止すると、短絡による過電流が電流検出抵抗に流れなくなるため、比較回路の出力端子からの出力信号は正常レベルに復帰し、比較回路から正常レベルの出力信号が出力されると、短絡保護回路により保護用入力端子の入力信号が許可レベルにされてパワーICからホッパーモータへの電力供給が可能な状態に復帰して、ホッパーモータへの電力供給が再開される。このとき、短絡が継続していると、再びホッパーモータへの電力供給が停止される。このように、短絡が継続していると、ホッパーモータへの電力供給の停止および再開が繰り返される。ところで、比較回路の出力端子から短絡レベルの出力信号が出力されると、比較回路の出力端子に接続された積分回路が充電される。 Thus, when the power supply to the hopper motor is stopped, the overcurrent due to the short circuit does not flow to the current detection resistor, so the output signal from the output terminal of the comparison circuit returns to the normal level, and the output signal of the normal level from the comparison circuit When output, the input signal of the protective input terminal is set to the permission level by the short circuit protection circuit, and the power supply from the power IC to the hopper motor is restored, and the power supply to the hopper motor is resumed. . At this time, if the short circuit continues, the power supply to the hopper motor is stopped again. As described above, when the short circuit continues, the supply and stop of the power supply to the hopper motor are repeated. By the way, when an output signal of a short circuit level is output from the output terminal of the comparison circuit, the integration circuit connected to the output terminal of the comparison circuit is charged.
そして、ホッパーモータへの電力供給の停止および再開が繰り返されると、積分回路の充電が断続的に行われるため、積分回路の電圧が徐々に上昇し、積分回路の電圧が所定レベルに達すると、ラッチ回路により比較回路からの出力信号が短絡レベルにラッチ(保持)される。このように、比較回路からの出力信号を短絡レベルにラッチ(保持)することによって、パワーICの保護用入力端子の入力信号が禁止レベルにラッチ(保持)され、出力端子からホッパーモータへの電力供給が不可能になり、短絡による過電流が流れなくなって、パワーICを確実に保護することが可能になる。 And when the stop and restart of the power supply to the hopper motor are repeated, the integration circuit is intermittently charged, so that the voltage of the integration circuit gradually increases, and when the voltage of the integration circuit reaches a predetermined level, The output signal from the comparison circuit is latched (held) at the short circuit level by the latch circuit. In this way, by latching (holding) the output signal from the comparison circuit at the short circuit level, the input signal at the protection input terminal of the power IC is latched (held) at the prohibited level, and the power from the output terminal to the hopper motor is Supply becomes impossible and overcurrent due to a short circuit does not flow, so that the power IC can be reliably protected.
また、不正電波検出手段により不正電波が検出されると、不正電波の検出信号により積分回路が充電されて積分回路の電圧が徐々に上昇し、積分回路の電圧が所定レベルに達すると、ラッチ回路により比較回路からの出力信号が短絡レベルにラッチ(保持)され、パワーICの保護用入力端子の入力信号が禁止レベルにラッチ(保持)されて出力端子からホッパーモータへの電力供給が停止されるため、不正電波による不正なメダル払い出しを確実に防止することができる。 Further, when the illegal radio wave is detected by the illegal radio wave detection means, the integration circuit is charged by the detection signal of the illegal radio wave, the voltage of the integration circuit gradually increases, and when the voltage of the integration circuit reaches a predetermined level, the latch circuit As a result, the output signal from the comparison circuit is latched (held) at the short circuit level, the input signal at the power IC protection input terminal is latched (held) at the inhibition level, and the power supply from the output terminal to the hopper motor is stopped. Therefore, illegal medal payout due to illegal radio waves can be reliably prevented.
このとき、比較回路の出力端子に接続されたダイオードおよび積分回路により不正電波検出手段の検波回路を構成して不正電波検出時にホッパーモータへの電力供給を停止できるため、簡単かつ安価な構成の不正電波検出手段により不正なメダル払い出しを確実に防止することが可能になる。 At this time, the detector connected to the output terminal of the comparator circuit and the integrating circuit constitute the detector circuit of the unauthorized radio wave detection means, and the power supply to the hopper motor can be stopped when the illegal radio wave is detected. The radio wave detection means can surely prevent illegal medal payout.
なお、ここでは、比較回路の出力端子からの短絡レベルの出力信号により、積分回路の電圧が所定レベルに達するまでの時間が遅延時間に相当する。ところで、不正電波の検出信号の場合は、不正電波の強度によって積分回路の電圧が所定レベルに達するまでの時間にばらつきはあるものの、短絡と同様、積分回路の電圧が所定レベルに達するまでの遅延は生じる。また、比較回路からの出力信号が短絡レベル或いはこれと同等のレベルにラッチ(保持)されていることから、積分回路の充電が継続して行われることになり、積分回路の電圧が所定レベルに達した状態が継続される。 Here, the time until the voltage of the integrating circuit reaches a predetermined level by the output signal of the short circuit level from the output terminal of the comparison circuit corresponds to the delay time. By the way, in the case of an illegal radio wave detection signal, the time until the voltage of the integration circuit reaches a predetermined level varies depending on the intensity of the illegal radio wave. Will occur. Further, since the output signal from the comparison circuit is latched (held) at the short circuit level or a level equivalent thereto, the integration circuit is continuously charged, and the voltage of the integration circuit becomes a predetermined level. The reached state is continued.
更に、電源回路と電力用入力端子との間に接続される電流検出抵抗に流れる電流に基づき短絡か否かを検出しているため、短絡による過電流を確実に検出することができる。即ち、例えばパワーICのグラウンド端子とグラウンドとの間に電流検出抵抗を接続した構成では、出力端子とグラウンドとが例えば金属製の異物により直接短絡されると、短絡による過電流は電流検出抵抗をバイパスして出力端子からグラウンドに直接流れてしまうこととなる。したがって、この場合には電流検出抵抗に流れる電流を監視していても短絡を検出することができないのに対して、請求項1の発明によれば、ホッパーモータへの電力供給は、電源回路から電流検出抵抗を介してパワーICの電力用入力端子に入力される電力を出力端子からホッパーモータに供給することによって行われる。よって、出力端子とグラウンドとが例えば異物などにより直接短絡された場合でも、短絡による過電流は常に電流検出抵抗に流れることになるため、短絡を確実に検出することができる。
Further, since it is detected whether or not a short circuit is caused based on a current flowing through a current detection resistor connected between the power supply circuit and the power input terminal, an overcurrent due to the short circuit can be reliably detected. That is, for example, in a configuration in which a current detection resistor is connected between the ground terminal and the ground of the power IC, if the output terminal and the ground are directly short-circuited by, for example, a metal foreign object, the overcurrent due to the short circuit causes the current detection resistor to It will bypass and flow directly from the output terminal to ground. Therefore, in this case, a short circuit cannot be detected even if the current flowing through the current detection resistor is monitored. According to the invention of
また、請求項2の発明によれば、電流検出抵抗に正常な電流が流れているときは比較回路の出力端子からの出力信号がローレベルにされ、比較回路からローレベルの出力信号が出力されると、短絡保護回路により保護用入力端子の入力信号が許可レベルにされてパワーICからホッパーモータへの電力供給が可能な状態が継続される。
According to the invention of
そして、短絡が生じると、比較回路の出力端子からの出力信号がハイレベルにされ、比較回路からハイレベルの出力信号が出力されると、短絡保護回路により保護用入力端子の入力信号が禁止レベルにされてパワーICからホッパーモータへの電力供給が不可能な状態にされて、ホッパーモータへの電力供給が停止する。 When a short circuit occurs, the output signal from the output terminal of the comparison circuit is set to a high level, and when a high level output signal is output from the comparison circuit, the input signal at the protective input terminal is set to a prohibited level by the short circuit protection circuit. Thus, the power supply from the power IC to the hopper motor is disabled, and the power supply to the hopper motor is stopped.
こうして、ホッパーモータへの電力供給が停止すると、短絡による過電流が電流検出抵抗に流れなくなるため、比較回路の出力端子からの出力信号はローレベルに復帰し、比較回路からローレベルの出力信号が出力されると、短絡保護回路により保護用入力端子の入力信号が許可レベルにされてパワーICからホッパーモータへの電力供給が可能な状態に復帰して、ホッパーモータへの電力供給が再開される。このとき、短絡が継続していると、再びホッパーモータへの電力供給が停止される。このように、短絡が継続していると、ホッパーモータへの電力供給の停止および再開が繰り返される。ところで、比較回路の出力端子からハイレベルの出力信号が出力されると、比較回路の出力端子に接続された積分回路が充電される。 Thus, when the power supply to the hopper motor is stopped, the overcurrent due to the short circuit does not flow to the current detection resistor, so the output signal from the output terminal of the comparison circuit returns to the low level, and the low level output signal from the comparison circuit When output, the input signal of the protective input terminal is set to the permission level by the short circuit protection circuit, and the power supply from the power IC to the hopper motor is restored, and the power supply to the hopper motor is resumed. . At this time, if the short circuit continues, the power supply to the hopper motor is stopped again. As described above, when the short circuit continues, the supply and stop of the power supply to the hopper motor are repeated. Incidentally, when a high level output signal is output from the output terminal of the comparison circuit, the integration circuit connected to the output terminal of the comparison circuit is charged.
そして、ホッパーモータへの電力供給の停止および再開が繰り返されると、積分回路の充電が断続的に行われるため、積分回路の電圧が徐々に上昇し、積分回路の電圧が所定レベルに達すると、ラッチ回路により比較回路からの出力信号がハイレベルにラッチ(保持)される。このように、比較回路からの出力信号をハイレベルにラッチ(保持)することによって、パワーICの保護用入力端子の入力信号が禁止レベルにラッチ(保持)され、出力端子からホッパーモータへの電力供給が不可能になり、短絡による過電流が流れなくなって、パワーICを確実に保護することが可能になる。 And when the stop and restart of the power supply to the hopper motor are repeated, the integration circuit is intermittently charged, so that the voltage of the integration circuit gradually increases, and when the voltage of the integration circuit reaches a predetermined level, The output signal from the comparison circuit is latched (held) at a high level by the latch circuit. In this way, by latching (holding) the output signal from the comparison circuit at a high level, the input signal at the protection input terminal of the power IC is latched (held) at the prohibited level, and the power from the output terminal to the hopper motor is Supply becomes impossible and overcurrent due to a short circuit does not flow, so that the power IC can be reliably protected.
また、不正電波検出手段により不正電波が検出されると、ハイレベルの検出信号により積分回路が充電されて積分回路の電圧が徐々に上昇し、積分回路の電圧が所定レベルに達すると、ラッチ回路により比較回路からの出力信号が短絡レベルにラッチ(保持)され、パワーICの保護用入力端子の入力信号が禁止レベルにラッチ(保持)されて出力端子からホッパーモータへの電力供給が停止されるため、不正電波による不正なメダル払い出しを確実に防止することができる。 Also, when the illegal radio wave is detected by the illegal radio wave detection means, the integration circuit is charged by the high level detection signal, the voltage of the integration circuit gradually increases, and when the voltage of the integration circuit reaches a predetermined level, the latch circuit As a result, the output signal from the comparison circuit is latched (held) at the short circuit level, the input signal at the power IC protection input terminal is latched (held) at the inhibition level, and the power supply from the output terminal to the hopper motor is stopped. Therefore, illegal medal payout due to illegal radio waves can be reliably prevented.
また、請求項3の発明によれば、復帰指令信号が生成されると、積分回路に接続されたラッチ解除回路により積分回路の電圧が放電されることから、積分回路の電圧が所定レベル未満になれば、ラッチ回路によるラッチ状態が解除される。 According to the third aspect of the present invention, when the return command signal is generated, the voltage of the integration circuit is discharged by the latch release circuit connected to the integration circuit. Then, the latch state by the latch circuit is released.
このとき、短絡が解消していれば、ラッチ解除によって正常な動作が行われる一方、短絡が依然として続いていれば、保護回路によりパワーICの保護用入力端子の入力信号が禁止レベルに戻され、ホッパーモータの動作が停止する。 At this time, if the short circuit is eliminated, normal operation is performed by releasing the latch, while if the short circuit still continues, the input signal of the power IC protection input terminal is returned to the prohibited level by the protection circuit, Hopper motor operation stops.
また、復帰指令信号の生成時に不正電波が検出されなくなれば、ラッチ解除によって正常な動作が行われる。一方、例えばパチンコホールの店員などの特定の管理者が復帰指令信号を生成するための操作を行うため、管理者の面前で不正電波の照射が継続されるとは考え難く、不正電波検出の場合、復帰指令信号が生成されれば必然的に正常な動作が行われる。これに対し、上記したように短絡の継続の場合には、復帰指令信号の生成時に短絡が依然として続いていればホッパーモータの動作が停止することから、復帰指令信号の生成時にホッパーモータの動作が停止するか否かで短絡発生か否か認識することが可能になる。 Also, if an illegal radio wave is not detected when the return command signal is generated, normal operation is performed by releasing the latch. On the other hand, for example, when a specific manager such as a pachinko hall clerk performs an operation to generate a return command signal, it is unlikely that irradiation of unauthorized radio waves will continue in front of the administrator. If the return command signal is generated, the normal operation is necessarily performed. On the other hand, if the short circuit continues as described above, the operation of the hopper motor stops when the return command signal is generated because the operation of the hopper motor stops if the short circuit continues when the return command signal is generated. It is possible to recognize whether or not a short circuit has occurred depending on whether or not to stop.
このように、管理者が例えばスイッチ操作を行うなどの復帰指令信号の生成操作を行ったときに、ホッパーモータの動作が停止するか否かで短絡発生か否かを容易に認識することができる。 Thus, when the administrator performs a return command signal generation operation such as a switch operation, it is possible to easily recognize whether or not a short circuit has occurred depending on whether or not the operation of the hopper motor is stopped. .
また、請求項4の発明によれば、ホッパーモータの駆動中に該モータがロックしたか否かが検出され、ロックの検出が所定時間継続すると、パワーICの保護用入力端子の入力信号が禁止レベルにラッチ(保持)されるため、短絡に加えてホッパーモータのロックによる過電流に対してパワーICを保護することができる。
According to the invention of
図1は本発明にかかるパワーICの保護装置の一実施形態を備えたスロットマシンの外観を示す斜視図、図2はスロットマシンの要部の内部構成を示す右側面図である。このスロットマシン1は、例えば図1および図2に示すように構成されている。
FIG. 1 is a perspective view showing an external appearance of a slot machine provided with an embodiment of a power IC protection device according to the present invention, and FIG. 2 is a right side view showing an internal configuration of a main part of the slot machine. The
<全体構成>
このスロットマシン1では、筐体3の前面が前面パネル5により開閉自在に閉塞され、この前面パネル5のほぼ中央高さの位置に操作板7が配設されると共に、この操作板7の上方に正面板9が配設されている。そして、正面板9には横長矩形の表示窓11が設けられている。また、表示窓11の内側には、それぞれ周面に複数の図柄が表示された左・中・右リール13L,13M,13Rを含むリールユニット43が配置され、表示窓11からは、リール13L,13M,13Rの図柄が上段・中段・下段の各々3個ずつ覗くように設定されている。
<Overall configuration>
In this
更に、操作板7には、内部に貯留されているクレジットメダルから1枚ずつのメダル投入を指示するためのベットスイッチ15、クレジットメダルから一遊技あたりの最大投入枚数(例えば3枚)のメダル投入を指示するための最大ベットスイッチ17、各リールの回転を開始させるためのレバー状のスタートスイッチ19、左・中・右リール13L,13M,13Rの回転をそれぞれ停止させるための左・中・右ストップスイッチ21L,21M,21R、クレジットメダルを払い出すための精算スイッチ23、およびメダル投入口25が設けられている。
Further, the
また、正面板9の上方のほぼ中央には、動画などを表示して演出を行うための液晶表示器27が設けられ、液晶表示器27のすぐ上方には、各種の入賞図柄が表示された説明パネル29が設けられ、これら液晶表示器27および説明パネル29の左右には、音楽などによる演出を行うためのスピーカ31L,31Rがそれぞれ設けられている。また、説明パネル29およびスピーカ31L,31Rの上辺には中央ランプ部33Mが配設され、その左右には左・右ランプ部33L,33Rがそれぞれ配設されている。各ランプ部33M,33L,33Rには、それぞれ発光ダイオードなどの光源が配設されている。これらのランプ部33M,33L,33Rは一体的に形成され、遊技者に当選や入賞を告知するなどの演出を行うための上部ランプ部33を構成している。
In addition, a
また、操作板7の下方には、装飾画などが表示された下部パネル35が設けられ、この下部パネル35の左右には、それぞれ複数の光源が例えば2列に並んで配置された下部ランプ部37L,37Rが設けられている。また、下部パネル35の下方には、左右方向で筐体3のほぼ中央位置にメダルの払出口39が設けられ、この払出口39から払い出されるメダルを受けるためのメダル受け41が設けられている。また、筐体3の内部のリールユニット43の下方には、メダルを払出口39に排出するためのホッパーユニット45が配設されている。
In addition, a
また、筐体3のメダル投入口25のすぐ内側には、正規のメダルか否かを判別するメダルセレクタ47が配設されている。そして、メダル投入口25に投入されたメダルは、メダルセレクタ47で正規のメダルと判別されると、ホッパーユニット45のホッパータンク451内に落下する。一方、メダルセレクタ47により正規のメダルと判別されなかったメダルや、正規のメダルと判別されてもクレジットメダルの最大貯留枚数(例えば50枚)と一遊技あたりの最大投入枚数(例えば3枚)との合計枚数を超えて投入されたメダルは、メダルセレクタ47により払出口39からメダル受け41に排出される。
In addition, a
また、図2中、ホッパーユニット45の奥側(筐体3の前方から見てホッパーユニット45の左方)には電源ボックス48が配設されている。この電源ボックス48にはスロットマシン1の電源を投入するための電源スイッチ(図示省略)が設けられるとともに、逆転スイッチ49が設けられ、この逆転スイッチ49の内部には逆転LED50が設けられている。この逆転スイッチ49および逆転LED50については後述する。
In FIG. 2, a
図3はホッパータンクを取り外した状態のホッパーユニットの斜視図である。ホッパーユニット45は、ホッパータンク451内のメダル51が嵌挿される嵌挿部452(この実施形態では6個)が透設され、回転軸453周りに正転および逆転可能に構成されたディスク454と、付勢部材(図示省略)により付勢されたメダルキッカ455と、その駆動軸が回転軸453に連結されたホッパーモータ57(図4)とを備えている。また、メダルキッカ455の近傍には、リード板456と案内壁457とでメダル排出通路458が形成されており、このメダル排出通路458が筐体3の払出口39に連通している。
FIG. 3 is a perspective view of the hopper unit with the hopper tank removed. The
そして、ホッパーモータ57(図4)の駆動により、ディスク454が正転(図3中、時計回り方向に回転)すると、嵌挿部452に嵌挿されたメダル51が、付勢部材の付勢力に逆らってメダルキッカ455を押しつつガイドピン(図示省略)に案内されて嵌挿部452から徐々に抜け出す。メダル51が嵌挿部452から完全に抜け出ると、メダルキッカ455が付勢部材の付勢力により元の位置に勢いよく復帰し、これによってメダル51はメダル排出通路458を通って払出口39に向けて弾き出されることとなる。
Then, when the disk 454 rotates normally (in the clockwise direction in FIG. 3) by driving the hopper motor 57 (FIG. 4), the medal 51 inserted into the insertion portion 452 is applied to the urging force of the urging member. On the other hand, the medal kicker 455 is pushed and guided by a guide pin (not shown) to gradually come out of the insertion portion 452. When the medal 51 is completely removed from the insertion portion 452, the medal kicker 455 is vigorously returned to the original position by the urging force of the urging member, whereby the medal 51 passes through the medal discharge passage 458 toward the
<スロットマシンの電気的構成>
図4はスロットマシン1の電気的構成を示すブロック図である。投入センサ52は、筐体3内部のメダル投入口25近傍に設けられ、投入されたメダルを1枚ずつ検知するものである。払出センサ53は、ホッパーユニット45の出口に設けられ、払出口39に払い出されるメダルを1枚ずつ検知するものである。左・中・右位置センサ55L,55M,55Rは、左・中・右リール13L,13M,13Rの回転位置をそれぞれ検出するためのもので、例えば左・中・右リール13L,13M,13Rにそれぞれ設けられた突起部を検出するフォトインタラプタからなり、左・中・右リール13L,13M,13Rが回転すると一周ごとに突起部を検出してその検出信号をメイン制御基板63に出力する。
<Electric configuration of slot machine>
FIG. 4 is a block diagram showing an electrical configuration of the
ホッパーモータ57は、ホッパーユニット45のディスク454を回転させてメダル51を払出口39に向けて払い出すものである。モータ制御基板59は、ホッパーモータ57の駆動を制御する制御回路が実装された基板である。モータ制御基板59の回路構成については後述する。なお、リール13L,13M,13Rは、それぞれ、この実施形態では例えばステッピングモータによって回転駆動される。
The
また、このスロットマシン1では、遊技に関する制御を行うメインCPU61が実装されたメイン制御基板63と、遊技に関連する演出の制御を行うサブCPU71が実装されたサブ制御基板73とが別々に設けられている。
Further, in the
メイン制御基板63のRAM65はデータを一時的に記憶し、ROM67は予め設定されたデータを含む遊技機用プログラムを記憶する。メインCPU61は、この遊技機用プログラムにしたがって動作することで、遊技に関する制御を行う。また、メインCPU61は、遊技に関連するデータを演出制御データとしてサブCPU71に送る。
The RAM 65 of the
サブ制御基板73のメモリ75は、データを一時的に記憶するRAM部と演出用プログラムを記憶するROM部とからなる。サブCPU71は、メインCPU61からの演出制御データに基づき、演出用プログラムにしたがって動作することで、遊技に関連する演出の制御を行う。例えば、サブCPU71は、遊技の進行や抽選結果などに対応して予め設定された演出パターンに応じて、液晶表示器27に動画を表示したり、スピーカ31L,31Rから音楽を発生させたり、上部ランプ部33や下部ランプ部37L,37Rの光源を一斉にあるいは個別に点滅させる。
The
遊技には、一般的な遊技である通常遊技と、遊技者にとって通常遊技よりも有利な遊技である特別遊技(ボーナスゲーム)とがある。通常遊技について簡単に説明すると、このスロットマシン1では、投入センサ52によりメダル投入口25からのメダル投入が検出されるか、あるいはベットスイッチ15または最大ベットスイッチ17の操作によりクレジットメダルの投入指示があると、ゲームが開始される。
The game includes a normal game that is a general game and a special game (bonus game) that is a game advantageous to the player over the normal game. Briefly explaining the normal game, in this
そして、ゲーム開始後にスタートスイッチ19を操作すると、まず、当選か否かの乱数抽選が行われ、ほぼ同時に、3個すべてのリール13L,13M,13Rの回転が開始する。その後に、3個のストップスイッチ21L,21M,21Rのうちの1個を操作すると、当該ストップスイッチ21L,21M,21Rに対応したリール13L,13M,13Rの回転が停止する。
Then, when the
そして、3個すべてのストップスイッチ21L,21M,21Rを操作し終えると、3個すべてのリール13L,13M,13Rの回転が停止する。このとき、所定の図柄が所定の位置に停止すると入賞になり、ホッパーユニット45により遊技者に対して所定枚数のメダルが払い出されるか、又は遊技者に対してリプレイなどの所定の利益が付与される。なお、メダルの払い出しに代えて、クレジットメダルとして内部に貯留されることもある。
When all the three
<制御回路のブロック構成>
図5はホッパーモータ57の制御回路の機能ブロックを示すブロック図、図6Aおよび図6Bは図5の具体的な回路例の要部を示す回路図である。図6Aは図5のほぼ左半部の回路を示し、図6Bは図6Aの一部を含む図5のほぼ右半部の回路を示しており、図6Aおよび図6Bで回路全体を示している。
<Block configuration of control circuit>
FIG. 5 is a block diagram showing functional blocks of the control circuit of the
(パワーIC等)
パワーIC81は、ホッパーモータ57を駆動するドライバICで、モータ用出力端子OUT1,OUT2と、電力用入力端子VSと、保護用入力端子STと、制御用入力端子IN1,IN2とを備えている。モータ用出力端子OUT1はホッパーモータ57の正端子に接続され、モータ用出力端子OUT2はホッパーモータ57の負端子に接続されている。電力用入力端子VSは、電流検出抵抗R1を介してモータ電源回路VDDに接続されている。保護用入力端子STは、抵抗R13を介してプルアップされている。制御用入力端子IN1は、抵抗R23を介してプルアップされ、制御用入力端子IN2は、抵抗R22を介してプルアップされている。また、制御用入力端子IN1は、更に逆転スイッチ49に接続され、制御用入力端子IN2は、更にメインCPU61の出力端子に接続されている。
(Power IC etc.)
The power IC 81 is a driver IC that drives the
モータ電源回路VDDは、ホッパーモータ57を駆動するための電力を生成するもので、電圧Vdd(この実施形態では例えばDC26V)を出力する。また、低圧電源回路VCCは、各回路素子を駆動するための電力を生成するもので、電圧Vcc(この実施形態では例えばDC7V)を出力する。
The motor power supply circuit VDD generates electric power for driving the
そして、このパワーIC81は、メインCPU61から制御用入力端子IN2にローレベルの正転信号が入力されると、モータ電源回路VDDから電力用入力端子VSへの入力電力をモータ用出力端子OUT1に出力するとともに、モータ用出力端子OUT2をグラウンドラインに接続して、ホッパーモータ57を正転させる機能を有する。
When the low-level forward signal is input from the main CPU 61 to the control input terminal IN2, the power IC 81 outputs the input power from the motor power supply circuit VDD to the power input terminal VS to the motor output terminal OUT1. In addition, the motor output terminal OUT2 is connected to the ground line, and the
また、パワーIC81は、逆転スイッチ49が押されて制御用入力端子IN1がローレベルにされると、モータ電源回路VDDからの入力電力をモータ用出力端子OUT2に出力するとともに、モータ用出力端子OUT1をグラウンドラインに接続して、ホッパーモータ57を逆転させる機能を有する。
The power IC 81 outputs the input power from the motor power supply circuit VDD to the motor output terminal OUT2 and the motor output terminal OUT1 when the
更に、パワーIC81は、保護用入力端子STの入力信号Vstがハイレベル(本発明の「許可レベル」に相当)のときはモータ用出力端子OUT1,OUT2からホッパーモータ57への電力供給が可能となる一方、保護用入力端子STの入力信号Vstがローレベル(本発明の「禁止レベル」に相当)のときはモータ用出力端子OUT1,OUT2からホッパーモータ57への電力供給が不可能となるように構成されている。このように、この実施形態では、モータ電源回路VDDが本発明の「電源回路」に相当し、モータ用出力端子OUT1,OUT2が本発明の「パワーICの出力端子」に相当する。
Furthermore, the power IC 81 can supply power from the motor output terminals OUT1 and OUT2 to the
ロック検出回路83、ロック遅延保護回路85、短絡検出回路91、短絡保護回路93、短絡保護遅延回路95、ラッチ解除回路97は、電流検出抵抗R1に流れる電流に基づき保護用入力端子STの入力信号Vstのレベルを制御することにより、パワーIC81を保護するものである。例えば、パワーIC81のモータ用出力端子OUT1からホッパーモータ57に電力を供給しているとき、即ちディスク454の正転中に、メダル51が詰まってディスク454が回転できなくなると、ホッパーモータ57がロックして過電流が流れる。また、ディスク454の正転中に、例えば払出口39から異物を挿入する不正行為が行われて、ホッパーモータ57の正端子と負端子とが異物により短絡されると、短絡による過電流が流れる。
The lock detection circuit 83, the lock delay protection circuit 85, the short
そこで、この実施形態では、各回路83,85,91,93,95,97により、ロックや短絡による過電流からパワーIC81を保護している。更に、短絡保護遅延回路95のダイオード、抵抗、コンデンサにより検波回路を構成し、この検波回路と配線および基板パターンによるアンテナとにより不正電波検出手段を構成し、不正電波検出時にパワーIC81の動作を停止するようにしている。
Therefore, in this embodiment, the power IC 81 is protected from an overcurrent caused by a lock or a short circuit by the
まず、図5を参照して各回路ブロックの機能の概要について説明する。ロック検出回路83はホッパーモータ57のロックを検出するものである。また、ロック遅延保護回路85は、ロック検出回路83がロックを検出すると、所定時間遅延した後にパワーIC81の保護用入力端子STの入力信号Vstをローレベルに切り換えることにより動作を停止してパワーIC81を保護するものである。また、短絡検出回路91はホッパーモータ57の正端子またはパワーIC81のモータ用出力端子OUT1と、ホッパーモータ57の負端子、モータ用出力端子OUT2またはグラウンドとの間の短絡を検出するものである。また、短絡保護回路93は、短絡検出回路91が短絡を検出すると、パワーIC81の動作を停止してパワーIC81を保護するものである。短絡保護遅延回路95は、短絡が続くと所定時間後に短絡保護回路93による保護をラッチするものである。また、ラッチ解除回路97は、ラッチされているパワーIC81の保護を解除するものである。
First, an overview of the function of each circuit block will be described with reference to FIG. The lock detection circuit 83 detects the lock of the
なお、後述するが、短絡保護遅延回路95の構成回路素子(ダイオード、抵抗、コンデンサ)により検波回路も構成され、この検波回路と配線および基板パターンによるアンテナとにより不正電波検出手段が構成され、筐体3に電波発生手段を接触させて数十Wの不正電波が照射されたときに、この不正電波検出手段により検出し、パワーIC81を誤動作させて不正にメダル払い出させることを防止するようになっている。
As will be described later, a detection circuit is also configured by the constituent circuit elements (diodes, resistors, capacitors) of the short-circuit
<具体的回路構成>
次に、図6A,6Bを参照して具体的な回路構成例について説明する。
<Specific circuit configuration>
Next, a specific circuit configuration example will be described with reference to FIGS. 6A and 6B.
(ロック検出回路および短絡検出回路)
ロック検出回路83では、モータ電源回路VDDの出力電圧Vddを抵抗R2,R3により分圧してロック検出用基準電圧Vaを生成し、コンパレータIC1の非反転入力端子に入力している。
(Lock detection circuit and short circuit detection circuit)
In the lock detection circuit 83, the output voltage Vdd of the motor power supply circuit VDD is divided by resistors R2 and R3 to generate a lock detection reference voltage Va, which is input to the non-inverting input terminal of the comparator IC1.
また、短絡検出回路91では、モータ電源回路VDDの出力電圧Vddを抵抗R4,R5により分圧して短絡検出用基準電圧Vbを生成し、コンパレータIC2の非反転入力端子に入力している。モータ電源回路VDDとパワーIC81の電力用入力端子VSとの間に接続されている電流検出抵抗R1は、モータ電源回路VDDからパワーIC81に流れる電流を電流検出電圧Vcに変換するための低抵抗である。
In the short
即ち、電流検出抵抗R1に流れる電流が大きくなるにしたがって、電流検出抵抗R1での電圧降下が大きくなり、これによって電流検出電圧Vcが低下する。そして、ロック検出回路83では、電流検出電圧Vcを入力電圧Vc1としてコンパレータIC1の反転入力端子に入力し、短絡検出回路91では、抵抗R6を介して電流検出電圧Vcを入力電圧Vc2としてコンパレータIC2の反転入力端子に入力している。なお、図6Aに示すように、コンパレータIC2の出力端子は抵抗R7を介して電源回路VCCの電圧Vccにプルアップされている。
That is, as the current flowing through the current detection resistor R1 increases, the voltage drop at the current detection resistor R1 increases, and thereby the current detection voltage Vc decreases. The lock detection circuit 83 inputs the current detection voltage Vc as the input voltage Vc1 to the inverting input terminal of the comparator IC1, and the short
ロック検出回路83のコンパレータIC1は、ロック検出用基準電圧Vaと入力電圧Vc1(この回路例ではVc1=Vc)とを比較するもので、出力信号Vs1をVa≦Vc1のときはローレベルとし、Va>Vc1のときはハイレベルとする。また、短絡検出回路91のコンパレータIC2は、短絡検出用基準電圧Vbと入力電圧Vc2とを比較するもので、出力信号Vs2をVb≦Vc2のときはローレベルとし、Vb>Vc2のときはハイレベルとする。この実施形態では例えば、電流検出抵抗R1に流れる電流が2.3Aを超えるとVa>Vc1になるようにロック検出用基準電圧Va(抵抗R2,R3の抵抗値)が設定され、電流検出抵抗R1に流れる電流が4Aを超えるとVb>Vc2になるように短絡検出用基準電圧Vb(抵抗R4,R5の抵抗値)が設定されている。
The comparator IC1 of the lock detection circuit 83 compares the lock detection reference voltage Va and the input voltage Vc1 (in this circuit example, Vc1 = Vc). When the output signal Vs1 is Va ≦ Vc1, the comparator IC1 is at a low level. When> Vc1, the high level is set. The comparator IC2 of the short-
また、パワーIC81の保護用入力端子STが抵抗R13を介して電源回路VCCの電圧Vccにプルアップされているため、保護用入力端子STの入力信号Vstがハイレベルになっている。そこで、メインCPU61からパワーIC81の制御用入力端子IN2に正転信号が入力されると、パワーIC81は、モータ用出力端子OUT2をグラウンドに接続するとともにモータ用出力端子OUT1からホッパーモータ57への電力供給を開始し、これによってホッパーモータ57が正転を開始する。
Further, since the protection input terminal ST of the power IC 81 is pulled up to the voltage Vcc of the power supply circuit VCC via the resistor R13, the input signal Vst of the protection input terminal ST is at a high level. Therefore, when a normal rotation signal is input from the main CPU 61 to the control input terminal IN2 of the power IC 81, the power IC 81 connects the motor output terminal OUT2 to the ground and power from the motor output terminal OUT1 to the
(ロック遅延保護回路)
そして、電流検出抵抗R1に定常電流が流れている正常状態、即ちVa≦Vc1のときは、コンパレータIC1の出力信号Vs1がローレベルになっている。したがって、ロック遅延保護回路85のサイリスタQ1のゲート電流が流れなくて、サイリスタQ1はオフになっている。これによって電界効果トランジスタ(以下、単に「トランジスタ」という)Q2がオフで、トランジスタQ3がオフになっている。同様に、コンパレータIC2の出力信号Vs2がローレベルになっている。
(Lock delay protection circuit)
In a normal state where a steady current flows through the current detection resistor R1, that is, Va ≦ Vc1, the output signal Vs1 of the comparator IC1 is at a low level. Therefore, the gate current of the thyristor Q1 of the lock delay protection circuit 85 does not flow, and the thyristor Q1 is turned off. As a result, the field effect transistor (hereinafter simply referred to as “transistor”) Q2 is off, and the transistor Q3 is off. Similarly, the output signal Vs2 of the comparator IC2 is at a low level.
(短絡保護回路)
コンパレータIC2の出力信号Vs2のローレベルにより、短絡保護回路93のトランジスタQ7は、そのゲート電圧がローレベルであるためオフになっている。このように、トランジスタQ3,Q7がいずれもオフになっているため、抵抗R13を介して電源回路VCCの電圧VccにプルアップされているパワーIC81の保護用入力端子STの入力信号Vstはハイレベルに保持され、これによって、パワーIC81は継続して動作可能状態になっている。このように、この実施形態では、モータ電源回路VDDおよび抵抗R4,R5が本発明の「基準電圧生成回路」を構成する。また、コンパレータIC2が本発明の「比較回路」に相当する。
(Short-circuit protection circuit)
Due to the low level of the output signal Vs2 of the comparator IC2, the transistor Q7 of the short
(短絡保護遅延回路)
このとき、コンパレータIC2の出力信号Vs2は、短絡保護遅延回路95のダイオードD1を介して抵抗R15およびコンデンサC2による積分回路に入力されるようになっており、コンデンサC2の一端側であるトランジスタQ6のゲート電圧VfがコンデンサC2の充電に伴い上昇してトランジスタQ6がターンオンするスレショルド電圧Vthを超えると、トランジスタQ6がオンして抵抗R14を介してコンパレータIC2の反転入力端子をグラウンドにプルダウンし、コンパレータIC2の両入力端子の電圧をVb>Vc2にラッチ(保持)する構成となっている。
(Short-circuit protection delay circuit)
At this time, the output signal Vs2 of the comparator IC2 is input to the integrating circuit by the resistor R15 and the capacitor C2 via the diode D1 of the short circuit
(不正電波検出手段)
更に、短絡保護遅延回路95において、コンデンサC2および抵抗R15の積分回路、並びにダイオードD1により検波回路99が構成されるとともに、検波回路99と配線および基板パターンによるアンテナとにより不正電波検出手段が構成されている。そのため、外部から不正電波が照射されると、検波回路99により検波され、ダイオードD1により半波整流された直流成分のハイレベルの検出信号がコンデンサC2に流れてコンデンサC2が充電され、コンデンサC2の充電に伴ってトランジスタQ6のゲート電圧Vfが上昇し、トランジスタQ6がターンオンするスレショルド電圧Vthを超えると、トランジスタQ6がオンしてコンパレータIC2の両入力端子の電圧をVb>Vc2にラッチ(保持)される。このように、不正電波検出手段により不正電波が検出されるときにも、トランジスタQ6がオンしてコンパレータIC2の両入力端子の電圧がVb>Vc2にラッチ(保持)される。
(Illegal radio wave detection means)
Further, in the short-circuit
<動作>
(ロック時の動作)
次に、図6A、図6B、図7、図8を参照して、ホッパーモータ57が動作中にロックしたときの各回路の動きについて説明する。図7はホッパーモータ57がロックしたときの各部の電圧信号レベルの推移を示すタイミングチャート、図8はロック保護を解除するときの各部の電圧信号レベルの推移を示すタイミングチャートである。
<Operation>
(Operation when locked)
Next, with reference to FIGS. 6A, 6B, 7, and 8, the operation of each circuit when the
まず、正常状態のときは、上述したように、ロック検出用基準電圧Vaと入力電圧Vc1とはVa≦Vc1であるため、コンパレータIC1の出力信号Vs1はローレベルになっている。また、サイリスタQ1のゲート電圧Vdと、サイリスタQ1がオンするためのゲート電圧Veとは、Vd<Veになっている。また、パワーIC81の保護用入力端子STの入力信号Vstはハイレベルになっている。また、このとき、トランジスタQ8のゲートが抵抗R23を介して低圧電源回路VCCの電圧Vccにプルアップされているため、トランジスタQ8はオンになっている。したがって、トランジスタQ4のゲートがローレベルのため、トランジスタQ4はオフになっている。 First, in the normal state, as described above, since the lock detection reference voltage Va and the input voltage Vc1 are Va ≦ Vc1, the output signal Vs1 of the comparator IC1 is at a low level. The gate voltage Vd of the thyristor Q1 and the gate voltage Ve for turning on the thyristor Q1 are Vd <Ve. Further, the input signal Vst of the protection input terminal ST of the power IC 81 is at a high level. At this time, since the gate of the transistor Q8 is pulled up to the voltage Vcc of the low-voltage power supply circuit VCC via the resistor R23, the transistor Q8 is turned on. Accordingly, since the gate of the transistor Q4 is at a low level, the transistor Q4 is turned off.
そして、例えばディスク454でメダル51が詰まり、時刻t1(図7)にホッパーモータ57がロックして、電流検出抵抗R1に2.3Aを超える過電流が流れると、Va>Vc1になり、コンパレータIC1の出力信号Vs1がローレベルからハイレベルに切り換わる。これによって、コンデンサC1が充電されてサイリスタQ1のゲート電圧Vdが徐々に上昇する。そして、時刻t2にVd>Veになると、サイリスタQ1がターンオンする。これによって、トランジスタQ2がオンになり、トランジスタQ3がオンになる。このトランジスタQ3のオンにより、保護用入力端子STの入力信号Vstがローレベルに切り換わり、パワーIC81が動作を停止する。
Then, for example, when the medal 51 is clogged with the disk 454 and the
パワーIC81の動作停止により、電流検出抵抗R1に電流が流れなくなるため、Va≦Vc1に戻り、これによって、コンパレータIC1の出力信号Vs1がローレベルに復帰する。そして、サイリスタQ1はターンオフされないため、保護用入力端子STの入力信号Vstがローレベルにラッチ(保持)され、パワーIC81の動作停止状態が継続する。また、保護用入力端子STの入力信号Vstがローレベルにラッチ(保持)されることによって逆転LED50が点灯する。
Since the current stops flowing through the current detection resistor R1 due to the operation stop of the power IC 81, the condition returns to Va ≦ Vc1, thereby returning the output signal Vs1 of the comparator IC1 to the low level. Since the thyristor Q1 is not turned off, the input signal Vst of the protection input terminal ST is latched (held) at a low level, and the operation stop state of the power IC 81 continues. Further, the
(ロック解除時の動作)
そして、ホッパーモータ57が途中で停止したことにより異常が検出され、筐体3の前面パネル5が開かれると、逆転LED50の点灯により、パワーIC81が動作停止状態である旨が報知される。そして、図8の時刻t3に電源ボックス48の逆転スイッチ49が押されて制御用入力端子IN1がローレベルにされると、トランジスタQ8のゲート電圧がローレベルになり、トランジスタQ8がオフになる。これによって、トランジスタQ4のゲートが抵抗R20を介して低圧電源回路VCCの電圧Vccにプルアップされるため、トランジスタQ4がオンになり、サイリスタQ1のゲート電圧Vdがグラウンドレベルに低下する。
(Operation when unlocking)
When an abnormality is detected when the
その結果、サイリスタQ1がターンオフされ、トランジスタQ2がオフになり、トランジスタQ3がオフになって、保護用入力端子STの入力信号Vstがハイレベルに復帰する。これによって、パワーIC81が動作可能状態に復帰し、制御用入力端子IN1が逆転スイッチ49のオンによってローレベルにされているため、パワーIC81は、モータ用出力端子OUT1をグラウンドに接続するとともにモータ用出力端子OUT2からホッパーモータ57の負端子に電力を供給し、ホッパーモータ57(ディスク454)を逆転させる。これによって、ディスク454に詰まっていたメダル51の除去が可能になる。
As a result, the thyristor Q1 is turned off, the transistor Q2 is turned off, the transistor Q3 is turned off, and the input signal Vst of the protection input terminal ST returns to the high level. As a result, the power IC 81 returns to the operable state, and the control input terminal IN1 is set to the low level by turning on the
図7において、ホッパーモータ57がロックしてVa>Vc1になった時刻t1からサイリスタQ1がターンオンする時刻t2までの遅延時間T1は、ロックによる過電流が継続して流れてもホッパーモータ57およびパワーIC81に劣化が生じない程度の値に設定している。この遅延時間T1は、抵抗R8,R9,R10およびコンデンサC1で構成される積分回路の時定数によって決まる。ただし、ホッパーモータ57は、起動時に突入電流が一時的に2.3Aを超えることが生じ得る。そこで、遅延時間T1は、突入電流の継続時間より長い値で、かつ可能な限り短い値に設定されており、この実施形態では例えばT1≒100msec程度になるように設定されている。なお、図7では、説明の便宜上、ロック時にコンパレータIC1の入力電圧Vc1が垂直に降下するように記載している。
In FIG. 7, the delay time T1 from the time t1 when the
(短絡時の動作)
次に、図6A、図6B、図9を参照して、ホッパーモータ57の動作中に、ホッパーモータ57の正端子またはパワーIC81のモータ用出力端子OUT1と、ホッパーモータ57の負端子、モータ用出力端子OUT2またはグラウンドとの間に短絡が生じたときの各回路の動きについて説明する。図9は上記短絡が生じたときの各部の電圧信号レベルの推移を示すタイミングチャートである。
(Operation at short circuit)
Next, referring to FIG. 6A, FIG. 6B, and FIG. 9, during the operation of the
まず、正常状態のときは、上述したように、短絡検出用基準電圧Vbと入力電圧Vc2とを比較するとVb≦Vc2であるため、コンパレータIC2の出力信号Vs2はローレベル(本発明の「正常レベル」に相当)になっている。また、短絡保護遅延回路95のトランジスタQ6のゲートは、このコンパレータIC2の出力端子とダイオードD1および抵抗R15を介して接続されているため、トランジスタQ6のスレショルド電圧VthとトランジスタQ6のゲート電圧Vfとを比較すると、Vf<Vthであり、トランジスタQ6はオフになっている。また、このとき、トランジスタQ8のゲートが抵抗R23を介して低圧電源回路VCCの電圧Vccにプルアップされているため、トランジスタQ8はオンになっている。したがって、トランジスタQ5のゲートがローレベルのため、トランジスタQ5はオフになっている。
First, in the normal state, as described above, when the short-circuit detection reference voltage Vb and the input voltage Vc2 are compared, Vb ≦ Vc2, the output signal Vs2 of the comparator IC2 is low level (“normal level” of the present invention). Is equivalent). Since the gate of the transistor Q6 of the short circuit
そして、時刻t5(図9)に例えばホッパーモータ57の正端子(モータ用出力端子OUT1)と負端子(モータ用出力端子OUT2)とが短絡すると、電流検出抵抗R1に流れる電流が増大してコンパレータIC2の入力電圧Vc2が低下し、電流検出抵抗R1に流れる電流が4Aを超えてVb>Vc2になると、コンパレータIC2の出力信号Vs2がローレベルからハイレベル(本発明の「短絡レベル」に相当)に切り換わる。その結果、トランジスタQ7のゲート電圧がローレベルからハイレベルに切り換わってトランジスタQ7がオンになり、これによってパワーIC81の保護用入力端子STの入力信号Vstがローレベルに切り換わり、パワーIC81が動作を停止する。
Then, for example, when the positive terminal (motor output terminal OUT1) and the negative terminal (motor output terminal OUT2) of the
パワーIC81の動作停止によりホッパーモータ57への電力供給が停止すると、電流検出抵抗R1に電流が流れなくなるためコンパレータIC2の入力電圧Vc2が上昇し、Vb≦Vc2になるとコンパレータIC2の出力信号Vs2はローレベルに戻る。すると、トランジスタQ7がオフに戻り、パワーIC81の保護用入力端子STの入力信号Vstがハイレベルに戻って、パワーIC81が動作可能状態に復帰する。ここで、制御用入力端子IN2は、メインCPU61からの正転信号によりローレベルにされているため、パワーIC81は、ホッパーモータ57への電力供給を再開する。しかし、ホッパーモータ57の正端子と負端子との短絡状態が続いているため、電流検出抵抗R1に4Aを超える過電流が流れることになり、再びパワーIC81が動作を停止する。
When the supply of power to the
このように、パワーIC81が動作停止および動作再開を繰り返すと、コンパレータIC2の出力信号Vs2がハイレベルの期間にコンデンサC2が充電されて、トランジスタQ6のゲート電圧Vfが徐々に上昇する。そして、時刻t6にVf>Vthになると、トランジスタQ6がオンになる。これによって、コンパレータIC2の反転入力端子が抵抗R14を介してグラウンドにプルダウンされるため、Vb>Vc2にラッチ(保持)され、コンパレータIC2の出力信号Vs2がハイレベルにラッチ(保持)される。 Thus, when the power IC 81 repeats the operation stop and the operation restart, the capacitor C2 is charged while the output signal Vs2 of the comparator IC2 is at the high level, and the gate voltage Vf of the transistor Q6 gradually increases. When Vf> Vth at time t6, the transistor Q6 is turned on. As a result, the inverting input terminal of the comparator IC2 is pulled down to the ground via the resistor R14, so that Vb> Vc2 is latched (held), and the output signal Vs2 of the comparator IC2 is latched (held) at the high level.
その結果、トランジスタQ7がオンにラッチされるとともに、コンデンサC2の充電が続くためトランジスタQ6がオンにラッチされる。トランジスタQ7がオンにラッチされることより、保護用入力端子STの入力信号Vstがローレベルにラッチ(保持)されて、パワーIC81が動作停止状態にラッチされる。また、逆転LED50は、パワーIC81が動作停止および動作再開を繰り返している間は点滅を繰り返し、パワーIC81が動作停止状態にラッチされると点灯したままになる。
As a result, the transistor Q7 is latched on and the capacitor C2 continues to be charged, so that the transistor Q6 is latched on. Since the transistor Q7 is latched on, the input signal Vst of the protection input terminal ST is latched (held) at a low level, and the power IC 81 is latched in the operation stop state. Further, the
図9において、ホッパーモータ57の正端子と負端子とが短絡した時刻t5から保護用入力端子STの入力信号VstがローレベルになってパワーIC81が最初に動作停止する時点までの時間T2は、この実施形態では例えば1.5μsec程度の非常に短い値に設定されている。これは、コンパレータIC2として、集積回路に形成された高速応答性能を有するコンパレータを用いることにより実現している。
In FIG. 9, the time T2 from the time t5 when the positive terminal and the negative terminal of the
また、短絡した時刻t5からパワーIC81が動作停止状態にラッチされる時刻t6までの遅延時間T3は、短絡による過電流が断続的に流れてもパワーIC81に劣化が生じない程度の値に設定している。この遅延時間T3は、抵抗R15およびコンデンサC2で構成される積分回路の時定数によって決まる。そこで、この実施形態では例えば、短絡によるホッパーモータ57のオンオフが30回程度繰り返されてT3≒100μsec程度になるように設定されている。なお、電流検出抵抗R1に流れる電流が4Aを超えるとロック検出回路83およびロック遅延保護回路85も図7を参照して説明したように動作する。しかしながら、T1(≒100msec)≫T3(≒100μsec)であるため、短絡保護回路93および短絡保護遅延回路95の方が先に動作することとなる。
Further, the delay time T3 from the time t5 when the power IC 81 is short-circuited to the time t6 when the power IC 81 is latched in the operation stop state is set to a value that does not cause the power IC 81 to deteriorate even if an overcurrent due to the short circuit flows intermittently. ing. This delay time T3 is determined by the time constant of the integrating circuit composed of the resistor R15 and the capacitor C2. Therefore, in this embodiment, for example, the
このように、この実施形態では、コンデンサC2および抵抗R15からなる積分回路が本発明の「積分回路」に相当し、トランジスタQ6が本発明の「ラッチ回路」に相当する。また、短絡保護回路93および短絡保護遅延回路95が本発明の「保護回路」を構成している。
Thus, in this embodiment, the integrating circuit composed of the capacitor C2 and the resistor R15 corresponds to the “integrating circuit” of the present invention, and the transistor Q6 corresponds to the “latch circuit” of the present invention. Further, the short
(短絡解除時の動作)
次に、図6A、図6B、図10、図11を参照して、短絡保護を解除するときの各回路の動きについて説明する。図10は短絡保護の解除時に短絡が解消されている場合の各部の電圧信号レベルの推移を示すタイミングチャート、図11は短絡保護の解除時に短絡が続いている場合の各部の電圧信号レベルの推移を示すタイミングチャートである。
(Operation when releasing short circuit)
Next, with reference to FIG. 6A, FIG. 6B, FIG. 10, and FIG. 11, the operation of each circuit when releasing short-circuit protection will be described. FIG. 10 is a timing chart showing the transition of the voltage signal level of each part when the short circuit is eliminated when the short circuit protection is released, and FIG. 11 is the transition of the voltage signal level of each part when the short circuit continues when the short circuit protection is released. It is a timing chart which shows.
ホッパーモータ57が途中で停止したことにより異常が検出され、筐体3の前面パネル5が開かれると、逆転LED50の点灯により、パワーIC81が動作停止状態である旨が報知される。なお、この段階では、異常が短絡によるものか否かは不明になっている。
When an abnormality is detected when the
そして、例えば時刻t7(図10)に電源ボックス48の逆転スイッチ49が押されて制御用入力端子IN1がローレベルにされると、トランジスタQ8のゲートがローレベルになり、トランジスタQ8がオフになる。これによって、トランジスタQ5のゲートが抵抗R20を介して低圧電源回路VCCの出力電圧Vccにプルアップされるため、トランジスタQ5がオンになる。その結果、コンデンサC2の充電電荷が抵抗R17およびコンデンサC3の並列回路を介して放電され、トランジスタQ6のゲート電圧Vfが低下し、Vf<VthになるとトランジスタQ6がオフになる。
For example, when the
したがって、コンパレータIC2の反転入力端子のラッチが解除され、Vb≦Vc2に戻り、コンパレータIC2の出力信号Vs2がローレベルに戻り、これによってパワーIC81の保護用入力端子STの入力信号Vstがハイレベルに切り換わり、パワーIC81が動作可能状態に復帰する。また、点灯している逆転LED50が消灯する。そして、パワーIC81は、モータ用出力端子OUT1をグラウンドに接続するとともにモータ用出力端子OUT2から電力をホッパーモータ57の負端子に供給してホッパーモータ57を逆転させようとする。
Therefore, the latch of the inverting input terminal of the comparator IC2 is released, and Vb ≦ Vc2 is returned, and the output signal Vs2 of the comparator IC2 returns to the low level, whereby the input signal Vst of the protection input terminal ST of the power IC 81 becomes the high level. The power IC 81 returns to the operable state. In addition, the lit
ここで、逆転スイッチ49のオン時に短絡が解消されている場合には、図10に示すように、Vb≦Vc2が維持されるため、コンパレータIC2の出力信号Vs2がローレベルに保持され、トランジスタQ6がオフのままになるため、パワーIC81の動作可能状態が維持される。そして、逆転スイッチ49がオフにされるまで、ホッパーモータ57の逆転が続く。
Here, when the short circuit is eliminated when the
一方、逆転スイッチ49のオン時に短絡が続いている場合には、パワーIC81が動作可能状態に復帰してホッパーモータ57を逆転させるための電力供給を開始すると、電流検出抵抗R1に再び4Aを超える過電流が流れる。その結果、図11に示すように、図9の場合と同様にパワーIC81が動作停止および動作再開を繰り返し、まずコンデンサC3が充電されて引き続きコンデンサC2が充電され、トランジスタQ6のゲート電圧Vfが徐々に上昇する。そして、Vf>VthになるとトランジスタQ6がオンになって、Vb>Vc2が保持されることになり、これによって、再びパワーIC81が動作停止状態にラッチされることとなる。
On the other hand, when the short circuit continues when the
図9で説明した回路定数の設定(即ち短絡によるホッパーモータ57のオンオフが30回程度繰り返されてT3≒100μsec)によれば、図11におけるパワーIC81の動作停止および動作再開は、120回程度繰り返されることとなり、逆転スイッチ49のオン時刻t8からパワーIC81が動作停止状態にラッチされる時刻t9までの遅延時間T4はT4≒400μsec程度になる。このように、この実施形態では、逆転スイッチ49のオン操作が本発明の「復帰指令信号の生成」に相当している。
According to the setting of the circuit constants described in FIG. 9 (that is, the on / off of the
(不正電波検出時の動作)
次に、図6A、図6B、図12を参照して、例えばホッパーモータ57の停止中に、不正電波検出手段により不正電波が検出されたときの各回路の動きについて説明する。図12は不正電波が検出されたときのトランジスタQ6のゲート電圧の推移を示すタイミングチャートである。
(Operation when unauthorized radio waves are detected)
Next, with reference to FIGS. 6A, 6B, and 12, the operation of each circuit when an unauthorized radio wave is detected by the unauthorized radio wave detection means while the
いま、検波回路99およびアンテナからなる不正電波検出手段により、図12に示すように時刻t10に不正電波が検出されると、不正電波が検波回路99により検波され、ダイオードD1により半波整流された直流成分のハイレベルの検出信号がコンデンサC2に流れてコンデンサC2が充電され、コンデンサC2の充電に伴ってトランジスタQ6のゲート電圧Vfが徐々に上昇する。
Now, as shown in FIG. 12, when the illegal radio wave detecting means comprising the
そして、トランジスタQ6のゲート電圧Vfが上昇し、不正電波の強度にもよるが、時刻t10から遅延時間T5経過後の時刻t11にトランジスタQ6がターンオンするスレショルド電圧Vthを超えると、トランジスタQ6がオンしてコンパレータIC2の両入力端子の電圧がVb>Vc2にラッチ(保持)される。なお、この場合における電圧Vbは短絡検出用基準電圧と同等の基準電圧である。このように、Vb>Vc2になると、コンパレータIC2の出力信号Vs2がローレベルからハイレベル(短絡レベル)に切り換わる。その結果、トランジスタQ7のゲート電圧がローレベルからハイレベルに切り換わってトランジスタQ7がオンになり、これによってパワーIC81の保護用入力端子STの入力信号Vstがローレベルに切り換わり、パワーIC81が動作を停止してホッパーモータ57への電力供給が停止され、ホッパーモータ57が駆動することはない。
Then, when the gate voltage Vf of the transistor Q6 rises and depends on the intensity of the illegal radio wave, the transistor Q6 is turned on when the threshold voltage Vth is turned on at the time t11 after the delay time T5 has elapsed from the time t10. Thus, the voltages at both input terminals of the comparator IC2 are latched (held) such that Vb> Vc2. In this case, the voltage Vb is a reference voltage equivalent to the short-circuit detection reference voltage. Thus, when Vb> Vc2, the output signal Vs2 of the comparator IC2 is switched from the low level to the high level (short circuit level). As a result, the gate voltage of the transistor Q7 is switched from the low level to the high level and the transistor Q7 is turned on. As a result, the input signal Vst at the protection input terminal ST of the power IC 81 is switched to the low level, and the power IC 81 operates. Is stopped, power supply to the
こうして、コンパレータIC2の両入力端子の電圧がVb>Vc2にラッチ(保持)され、コンパレータIC2の出力信号Vs2がハイレベルにラッチ(保持)されると、トランジスタQ7がオンにラッチされ、これによって保護用入力端子STの入力信号Vstがローレベルにラッチ(保持)されて、パワーIC81が動作停止状態にラッチされ、パワーIC81が動作停止状態にラッチされると逆転LED50は点灯したままになる。
Thus, when the voltage at both input terminals of the comparator IC2 is latched (held) at Vb> Vc2, and when the output signal Vs2 of the comparator IC2 is latched (held) at a high level, the transistor Q7 is latched on, thereby protecting it. When the input signal Vst at the input terminal ST is latched (held) at a low level, the power IC 81 is latched in the operation stop state, and when the power IC 81 is latched in the operation stop state, the
(不正電波検出後におけるパワーICの停止解除時の動作)
次に、図6A、図6B、図13、図14を参照して、不正電波検出によるパワーIC81の停止を解除するときの各回路の動きについて説明する。図13は不正電波検出によるパワーIC81の停止解除時に不正電波の照射が解消されている場合の各部の電圧信号レベルの推移を示すタイミングチャート、図14は不正電波検出によるパワーIC81の停止解除時に不正電波の照射が続いている場合の各部の電圧信号レベルの推移を示すタイミングチャートである。
(Operation when power IC is stopped after unauthorized radio wave detection)
Next, with reference to FIG. 6A, FIG. 6B, FIG. 13, and FIG. 14, the operation of each circuit when canceling the stop of the power IC 81 due to unauthorized radio wave detection will be described. FIG. 13 is a timing chart showing the transition of the voltage signal level of each part when the irradiation of the unauthorized radio wave is canceled when the stop of the power IC 81 due to the unauthorized radio wave detection is released, and FIG. It is a timing chart which shows transition of the voltage signal level of each part in case radio wave irradiation continues.
不正電波が検出されてパワーIC81の動作停止によりホッパーモータ57が停止状態に保持され、そのときに筐体3の前面パネル5が開かれると、逆転LED50の点灯により、パワーIC81が動作停止状態である旨が報知される。なお、この段階では、異常がロックによるものか短絡によるものか不正電波の検出によるものかは不明になっている。
When an illegal radio wave is detected and the operation of the power IC 81 is stopped, the
そして、例えば時刻t12(図13)に電源ボックス48の逆転スイッチ49が押されて制御用入力端子IN1がローレベルにされると、トランジスタQ8のゲートがローレベルになり、トランジスタQ8がオフになる。これによって、トランジスタQ5のゲートが抵抗R20を介して低圧電源回路VCCの出力電圧Vccにプルアップされるため、トランジスタQ5がオンになる。その結果、コンデンサC2の充電電荷が抵抗R17およびコンデンサC3の並列回路を介して放電され、トランジスタQ6のゲート電圧Vfが低下し、Vf<VthになってトランジスタQ6がオフになる。
For example, when the
したがって、コンパレータIC2の反転入力端子のラッチが解除され、Vb≦Vc2に戻り、コンパレータIC2の出力信号Vs2がローレベル(正常レベル)に戻り、これによってパワーIC81の保護用入力端子STの入力信号Vstがハイレベルに切り換わり、パワーIC81が動作可能状態に復帰する。また、点灯している逆転LED50が消灯する。そして、パワーIC81は、モータ用出力端子OUT1をグラウンドに接続するとともにモータ用出力端子OUT2から電力をホッパーモータ57の負端子に供給してホッパーモータ57を逆転させる。
Therefore, the latch of the inverting input terminal of the comparator IC2 is released, and Vb ≦ Vc2 is returned, and the output signal Vs2 of the comparator IC2 returns to the low level (normal level), thereby the input signal Vst of the protection input terminal ST of the power IC81. Switches to the high level, and the power IC 81 returns to the operable state. In addition, the lit
ここで、逆転スイッチ49のオン時に不正電波の照射が解消されている場合には、図13に示すように、Vb≦Vc2が維持されるため、コンパレータIC2の出力信号Vs2がローレベルに保持され、トランジスタQ6がオフのままになるため、パワーIC81の動作可能状態が維持される。そして、逆転スイッチ49がオフにされるまで、ホッパーモータ57の逆転が続く。
Here, when the irradiation of the unauthorized radio wave is canceled when the
一方、図14に示すように、時刻t13に逆転スイッチ49がオンされ、この逆転スイッチ49のオン時に不正電波の照射が続いている場合には、パワーIC81が動作可能状態に一旦復帰してホッパーモータ57への電力供給が再開され、ホッパーモータ57が逆転を開始するが、不正電波の照射が続いているため、トランジスタQ5のオンにより放電されたコンデンサC2が、ハイレベルの検出信号によりコンデンサC3,C2が再び充電され、トランジスタQ6のゲート電圧Vfが徐々に上昇し、Vf>Vthになると、トランジスタQ6がオンになり、パワーIC81が動作停止する。
On the other hand, as shown in FIG. 14, when the
こうして、不正電波のハイレベルの検出信号によりコンデンサC2が充電されて、トランジスタQ6のゲート電圧Vfが徐々に上昇し、図14に示すように、不正電波の強度にもよるが時刻t13から遅延時間T6経過後の時刻t14にVf>VthになるとトランジスタQ6がオンになって、Vb>Vc2が保持されることになり、これによって、パワーIC81が動作停止状態にラッチされることとなる。また、逆転スイッチ49のオン後はパワーIC81は暫く正常に動作し、コンデンサC2が充電されるとパワーIC81が動作停止して逆転LED50が点灯する。
Thus, the capacitor C2 is charged by the high level detection signal of the illegal radio wave, and the gate voltage Vf of the transistor Q6 gradually rises. As shown in FIG. 14, the delay time from the time t13 depends on the intensity of the illegal radio wave. When Vf> Vth is reached at time t14 after the lapse of T6, the transistor Q6 is turned on, and Vb> Vc2 is held, whereby the power IC 81 is latched in the operation stop state. Further, after the
このとき、パチンコホールの店員などが逆転スイッチ49をオンするときには店員が前面パネル3を開けるため、店員の面前で不正電波の照射が継続されることは通常考えられず、逆転スイッチ49がオンされれば必然的にパワーIC81は正常動作を行う。これに対し、上記したように短絡の継続の場合には、逆転スイッチ49がオン時に短絡が依然として続いていればホッパーモータ57の動作が停止することから、逆転LED50の点灯により異常が報知され、店員により逆転スイッチ49がオンされたときに、ホッパーモータ57の動作が停止するか否かでその異常報知が短絡発生によるものか否か認識することが可能になる。
At this time, when a store clerk or the like of the pachinko hall turns on the
以上説明したように、この実施形態によれば、ダイオードD1、コンデンサC2、抵抗R15からなる検波回路99と、配線および基板パターンによるアンテナとにより構成される不正電波検出手段により、筐体3を通じて不正電波が検出されると、異常発生時における保護装置によるパワーIC81の停止と同様、パワーIC81の動作が停止されてホッパーモータ57への電力供給が停止されるため、不正電波の照射によりパワーIC81およびホッパーモータ57が誤動作することにより、不正にメダルが払い出されることを未然に防止することができる。
As described above, according to this embodiment, the unauthorized radio wave detection means including the
このとき、異常発生時にパワーIC81の動作を停止させる保護装置に含まれる検波回路99と、配線および基板パターンのアンテナとにより不正電波検出手段を構成しているため、従来のように電波検出手段を別途設ける必要もなく、簡単かつ安価な構成により不正電波による不正なメダル払い出しを防止することができる。
At this time, since the
また、この実施形態によれば、パワーIC81によるホッパーモータ57の駆動中にホッパーモータ57の正端子(パワーIC81のモータ用出力端子OUT1)と負端子(パワーIC81のモータ用出力端子OUT2即ちグラウンド)との短絡が検出されると、遅延時間T3だけ待機し、遅延時間T3の間、短絡が継続していれば、パワーIC81の保護用入力端子STの入力信号をローレベルにラッチ(保持)している。これによって、モータ用出力端子OUT1からホッパーモータ57への電力供給が不可能になり、短絡による過電流が流れなくなるため、パワーIC81を保護することができる。
Further, according to this embodiment, during driving of the
また、この実施形態によれば、モータ電源回路VDDとパワーIC81の電力用入力端子VSとの間に接続される電流検出抵抗R1に流れる電流に基づき短絡か否かを検出しているため、短絡による過電流を確実に検出することができる。即ち、例えばパワーIC81のグラウンド端子GNDとグラウンドとの間に電流検出抵抗を接続した構成では、モータ用出力端子OUT1とグラウンドとが例えば金属製の異物により直接短絡された場合には、短絡による過電流は、電流検出抵抗をバイパスしてモータ用出力端子OUT1からグラウンドに直接流れてしまうこととなる。したがって、この場合にはグラウンド端子GNDとグラウンドとの間に接続された電流検出抵抗に流れる電流を監視していても、短絡を検出することができない。これに対して、この実施形態では、ホッパーモータ57への電力供給は、モータ電源回路VDDから電流検出抵抗R1を介してパワーIC81の電力用入力端子VSに入力される電力をモータ用出力端子OUT1からホッパーモータ57に供給することによって行われる。したがって、モータ用出力端子OUT1とグラウンドとが例えば異物などにより直接短絡された場合でも、短絡による過電流は常に電流検出抵抗R1に流れることになるため、短絡を確実に検出することができる。
Further, according to this embodiment, since the short circuit is detected based on the current flowing through the current detection resistor R1 connected between the motor power supply circuit VDD and the power input terminal VS of the power IC 81, the short circuit is detected. The overcurrent due to can be reliably detected. That is, for example, in a configuration in which a current detection resistor is connected between the ground terminal GND of the power IC 81 and the ground, if the motor output terminal OUT1 and the ground are directly short-circuited by, for example, a metal foreign object, an excess due to the short-circuit is caused. The current flows directly from the motor output terminal OUT1 to the ground, bypassing the current detection resistor. Therefore, in this case, even if the current flowing through the current detection resistor connected between the ground terminal GND and the ground is monitored, a short circuit cannot be detected. On the other hand, in this embodiment, the
また、この実施形態によれば、高速応答性能を有するコンパレータIC2を用いて、電流検出抵抗R1に流れる過電流が4Aを超えてVb>Vc2になると、極めて短時間T2で保護用入力端子STの入力信号VstをローレベルにしてパワーIC81を動作不可能な状態にしている。そして、ホッパーモータ57への電力供給の停止および再開を繰り返し、トランジスタQ6のゲート電圧VfがVf>Vthになるまでの遅延時間T3が経過した後に、パワーIC81を動作不可能な状態にラッチしている。即ち、短絡電流が断続的に流れるようにしている。したがって、過電流の平均値が低下することから、短絡電流が連続的に流れる場合に比べて遅延時間T3を大きい値に設定することができる。これによって、抵抗R15およびコンデンサC2からなる積分回路の時定数を、余裕を持って設定することができる。
Further, according to this embodiment, when the overcurrent flowing through the current detection resistor R1 exceeds 4 A and Vb> Vc2 using the comparator IC2 having high-speed response performance, the protection input terminal ST of the protection input terminal ST is reached in a very short time T2. The input signal Vst is set to a low level to make the power IC 81 inoperable. The power supply to the
また、この実施形態によれば、ホッパーモータ57が停止した後に、逆転スイッチ49をオンにすると、ラッチ解除回路97のトランジスタQ5がオンになって、コンデンサC2の充電電圧がコンデンサC3および抵抗R17からなる並列回路を介して放電されることから、充電電圧VfがVf<Vthになり、トランジスタQ6がオフになって、コンパレータIC2からの出力信号Vs2のハイレベルへのラッチ(保持)が解除される。このため、電流検出抵抗R1に電流が流れていないことと相俟って、コンパレータIC2の出力信号Vs2がローレベルになり、パワーIC81の保護用入力端子STの入力信号Vstがハイレベルになる。一方、逆転スイッチ49がオンにされて、制御用入力端子IN1がローレベルにされると、パワーIC81のモータ用出力端子OUT2からホッパーモータ57の負端子に電力を供給してホッパーモータ57を逆転させようとする。このとき、短絡が依然として続いていれば、パワーIC81の保護用入力端子STの入力信号Vstがローレベルに戻され、ホッパーモータ57の逆転動作が停止する。このように、この実施形態によれば、操作者が逆転スイッチ49をオンにする操作を行うだけで、ホッパーモータ57の正端子と負端子との短絡が依然として続いているか否かを容易に判別することができる。
Further, according to this embodiment, when the
更に、パチンコホールの店員などが逆転スイッチ49をオンするときには店員が前面パネル3を開けるため、店員の面前で不正電波の照射が継続されることは通常考えられず、逆転スイッチ49がオンされれば必然的にパワーIC81は正常動作を行うのに対し、逆転スイッチ49がオン時に短絡継続している場合には、ホッパーモータ57の動作が停止することから、逆転スイッチ49がオンしたときにホッパーモータ57の動作が停止するか否かで、異常を報知する逆転LED50の点灯が、短絡発生によるものか否か認識することができる。
In addition, when a store clerk or the like of a pachinko hall turns on the
また、この実施形態によれば、ホッパーモータ57の駆動中にロック検出回路83によりロックしたか否かを検出し、ロックが所定時間継続すると、サイリスタQ1をオンにしてパワーIC81の保護用入力端子STの入力信号Vstをローレベルにラッチ(保持)しているため、メダル51がディスク454に詰まることなどによって生じるホッパーモータ57のロックによる過電流に対してパワーIC81を保護することができる。
Further, according to this embodiment, it is detected whether or not the lock detection circuit 83 is locked while the
<変形形態>
なお、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、具体的な回路構成については、図6A,6Bに示したものに限られない。以下、回路構成の変形形態について説明する。
<Deformation>
The present invention is not limited to the above embodiment, and various modifications other than those described above can be made without departing from the spirit of the present invention. For example, the specific circuit configuration is not limited to that shown in FIGS. 6A and 6B. Hereinafter, modifications of the circuit configuration will be described.
図15A,15Bは、第1変形形態の回路構成を示す回路図である。なお、上記実施形態(図6A,6B)と同一機能を果たすものには同一符号を付し、相違点を中心に説明する。この第1変形形態では、ロック検出回路83およびラッチ解除回路97は、上記実施形態と同一構成になっている。また、ロック遅延保護回路85は、抵抗R13およびトランジスタQ3が除かれている点以外は上記実施形態と同一構成であり、パワーIC81の保護用入力端子STは、トランジスタQ2と抵抗R12との接続点に接続されている。また、短絡検出回路91では、コンパレータIC2の入力信号が上記実施形態と逆になっており、短絡検出用基準電圧VbがコンパレータIC2の反転入力端子に入力され、入力電圧Vc2がコンパレータIC2の非反転入力端子に入力されている。また、短絡保護遅延回路95は、ダイオードD1のアノードが、抵抗R33を介してパワーIC81の保護用入力端子STに接続されている点を除いて、上記実施形態と同一構成になっている。
15A and 15B are circuit diagrams showing a circuit configuration of the first modification. In addition, the same code | symbol is attached | subjected to what fulfill | performs the same function as the said embodiment (FIG. 6A, 6B), and it demonstrates centering around difference. In the first modification, the lock detection circuit 83 and the
また、第1変形形態のパワーIC81は、保護用入力端子STの入力信号Vstのレベルの高低と動作可能状態との関係が上記実施形態と逆になっている。即ち、パワーIC81は、保護用入力端子STの入力信号Vstがローレベル(許可レベル)のときはモータ用出力端子OUT1,OUT2からホッパーモータ57への電力供給が可能となる一方、保護用入力端子STの入力信号Vstがハイレベル(禁止レベル)のときはモータ用出力端子OUT1,OUT2からホッパーモータ57への電力供給が不可能となるように構成されている点のみ、上記実施形態と相違している。
Further, in the power IC 81 according to the first modification, the relationship between the level of the input signal Vst at the protection input terminal ST and the operable state is opposite to that in the above embodiment. That is, the power IC 81 can supply power from the motor output terminals OUT1 and OUT2 to the
この第1変形形態の短絡検出回路91では、コンパレータIC2は短絡検出用基準電圧Vbと入力電圧Vc2とを比較し、出力信号Vs2をVc2≦Vbのときはローレベルとし、Vc2>Vbのときはハイレベルとする。この第1変形形態では例えば、電流検出抵抗R1に流れる電流が4A以上になるとVc2≦Vbになるように短絡検出用基準電圧Vb(抵抗R4,R5の抵抗値)が設定されている。
In the short-
また、パワーIC81の保護用入力端子STは、抵抗R12を介してグラウンドにプルダウンされているため、保護用入力端子STの入力信号Vstは、ローレベルになっており、パワーIC81は動作可能状態になっている。そこで、メインCPU61からパワーIC81の制御用入力端子IN2に正転信号が入力されると、パワーIC81は、モータ用出力端子OUT2をグラウンドに接続するとともにモータ用出力端子OUT1からホッパーモータ57への電力供給を開始し、これによってホッパーモータ57が正転を開始する。
Further, since the protection input terminal ST of the power IC 81 is pulled down to the ground via the resistor R12, the input signal Vst of the protection input terminal ST is at a low level, and the power IC 81 is in an operable state. It has become. Therefore, when a normal rotation signal is input from the main CPU 61 to the control input terminal IN2 of the power IC 81, the power IC 81 connects the motor output terminal OUT2 to the ground and power from the motor output terminal OUT1 to the
そして、電流検出抵抗R1に定常電流が流れている正常状態、即ちVc2>Vbのときは、コンパレータIC2の出力信号Vs2がハイレベル(正常レベル)になっている。したがって、短絡保護回路93のトランジスタQ13がオフになっているため、抵抗R12を介してグラウンドにプルダウンされているパワーIC81の保護用入力端子STの入力信号Vstはローレベルに保持され、これによってパワーIC81は継続して動作可能状態になっている。一方、短絡保護遅延回路95では、ダイオードD1のアノードが抵抗R33を介して保護用入力端子STに接続されているため、正常状態では、コンデンサC2の充電電圧(トランジスタQ6のゲート電圧)Vfがローレベルのままとなる。
When the steady state current is flowing through the current detection resistor R1, that is, when Vc2> Vb, the output signal Vs2 of the comparator IC2 is at a high level (normal level). Therefore, since the transistor Q13 of the short-
更に、ホッパーモータ57がロックして、サイリスタQ1がオンになり、トランジスタQ2がオンになると、パワーIC81の保護用入力端子STの入力信号Vstのレベルが電源回路VCCの電圧Vccに上昇して、パワーIC81が動作を停止する。
Further, when the
次に、図15A、図15Bにおいて、ホッパーモータ57の動作中に、ホッパーモータ57の正端子またはパワーIC81のモータ用出力端子OUT1と、ホッパーモータ57の負端子、モータ用出力端子OUT2またはグラウンドとの間に短絡が生じたときの各回路の動きについて説明する。
Next, in FIGS. 15A and 15B, during operation of the
上記短絡が生じると、電流検出抵抗R1に流れる電流が増大してコンパレータIC2の入力電圧Vc2が低下し、電流検出抵抗R1に流れる電流が4A以上になってVb≧Vc2になると、コンパレータIC2の出力信号Vs2がハイレベルからローレベル(短絡レベル)に切り換わる。その結果、短絡保護回路93のトランジスタQ13がオンになるため、パワーIC81の保護用入力端子STの入力信号Vstがハイレベルに切り換わり、パワーIC81が動作を停止する。また、トランジスタQ13がオンになると、抵抗R33、ダイオードD1、抵抗R15を介してコンデンサC2が充電されるため、トランジスタQ6のゲート電圧Vfが上昇する。また、トランジスタQ13のオンにより電源回路VCCから電流が供給されて逆転LED50が点灯する。
When the short circuit occurs, the current flowing through the current detection resistor R1 increases and the input voltage Vc2 of the comparator IC2 decreases, and when the current flowing through the current detection resistor R1 exceeds 4A and Vb ≧ Vc2, the output of the comparator IC2 The signal Vs2 is switched from the high level to the low level (short circuit level). As a result, since the transistor Q13 of the short
パワーIC81の動作停止によりホッパーモータ57への電力供給が停止すると、電流検出抵抗R1に電流が流れなくなるためコンパレータIC2の入力電圧Vc2が上昇し、Vb<Vc2になるとコンパレータIC2の出力信号Vs2はハイレベルに戻る。すると、短絡保護回路93のトランジスタQ13がオフに戻るため、パワーIC81の保護用入力端子STの入力信号Vstがローレベルに戻って、パワーIC81が動作可能状態に復帰する。ここで、制御用入力端子IN2は、メインCPU61からの正転信号によりローレベルにされているため、パワーIC81は、ホッパーモータ57への電力供給を再開する。しかし、上記短絡状態が続いているため、電流検出抵抗R1に4A以上の過電流が流れることになり、再びパワーIC81が動作を停止する。
When the power supply to the
このように、パワーIC81が動作停止および動作再開を繰り返すと、短絡保護回路93のトランジスタQ13がオンの期間にコンデンサC2が充電され、トランジスタQ6のゲート電圧Vfが徐々に上昇して、以下、上記実施形態と同様に動作する。即ち、Vf>Vthになると、トランジスタQ6(本発明の「ラッチ回路」に相当)がオンになり、コンパレータIC2の出力信号Vs2がローレベルにラッチ(保持)される。その結果、トランジスタQ13がオンにラッチされるため、保護用入力端子STの入力信号Vstがハイレベルにラッチ(保持)されて、パワーIC81が動作停止状態にラッチされる。また、逆転LED50は、パワーIC81が動作停止および動作再開を繰り返している間は点滅を繰り返し、トランジスタQ13がオンにラッチされると点灯したままになる。
As described above, when the power IC 81 repeatedly stops and restarts operation, the capacitor C2 is charged while the transistor Q13 of the short-
なお、図15A、図15Bにおいて、短絡保護を解除するときの各回路の動きについては、ラッチ解除回路97が上記実施形態と同一構成であり、短絡保護遅延回路95も、ダイオードD1のアノードの接続先以外は上記実施形態と同一構成であるため、上記実施形態と同様に動作する。
In FIG. 15A and FIG. 15B, regarding the operation of each circuit when releasing the short circuit protection, the
続いて、例えばホッパーモータ57の停止中に、ダイオードD1、コンデンサC2、抵抗R15からなる検波回路99と、配線および基板パターンによるアンテナとにより構成される不正電波検出手段により不正電波が検出されると、ダイオードD1により半波端整流された直流成分のハイレベルの検出信号がコンデンサC2に流れてコンデンサC2が充電され、コンデンサC2の充電に伴ってトランジスタQ6のゲート電圧Vfが徐々に上昇し、Vf>VthになるとトランジスタQ6がオンしてコンパレータIC2の両入力端子の電圧がVb≧Vc2にラッチ(保持)され、コンパレータIC2の出力信号Vs2がローレベルにラッチ(保持)されてトランジスタQ13がオンにラッチされるため、パワーIC81の保護用入力端子STの入力信号Vstがハイレベルにラッチ(保持)され、パワーIC81の動作が停止されてホッパーモータ57への電力供給が停止される。
Subsequently, for example, when the illegal radio wave is detected by the illegal radio wave detection means including the
なお、図15A、図15Bにおいて、不正電波検出によるパワーIC81の停止を解除するときの各回路の動きについては、ラッチ解除回路97が上記実施形態と同一構成であり、短絡保護遅延回路95も、ダイオードD1のアノードの接続先以外は上記実施形態と同一構成であるため、上記実施形態と同様に動作する。
In FIG. 15A and FIG. 15B, with regard to the operation of each circuit when releasing the stop of the power IC 81 due to unauthorized radio wave detection, the
図16A,16Bは、第2変形形態の具体的な回路構成を示す回路図である。なお、上記実施形態(図6A,6B)と同一機能を果たすものには同一符号を付し、相違点を中心に説明する。この第2変形形態では、ロック検出回路83、短絡検出回路91、短絡保護遅延回路95、ラッチ解除回路97は、上記実施形態(図6A,6B)と同一構成になっている。また、ロック遅延保護回路85は、抵抗R13およびトランジスタQ3が除かれている点以外は上記実施形態と同一構成であり、パワーIC81の保護用入力端子STは、トランジスタQ2と抵抗R12との接続点に接続されている。
16A and 16B are circuit diagrams showing a specific circuit configuration of the second modification. In addition, the same code | symbol is attached | subjected to what fulfill | performs the same function as the said embodiment (FIG. 6A, 6B), and it demonstrates centering around difference. In the second modification, the lock detection circuit 83, the short
また、第2変形形態のパワーIC81は、保護用入力端子STの入力信号Vstのレベルの高低と動作可能状態との関係が上記実施形態と逆になっている。即ち、第2変形形態のパワーIC81は、上記第1変形形態(図15A,15B)と同様に、保護用入力端子STの入力信号Vstがローレベル(許可レベル)のときはモータ用出力端子OUT1,OUT2からホッパーモータ57への電力供給が可能となる一方、保護用入力端子STの入力信号Vstがハイレベル(禁止レベル)のときはモータ用出力端子OUT1,OUT2からホッパーモータ57への電力供給が不可能となるように構成されている点のみ、上記実施形態と相違している。
In the power IC 81 of the second modification, the relationship between the level of the input signal Vst at the protection input terminal ST and the operable state is opposite to that in the above embodiment. That is, the power IC 81 according to the second modification is similar to the first modification (FIGS. 15A and 15B) when the input signal Vst at the protection input terminal ST is at a low level (permission level). , OUT2 can supply power to the
パワーIC81の保護用入力端子STは、抵抗R12を介してグラウンドにプルダウンされているため、保護用入力端子STの入力信号Vstは、ローレベルになっており、パワーIC81は動作可能状態になっている。そこで、メインCPU61からパワーIC81の制御用入力端子IN2に正転信号が入力されると、パワーIC81は、モータ用出力端子OUT2をグラウンドに接続するとともにモータ用出力端子OUT1からホッパーモータ57への電力供給を開始し、これによってホッパーモータ57が正転を開始する。
Since the protection input terminal ST of the power IC 81 is pulled down to the ground via the resistor R12, the input signal Vst of the protection input terminal ST is at a low level, and the power IC 81 is in an operable state. Yes. Therefore, when a normal rotation signal is input from the main CPU 61 to the control input terminal IN2 of the power IC 81, the power IC 81 connects the motor output terminal OUT2 to the ground and power from the motor output terminal OUT1 to the
そして、電流検出抵抗R1に定常電流が流れている正常状態、即ちVc2≧Vbのときは、コンパレータIC2の出力信号Vs2がローレベル(正常レベル)になっている。したがって、短絡保護回路93のトランジスタQ15がオフになっており、これによってトランジスタQ14がオフになっているため、抵抗R12を介してグラウンドにプルダウンされているパワーIC81の保護用入力端子STの入力信号Vstはローレベルに保持され、これによってパワーIC81は継続して動作可能状態になっている。
When the steady state current is flowing through the current detection resistor R1, that is, when Vc2 ≧ Vb, the output signal Vs2 of the comparator IC2 is at a low level (normal level). Accordingly, since the transistor Q15 of the short-
この状態で、ホッパーモータ57がロックし、サイリスタQ1がオンになり、トランジスタQ2がオンになると、パワーIC81の保護用入力端子STの入力信号Vstのレベルが電源回路VCCの電圧Vccに上昇して、パワーIC81が動作を停止する。
In this state, when the
また、ホッパーモータ57の正端子またはモータ用出力端子OUT1と、ホッパーモータ57の負端子、モータ用出力端子OUT2またはグラウンドとの間で短絡が生じ、Vb>Vc2になると、コンパレータIC2の出力信号Vs2がローレベルからハイレベル(短絡レベル)に切り換わる。その結果、短絡保護回路93のトランジスタQ15がオンになり、これによってトランジスタQ14がオンになるため、パワーIC81の保護用入力端子STの入力信号Vstが電源回路VCCにプルアップされてハイレベルに切り換わり、パワーIC81が動作を停止する。また、トランジスタQ15のオンにより電源回路VCCから電流が供給されて逆転LED50が点灯する。
Further, when a short circuit occurs between the positive terminal of the
以下、パワーIC81が動作停止および動作再開を繰り返した後にパワーIC81が動作停止状態にラッチされる動作と、逆転スイッチ49が押されてラッチが解除されるときの動作は、上記実施形態と同様に行われる。
Hereinafter, the operation in which the power IC 81 is latched in the operation stop state after the power IC 81 repeats the operation stop and the operation restart, and the operation when the
また、例えばホッパーモータ57の停止中に、ダイオードD1、コンデンサC2、抵抗R15からなる検波回路と、配線および基板パターンによるアンテナとにより構成される不正電波検出手段により不正電波が検出されると、ダイオードD1により半波整流された直流成分のハイレベルの検出信号がコンデンサC2に流れてコンデンサC2が充電され、コンデンサC2の充電に伴ってトランジスタQ6のゲート電圧Vfが徐々に上昇し、Vf>VthになるとトランジスタQ6がオンしてコンパレータIC2の両入力端子の電圧がVb>Vc2にラッチ(保持)され、コンパレータIC2の出力信号Vs2がハイレベルにラッチ(保持)されるため、トランジスタQ15がオンにラッチされてトランジスタQ14がオンにラッチされ、これによってパワーIC81の保護用入力端子STの入力信号Vstがハイレベルにラッチ(保持)され、パワーIC81の動作が停止されてホッパーモータ57への電力供給が停止される。また、トランジスタQ15のオンにより電源回路VCCから電流が供給されて逆転LED50が点灯する。
Further, for example, when an illegal radio wave is detected by an illegal radio wave detection means configured by a detection circuit including a diode D1, a capacitor C2, and a resistor R15 and an antenna having a wiring and a board pattern while the
なお、図16A、図16Bにおいて、不正電波検出によるパワーIC81の停止を解除するときの各回路の動きについては、ラッチ解除回路97が上記実施形態と同一構成であり、短絡保護遅延回路95も、ダイオードD1のアノードの接続先以外は上記実施形態と同一構成であるため、上記実施形態と同様に動作する。
In FIG. 16A and FIG. 16B, regarding the operation of each circuit when releasing the stop of the power IC 81 due to unauthorized radio wave detection, the
以上説明したように、第1変形形態、第2変形形態によれば、
・短絡検出回路91のコンパレータIC2の短絡検出用基準電圧Vbおよび入力電圧Vc2と反転入力端子および非反転入力端子との関係、
・短絡保護遅延回路95の積分回路の充電により短絡保護回路93がラッチされる点、
・パワーIC81の保護用入力端子STの入力信号Vstのレベルの高低とパワーIC81の動作可能状態との関係
のいずれかまたは複数が上記実施形態と相違しているだけであり、いずれの変形形態も上記実施形態と同様の効果を奏することができる。ここで、短絡保護遅延回路95の積分回路の放電により短絡保護回路93がラッチされ、上記実施形態と同様の効果を奏するように構成してもよいのは言うまでもない。
As explained above, according to the first modification and the second modification,
The relationship between the short-circuit detection reference voltage Vb and the input voltage Vc2 of the comparator IC2 of the short-
The short
Only one or more of the relationship between the level of the input signal Vst at the protection input terminal ST of the power IC 81 and the operable state of the power IC 81 is different from the above-described embodiment, and any modification is possible. The same effect as the above embodiment can be obtained. Here, it is needless to say that the short
更に、例えば、上記実施形態および各変形形態では、ホッパーモータ57の短絡時に短絡保護回路93によりホッパーモータ57への電力供給の停止および再開を繰り返し、所定の遅延時間T3の経過後に、ホッパーモータ57への電力供給を停止状態にラッチしているが、これに限られない。例えばロック遅延保護回路85と同様に、短絡の検出時点から所定時間の経過後に、パワーIC81の保護用入力端子STの入力信号Vstを禁止レベルにラッチ(保持)するようにしてもよい。ただし、この場合には、短絡による過電流が連続的に流れることになるため、ラッチまでの所定時間を上記実施形態および各変形形態の遅延時間(上記実施形態ではT3)に比べて小さい値に設定する必要がある。
Further, for example, in the above-described embodiment and each modification, when the
1…スロットマシン、45…ホッパーユニット、49…逆転スイッチ、57…ホッパーモータ、59…モータ制御基板、81…パワーIC、83…ロック検出回路、85…ロック遅延保護回路、91…短絡検出回路、93…短絡保護回路、95…短絡保護遅延回路、97…ラッチ解除回路、99…検波回路、D1…ダイオード(検波回路)、C2…コンデンサ(積分回路、検波回路)、IC2…コンパレータ(比較回路、ラッチ回路)、OUT1,OUT2…モータ用出力端子(出力端子)、Q6…トランジスタ(ラッチ回路)、R1…電流検出抵抗、R4,R5…抵抗(基準電圧生成回路)、R15…抵抗(積分回路、検波回路)、ST…保護用入力端子、VDD…モータ電源回路(電源回路、基準電圧生成回路)
DESCRIPTION OF
Claims (4)
前記パワーICは、
前記ホッパーモータに接続される一対の出力端子と、前記ホッパーモータの駆動電力を生成する電源回路に接続される電力用入力端子と、保護用入力端子とを有し、前記電源回路から前記電力用入力端子に入力される電力を前記出力端子に出力して前記ホッパーモータを駆動するものであって、前記保護用入力端子の入力信号が許可レベルのときは前記出力端子から前記ホッパーモータへの電力供給が可能となる一方、該入力信号が禁止レベルのときは前記出力端子から前記ホッパーモータへの電力供給が不可能となるように構成され、
前記保護装置は、
前記パワーICによる前記ホッパーモータへの電力供給中に前記出力端子とグラウンドとの間または前記出力端子同士の間で短絡が生じたか否かを検出する短絡検出回路と、
前記短絡検出回路により前記短絡が検出されると所定の遅延時間だけ待機し、該遅延時間の間、前記短絡が継続していれば、前記パワーICの前記保護用入力端子の入力信号を前記禁止レベルにラッチする保護回路とを備え、
前記電源回路と前記電力用入力端子との間に接続される電流検出抵抗を備え、
前記短絡検出回路は、
前記電流検出抵抗の前記電源回路側に接続され、前記短絡を検出するための短絡用基準電圧を生成する基準電圧生成回路と、
前記電流検出抵抗の前記電力用入力端子側からの入力電圧と前記短絡用基準電圧とを比較して、出力端子からの出力信号を正常のときは正常レベルにし、前記短絡のときは短絡レベルにする比較回路と
を備えたもので、
前記保護回路は、
前記比較回路から短絡レベルの出力信号が出力されると前記保護用入力端子の入力信号を前記禁止レベルに切り換える一方、前記比較回路から正常レベルの出力信号が出力されると前記保護用入力端子の入力信号を前記許可レベルに切り換える短絡保護回路と、
前記比較回路の出力端子にダイオードを介して接続され、前記短絡レベルの出力信号により充電される積分回路と、
前記積分回路に接続され、該積分回路の電圧が所定レベルに達すると、前記比較回路からの出力信号を短絡レベルにラッチするラッチ回路と
を備えたもので、
前記比較回路の出力端子に接続された前記ダイオードおよび前記積分回路により構成される検波回路と、配線および基板パターンのアンテナとにより不正電波検出手段が構成され、
前記積分回路は、前記不正電波検出手段による不正電波の検出信号により充電され、不正電波の検出信号による前記積分回路の充電に伴う前記ラッチ回路のラッチ動作により、前記比較回路からの出力信号を短絡レベルと同等のレベルにラッチして、前記短絡保護回路により前記保護用入力端子の入力信号を前記禁止レベルに切り換え、前記保護装置が作動して前記パワーICの動作を停止させることを特徴とする遊技機。 In a gaming machine provided with a protection device that allows driving by a power IC of a hopper motor that pays out a predetermined number of stored medals in a hopper tank disposed in a housing, and stops operation of the power IC when an abnormality occurs,
The power IC is
A pair of output terminals connected to the hopper motor; a power input terminal connected to a power supply circuit that generates driving power for the hopper motor; and a protection input terminal. Power that is input to the input terminal is output to the output terminal to drive the hopper motor, and when the input signal of the protective input terminal is at a permission level, power from the output terminal to the hopper motor On the other hand, when the input signal is at a prohibited level, the power supply from the output terminal to the hopper motor is impossible,
The protective device is
A short circuit detection circuit that detects whether a short circuit has occurred between the output terminal and the ground or between the output terminals during power supply to the hopper motor by the power IC;
When the short circuit is detected by the short circuit detection circuit, it waits for a predetermined delay time. If the short circuit continues during the delay time, the input signal to the protection input terminal of the power IC is inhibited. With a protection circuit that latches to the level,
A current detection resistor connected between the power supply circuit and the power input terminal;
The short circuit detection circuit is:
A reference voltage generating circuit that is connected to the power supply circuit side of the current detection resistor and generates a short-circuit reference voltage for detecting the short circuit;
The input voltage from the power input terminal side of the current detection resistor and the short-circuit reference voltage are compared, and the output signal from the output terminal is set to a normal level when normal, and to the short-circuit level when short-circuited Comparison circuit to
With
The protection circuit is
When the output signal of the short circuit level is output from the comparison circuit, the input signal of the protection input terminal is switched to the prohibition level, while when the output signal of the normal level is output from the comparison circuit, the input signal of the protection input terminal is switched. A short-circuit protection circuit for switching the input signal to the permission level;
An integration circuit connected to the output terminal of the comparison circuit via a diode and charged by the output signal of the short circuit level;
A latch circuit connected to the integrating circuit and latching the output signal from the comparing circuit at a short-circuit level when the voltage of the integrating circuit reaches a predetermined level;
With
The detection circuit configured by the diode and the integration circuit connected to the output terminal of the comparison circuit, the wiring and the antenna of the substrate pattern constitutes an unauthorized radio wave detection means,
The integration circuit is charged by an illegal radio wave detection signal by the illegal radio wave detection means, and the output signal from the comparison circuit is short-circuited by a latch operation of the latch circuit accompanying charging of the integration circuit by the illegal radio wave detection signal. Latching to a level equivalent to a level, the input signal of the protective input terminal is switched to the prohibited level by the short circuit protection circuit, and the protection device is activated to stop the operation of the power IC. Gaming machine.
前記短絡保護回路は、前記比較回路からハイレベルの出力信号が出力されると前記保護用入力端子の入力信号を前記禁止レベルに切り換える一方、前記比較回路からローレベルの出力信号が出力されると前記保護用入力端子の入力信号を前記許可レベルに切り換えるもので、
前記積分回路は、前記比較回路の出力端子からの前記ハイレベルの出力信号により充電されるとともに、前記不正電波検出手段によるハイレベルの検出信号により充電されるもので、
前記ラッチ回路は、前記積分回路の電圧が所定レベルまで上昇すると、前記比較回路からの出力信号をハイレベルにラッチするものである
ことを特徴とする請求項1に記載の遊技機。 The comparison circuit compares the input voltage from the power input terminal side of the current detection resistor with the short-circuit reference voltage, and sets the output signal from the output terminal to a low level when normal, Sometimes it ’s a high level,
When the high-level output signal is output from the comparison circuit, the short-circuit protection circuit switches the input signal of the protection input terminal to the prohibited level, and when the low-level output signal is output from the comparison circuit. The input signal of the protective input terminal is switched to the permission level,
The integration circuit is charged by the high level output signal from the output terminal of the comparison circuit, and is charged by the high level detection signal by the unauthorized radio wave detection means,
The gaming machine according to claim 1 , wherein the latch circuit latches an output signal from the comparison circuit to a high level when the voltage of the integration circuit rises to a predetermined level.
前記パワーICは、前記復帰指令信号が生成されると前記ホッパーモータへの電力供給が可能になるように構成されたもので、
前記ラッチ解除回路によるラッチの解除時に前記短絡検出回路により前記短絡が検出されているか、または、前記不正電波検出手段による不正電波の検出信号の出力が継続していれば、前記保護回路により前記パワーICの前記保護用入力端子の入力信号が前記禁止レベルに戻される
ことを特徴とする請求項1または2に記載の遊技機。 A latch release circuit connected to the integration circuit and releasing the latch by the latch circuit by discharging the integration circuit when a predetermined return command signal is generated;
The power IC is configured to be able to supply power to the hopper motor when the return command signal is generated.
If the short circuit is detected by the short circuit detection circuit when the latch is released by the latch release circuit, or if the output of the detection signal of the illegal radio wave by the illegal radio wave detection means is continued, the power is output by the protection circuit. The gaming machine according to claim 1 or 2 , wherein an input signal of the protection input terminal of the IC is returned to the prohibited level.
前記ホッパーモータの駆動中に該ホッパーモータがロックしたか否かを検出するロック検出回路と、
前記ロック検出回路による前記ロックの検出が所定時間継続すると、前記パワーICの前記保護用入力端子の入力信号を前記禁止レベルにラッチするロック遅延保護回路と
を更に備えたことを特徴とする請求項1ないし3のいずれかに記載の遊技機。 The protective device is
A lock detection circuit for detecting whether or not the hopper motor is locked during the driving of the hopper motor;
The lock delay protection circuit for latching an input signal of the protection input terminal of the power IC to the prohibition level when the lock detection by the lock detection circuit continues for a predetermined time. The gaming machine according to any one of 1 to 3 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006352050A JP4798564B2 (en) | 2006-12-27 | 2006-12-27 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006352050A JP4798564B2 (en) | 2006-12-27 | 2006-12-27 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008161296A JP2008161296A (en) | 2008-07-17 |
| JP4798564B2 true JP4798564B2 (en) | 2011-10-19 |
Family
ID=39691549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006352050A Expired - Fee Related JP4798564B2 (en) | 2006-12-27 | 2006-12-27 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4798564B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6053974B1 (en) * | 2016-03-09 | 2016-12-27 | 山佐株式会社 | Game machine |
| JP6993584B2 (en) * | 2019-03-19 | 2022-01-13 | サミー株式会社 | Pachinko machine |
| JP6993583B2 (en) * | 2019-03-19 | 2022-01-13 | サミー株式会社 | Pachinko machine |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3536025B2 (en) * | 2000-11-07 | 2004-06-07 | 株式会社オリンピア | Coin payout device and malfunction prevention member of coin payout device |
| JP2002360773A (en) * | 2001-06-08 | 2002-12-17 | Daito Giken:Kk | Game machine |
| JP2006309912A (en) * | 2005-03-30 | 2006-11-09 | Matsushita Electric Ind Co Ltd | Optical disc apparatus and recording / reproducing method of optical disc apparatus |
-
2006
- 2006-12-27 JP JP2006352050A patent/JP4798564B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008161296A (en) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4594186B2 (en) | Power IC protection device | |
| JP4798564B2 (en) | Game machine | |
| JP5582512B1 (en) | Relay device and gaming machine having the same | |
| JP2008036245A (en) | Pachinko machine | |
| JP2010142543A (en) | Game machine | |
| JP4826269B2 (en) | Game machine | |
| JP2008142126A (en) | Game machine | |
| JP4554549B2 (en) | Game machine | |
| JP2008048886A (en) | Pachinko game machine | |
| JP2009050535A (en) | Game machine | |
| JP2007143917A (en) | Control part structure of game machine | |
| JP5622330B2 (en) | Malfunction prevention device | |
| JP5819867B2 (en) | Game machine | |
| JP2008023067A (en) | Pachinko machine | |
| JP2007202870A (en) | Game machine | |
| JPH06178850A (en) | Input and output protecting device in pachinko game machine | |
| JP4186233B2 (en) | Game machine | |
| JP2016073795A (en) | Game machine | |
| JP2008018046A (en) | Pachinko machine | |
| JP2006149673A (en) | Slot machine | |
| JP2002028338A (en) | Gaming machine | |
| JP2008061774A (en) | Game machine | |
| JP4843007B2 (en) | Game machine | |
| JP2009034146A (en) | Game machine | |
| JP2017159175A (en) | Slot machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4798564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |