Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4801794B2 - 発光表示装置 - Google Patents
[go: Go Back, main page]

JP4801794B2 - 発光表示装置 - Google Patents

発光表示装置 Download PDF

Info

Publication number
JP4801794B2
JP4801794B2 JP2010521255A JP2010521255A JP4801794B2 JP 4801794 B2 JP4801794 B2 JP 4801794B2 JP 2010521255 A JP2010521255 A JP 2010521255A JP 2010521255 A JP2010521255 A JP 2010521255A JP 4801794 B2 JP4801794 B2 JP 4801794B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode
light emitting
display device
emitting display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010521255A
Other languages
English (en)
Other versions
JPWO2011064819A1 (ja
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4801794B2 publication Critical patent/JP4801794B2/ja
Publication of JPWO2011064819A1 publication Critical patent/JPWO2011064819A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、発光表示装置に関し、特に、キャパシタと薄膜トランジスタとを含む駆動回路と発光素子とを備えるアクティブマトリクス型の発光表示装置に関する。
従来、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記載する）などの、電流によって輝度を制御する発光素子を２次元状に配列した発光表示装置の開発が盛んに行われている。特に、発光素子を駆動するための駆動回路を発光素子毎に備えた画素回路を配列したアクティブマトリクス型の発光表示装置の開発が行われている。
駆動回路は、一般的に、発光する画素を選択するスイッチングトランジスタと、発光素子を駆動する駆動トランジスタと、キャパシタとを備える。駆動回路は、例えば、駆動トランジスタが流す電流量を決定するための電圧を保持する保持キャパシタを備えている（特許文献１参照）。
図１は、特許文献１に示す従来の発光表示装置が備える発光画素７００のレイアウトを示す図である。図１に示すように、発光画素７００には、信号線７０５と、走査線７０６と、電源線７０７とが配線されている。また、発光画素７００は、スイッチングトランジスタ７０１と、保持キャパシタ７０２と、駆動トランジスタ７０３と、発光素子７０４とを備える。発光素子７０４は、発光画素７００の発光領域に形成され、スイッチングトランジスタ７０１と、保持キャパシタ７０２と、駆動トランジスタ７０３とは、駆動回路領域に形成されている。
特開２００６−３３０７３６号公報
しかしながら、上記従来技術では、キャパシタ専用の領域が設けられることになり、キャパシタの数、又は、キャパシタの面積が増えた場合に、その他の素子を配置する領域が狭くなり、設計の自由度が下がるという課題がある。
例えば、図１に示す特許文献１に記載の発光表示装置のように、駆動回路領域の多くの部分を保持キャパシタ７０２が占めている。したがって、より大きな面積の保持キャパシタ７０２を備える場合、又は、その他のキャパシタを備える場合には、駆動トランジスタ７０３及びスイッチングトランジスタ７０１を配置する領域が狭くなる。あるいは、発光領域が小さくなってしまい、発光素子に流れる電流密度が上昇し寿命が短くなってしまう。
そこで、本発明は、上記従来の課題を解決するためになされたものであり、キャパシタ専用の領域を設置、又は、新たに増やすことなくキャパシタを設けることで、設計の自由度を高めることができる発光表示装置を提供することを目的とする。
上記目的を達成するため、本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、前記ゲート電極上に設けられた層間絶縁膜と、前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第１キャパシタ電極と、前記基板の上方であって、かつ前記薄膜トランジスタの領域外に配置された第２キャパシタとを備え、前記第１キャパシタ電極は、前記ゲート電極との間で第１キャパシタを構成し、前記第２キャパシタは、前記第１キャパシタと電気的に並列となるよう接続されている。
本発明によれば、キャパシタ専用の領域を設置、又は増やすことなく、キャパシタを設けることで、設計の自由度を高めることができる発光表示装置を提供することができる。
図１は、従来の発光表示装置が備える画素のレイアウトを示す図である。 図２は、実施の形態１に係る発光表示装置の構成の一例を示すブロック図である。 図３は、実施の形態１に係る表示部が有する発光画素の回路構成を示す図である。 図４は、実施の形態１に係る発光画素のレイアウトの一例を示す図である。 図５は、実施の形態１に係る発光画素の断面図である。 図６は、実施の形態１の変形例に係る発光画素の回路構成を示す図である。 図７は、実施の形態１の変形例に係る発光画素の断面図である。 図８は、実施の形態１の別の変形例に係る発光画素の回路構成を示す図である。 図９は、実施の形態１の別の変形例に係る発光画素の断面図である。 図１０は、実施の形態２に係る表示部が有する発光画素の回路構成を示す図である。 図１１は、実施の形態２に係る発光画素のレイアウトの一例を示す図である。 図１２は、実施の形態２に係る発光画素の断面図である。 図１３は、本発明に係る発光表示装置を備えるテレビの外観図である。 図１４は、本発明に係る発光表示装置の別の変形例の発光画素のレイアウトの一例を示す図である。
以下、本発明に係る発光表示装置の実施の形態について、図面を参照しながら説明する。
本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、前記ゲート電極上に設けられた層間絶縁膜と、前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第１キャパシタ電極とを備え、該第１キャパシタ電極は、前記ゲート電極との間で第１キャパシタを構成している。
これにより、薄膜トランジスタのゲート電極を、単にゲート電極として利用するだけではなく、キャパシタを構成する２つの電極のうちの一方の電極としても利用するので、薄膜トランジスタの上方に薄膜トランジスタと重なるように、キャパシタを配置することができ、画素スペースを有効に活用することができる。したがって、多数の薄膜トランジスタ及び多数のキャパシタを含む複雑な駆動回路を、限られた面積の領域に形成することができる。なお、キャパシタは、ゲート電圧を保持するためのキャパシタであってもよく、駆動回路における閾値電圧Ｖｔｈを保持するためのキャパシタであっても、本発明の構成を適用することができる。
また、前記発光表示装置は、複数の前記第１キャパシタ電極を備え、複数の前記第１キャパシタ電極は、前記ゲート電極との間でそれぞれ第１キャパシタを構成していてもよい。
また、前記ソース電極またはドレイン電極が、前記第１キャパシタ電極と同一の層を構成し、該ソース電極またはドレイン電極のいずれか一方は、該第１キャパシタ電極と電気的に接続されていてもよい。
これにより、キャパシタを構成する２つの電極のうちの他方の電極とソース電極又はドレイン電極とを１つの工程で形成することができる。
また、前記発光素子は、前記ソース電極または前記ドレイン電極と電気的に接続されており、前記薄膜トランジスタは、前記発光素子に駆動電流を供給する駆動トランジスタであり、前記第１キャパシタは、前記駆動トランジスタに流れる電流値を設定するためのキャパシタであってもよい。
これにより、駆動トランジスタに流れる駆動電流の電流値を設定するためのキャパシタを、画素スペースを有効に活用しつつ、駆動回路を構成することができる。
また、前記薄膜トランジスタは、前記発光素子への駆動電流を供給するタイミングを決定するスイッチングトランジスタであり、前記第１キャパシタは、前記駆動電流の電流値を設定するためのキャパシタを初期化するためのキャパシタであってもよい。
これにより、駆動トランジスタに限らず、スイッチングトランジスタのゲート電極とキャパシタの一方のキャパシタ電極とも兼用させることができる。したがって、より多くの薄膜トランジスタとキャパシタとを、限られた画素スペースを有効に利用して配置することができる。
また、前記発光表示装置は、さらに、第２キャパシタを備え、該第２キャパシタは、前記第１キャパシタと電気的に並列となるよう接続されていてもよい。
これにより、第１キャパシタに加えて、第２キャパシタが並列的に設けられているので、第２キャパシタの分だけ静電容量を増大させることができる。
また、前記第２キャパシタは、上部第２キャパシタ電極及び下部第２キャパシタ電極を含み、前記上部第２キャパシタ電極及び前記下部第２キャパシタ電極の一方は、前記ゲート電極と電気的に接続され、前記上部第２キャパシタ電極及び前記下部第２キャパシタ電極の他方は、前記第１キャパシタ電極と電気的に接続されていてもよい。
これにより、第２キャパシタの分だけ静電容量を増大させることができ、電流リークがあっても電圧が安定し、クロストークを低減することができる。
また、前記上部第２キャパシタ電極は、前記第１キャパシタ電極と同一の層を構成し、前記下部第２キャパシタ電極は、前記ゲート電極と同一の層を構成し、前記第１キャパシタ電極は、前記ソース電極または前記ドレイン電極のいずれか一方に電気的に接続されていてもよい。
これにより、第１キャパシタ及び第２キャパシタを構成する各キャパシタ電極をそれぞれ同一の層として形成することができるので、製造工程を削減することができる。
また、前記第１キャパシタを構成する前記第１キャパシタ電極下面の、前記ゲート電極の上方領域内における面積は、前記ゲート電極上面の面積の３０％〜１００％であってもよい。
また、前記半導体層は、ポリシリコンで形成されていてもよい。
また、前記発光素子は、有機エレクトロルミネッセンス素子であってもよい。
また、前記第１キャパシタの静電容量は、０．１〜１０ｐＦであってもよい。
また、前記発光表示装置は、トップエミッション型であり、前記発光素子は、前記第１キャパシタ電極の上層に形成されてもよい。
また、前記発光表示装置は、ボトムエミッション型であり、前記薄膜トランジスタと前記第１キャパシタとは、前記発光素子が形成される発光領域以外の領域に形成されてもよい。
（実施の形態１）
実施の形態１に係る発光表示装置は、駆動トランジスタとキャパシタとを備え、駆動トランジスタのゲート電極が、キャパシタを構成する２つのキャパシタ電極のうち一方の電極である。したがって、キャパシタは、駆動トランジスタのゲート電極を含む領域であって、駆動トランジスタの上方の領域に形成される。
図２は、実施の形態１に係る発光表示装置１０の電気的な構成を示すブロック図である。同図における発光表示装置１０は、少なくとも制御回路２０と、走査線駆動回路４０と、信号線駆動回路５０と、表示部６０とを備える。
また、図３は、実施の形態１に係る表示部６０が有する発光画素１００の回路構成を示す図である。同図における発光画素１００は、スイッチングトランジスタ１０１と、キャパシタ１０２と、駆動トランジスタ１０３と、有機ＥＬ素子１０４と、信号線１０５と、走査線１０６と、高電圧側電源線１０７と、低電圧側電源線１０８とを備える。
まず、図２に示された構成要素について、その接続関係及び機能を説明する。
制御回路２０は、走査線駆動回路４０、信号線駆動回路５０の制御を行う機能を有する。制御回路２０は、外部から入力された映像信号を、信号線駆動回路５０に出力し、信号線駆動回路５０の動作にあわせて走査線駆動回路４０の動作タイミングを制御する。
走査線駆動回路４０は、走査線１０６に接続されており、走査線１０６に走査信号を出力することにより、発光画素１００が備えるスイッチングトランジスタ１０１の導通（オン状態）／非導通（オフ状態）を制御する機能を有する。
信号線駆動回路５０は、信号線１０５に接続されており、映像信号に基づいた信号電圧を発光画素１００に出力する機能を有する。
表示部６０は、２次元状に配列された複数の発光画素１００を備え、外部から発光表示装置１０に入力された映像信号に基づいて画像を表示する。
続いて、図３に示された構成要素について、その接続関係及び機能を説明する。
スイッチングトランジスタ１０１は、ゲートが走査線１０６に接続され、ソース及びドレインの一方が信号線１０５に接続され、ソース及びドレインの他方がキャパシタ１０２のキャパシタ電極１０２ａに接続されたスイッチング素子の一例である。スイッチングトランジスタ１０１は、信号線１０５の信号電圧をキャパシタ１０２のキャパシタ電極１０２ａに印加するタイミングを決定する機能を有する。スイッチングトランジスタ１０１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）であるがｐ型のＴＦＴであっても良い。
キャパシタ１０２は、第１キャパシタの一例であり、２つのキャパシタ電極１０２ａ及び１０２ｂを備える。キャパシタ電極１０２ａが駆動トランジスタ１０３のゲートに接続され、キャパシタ電極１０２ｂが高電圧側電源線１０７に接続されている。キャパシタ１０２は、信号線１０５から供給された信号電圧に対応した電荷を保持する。つまり、キャパシタ１０２は、有機ＥＬ素子１０４に供給する駆動電流の電流値を設定するための保持容量素子の一例である。例えば、キャパシタ１０２は、スイッチングトランジスタ１０１がオフ状態となった後も次の新たな信号電圧が書き込まれるまで、駆動トランジスタ１０３から有機ＥＬ素子１０４へ駆動電流を供給させる機能を有する。
駆動トランジスタ１０３は、ソースが高電圧側電源線１０７に接続され、ドレインが有機ＥＬ素子１０４のアノードに接続された駆動素子の一例である。駆動トランジスタ１０３は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したソース−ドレイン間電流に変換する。そして、このソース−ドレイン間電流を駆動電流として有機ＥＬ素子１０４に供給する。駆動トランジスタ１０３は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）である。
有機ＥＬ素子１０４は、駆動トランジスタ１０３などの薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子の一例である。有機ＥＬ素子１０４は、アノードが駆動トランジスタ１０３のドレインに接続され、カソードが低電圧側電源線１０８に接続されている。有機ＥＬ素子１０４は、駆動トランジスタ１０３により駆動電流が流れることにより発光する。発光強度は、駆動電流の大きさ、すなわち、信号電圧によって制御される。
信号線１０５は、信号線駆動回路５０に接続され、発光画素１００を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。なお、発光表示装置１０は、画素列数分の信号線１０５を備える。
走査線１０６は、走査線駆動回路４０に接続され、発光画素１００を含む画素行に属する各発光画素に接続されている。これにより、走査線１０６は、発光画素１００を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。なお、発光表示装置１０は、画素行数分の走査線１０６を備える。
なお、図２及び図３には記載されていないが、高電圧側電源線１０７及び低電圧側電源線１０８は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。高電圧側電源線１０７が接続される電圧源ＶＤＤと、低電圧側電源線１０８が接続される電圧源ＶＥＥとの電位差は、有機ＥＬ素子１０４を発光させるのに充分な電流を流すことが可能な大きさである。なお、低電圧側電源線１０８は、接地されていてもよい。
以上の構成に示すように、実施の形態１に係る発光表示装置１０は、２次元状に配列された複数の発光画素１００を備える表示部６０を備える。表示部６０は、発光画素１００内の有機ＥＬ素子１０４が信号電圧に応じた発光強度で発光することにより、映像を表示する。
続いて、実施の形態１に係る発光画素１００に含まれる各素子の位置関係について説明する。
図４は、実施の形態１に係る発光画素１００のレイアウトの一例を示す図である。
図４に示すように、発光画素１００は、駆動回路領域１１０と発光領域１２０とに分けられる。発光領域１２０には有機ＥＬ素子１０４が形成され、有機ＥＬ素子１０４は、信号線１０５から供給される信号電圧に応じて発光する。なお、実施の形態１に係る発光表示装置１０は、ボトムエミッション型の発光表示装置であるとする。すなわち、有機ＥＬ素子１０４から発せられる光は、基板の裏面方向に出射される。言い換えると、表示部６０の表示面が、基板の裏面側である。
駆動回路領域１１０は、発光画素１００のうち発光領域１２０を除く領域であり、有機ＥＬ素子１０４を駆動する駆動回路が形成される領域である。駆動回路領域１１０には、スイッチングトランジスタ１０１と、キャパシタ１０２と、駆動トランジスタ１０３とが形成されている。
図５は、実施の形態１に係る発光画素１００の断面図である。具体的には、図５は、図４に示す発光画素１００のＡ−Ａ断面を模式的に示す図である。Ａ−Ａ断面は、キャパシタ１０２と駆動トランジスタ１０３との位置関係を示す断面である。なお、簡単のため、図５には、信号線１０５及び高電圧側電源線１０７を示していない。
図５に示すように、駆動トランジスタ１０３は、基板２１０上に形成される。駆動トランジスタ１０３は、半導体層２２０と、ゲート絶縁膜２３０と、ゲート電極１０３ｇと、ソース電極１０３ｓと、ドレイン電極１０３ｄとを備える。また、キャパシタ１０２は、キャパシタ電極１０２ｂと、層間絶縁膜２４０と、ゲート電極１０３ｇとしても機能するキャパシタ電極１０２ａとで構成される。さらに、キャパシタ１０２上には平坦化膜２５０が形成されている。
基板２１０は、例えば、ガラス、石英などの透明性を有する透明基板である。また、基板２１０は、プラスチックなどのフレキシブル基板でもよい。なお、トップエミッション型の発光表示装置である場合は、基板２１０は、シリコン基板などの半導体基板、又は、窒化物半導体などの化合物半導体からなる化合物半導体基板であってもよい。
なお、駆動トランジスタ１０３は、基板２１０上に形成されるとしたが、基板２１０上方に形成されてもよい。例えば、基板２１０上にバッファ層を形成し、当該バッファ層上に駆動トランジスタ１０３を形成してもよい。
半導体層２２０は、基板２１０上に形成された半導体層であり、チャネル領域２２１と、ソース領域２２２と、ドレイン領域２２３とを含む。例えば、半導体層２２０は、不純物がドープされたポリシリコン、微結晶シリコン、アモルファスシリコンなどの無機物半導体、又は、有機物半導体から構成される。
なお、駆動トランジスタ１０３はｐ型ＴＦＴであるので、チャネル領域２２１では、主に正孔が導電に寄与する。つまり、ソース電極１０３ｓ、ドレイン電極１０３ｄ及びゲート電極１０３ｇのそれぞれに印加される電圧に応じて、ソース領域２２２からドレイン領域２２３にかけて正孔が移動することによって、上記の駆動電流が流れる。
ゲート絶縁膜２３０は、例えば、シリコン酸化膜（ＳｉＯｘ）などの絶縁性を有する膜である。図５に示す例では、ゲート絶縁膜２３０は、半導体層２２０を覆うように基板２１０の全面に形成され、ソース領域２２２及びドレイン領域２２３の上方領域に貫通孔が形成されている。なお、ゲート絶縁膜２３０は、少なくともチャネル領域２２１上に形成されていればよい。
ゲート電極１０３ｇは、ゲート絶縁膜２３０上に形成された金属電極である。例えば、ゲート電極１０３ｇは、モリブデンやタングステンなどの金属、モリブデン・タングステン合金、ポリシリコンなどの単層構造、又は、ポリシリコンとチタン及びタングステンなどとの積層構造から構成される。なお、ゲート電極１０３ｇは、スイッチングトランジスタ１０１のソース又はドレインに接続されている（図５には示していない）。そして、ゲート電極１０３ｇは、キャパシタ１０２のキャパシタ電極１０２ａとしても機能する点が、本発明の最大の特徴点である。
ソース電極１０３ｓは、ソース領域２２２上に形成され、例えば、アルミニウム、銅などの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。ソース電極１０３ｓは、高電圧側電源線１０７に接続されている（図５には示していない）。さらに、図５に示すように、ソース電極１０３ｓは、層間絶縁膜２４０及びゲート絶縁膜２３０に形成された貫通孔を介して、キャパシタ１０２のキャパシタ電極１０２ｂに接続されている。
ドレイン電極１０３ｄは、ドレイン領域２２３上に形成され、例えば、アルミニウムなどの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。ドレイン電極１０３ｄは、有機ＥＬ素子１０４のアノードに接続されている（図５には示していない）。
層間絶縁膜２４０は、ゲート電極１０３ｇ上に形成され、例えば、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜などから構成される。図５に示す例では、層間絶縁膜２４０は、ゲート電極１０３ｇを覆うように、ゲート絶縁膜２３０の全面に形成され、ソース領域２２２及びドレイン領域２２３の情報領域に貫通孔が形成されている。なお、層間絶縁膜２４０は、少なくともゲート電極１０３ｇ上に形成されていればよい。
なお、層間絶縁膜２４０の厚さは、１００〜１０００ｎｍである。
キャパシタ電極１０２ｂは、第１キャパシタ電極の一例であり、ゲート電極１０３ｇの上方であり、かつ、層間絶縁膜２４０上に形成されている。つまり、キャパシタ電極１０２ｂは、ゲート電極１０３ｇの上方領域内であって、かつ、層間絶縁膜２４０上に配置されている。キャパシタ電極１０２ｂは、もう一方のキャパシタ電極１０２ａであるゲート電極１０３ｇとともに、キャパシタ１０２を構成する。例えば、キャパシタ電極１０２ｂは、アルミニウム、銅などの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。なお、この例においては、キャパシタ電極１０２ｂは、高電圧側電源線１０７に接続されている。
また、キャパシタ電極１０２ｂは、ソース電極１０３ｓと同一の層を構成し、ソース電極１０３ｓに接続されている。具体的には、キャパシタ電極１０２ｂは、層間絶縁膜２４０に形成された貫通孔を介して、ソース電極１０３ｓに接続されている。また、キャパシタ電極１０２ｂは、ソース電極１０３ｓと同じ材料で構成されていることが好ましい。これにより、キャパシタ電極１０２ｂとソース電極１０３ｓとを同一の工程で形成することができるので、工程数を削減することができる。
なお、キャパシタ電極１０２ｂの下面の、キャパシタ電極１０２ａであるゲート電極１０３ｇの上方領域内における面積は、ゲート電極１０３ｇ上面の面積の３０％〜１００％である。なお、キャパシタ電極１０２ｂの方がゲート電極１０３ｇより大きくてもよい。また、キャパシタ１０２の静電容量は、０．１〜１０ｐＦである。
平坦化膜２５０は、キャパシタ１０２上に形成され、キャパシタ１０２及び駆動トランジスタ１０３を保護する保護膜として機能するとともに、キャパシタ１０２及び駆動トランジスタ１０３の上方を平坦化する平坦化膜としても機能する。平坦化膜２５０は、例えば、シリコン酸化膜（ＳｉＯｘ）又はシリコン窒化膜（ＳｉＮｘ）などから構成される。
以上の構成に示すように、キャパシタ１０２は、一方の電極としてゲート電極１０３ｇを利用する。つまり、駆動トランジスタ１０３の上方の領域に、ゲート電極１０３ｇをキャパシタ電極１０２ａとして備えるキャパシタ１０２が形成されている。
これにより、図４に示すように、発光画素１００内にキャパシタ１０２専用の領域を設けることなく、キャパシタ１０２を配置することができる。したがって、キャパシタ１０２の面積、又は、駆動トランジスタ１０３及びスイッチングトランジスタ１０１の配置を比較的自由に設計することができる。あるいは、他のキャパシタを駆動回路領域１１０に加えることもできる。このように、実施の形態１に係る発光表示装置１０によれば、設計の自由度を向上させることができる。これにより、例えば、実施の形態１に係る発光表示装置１０は、ボトムエミッション型であるので、発光領域１２０を広く確保することができ、有機ＥＬ素子１０４に流れる電流密度を低くすることができ、発光表示装置１０の発光寿命をより長く確保することができる。
なお、本実施の形態に示すように、駆動トランジスタ１０３の上方にキャパシタを形成する構成は、図３に示す回路以外の他の駆動回路にも適用することができる。具体的には、本実施の形態に係る構成は、駆動トランジスタ１０３のゲートとキャパシタを構成する２つのキャパシタ電極の一方とが電気的に接続されている回路構成を有する駆動回路に適用することができる。以下では、いくつか変形例について図面を用いて説明する。
（変形例１）
図６は、実施の形態１の変形例に係る発光画素３００の回路構成を示す図である。図６に示す発光画素３００は、スイッチングトランジスタ１０１、３１３、３１４及び３１５と、駆動トランジスタ１０３と、キャパシタ３１１及び３１２と、有機ＥＬ素子１０４と、信号線１０５と、走査線１０６、３１６、３１７及び３１８と、高電圧側電源線１０７と、低電圧側電源線１０８と、参照電圧電源線３１９とを備える。なお、図３に示す発光画素１００と同じ構成については同じ符号を付し、以下では説明を省略する。
スイッチングトランジスタ３１３は、ゲートが走査線３１６に接続され、ソース及びドレインの一方が参照電圧電源線３１９に接続され、ソース及びドレインの他方がスイッチングトランジスタ１０１のソース及びドレインの一方に接続されたスイッチング素子の一例である。スイッチングトランジスタ３１３は、駆動トランジスタ１０３のゲート電位を初期化、すなわち、参照電位Ｖｒｅｆに設定する機能を有する。
具体的には、スイッチングトランジスタ３１３は、走査線３１６から供給される走査信号によってオン状態になり、参照電位Ｖｒｅｆをキャパシタの第２電極に供給する。なお、スイッチングトランジスタ３１３は、例えば、ｎ型ＴＦＴである。
スイッチングトランジスタ３１４は、ゲートが走査線３１７に接続され、ソース及びドレインの一方が駆動トランジスタ１０３のゲートに接続され、ソース及びドレインの他方が駆動トランジスタ１０３のドレインに接続されたスイッチング素子の一例である。スイッチングトランジスタ３１４は、駆動トランジスタ１０３の閾値電圧を検出する機能を有する。
具体的には、例えば、スイッチングトランジスタ３１４は、走査線３１７から供給される走査信号によってオン状態になり、駆動トランジスタ１０３のゲートとドレインとを短絡する。したがって、駆動トランジスタ１０３のゲート電極には駆動トランジスタ１０３の閾値電圧が発生する。スイッチングトランジスタ３１４は、例えば、ｎ型ＴＦＴである。
スイッチングトランジスタ３１５は、ゲートが走査線３１８に接続され、ソース及びドレインの一方が駆動トランジスタ１０３のドレインに接続され、ソース及びドレインの他方が有機ＥＬ素子１０４のアノードに接続されたスイッチング素子の一例である。スイッチングトランジスタ３１５は、有機ＥＬ素子１０４に駆動電流を供給するタイミングを決定する機能を有する。
具体的には、スイッチングトランジスタ３１５は、走査線３１８から供給される走査信号によってオン状態となり、オン状態である期間中に、駆動トランジスタ１０３がオン状態になれば駆動電流が有機ＥＬ素子１０４に供給される。言い換えると、スイッチングトランジスタ３１５がオフ状態であれば、駆動トランジスタ１０３の動作に関わらず有機ＥＬ素子１０４には電流が供給されない。なお、スイッチングトランジスタ３１５は、例えば、ｎ型ＴＦＴである。
キャパシタ３１１は、２つのキャパシタ電極３１１ａ及び３１１ｂを備える。キャパシタ電極３１１ａは、参照電圧電源線３１９に接続され、キャパシタ電極３１１ｂは、スイッチングトランジスタ１０１のソース及びドレインの一方に接続されている。また、キャパシタ電極３１１ｂは、キャパシタ３１２を介して駆動トランジスタ１０３のゲートに接続される。キャパシタ３１１は、信号線１０５から供給された信号電圧に対応した電荷を保持する。
キャパシタ３１２は、第１キャパシタの一例であり、２つのキャパシタ電極３１２ａ及び３１２ｂを備える。キャパシタ電極３１２ａは、スイッチングトランジスタ１０１のソース及びドレインの一方に接続され、キャパシタ電極３１２ｂは、駆動トランジスタ１０３のゲートに接続されている。キャパシタ３１２は、駆動トランジスタ１０３の閾値電圧に対応した電荷を保持する。
走査線３１６、３１７及び３１８は、走査線駆動回路４０に接続され、発光画素３００を含む画素列に属する各発光画素へ接続されている。走査線３１６は、発光画素３００を含む画素行に属する各発光画素に含まれる駆動トランジスタ１０３の閾値電圧を検出する基準電圧を供給する機能を有する。
走査線３１７は、発光画素３００を含む画素行に属する各発光画素に含まれる駆動トランジスタ１０３の閾値電圧を検出するタイミングを供給する機能を有する。走査線３１８は、発光画素３００を含む画素行に属する各発光画素に含まれる有機ＥＬ素子１０４に駆動電流を供給するタイミングと駆動トランジスタ１０３の閾値電圧を検出するタイミングとを供給する機能を有する。
なお、発光表示装置１０は、画素行数分の走査線３１６、３１７及び３１８を備える。
参照電圧電源線３１９は、他の発光画素にも接続されており、所定の参照電圧を供給する電圧源に接続されている。これにより、参照電圧電源線３１９の電位は、参照電位Ｖｒｅｆに保たれている。
図７は、実施の形態１の変形例に係る発光画素３００の一部の断面図である。具体的には、図７は、キャパシタ３１２と駆動トランジスタ１０３との配置構成を示している。なお、駆動トランジスタ１０３の断面構成は、図５に示す断面構成と同じであるため、以下では説明を省略する。
図７に示すように、層間絶縁膜２４０上には、キャパシタ３１２のキャパシタ電極３１２ｂが形成されている。そして、ゲート電極１０３ｇは、キャパシタ３１２のキャパシタ電極３１２ａとしても機能する。
キャパシタ電極３１２ｂは、第１キャパシタ電極の一例であり、駆動トランジスタ１０３のソース電極１０３ｓ又はドレイン電極１０３ｄには接続されていない。キャパシタ電極３１２ｂは、スイッチングトランジスタ１０１のソース又はドレインの一方とキャパシタ電極３１１ｂと接続されている（図７には示していない）。
以上のように、駆動トランジスタ１０３上に形成されるキャパシタ３１１のキャパシタ電極３１２ｂは、駆動トランジスタ１０３の各電極に接続されていなくてもよい。つまり、キャパシタを構成する２つの電極のうちの一方の電極が、駆動トランジスタ１０３のゲート電極１０３ｇに接続する構成であれば、本実施の形態に係る構成を適用することができる。
（変形例２）
図８は、実施の形態１の別の変形例に係る発光画素４００の回路構成を示す図である。図８に示す発光画素４００は、図６に示す発光画素３００と比較して、キャパシタ３１１の代わりにキャパシタ４１１を備え、スイッチングトランジスタ３１３の代わりにスイッチングトランジスタ４１３を備える点が異なっている。以下では、図６に示す発光画素３００と同じ構成については同じ符号を付し、以下では説明を省略する。
キャパシタ４１１は、第１キャパシタの一例であり、２つのキャパシタ電極４１１ａ及び４１１ｂを備える。キャパシタ電極４１１ａは、駆動トランジスタ１０３のゲート電極１０３ｇに接続され、キャパシタ電極４１１ｂは、例えば高電圧側電源線１０７に接続されている。キャパシタ４１１は、信号線１０５から供給された信号電圧と駆動トランジスタの閾値電圧に対応した電荷を保持する。
スイッチングトランジスタ４１３は、ゲートが走査線３１６に接続され、ソース及びドレインの一方が高電圧側電源線１０７に接続され、ソース及びドレインの他方がスイッチングトランジスタ１０１のソース及びドレインの一方とキャパシタ３１２のキャパシタ電極３１２ｂとに接続されたスイッチング素子の一例である。スイッチングトランジスタ４１３は、キャパシタ３１２を及びキャパシタ４１１を初期化する機能を有する。
具体的には、スイッチングトランジスタ４１３は、走査線３１６から供給される走査信号によってオン状態となり、キャパシタ３１２のキャパシタ電極３１２ｂの電位をＶＤＤに設定し、スイッチングトランジスタ３１４が走査線３１７から供給される走査信号によってオン状態となることで、キャパシタ３１２及びキャパシタ４１１に駆動トランジスタ１０３の閾値電圧を保持した状態となるように初期化する。なお、スイッチングトランジスタ４１３は、例えば、ｎ型ＴＦＴである。
図９は、実施の形態１の変形例に係る発光画素４００の断面図である。具体的には、図９は、キャパシタ３１２とキャパシタ４１１と駆動トランジスタ１０３との配置構成を示している。なお、駆動トランジスタ１０３の断面構成は、図５に示す断面構成と同じであるため、以下では説明を省略する。
図９に示すように、層間絶縁膜２４０上には、キャパシタ３１２のキャパシタ電極３１２ｂとキャパシタ４１１のキャパシタ電極４１１ｂとが形成されている。そして、ゲート電極１０３ｇは、キャパシタ３１２のキャパシタ電極３１２ａとキャパシタ４１１のキャパシタ電極４１１ａとしても機能する。
キャパシタ電極４１１ｂは、第１キャパシタ電極の一例であり、駆動トランジスタ１０３のソース電極１０３ｓと同一の層を構成し、ソース電極１０３ｓに接続されている。具体的には、キャパシタ電極４１１ｂは、層間絶縁膜２４０に形成された貫通孔を介してソース電極１０３ｓに接続されている。
なお、キャパシタ電極３１２ｂ、キャパシタ電極４１１ｂ及びソース電極１０３ｓは、同じ材料で構成されていることが好ましい。これにより、キャパシタ電極３１２ｂ、キャパシタ電極４１１ｂ及びソース電極１０３ｓとを同一の工程で形成することができるので、工程数を削減することができる。
以上のように、実施の形態１の変形例２に係る発光表示装置１０では、複数の第１キャパシタ電極を備え、複数の第１キャパシタ電極は、ゲート電極１０３ｇとの間でそれぞれ第１キャパシタを構成している。図８及び図９に示す例では、２つの第１キャパシタ電極について示したが、３つ以上の第１キャパシタ電極がゲート電極１０３ｇの上方領域内であって、層間絶縁膜２４０上に形成されていてもよい。
以上、実施の形態１及びその変形例に係る発光表示装置１０では、駆動回路に含まれる駆動トランジスタ１０３のゲート電極１０３ｇと、ゲート電極１０３ｇの上方に形成された第１キャパシタ電極とによって第１キャパシタを構成する。このようにして構成された第１キャパシタは、有機ＥＬ素子１０４に供給する駆動電流の電流値を設定するための保持容量素子などとして利用することができる。
これにより、発光画素１００内の限られた領域を有効に利用することができる。すなわち、設計の自由度を高めることができる。したがって、本実施の形態に係る発光表示装置１０は、例えば、発光領域１２０を広く確保することができるなどの効果を奏する。
なお、実施の形態１に係る発光表示装置１０は、さらに、キャパシタ１０２と電気的に並列となるように接続されている第２キャパシタを備えていてもよい。例えば、第２キャパシタは、上部第２キャパシタ電極と下部第２キャパシタ電極とを含む。上部第２キャパシタ電極及び下部第２キャパシタ電極の一方は、ゲート電極１０３ｇと接続され、他方は、ソース電極１０３ｓ及びドレイン電極１０３ｄの一方と電気的に接続されている。
より具体的には、下部第２キャパシタ電極は、ゲート電極１０３ｇと同一の層を構成し、上部第２キャパシタ電極は、電気的に接続されているソース電極１０３ｓ及びドレイン電極１０３ｄの一方と同一の層を構成していてもよい。このとき、キャパシタ１０２のキャパシタ電極１０２ａは、上部第２キャパシタ電極と電気的に接続されている。
（実施の形態２）
実施の形態２に係る発光表示装置は、スイッチングトランジスタと駆動トランジスタとキャパシタとを備え、スイッチングトランジスタのゲート電極が、キャパシタを構成する２つのキャパシタ電極の一方の電極である。したがって、キャパシタは、スイッチングトランジスタの上方の領域に形成される。
実施の形態２に係る発光表示装置では、実施の形態１に係る発光表示装置１０と比較すると、表示部に含まれる発光画素の回路構成、及び、発光画素を構成する素子の配置が異なっている。すなわち、実施の形態２に係る発光表示装置の電気的な構成は、図２に示した実施の形態１に係る発光表示装置１０と同じである。したがって、以下では、実施の形態２に係る発光表示装置の電気的な構成については説明を省略し、発光画素の回路構成、及び、発光画素を構成する素子の配置を中心に説明する。
図１０は、実施の形態２に係る表示部が有する発光画素５００の回路構成を示す図である。同図における発光画素５００は、スイッチングトランジスタ５０１、５０６、５０７及び５０８と、キャパシタ５０２及び５０５と、駆動トランジスタ５０３と、有機ＥＬ素子５０４と、信号線５０９と、走査線５１０、５１１、５１２及び５１３と、高電圧側電源線５１４と、低電圧側電源線５１５と、参照電圧電源線５１６を備える。
スイッチングトランジスタ５０１は、ゲートが走査線５１０に接続され、ソース及びドレインの一方が信号線５０９に接続され、ソース及びドレインの他方がキャパシタ５０２のキャパシタ電極５０２ａ及び駆動トランジスタ５０３のゲートに接続されたスイッチング素子の一例である。スイッチングトランジスタ５０１は、信号線５０９の信号電圧をキャパシタ５０２のキャパシタ電極５０２ａに印加するタイミングを決定する機能を有する。スイッチングトランジスタ５０１は、例えば、ｎ型ＴＦＴである。
キャパシタ５０２は、駆動トランジスタ５０３に対する第１キャパシタの一例であり、２つのキャパシタ電極５０２ａ及び５０２ｂを備える。キャパシタ電極５０２ａは、駆動トランジスタ５０３のゲートに接続され、キャパシタ電極５０２ｂは、キャパシタ５０５のキャパシタ電極５０５ｂ及びスイッチングトランジスタ５０７のソース又はドレインに接続されている。キャパシタ５０２は、信号線５０９から供給された信号電圧と駆動トランジスタ５０３の閾値電圧とに対応した電荷を保持する。つまり、キャパシタ５０２は、有機ＥＬ素子５０４に供給する駆動電流の電流値を設定するための保持容量素子の一例である。
駆動トランジスタ５０３は、ドレインが高電圧側電源線５１４に接続され、ソースがスイッチングトランジスタ５０８を介して有機ＥＬ素子５０４のアノードに接続された駆動素子の一例である。駆動トランジスタ５０３は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したソース−ドレイン間電流に変換する。駆動トランジスタ５０３は、例えば、ｎ型ＴＦＴである。
有機ＥＬ素子５０４は、アノードがスイッチングトランジスタ５０８を介して駆動トランジスタ５０３のソースに接続され、カソードが低電圧側電源線５１５に接続された発光素子の一例である。有機ＥＬ素子５０４は、駆動トランジスタ５０３により駆動電流が流れることにより発光する。
キャパシタ５０５は、スイッチングトランジスタ５０８に対する第１キャパシタの一例であり、２つのキャパシタ電極５０５ａ及び５０５ｂを備える。キャパシタ電極５０５ａは、走査線５１３に接続され、キャパシタ電極５０５ｂは、キャパシタ電極５０２ｂ及びスイッチングトランジスタ５０７のソース及びドレインの一方に接続されている。キャパシタ５０５は、信号線５０９から印加されるデータ電圧を保持容量素子であるキャパシタ５０２が保持する電圧量を調整するための容量素子の一例である。
スイッチングトランジスタ５０６は、ゲートが走査線５１１に接続され、ソース及びドレインの一方が参照電圧電源線５１６に接続され、ソース及びドレインの他方が駆動トランジスタ５０３のゲートに接続されたスイッチング素子の一例である。スイッチングトランジスタ５０６は、駆動トランジスタ５０３のゲートに参照電圧Ｖｒｅｆを印加する機能を有する。なお、スイッチングトランジスタ５０６は、例えば、ｎ型ＴＦＴである。
スイッチングトランジスタ５０７は、ゲートが走査線５１２に接続され、ソース及びドレインの一方がキャパシタ５０２のキャパシタ電極５０２ｂに接続され、ソース及びドレインの他方が駆動トランジスタ５０３のソースに接続されたスイッチング素子の一例である。スイッチングトランジスタ５０７は、キャパシタ５０２に信号電圧を書き込む際に、キャパシタ５０２と駆動トランジスタ５０３のソースとを切断する機能を有する。なお、スイッチングトランジスタ５０７は、例えば、ｎ型ＴＦＴである。
スイッチングトランジスタ５０８は、ゲートが走査線５１３に接続され、ソース及びドレインの一方が駆動トランジスタ５０３のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子５０４のアノードに接続されたスイッチング素子の一例である。スイッチングトランジスタ５０８は、有機ＥＬ素子５０４に駆動電流を供給するタイミングを決定する機能を有する。なお、スイッチングトランジスタ５０８は、例えば、ｎ型ＴＦＴである。
信号線５０９は、信号線駆動回路に接続され、発光画素５００を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。なお、実施の形態２に係る発光表示装置は、画素列数分の信号線５０９を備える。
走査線５１０、５１１、５１２及び５１３は、走査線駆動回路に接続され、発光画素５００を含む画素行に属する各発光画素に接続されている。走査線５１０は、発光画素５００を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。
走査線５１１は、発光画素５００を含む画素行に属する各発光画素において、駆動トランジスタ５０３のゲートに参照電圧Ｖｒｅｆを印加するタイミングを供給する機能を有する。走査線５１２は、発光画素５００を含む画素行に属する各発光画素において、キャパシタ５０２と駆動トランジスタ５０３のソースとを切断するタイミングを供給する機能を有する。走査線５１３は、発光画素５００を含む画素行に属する各発光画素において、有機ＥＬ素子５０４に駆動電流を供給するタイミングを供給する機能を有する。
なお、実施の形態２に係る発光表示装置は、画素行数分の走査線５１０、５１１、５１２及び５１３を備える。
なお、図１０には記載されていないが、高電圧側電源線５１４、低電圧側電源線５１５、及び参照電圧電源線５１６はそれぞれ、他の発光画素にも接続されており電圧源に接続されている。高電圧側電源線５１４が接続される電圧源と、低電圧側電源線５１５が接続される電圧源との電位差は、有機ＥＬ素子５０４を発光させるのに充分な電流を流すことが可能な大きさである。なお、低電圧側電源線５１５は、接地されていてもよい。
図１１は、実施の形態２に係る発光画素５００のレイアウトの一例を示す図である。実施の形態２に係る発光表示装置は、トップエミッション型の発光表示装置であるとする。すなわち、有機ＥＬ素子５０４から発せられる光は、基板の表面方向に出射される。言い換えると、表示部の表示面が、基板の表面側である。
発光画素５００は、有機ＥＬ素子５０４が形成される発光領域と駆動回路領域とが同じである。すなわち、駆動回路領域の上方に発光領域が形成されている。
図１１に示すように、駆動トランジスタ５０３とキャパシタ５０２とが平面内で同一の領域に重なるように形成され、スイッチングトランジスタ５０８とキャパシタ５０５とが平面内で同一の領域に重なるように形成されている。このように、駆動トランジスタ５０３又はスイッチングトランジスタ５０８などの薄膜トランジスタのゲートと、キャパシタのキャパシタ電極とが電気的に接続されている回路構成であれば、本実施の形態に係る構成を適用することができる。
図１２は、実施の形態２に係る発光画素５００の断面図である。具体的には、図１２は、スイッチングトランジスタ５０８とキャパシタ５０５と有機ＥＬ素子５０４との配置構成を示している。
なお、スイッチングトランジスタ５０８の構成は、図７に示す駆動トランジスタ１０３と同じである。つまり、図１２に示す基板６１０、半導体層６２０、ゲート絶縁膜６３０、層間絶縁膜６４０、ゲート電極５０８ｇ、ソース電極５０８ｓ及びドレイン電極５０８ｄはそれぞれ、図７に示す基板２１０、半導体層２２０、ゲート絶縁膜２３０、層間絶縁膜２４０、ゲート電極１０３ｇ、ソース電極１０３ｓ及びドレイン電極１０３ｄに相当する。また、半導体層６２０に含まれるチャネル領域６２１、ソース領域６２２及びドレイン領域６２３はそれぞれ、半導体層２２０に含まれるチャネル領域２２１、ソース領域２２２及びドレイン領域２２３に相当する。
図１２に示すように、キャパシタ５０５のキャパシタ電極５０５ｂは、第１キャパシタ電極の一例であり、ソース電極５０８ｓと同一の層を構成し、かつ、ソース電極５０８ｓに電気的に接続されている。なお、キャパシタ電極５０５ｂは、ソース電極５０８ｓではなく、ドレイン電極５０８ｄに電気的に接続されていてもよい。
実施の形態２に係る発光表示装置は、トップエミッション型の発光表示装置であるため、有機ＥＬ素子５０４は、キャパシタ５０５の上層に形成されている。具体的には、図１２に示すように、キャパシタ５０５上に形成された平坦化膜６５０を介して、有機ＥＬ素子５０４が形成されている。有機ＥＬ素子５０４は、陽極５０４ａと、発光層５０４ｂと、透明陰極５０４ｃとを備える。
平坦化膜６５０は、例えば、シリコン窒化膜などから構成される。
陽極５０４ａは、光反射性を有する電極であり、例えば、アルミニウムなどの金属から構成される。陽極５０４ａは、発光層５０４ｂから発せられた光を反射する機能を有する。陽極５０４ａは、有機ＥＬ素子５０４のアノード電極であり、図１０に示すように、スイッチングトランジスタ５０８を介して駆動トランジスタ５０３のソースに接続されている。
発光層５０４ｂは、陽極５０４ａ及び透明もしくは半透過の透明陰極５０４ｃの間に形成され、陽極５０４ａ及び透明陰極５０４ｃから注入される正孔及び電子の再結合により発光する発光層である。なお、発光層５０４ｂは、正孔輸送層、正孔注入層、電子輸送層、及び電子注入層などを備えていてもよい。
透明陰極５０４ｃは、光透過性を有する電極であり、例えば、酸化インジウムスズ（ＩＴＯ）などの透明酸化物導電膜から構成される。透明陰極５０４ｃは、有機ＥＬ素子５０４のカソード電極であり、図１０に示すように、低電圧側電源線５１５に接続されている。
以上のように、実施の形態２に係る発光表示装置では、駆動回路に含まれるスイッチングトランジスタ５０８のゲート電極５０８ｇと、ゲート電極５０８ｇの上方に形成されたキャパシタ電極５０５ｂとによってキャパシタ５０５を構成する。このようにして構成されたキャパシタ５０５は、例えば、有機ＥＬ素子５０４に供給する駆動電流の電流値を設定するための保持容量素子を初期化し、保持容量が信号線５０９から印加されるデータ電圧のうち保持する電圧量を調整するための容量素子として利用することができる。
したがって、スイッチングトランジスタのゲート電極とキャパシタのキャパシタ電極の一方とが電気的に接続されている回路構成を有する駆動回路であれば、本実施の形態の構成を適用することができる。これにより、キャパシタ専用の領域を削減することができるので、駆動回路の設計の自由度を高めることができる。
以上、本発明に係る発光表示装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
例えば、本発明は、駆動回路に含まれる薄膜トランジスタのゲートとキャパシタの電極の一方とが接続されている回路構成を有する回路に適用することができる。上記実施の形態では、駆動トランジスタ又はスイッチングトランジスタのゲートとキャパシタの電極の一方とが接続されている構成について説明したが、回路構成などは上記説明に限られない。
また、以上に述べた実施の形態では、スイッチングトランジスタのゲートに正の電圧が印加された場合にオン状態になるｎ型トランジスタとして説明しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた映像表示装置であっても、上述した各実施の形態と同様の効果を奏する。また、以上の説明では、下部電極が陽極、上部電極が陰極の場合で説明したが、もちろん、下部電極が陰極、上部電極が陽極であってもよい。
また、例えば、本発明に係る発光表示装置は、図１３に示すようなテレビに内蔵される。本発明に係る発光表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能なテレビが実現される。
また、本発明に係る発光表示装置は、上述したような薄膜トランジスタのゲート電極を下部電極として備える第１キャパシタと電気的に並列となるように接続されている第２キャパシタを備えていてもよい。
図１４は、本発明に係る発光表示装置の別の変形例の発光画素のレイアウトの一例を示す図である。なお、図１４では、図１に示す従来の発光表示装置と同じ構成については、同じ符号を付し、以下では説明を省略する。
図１４に示すように、発光画素７００は、第１キャパシタ７０８と、第２キャパシタである保持キャパシタ７０２とを備える。第１キャパシタ７０８は、駆動トランジスタ７０３上に形成され、上部電極と下部電極とを備える。第１キャパシタ７０８の下部電極は、駆動トランジスタ７０３のゲート電極としても機能する。第２キャパシタである保持キャパシタ７０２は、上部第２キャパシタ電極と下部第２キャパシタ電極とを含む。
第１キャパシタ７０８の上部電極は、保持キャパシタ７０２の上部第２キャパシタ電極と電気的に接続されている。具体的には、図１４に示すように、第１キャパシタ７０８の上部電極は、保持キャパシタ７０２の上部第２キャパシタ電極と、電源線７０７と、駆動トランジスタ７０３のソース電極及びドレイン電極の一方と同一の層を構成し、当該一方と電気的に接続されている。
第１キャパシタ７０８の下部電極は、上述したように駆動トランジスタ７０３のゲート電極として機能するとともに、保持キャパシタ７０２の下部第２キャパシタ電極と電気的に接続されている。具体的には、図１４に示すように、第１キャパシタ７０８の下部電極であるゲート電極は、保持キャパシタ７０２の下部第２キャパシタ電極と同一の層を構成し、電気的に接続されている。
以上の構成により、駆動トランジスタ７０３の上方の領域を有効に利用することができるとともに、保持キャパシタ７０２の容量をより大きくすることができる。
本発明に係る発光表示装置は、例えば、テレビ、パーソナルコンピュータ、携帯電話などのあらゆる表示装置に利用することができる。
１０ 発光表示装置
２０ 制御回路
４０ 走査線駆動回路
５０ 信号線駆動回路
６０ 表示部
１００、３００、４００、５００、７００ 発光画素
１０１、３１３、３１４、３１５、４１３、５０１、５０６、５０７、５０８、７０１ スイッチングトランジスタ
１０２、３１１、３１２、４１１、５０２、５０５ キャパシタ
１０２ａ、１０２ｂ、３１１ａ、３１１ｂ、３１２ａ、３１２ｂ、４１１ａ、４１１ｂ、５０２ａ、５０２ｂ、５０５ａ、５０５ｂ キャパシタ電極
１０３、５０３、７０３ 駆動トランジスタ
１０３ｄ、５０８ｄ ドレイン電極
１０３ｇ、５０８ｇ ゲート電極
１０３ｓ、５０８ｓ ソース電極
１０４、５０４ 有機ＥＬ素子
１０５、５０９、７０５ 信号線
１０６、３１６、３１７、３１８、５１０、５１１、５１２、５１３、７０６ 走査線
１０７、５１４ 高電圧側電源線
１０８、５１５ 低電圧側電源線
１１０ 駆動回路領域
１２０ 発光領域
２１０、６１０ 基板
２２０、６２０ 半導体層
２２１、６２１ チャネル領域
２２２、６２２ ソース領域
２２３、６２３ ドレイン領域
２３０、６３０ ゲート絶縁膜
２４０、６４０ 層間絶縁膜
２５０、６５０ 平坦化膜
３１９、５１６ 参照電圧電源線
５０４ａ 陽極
５０４ｂ 発光層
５０４ｃ 透明陰極
７０２ 保持キャパシタ
７０４ 発光素子
７０７ 電源線
７０８ 第１キャパシタ

Claims (13)

  1. 基板と、
    該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、
    前記ゲート電極上に設けられた層間絶縁膜と、
    前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、
    前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第１キャパシタ電極と、
    前記基板の上方であって、かつ前記薄膜トランジスタの領域外に配置された第２キャパシタとを備え、
    前記第１キャパシタ電極は、前記ゲート電極との間で第１キャパシタを構成し、
    前記第２キャパシタは、前記第１キャパシタと電気的に並列となるよう接続されている
    発光表示装置。
  2. 前記第２キャパシタは、上部第２キャパシタ電極及び下部第２キャパシタ電極を含み、
    前記上部第２キャパシタ電極及び前記下部第２キャパシタ電極の一方は、前記ゲート電極と電気的に接続され、
    前記上部第２キャパシタ電極及び前記下部第２キャパシタ電極の他方は、前記第１キャパシタ電極と電気的に接続されている
    請求項１記載の発光表示装置。
  3. 前記上部第２キャパシタ電極は、前記第１キャパシタ電極と同一の層を構成し、
    前記下部第２キャパシタ電極は、前記ゲート電極と同一の層を構成し、
    前記第１キャパシタ電極は、前記ソース電極及び前記ドレイン電極のいずれか一方に電気的に接続されている
    請求項２記載の発光表示装置。
  4. 前記発光素子は、下部電極と、有機発光層と、上部電極とを備えた有機エレクトロルミネッセンス素子であって、
    前記下部電極は、前記第１キャパシタ電極上に設けられた平坦化膜の上方に形成されている、
    請求項１記載の発光表示装置。
  5. 前記発光表示装置は、複数の前記第１キャパシタ電極を備え、
    複数の前記第１キャパシタ電極は、前記ゲート電極との間でそれぞれ第１キャパシタを構成している
    請求項１記載の発光表示装置。
  6. 前記ソース電極またはドレイン電極が、前記第１キャパシタ電極と同一の層を構成し、
    該ソース電極及びドレイン電極のいずれか一方は、該第１キャパシタ電極と電気的に接続されている
    請求項１記載の発光表示装置。
  7. 前記発光素子は、前記ソース電極または前記ドレイン電極と電気的に接続されており、
    前記薄膜トランジスタは、前記発光素子に駆動電流を供給する駆動トランジスタであり、
    前記第１キャパシタは、前記駆動トランジスタに流れる電流値を設定するためのキャパシタである
    請求項６記載の発光表示装置。
  8. 前記薄膜トランジスタは、前記発光素子への駆動電流を供給するタイミングを決定するスイッチングトランジスタであり、
    前記第１キャパシタは、前記駆動電流の電流値を設定するためのキャパシタを初期化するためのキャパシタである
    請求項１記載の発光表示装置。
  9. 前記第１キャパシタを構成する前記第１キャパシタ電極下面の、前記ゲート電極の上方領域内における面積は、前記ゲート電極上面の面積の３０％〜１００％である
    請求項１記載の発光表示装置。
  10. 前記半導体層は、ポリシリコンで形成されている
    請求項１記載の発光表示装置。
  11. 前記第１キャパシタの静電容量は、０．１〜１０ｐＦである
    請求項１記載の発光表示装置。
  12. 前記発光表示装置は、トップエミッション型であり、
    前記発光素子は、前記第１キャパシタ電極の上層に形成される
    請求項１記載の発光表示装置。
  13. 前記発光表示装置は、ボトムエミッション型であり、
    前記薄膜トランジスタと前記第１キャパシタとは、前記発光素子が形成される発光領域以外の領域に形成される
    請求項１記載の発光表示装置。
JP2010521255A 2009-11-27 2009-11-27 発光表示装置 Active JP4801794B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/006415 WO2011064819A1 (ja) 2009-11-27 2009-11-27 発光表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011008286A Division JP5508301B2 (ja) 2011-01-18 2011-01-18 発光表示装置

Publications (2)

Publication Number Publication Date
JP4801794B2 true JP4801794B2 (ja) 2011-10-26
JPWO2011064819A1 JPWO2011064819A1 (ja) 2013-04-11

Family

ID=44065944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010521255A Active JP4801794B2 (ja) 2009-11-27 2009-11-27 発光表示装置

Country Status (5)

Country Link
US (5) US9461102B2 (ja)
JP (1) JP4801794B2 (ja)
KR (1) KR101600100B1 (ja)
CN (1) CN102144293B (ja)
WO (1) WO2011064819A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786224B2 (en) 2014-11-10 2017-10-10 Samsung Display Co., Ltd. Organic light emitting diode display

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5209123B2 (ja) 2009-11-04 2013-06-12 パナソニック株式会社 表示パネル装置及びその製造方法
JP4801794B2 (ja) 2009-11-27 2011-10-26 パナソニック株式会社 発光表示装置
KR101839533B1 (ko) * 2010-12-28 2018-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치, 이의 구동 방법 및 그 제조 방법
KR20120079351A (ko) * 2011-01-04 2012-07-12 삼성모바일디스플레이주식회사 유기발광 표시장치 및 그 제조방법
JP5792745B2 (ja) 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 薄膜半導体装置及び薄膜半導体装置の製造方法
JP5998458B2 (ja) * 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
US9466239B2 (en) * 2011-11-17 2016-10-11 Sharp Kabushiki Kaisha Current drive type display device and drive method thereof
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6357663B2 (ja) * 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR102278601B1 (ko) * 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102189223B1 (ko) 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
KR102245722B1 (ko) * 2014-08-05 2021-04-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102175811B1 (ko) 2014-09-17 2020-11-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102261006B1 (ko) * 2014-10-08 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102292514B1 (ko) * 2014-11-19 2021-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6464368B2 (ja) 2014-11-28 2019-02-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
KR102300026B1 (ko) * 2015-01-08 2021-09-09 삼성디스플레이 주식회사 표시 장치
KR102328678B1 (ko) * 2015-02-09 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102433316B1 (ko) * 2015-08-06 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106206613B (zh) 2016-08-24 2020-12-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示基板及其制备方法
JP2018036290A (ja) 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
CN109427287B (zh) * 2017-08-29 2020-12-22 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
KR102661907B1 (ko) 2018-01-11 2024-04-26 어플라이드 머티어리얼스, 인코포레이티드 금속 산화물 스위치를 갖는 작은 저장 커패시터를 갖는 박막 트랜지스터
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102620228B1 (ko) * 2018-08-16 2024-01-02 삼성디스플레이 주식회사 표시 장치
KR102653575B1 (ko) * 2019-07-29 2024-04-03 엘지디스플레이 주식회사 표시 장치
CN118135931A (zh) * 2022-12-02 2024-06-04 群创光电股份有限公司 电子装置
JP2025538319A (ja) * 2023-11-04 2025-11-28 クンシャン ユンイング エレクトロニック テクノロジー カンパニー リミテッド 発光素子のためのピクセル回路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340772A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd キャパシタ及びこれを利用する発光表示装置
JP2008046619A (ja) * 2006-07-21 2008-02-28 Semiconductor Energy Lab Co Ltd 表示装置、半導体装置
JP2008112895A (ja) * 2006-10-31 2008-05-15 Hitachi Ltd 表示素子の画素駆動回路およびこれを利用した表示装置
JP2008235912A (ja) * 2001-11-09 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2009071285A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009157133A (ja) * 2007-12-27 2009-07-16 Kyocera Corp 表示装置用基板、表示装置、及び表示装置用基板の製造方法
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
JP2009271188A (ja) * 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6509688B1 (en) * 1999-07-08 2003-01-21 Lg. Philips Lcd Co., Ltd. Electro-luminescent display with storage capacitor formed in longitudinal direction of power supply line
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US20050275352A1 (en) * 2004-06-14 2005-12-15 Au Optronics Corporation. Redundant storage capacitor and method for repairing OLED pixels and driving circuits
KR100592646B1 (ko) * 2004-11-08 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100624137B1 (ko) 2005-08-22 2006-09-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
JP5250960B2 (ja) 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
JP5076550B2 (ja) * 2006-04-03 2012-11-21 セイコーエプソン株式会社 半導体装置
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2008107785A (ja) 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
JP4934599B2 (ja) * 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
KR101320499B1 (ko) * 2007-10-17 2013-10-22 엘지디스플레이 주식회사 액정표시소자
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
KR101251725B1 (ko) 2008-12-18 2013-04-05 파나소닉 주식회사 유기 일렉트로 루미네슨스 표시 장치 및 그 제조 방법
JP4801794B2 (ja) * 2009-11-27 2011-10-26 パナソニック株式会社 発光表示装置
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235912A (ja) * 2001-11-09 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2005340772A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd キャパシタ及びこれを利用する発光表示装置
JP2008046619A (ja) * 2006-07-21 2008-02-28 Semiconductor Energy Lab Co Ltd 表示装置、半導体装置
JP2008112895A (ja) * 2006-10-31 2008-05-15 Hitachi Ltd 表示素子の画素駆動回路およびこれを利用した表示装置
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2009071285A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009157133A (ja) * 2007-12-27 2009-07-16 Kyocera Corp 表示装置用基板、表示装置、及び表示装置用基板の製造方法
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
JP2009271188A (ja) * 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786224B2 (en) 2014-11-10 2017-10-10 Samsung Display Co., Ltd. Organic light emitting diode display

Also Published As

Publication number Publication date
US9093409B2 (en) 2015-07-28
USRE48931E1 (en) 2022-02-15
KR20120098970A (ko) 2012-09-06
US9461102B2 (en) 2016-10-04
CN102144293B (zh) 2015-01-07
USRE50047E1 (en) 2024-07-16
CN102144293A (zh) 2011-08-03
WO2011064819A1 (ja) 2011-06-03
JPWO2011064819A1 (ja) 2013-04-11
USRE47804E1 (en) 2020-01-07
KR101600100B1 (ko) 2016-03-04
US20110128211A1 (en) 2011-06-02
US20140264303A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP4801794B2 (ja) 発光表示装置
JP5508301B2 (ja) 発光表示装置
JP4386128B2 (ja) 有機電界発光表示装置
US9070896B2 (en) Organic light emitting diode display
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
US8896044B1 (en) Organic light emitting diode display
CN103311267B (zh) 显示面板、显示装置和电子设备
JP2010085695A (ja) アクティブマトリクス型表示装置
US10665820B2 (en) Display device
WO2019052502A1 (zh) 显示面板及其制造方法、显示装置
CN101246667A (zh) 像素电路、显示装置以及制造像素电路的方法
US9685458B2 (en) Display device
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
CN104157676B (zh) 发光显示装置
US8576207B2 (en) Self-emission type display and method for fabricating the same
JP2019032557A (ja) 表示装置
WO2020065796A1 (ja) 表示デバイス
JP2009055065A (ja) 電気光学装置及び電子機器
KR20250180083A (ko) 표시 장치
JP5536365B2 (ja) 画像表示装置
KR20060000427A (ko) 유기전계 발광 표시 패널
JP2007233269A (ja) 有機ｅｌ表示パネル

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4801794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350