JP4803185B2 - セラミック多層基板の製造方法及びセラミック多層基板の集合基板 - Google Patents
セラミック多層基板の製造方法及びセラミック多層基板の集合基板 Download PDFInfo
- Publication number
- JP4803185B2 JP4803185B2 JP2007556188A JP2007556188A JP4803185B2 JP 4803185 B2 JP4803185 B2 JP 4803185B2 JP 2007556188 A JP2007556188 A JP 2007556188A JP 2007556188 A JP2007556188 A JP 2007556188A JP 4803185 B2 JP4803185 B2 JP 4803185B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- unfired
- boundary
- laminate
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09163—Slotted edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/16—Two dimensionally sectional layer
- Y10T428/163—Next to unitary web or sheet of equal or greater extent
- Y10T428/164—Continuous two dimensionally sectional layer
- Y10T428/166—Glass, ceramic, or metal sections [e.g., floor or wall tile, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Structure Of Printed Boards (AREA)
- Laminated Bodies (AREA)
Description
11 切断面
11a セラミック層破断部
11b 空隙分割部
12a 未焼成セラミック積層体
12b 焼結済みセラミック積層体
14 面内導体パターン(導体パターン)
15 貫通導体パターン(導体パターン)
16,16a,16b 境界配置導体パターン(導体パターン)
18a,18b 空隙
20,22 収縮抑制用グリーンシート
50 未焼結セラミック積層体
52 焼結済みセラミック積層体
52a,52b 部分
54 面内導体パターン(境界配置導体パターン)
56 空隙
58a,58b 切断面
Claims (10)
- 複数の未焼成のセラミック層を積層してなる未焼成セラミック積層体を形成する第1の工程と、
前記未焼成セラミック積層体を焼成して、未焼成の前記セラミック層を焼結させる第2の工程と、
前記未焼成セラミック積層体の焼成により形成された焼結済みセラミック積層体を複数の部分片に分割する第3の工程と、
を備えた、セラミック多層基板の製造方法において、
前記第1の工程において形成される前記未焼成セラミック積層体は、少なくとも一つの未焼成の前記セラミック層の一方主面に、前記第3の工程において分割される前記焼結済みセラミック積層体の前記部分片間の境界に相当する部分に沿って配置された、隣接する未焼成セラミック層と焼成挙動が異なる未焼成の境界配置厚膜パターンを前記未焼成セラミック積層体の内部に含み、
前記第2の工程において、前記境界配置厚膜パターンと前記境界配置厚膜パターンに接する前記セラミック層との焼成収縮挙動の相違により、前記セラミック層の積層方向から見たとき前記境界配置厚膜パターンの外縁の少なくとも一部に隣接して、空隙を前記焼結済みセラミック積層体の内部に形成し、
前記第3の工程において、前記空隙に沿って、前記焼結済みセラミック積層体を複数の前記部分片に分割することを特徴とする、セラミック多層基板の製造方法。 - 未焼成の前記境界配置厚膜パターンの焼成収縮開始温度は、前記境界配置厚膜パターンに接する未焼成の前記セラミック層の焼成収縮開始温度よりも低いことを特徴とする、請求項1に記載のセラミック多層基板の製造方法。
- 未焼成の前記境界配置厚膜パターンの焼成収縮率は、前記境界配置厚膜パターンが接する前記セラミック層の焼成収縮率よりも大きいことを特徴とする、請求項1または2に記載のセラミック多層基板の製造方法。
- 前記未焼成セラミック積層体は、
未焼成の前記セラミック層の異なる層間に配置され、かつ、それぞれの外縁の少なくとも一部が、未焼成の前記セラミック層の積層方向に延在する共通の仮想平面に沿って配置されている、複数の前記境界配置厚膜パターンを有することを特徴とする、請求項1、2又は3に記載のセラミック多層基板の製造方法。 - 前記第1の工程において、前記未焼成セラミック積層体の少なくとも一方主面に、前記未焼成の前記セラミック層の焼成温度では実質的に焼結しない未焼成の収縮抑制用層を密着する工程を含み、
前記第2の工程において、前記収縮抑制用層が密着された前記未焼成セラミック積層体を、前記セラミック層の焼結温度以上、かつ、前記収縮抑制用層が実質的に焼結しない温度で、焼成し、
前記第2の工程と第3の工程との間に、前記焼結済みセラミック積層体に密着している未焼成の前記収縮抑制用層を除去する工程をさらに備えることを特徴とする、請求項1〜4のいずれか一項に記載の、セラミック多層基板の製造方法。 - 前記未焼成の境界配置厚膜パターンは、導体材料を含む未焼成の境界配置導体パターンであることを特徴とする、請求項1〜5のいずれか一項に記載の、セラミック多層基板の製造方法。
- 前記焼結済みセラミック積層体の前記セラミック層の層間に内蔵素子を構成する内部回路導体パターンを有し、
前記内部回路導体パターンと前記境界配置導体パターンとは、互いに電気的に離れていることを特徴とする、請求項6に記載のセラミック多層基板の製造方法。 - 前記境界配置導体パターンの少なくとも一部により、前記焼結済みセラミック積層体の前記セラミック層の層間に内蔵素子が形成されることを特徴とする、請求項6に記載のセラミック多層基板の製造方法。
- 前記焼結済みセラミック積層体を複数の部分片に分割する前もしくは後に、前記積層体に表面実装型電子部品を搭載する工程を備えることを特徴とする、請求項1〜8のいずれか一項に記載のセラミック多層基板の製造方法。
- 互いに接合された複数のセラミック層と前記セラミック層間の少なくとも一つに配置された導体パターンとを備え、複数個のセラミック多層基板となる部分を含む、セラミック多層基板の集合基板であって、
前記集合基板を前記セラミック層の積層方向から見たとき、前記セラミック多層基板間の境界に、前記導体パターンの外縁の少なくとも一部に隣接して、複数の空隙が前記集合基板の内部において前記積層方向に並んで形成されていることを特徴とする、セラミック多層基板の集合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007556188A JP4803185B2 (ja) | 2006-05-29 | 2007-05-09 | セラミック多層基板の製造方法及びセラミック多層基板の集合基板 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006148246 | 2006-05-29 | ||
| JP2006148246 | 2006-05-29 | ||
| JP2007556188A JP4803185B2 (ja) | 2006-05-29 | 2007-05-09 | セラミック多層基板の製造方法及びセラミック多層基板の集合基板 |
| PCT/JP2007/059612 WO2007138826A1 (ja) | 2006-05-29 | 2007-05-09 | セラミック多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007138826A1 JPWO2007138826A1 (ja) | 2009-10-01 |
| JP4803185B2 true JP4803185B2 (ja) | 2011-10-26 |
Family
ID=38778346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007556188A Expired - Fee Related JP4803185B2 (ja) | 2006-05-29 | 2007-05-09 | セラミック多層基板の製造方法及びセラミック多層基板の集合基板 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8105453B2 (ja) |
| EP (1) | EP2023701B1 (ja) |
| JP (1) | JP4803185B2 (ja) |
| KR (1) | KR100989342B1 (ja) |
| CN (1) | CN101341808B (ja) |
| AT (1) | ATE491327T1 (ja) |
| DE (1) | DE602007011058D1 (ja) |
| WO (1) | WO2007138826A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602007011286D1 (de) * | 2006-08-07 | 2011-01-27 | Murata Manufacturing Co | Verfahren zur herstellung eines keramischen, mehrschichtsubstrats |
| KR100887127B1 (ko) * | 2007-11-23 | 2009-03-04 | 삼성전기주식회사 | 적층 세라믹 기판의 제조방법 |
| JP4497247B2 (ja) * | 2008-02-19 | 2010-07-07 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
| KR101018102B1 (ko) * | 2008-08-25 | 2011-02-25 | 삼성전기주식회사 | 다층 ltcc 기판 및 그 제조방법 |
| DE102008046336A1 (de) * | 2008-09-09 | 2010-03-11 | Osram Gesellschaft mit beschränkter Haftung | LTCC-Schichtstapel |
| JP2010245088A (ja) * | 2009-04-01 | 2010-10-28 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP5673064B2 (ja) * | 2010-12-15 | 2015-02-18 | 株式会社村田製作所 | コイル内蔵基板の製造方法 |
| CA2823578C (en) | 2010-12-30 | 2016-09-20 | Saint-Gobain Abrasives, Inc. | Coated abrasive aggregates and products containing same |
| JP5921074B2 (ja) * | 2011-03-17 | 2016-05-24 | 株式会社村田製作所 | 積層基板の製造方法 |
| JP5945099B2 (ja) | 2011-04-20 | 2016-07-05 | 日本特殊陶業株式会社 | 配線基板、多数個取り配線基板、およびその製造方法 |
| KR20140075718A (ko) | 2011-09-29 | 2014-06-19 | 생-고뱅 어브레이시브즈, 인코포레이티드 | 연마 제품 및 경질 표면 마무리 방법 |
| WO2013057867A1 (ja) * | 2011-10-21 | 2013-04-25 | パナソニック株式会社 | 半導体装置 |
| JP4999029B1 (ja) * | 2011-11-11 | 2012-08-15 | 株式会社Maruwa | 裁断焼結セラミックシート及びその製造方法 |
| JP5682548B2 (ja) * | 2011-12-14 | 2015-03-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| US9321947B2 (en) | 2012-01-10 | 2016-04-26 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for finishing coated surfaces |
| WO2013138765A1 (en) | 2012-03-16 | 2013-09-19 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for finishing surfaces |
| WO2013149197A1 (en) | 2012-03-30 | 2013-10-03 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for fine polishing of ophthalmic lenses |
| TW201440983A (zh) * | 2013-04-24 | 2014-11-01 | 蔚華科技股份有限公司 | 微型被動元件之製造方法 |
| KR101490760B1 (ko) * | 2013-07-04 | 2015-02-11 | 에스케이씨 주식회사 | 재단 적층 시트 및 그 제조방법 |
| KR20150121567A (ko) | 2014-04-21 | 2015-10-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그의 제조 방법 |
| US9724897B2 (en) * | 2015-01-07 | 2017-08-08 | Emisense Technologies, Llc | Processing method for constraining lower melting point metals within ceramic laminates during sintering |
| CN105098300A (zh) * | 2015-09-11 | 2015-11-25 | 禾邦电子(中国)有限公司 | 共模滤波器及其制造方法 |
| DE112017003656B4 (de) * | 2016-07-21 | 2025-01-30 | Ngk Insulators, Ltd. | Herstellungsverfahren für Sensorelement |
| JP7180619B2 (ja) * | 2020-01-10 | 2022-11-30 | Tdk株式会社 | 電子部品及びその製造方法 |
| TWI775280B (zh) * | 2021-01-20 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 電容集成結構、電容單元及其製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252917A (ja) * | 1985-08-30 | 1987-03-07 | 株式会社村田製作所 | 単板コンデンサの製造方法 |
| JP2001044599A (ja) * | 1999-07-29 | 2001-02-16 | Kyocera Corp | 多数個取りセラミック配線基板の製造方法 |
| JP2001332857A (ja) * | 2000-05-22 | 2001-11-30 | Kyocera Corp | 配線基板の製造方法 |
| JP2002016359A (ja) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | 配線基板の製造方法 |
| JP2002270459A (ja) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | 積層セラミック電子部品の製造方法 |
| JP2005150669A (ja) * | 2003-10-24 | 2005-06-09 | Hitachi Metals Ltd | 多層セラミック基板の製造方法および多層セラミック基板 |
| JP2005229135A (ja) * | 2005-04-22 | 2005-08-25 | Ngk Spark Plug Co Ltd | セラミック製配線基板及びその製造方法 |
| JP2005277008A (ja) * | 2004-03-24 | 2005-10-06 | Tdk Corp | 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 |
| JP2006245592A (ja) * | 2006-03-20 | 2006-09-14 | Kyocera Corp | 配線基板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4353957A (en) * | 1973-09-24 | 1982-10-12 | Tam Ceramics Inc. | Ceramic matrices for electronic devices and process for forming same |
| JPH0438071U (ja) | 1990-07-27 | 1992-03-31 | ||
| JPH0575262A (ja) | 1991-09-11 | 1993-03-26 | Matsushita Electric Ind Co Ltd | セラミツク多層配線基板の製造方法 |
| EP0582881B1 (en) * | 1992-07-27 | 1997-12-29 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof |
| JPH0685460A (ja) * | 1992-09-07 | 1994-03-25 | Fujitsu Ltd | 多層セラミック基板の製造方法 |
| JP3785903B2 (ja) | 2000-07-21 | 2006-06-14 | 株式会社村田製作所 | 多層基板及びその製造方法 |
| JP2002226259A (ja) * | 2000-11-29 | 2002-08-14 | Murata Mfg Co Ltd | セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法 |
| JP2003017851A (ja) * | 2001-06-29 | 2003-01-17 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| JP2003246680A (ja) * | 2002-02-26 | 2003-09-02 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| WO2005039263A1 (ja) * | 2003-10-17 | 2005-04-28 | Hitachi Metals, Ltd. | 多層セラミック基板及びその製造方法並びにこれを用いた電子機器 |
| JP3908715B2 (ja) * | 2003-10-24 | 2007-04-25 | Tdk株式会社 | 積層セラミックコンデンサ |
| DE602007011286D1 (de) * | 2006-08-07 | 2011-01-27 | Murata Manufacturing Co | Verfahren zur herstellung eines keramischen, mehrschichtsubstrats |
-
2007
- 2007-05-09 DE DE602007011058T patent/DE602007011058D1/de active Active
- 2007-05-09 JP JP2007556188A patent/JP4803185B2/ja not_active Expired - Fee Related
- 2007-05-09 EP EP07743047A patent/EP2023701B1/en not_active Not-in-force
- 2007-05-09 KR KR1020087004099A patent/KR100989342B1/ko not_active Expired - Fee Related
- 2007-05-09 WO PCT/JP2007/059612 patent/WO2007138826A1/ja not_active Ceased
- 2007-05-09 CN CN2007800008637A patent/CN101341808B/zh not_active Expired - Fee Related
- 2007-05-09 AT AT07743047T patent/ATE491327T1/de not_active IP Right Cessation
-
2008
- 2008-02-12 US US12/029,545 patent/US8105453B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252917A (ja) * | 1985-08-30 | 1987-03-07 | 株式会社村田製作所 | 単板コンデンサの製造方法 |
| JP2001044599A (ja) * | 1999-07-29 | 2001-02-16 | Kyocera Corp | 多数個取りセラミック配線基板の製造方法 |
| JP2001332857A (ja) * | 2000-05-22 | 2001-11-30 | Kyocera Corp | 配線基板の製造方法 |
| JP2002016359A (ja) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | 配線基板の製造方法 |
| JP2002270459A (ja) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | 積層セラミック電子部品の製造方法 |
| JP2005150669A (ja) * | 2003-10-24 | 2005-06-09 | Hitachi Metals Ltd | 多層セラミック基板の製造方法および多層セラミック基板 |
| JP2005277008A (ja) * | 2004-03-24 | 2005-10-06 | Tdk Corp | 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 |
| JP2005229135A (ja) * | 2005-04-22 | 2005-08-25 | Ngk Spark Plug Co Ltd | セラミック製配線基板及びその製造方法 |
| JP2006245592A (ja) * | 2006-03-20 | 2006-09-14 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080135155A1 (en) | 2008-06-12 |
| EP2023701A1 (en) | 2009-02-11 |
| KR20080033996A (ko) | 2008-04-17 |
| EP2023701B1 (en) | 2010-12-08 |
| CN101341808B (zh) | 2010-06-23 |
| WO2007138826A1 (ja) | 2007-12-06 |
| US8105453B2 (en) | 2012-01-31 |
| KR100989342B1 (ko) | 2010-10-25 |
| EP2023701A4 (en) | 2009-05-20 |
| CN101341808A (zh) | 2009-01-07 |
| JPWO2007138826A1 (ja) | 2009-10-01 |
| DE602007011058D1 (de) | 2011-01-20 |
| ATE491327T1 (de) | 2010-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4803185B2 (ja) | セラミック多層基板の製造方法及びセラミック多層基板の集合基板 | |
| JP5090185B2 (ja) | セラミック多層基板の製造方法 | |
| JP3716832B2 (ja) | セラミック多層基板の製造方法および未焼成の複合積層体 | |
| JP6402829B2 (ja) | 多層セラミック基板および多層セラミック基板の製造方法 | |
| WO2008053956A1 (fr) | Substrat en céramique, dispositif électronique et procédé de production d'un substrat en céramique | |
| KR20090127440A (ko) | 적층형 세라믹 전자부품의 제조방법 | |
| JP2008004514A (ja) | 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法 | |
| JP4888564B2 (ja) | キャビティ付きセラミック多層基板の製造方法 | |
| JP4967668B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
| JP3173412B2 (ja) | ガラスセラミックス基板の製造方法 | |
| JP4110536B2 (ja) | 多層セラミック集合基板および多層セラミック集合基板の製造方法 | |
| JP4084696B2 (ja) | 低温焼成多層セラミック配線基板の製法 | |
| JP4645962B2 (ja) | 多層セラミック基板 | |
| JP4311090B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
| JP2008198904A (ja) | 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法 | |
| JP2004296721A (ja) | 複数個取り用大型基板 | |
| JP5563036B2 (ja) | 多層セラミック基板及びその製造方法 | |
| WO2009087838A1 (ja) | セラミック成形体の製造方法 | |
| JP2008124108A (ja) | 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4803185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |