JP4812186B2 - アクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器 - Google Patents
アクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器 Download PDFInfo
- Publication number
- JP4812186B2 JP4812186B2 JP2001158355A JP2001158355A JP4812186B2 JP 4812186 B2 JP4812186 B2 JP 4812186B2 JP 2001158355 A JP2001158355 A JP 2001158355A JP 2001158355 A JP2001158355 A JP 2001158355A JP 4812186 B2 JP4812186 B2 JP 4812186B2
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- gate
- liquid crystal
- line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 79
- 239000011159 matrix material Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 102
- 238000003860 storage Methods 0.000 claims description 95
- 239000010409 thin film Substances 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関する。より詳しくは、蓄積容量配線を独立して駆動するアクティブマトリクス型液晶表示装置に関し、特に部分表示駆動に特徴を有するアクティブマトリクス型液晶表示装置とその駆動方法、及びそれを用いた情報携帯端末機器に関する。
【０００２】
【従来の技術】
図４を参照して従来のアクティブマトリクス型液晶表示装置の構成を説明する。図４は、従来の液晶表示パネルの等価回路とその周辺回路を示したものであり、画素数がＶＧＡ（水平６４０ＲＧＢ×垂直４８０）である場合について示している。従来のアクティブマトリクス型液晶表示装置は、行状に配線した複数のゲートラインＧ１〜Ｇ４８０と、列状に配線した複数のソースラインＳ１〜Ｓ１９２０と、ゲートライン及びソースラインの交差部に設けられ、液晶画素ＬＣ、蓄積容量ＣＳ及び画素駆動用の薄膜トランジスタＴＦＴより構成されたアクティブマトリクス表示部と、ゲートラインと平行に配線され、蓄積容量ＣＳに対し、１ライン毎に接続した複数の蓄積容量ラインＣ１〜Ｃ４８０を含んで構成されている。またソースラインＳ１〜Ｓ１９２０は薄膜トランジスタＴＦＴのソース画像信号の供給を制御するソース駆動回路３２に、ゲートラインＧ１〜Ｇ４８０はゲートの選択信号を制御するゲート駆動回路３１に接続されている。さらに、蓄積容量ラインＣ１〜Ｃ４８０は、蓄積容量ＣＳを介して画素に接続され、液晶画素に印加される電圧を制御する蓄積容量駆動回路３３に接続されている。また、各画素に設けられた薄膜トランジスタＴＦＴは、液晶容量ＬＣを介して対向電極ＣＯＭに接続されている。なお、対向電極ＣＯＭにはある一定のＤＣ電圧が印加される。
【０００３】
次に上記構成におけるアクティブマトリクス型液晶表示装置の一般的な駆動方法について図５及び図６を参照しながら説明する。図５は、従来のアクティブマトリクス型液晶表示装置における各部の印加電圧波形を示したものである。ここでＶＧ１はゲート駆動回路３１から順次出力されるゲート電圧波形である。画素単位で考えた場合、１フレーム期間１ｆｒａｍｅ（通常は１／６０秒）に１回１ＨＳの期間だけ薄膜トランジスタＴＦＴをＯＮ状態にする。またＤａｔａは画像信号で、ゲートラインが選択された期間にソース駆動回路３２より画像信号に応じたＶＨ電位からＶＬ電位の間のいずれかの電圧を液晶容量ＬＣに書き込む。またＶＣ１〜ＶＣ３は蓄積容量電圧波形で、蓄積容量駆動回路３３から各蓄積容量ライン（Ｃ１，Ｃ２，Ｃ３・・・）への出力信号である。次にＶｐｉｘは実際に液晶画素に印加される電圧波形を示す。
【０００４】
最初の１フレーム１ｆｒａｍｅ（ｏｄｄ）期間において、ゲート電圧ＶＧ１がＯＮの期間、太線で示す液晶画素の電圧ＶｉｐｘはＶＨの電位まで上昇し、ゲート電圧ＶＧ１がＯＦＦになると薄膜トランジスタＴＦＴの突き抜けにより若干電位が降下する。その後蓄積容量電圧ＶＣ１のＬレベルからＨレベルへの立ち上がりに対応して、蓄積容量ＣＳを介して△Ｖｃｓだけ画素電位は上昇し、次の画像データが書き込まれるまでの期間その電圧は保持される。次の１フレーム１ｆｒａｍｅ（ｅｖｅｎ）期間では画像信号ＤａｔａはＶＬとなっているので、液晶画素にはＶＬ電圧が書き込まれ、その後蓄積容量電圧ＶＣ１のＨレベルからＬレベルへの立ち下がりに対応して、△Ｖｃｓだけ画素電位が降下し、同様に次の画像データに更新されるまでその電圧が保持される。
【０００５】
また、ＶＣＯＭは対向電圧であり、上記画素電圧Ｖｐｉｘとの電圧の差が実際に液晶画素に書き込まれる電圧となる。なお、液晶はＤＣ電圧が印加されると劣化してしまうため交流化駆動する必要がある。上記ＶｐｉｘとＶＣＯＭの電圧差、△Ｖ＋と△Ｖ−の実効値が等しくなるようにＶＣＯＭ電圧を設定することにより、１フレーム毎に液晶に印加される電圧極性を反転させると共に、液晶駆動の交流化を行うことが可能である。
【０００６】
本例で示した駆動方法を用いて蓄積容量ラインＣ１〜Ｃ４８０を独立に駆動させることにより、画像信号データの振幅を小さくしながら液晶駆動に十分な電圧を印加することが可能となる。
【０００７】
次に、図６に、従来の駆動方法のタイミングチャートを示す。ここでＳＴＶはフレーム信号、ＣＫＶはゲート駆動回路３１および蓄積容量駆動回路３３のシフトレジスタを転送するためのクロック信号、ＬＰはゲート駆動回路の出力を制御するラッチパルス信号であり、ゲート出力信号ＶＧ１〜ＶＧ８は、クロック信号ＣＫＶ及びラッチ信号に同期して、１ＨＳ毎に順次出力される。また蓄積容量出力信号ＶＣ１〜ＶＣ７はＯｄｄ期間及びＥｖｅｎ期間の１フレーム毎に反転すると共に、クロック信号ＣＫＶ及びラッチ信号ＬＰに同期して順次出力される。なお図６で、それぞれの蓄積容量出力信号ＶＣ１〜ＶＣ７は１ＨＳ毎に反転させた波形が入力されている。
【０００８】
【発明が解決しようとする課題】
次に、上記従来の液晶表示装置における部分表示について図７を参照しながら説明する。部分表示とは、一般的に液晶パネル等の画面の一部のみを表示するという技術であり、近年携帯電話等における省電力技術のひとつとして注目されている。液晶パネルは容量負荷であるため、画像の表示を行うためには液晶容量への充放電が必要となる。従って携帯電話の待ち受け時等のように、全画面の表示が不要な時に、一部分だけ表示を行いその他の領域は表示しないように設定しておくことによって、結果として消費電力を低減することが可能となる。
【０００９】
しかしながら、上述したような従来の液晶表示装置においては、図７に示すように非表示領域の電位が変化してしまうことで表示むらが出現し、表示の品質を著しく低下させるといった問題があった。以下にこの原因について説明する。
【００１０】
図７は従来の液晶表示装置における部分表示のタイミングチャートを示した図である。ここでＳＴＶはフレーム信号、ＣＫＶはクロック信号、ＬＰはラッチ信号、ＶＧ１〜ＶＧ８はゲート出力信号、ＶＣ１〜ＶＣ７は蓄積容量出力信号である。全画面表示モードにおいては、図６に示した信号波形と全く同様である。部分表示モードでは例えば、１、２ライン及び６〜８ラインを表示、３〜５ラインを非表示とする場合、まず前フレームでリフレッシュのためのデータ（例えば全画面白のデータ）が書き込まれる。そして次の部分表示モードでは３〜５ラインを出力制御するためのラッチ信号ＬＰを制御して、ゲート出力信号ＶＧ３〜ＶＧ５の出力を停止する。そのため上記ラインに相当する薄膜トランジスタＴＦＴは選択されず、前フレームに書き込まれたデータ（ここでは白データ）が引き続き保持されることになる。
【００１１】
しかし従来の駆動方法ではゲート出力信号ＶＧ３〜ＶＧ５が停止するのに対して、部分表示ラインに対応した蓄積容量出力信号ＶＣ３〜ＶＣ５は、クロック信号ＣＫＶに同期して全画面時と同様にフレーム毎に反転してしまう。このため蓄積容量を介してリフレッシュ期間に液晶画素に書き込まれた電圧が変化してしまい、部分表示部が所望の電位とは異なり、表示むらの原因となっていた。
【００１２】
上述した従来の技術の問題点に鑑み、本発明はこのような従来の液晶表示装置の構成を変更することにより、上記従来技術で課題となっていた部分表示時の表示むらをなくし、高い画質を有するアクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本願の請求項１の発明は、行状に配線した複数のゲートラインと、列状に配線した複数のソースラインと、前記ゲートラインと平行に１ライン毎に配線された複数の蓄積容量ラインと、前記各ソースラインとゲートラインとの交点にソース、ゲートが夫々接続された画素駆動用薄膜トランジスタ、各交点において前記画素駆動用薄膜トランジスタのドレインと前記交点のゲートラインに隣接する蓄積容量ラインとの間に夫々接続された蓄積容量、及び各交点において前記画素駆動用薄膜トランジスタのドレインと共通電極の間に接続された液晶画素とを含むアクティブマトリクス表示部と、前記アクティブマトリクス表示部のソースラインを介して前記画素駆動用薄膜トランジスタに対する画像信号の供給を制御するソース駆動回路と、前記アクティブマトリクス表示部の各ゲートラインに接続され、ゲートラインに出力を与えるゲート駆動回路と、１フレーム毎に、対応するゲートラインのゲート電圧がオフになった後に反転する蓄積容量出力信号を出力し、前記蓄積容量ラインに前記蓄積容量を介して液晶画素に印加される電圧を制御する蓄積容量駆動回路と、を具備し、所定のラインを非表示とする部分表示モード時には、まず前フレームでリフレッシュのためのデータを書き込み、次のフレームでは、前記ゲート駆動回路により非表示とするラインに対応するゲート出力信号を停止させるよう制御する液晶表示装置において、全画面表示時には、前記蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力して１フレームの期間はその値を保持し、部分表示時には、表示を行う液晶画素に相当する蓄積容量ラインに前記蓄積容量駆動回路からの出力信号を順次出力して１フレームの期間はその値を保持し、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、既に保持している前記蓄積容量ラインの電圧を１フレームの期間はそのまま保持する部分表示選択回路を更に具備することを特徴とする。
【００１４】
本願の請求項２の発明は、請求項１のアクティブマトリクス型液晶表示装置において、前記部分表示選択回路は、前記部分表示の非表示期間に相当する水平走査期間にアクティブとなる選択信号を出力するラッチパルス生成回路と、前記ラッチパルス生成回路から出力された選択信号に基づいて蓄積容量ラインへの出力信号の更新を停止させる機能を有するラッチ回路と、を含むことを特徴とする。
【００１５】
本願の請求項３の発明は、行状に配線した複数のゲートラインと、列状に配線した複数のソースラインと、前記ゲートラインと平行に１ライン毎に配線された複数の蓄積容量ラインと、前記各ソースラインとゲートラインとの交点にソース、ゲートが夫々接続された画素駆動用薄膜トランジスタ、各交点において前記画素駆動用薄膜トランジスタのドレインと前記交点のゲートラインに隣接する蓄積容量ラインとの間に夫々接続された蓄積容量、及び各交点において前記画素駆動用薄膜トランジスタのドレインと共通電極の間に接続された液晶画素とを含むアクティブマトリクス表示部と、前記アクティブマトリクス表示部のソースラインを介して前記画素駆動用薄膜トランジスタに対する画像信号の供給を制御するソース駆動回路と、前記アクティブマトリクス表示部の各ゲートラインに接続され、ゲートラインに出力を与えるゲート駆動回路と、１フレーム毎に、対応するゲートラインのゲート電圧がオフになった後に反転する蓄積容量出力信号を前記蓄積容量ラインに出力し、前記蓄積容量を介して液晶画素に印加される電圧を制御する蓄積容量駆動回路と、を具備する液晶表示装置における駆動方法であって、全画面表示時には、前記蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力して１フレームの期間はその値を保持し、所定のラインを非表示とする部分表示モード時には、まず前フレームでリフレッシュのためのデータを書き込み、次のフレームでは、前記ゲート駆動回路により非表示とするラインに対応するゲート出力信号を停止し、表示を行う液晶画素に相当する蓄積容量ラインに前記蓄積容量駆動回路からの出力信号を順次出力して１フレームの期間はその値を保持し、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、前記蓄積容量ラインの電圧を１フレームの期間はそのまま保持することを特徴とする。
【００１６】
本願の請求項４の情報携帯端末機器は、請求項１又は２のいずれか１項記載のアクティブマトリクス型液晶表示装置を含むことを特徴とする。
【００１７】
【発明の実施の形態】
（発明の実施の形態１）
図１は本発明の実施の形態におけるアクティブマトリクス型液晶表示装置の回路構成を示したものである。図１では画素数がＶＧＡ（水平６４０ＲＧＢ×垂直４８０）である場合について示している。本実施の形態のアクティブマトリクス型液晶表示装置は、行状に配線した複数のゲートラインＧ１〜Ｇ４８０と、列状に配線した複数のソースタラインＳ１〜Ｓ１９２０と、ゲートライン及びソースラインの交差部に設けられ、液晶画素ＬＣ、蓄積容量ＣＳ及び画素駆動用の薄膜トランジスタＴＦＴより構成されたアクティブマトリクス表示部と、ゲートラインと平行に配線され、蓄積容量ＣＳに対し、１ライン毎に接続した複数の蓄積容量ラインＣ１〜Ｃ４８０とを含んで構成されている。またソースラインＳ１〜Ｓ１９２０は薄膜トランジスタＴＦＴのソース画像信号の供給を制御するソース駆動回路１２に、ゲートラインＧ１〜Ｇ４８０はゲートの選択信号を制御するゲート駆動回路１１に接続されている。また、蓄積容量ラインＣ１〜Ｃ４８０は、蓄積容量ＣＳを介して画素に接続され、液晶画素に印加される電圧を制御する蓄積容量駆動回路１３及び部分表示選択回路１５に接続されている。また、各液晶画素に設けられた薄膜トランジスタＴＦＴは、液晶容量ＬＣを介して対向電極ＣＯＭに接続されている。なお、対向電極ＣＯＭにはある一定のＤＣ電圧が印加される。
【００１８】
図２は本発明の実施の形態におけるアクティブマトリクス型液晶表示装置の部分表示選択回路１５の詳細構成を示したものである。ここで部分表示選択回路１５はラッチパルス（以下、ＬＰという）生成回路及びＶＦＲ１〜ＶＦＲｎを入力とし、ＬＰ２に応じて入力をラッチしてＶＣ１〜ＶＣｎとして出力するラッチ回路を含んで構成される。
【００１９】
次に上記構成におけるアクティブマトリクス型液晶表示装置の駆動方法について図３を参照しながら説明する。図３は、本発明の実施の形態におけるアクティブマトリクス型液晶表示装置の部分表示のタイミングチャートを示した図である。ここでＳＴＶはフレーム信号、ＣＫＶはクロック信号、ＬＰはラッチパルス信号、ＶＧ１〜ＶＧ８はゲート出力信号、ＶＦＲ１〜ＶＦＲ６は蓄積容量回路１３から部分表示選択回路１５への出力信号、ＶＣ１〜ＶＣ６は部分表示選択回路１５から実際に蓄積容量ラインＣ１〜Ｃ６へ出力される信号である。またＳＥＬは選択信号であり、部分表示に相当する期間のみＨレベルになる。またＬＰ２は蓄積容量ライン出力信号ＶＣ１〜ＶＣ６を制御するための第２のラッチパルス信号である。
【００２０】
全画面表示モードにおいては従来の駆動方法と同様であり、蓄積容量駆動回路１３から出力された出力信号ＶＦＲ１，ＶＦＲ２・・・がそのまま次段の部分表示回路１５のラッチ回路でラッチされ、第２のラッチ信号ＬＰ２によって、各蓄積容量ラインＣ１，Ｃ２・・・へ出力される。
【００２１】
これに対して部分表示モードでは、例えば１，２ライン及び６〜８ラインを表示、３〜５ラインを非表示とする場合、まず前フレームでリフレッシュのためのデータ（例えば全画面白のデータ）が書き込まれる。そして次のフレームが部分表示モードとなる。このモードでは、３〜５ラインを出力制御するためのラッチ信号ＬＰを停止させて、ゲート出力信号ＶＧ３〜ＶＧ５の出力を停止する。そのため第３〜５ラインに相当する薄膜トランジスタＴＦＴは選択されず、前フレームに書き込まれたデータ（ここでは白データ）が引き続き保持されることになる。
【００２２】
次に蓄積容量駆動回路１３の出力は以下のように制御される。まず当該ラインのゲート出力信号に対して、２ＨＳだけ遅れたタイミングでＳＥＬ信号がＨレベルとなり、ラッチ信号ＬＰと共にＬＰ生成回路１６に入力される。ＬＰ生成回路１６は、例えばＮＡＮＤ，ＮＯＲ等のゲート回路で構成され、ＳＥＬ信号がＨレベルとなった期間のみ第２のラッチ信号ＬＰ２の出力を停止させる。このようにして生成された第２のラッチ信号ＬＰ２は、ラッチ回路１７に入力される。
【００２３】
次にラッチ回路１７には夫々の蓄積容量駆動回路１３からの出力信号ＶＦＲ１〜ＶＦＲ６が入力されている。ここで第２のラッチ信号ＬＰ２はラッチ回路１７のイネーブル入力となっており、例えば第２のラッチ信号ＬＰ２がＨレベルとなると、入力データＶＦＲ１〜ＶＦＲ６の情報がそのまま出力ＶＣ１〜ＶＣ６に伝達され、Ｌレベルになるとその直前のデータを保持する。
【００２４】
結果として図２に示すように第２のラッチ信号がＬレベルになったタイミングのラッチ回路に入力されたＶＦＲ１〜ＶＦＲ６の各信号のうち、ＶＦＲ３〜ＶＦＲ５の信号のデータが更新されず、上記データを保持するように動作する。従って蓄積容量ラインへの出力信号のうちＶＣ３〜ＶＣ５は、次のリフレッシュまで前フレームのデータを保持し続ける。
【００２５】
こうすれば蓄積容量を介してリフレッシュ期間に液晶画素に書き込まれた電圧が変化してしまうことがなく、部分表示部に所望の電位を保持しつづけることができる。
【００２６】
以上説明したように、本発明のアクティブマトリクス型液晶表示装置を用いることにより、部分表示時における表示むらを改善し、低消費電力と高い画質の両方の利点が得られることとなる。
【００２７】
【発明の効果】
本発明のアクティブマトリクス型液晶表示装置は、全画面表示時には、蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力させ、部分表示時には、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、上記蓄積容量ラインの電圧を保持する選択回路を具備している。そして部分表示時に蓄積容量ラインへの出力信号を保持し続け、蓄積容量を介してリフレッシュ期間に液晶画素に書き込まれた電圧の変化を防止する。これにより、部分表示時における表示むらを改善し、低消費電力と高い画質の両方の利点を有するアクティブマトリクス型液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるアクティブマトリクス型液晶表示装置の構成図
【図２】本発明の実施の形態１における部分表示選択回路を示す構成図
【図３】本発明の実施の形態１におけるアクティブマトリクス型液晶表示装置のタイミングチャートを示した図
【図４】従来のアクティブマトリクス型液晶表示装置の構成図
【図５】従来のアクティブマトリクス型液晶表示装置の画素電圧波形の図
【図６】従来のアクティブマトリクス型液晶表示装置のタイミングチャートを示した図
【図７】従来のアクティブマトリクス型液晶表示装置の部分表示時の課題を示した図
【符号の説明】
１１，３１ ゲート駆動回路
１２，３２ ソース駆動回路
１３，３３ 蓄積容量駆動回路
１４，３４ 液晶パネル
１５ 部分表示選択回路
１６ ＬＰ生成回路
１７ ラッチ回路
ＴＦＴ 薄膜トランジスタ
ＣＳ 蓄積容量
ＬＣ 液晶容量
ＰＩＸ 液晶画素
Ｇ１〜Ｇ４８０ ゲートライン
Ｓ１〜Ｓ１９２０ ソースライン
Ｃ１〜Ｃ４８０ 蓄積容量ライン
ＳＴＶ フレーム信号
ＣＫＶ クロック信号
ＬＰ ラッチ信号
ＬＰ２ 第２のラッチ信号
ＶＧ１〜ＶＧ８ ゲート出力信号
ＶＦＲ１〜ＶＦＲ６ 蓄積容量回路からの出力信号
ＶＣ１〜ＶＣ７ 蓄積容量出力信号
ＶＨ，ＶＬ 画像信号電位
Ｄａｔａ 画像信号
１ＨＳ １水平走査期間
１ｆｒａｍｅ １フレーム
ＣＯＭ 対向電極
ＶＣＯＭ 対向電圧
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関する。より詳しくは、蓄積容量配線を独立して駆動するアクティブマトリクス型液晶表示装置に関し、特に部分表示駆動に特徴を有するアクティブマトリクス型液晶表示装置とその駆動方法、及びそれを用いた情報携帯端末機器に関する。
【０００２】
【従来の技術】
図４を参照して従来のアクティブマトリクス型液晶表示装置の構成を説明する。図４は、従来の液晶表示パネルの等価回路とその周辺回路を示したものであり、画素数がＶＧＡ（水平６４０ＲＧＢ×垂直４８０）である場合について示している。従来のアクティブマトリクス型液晶表示装置は、行状に配線した複数のゲートラインＧ１〜Ｇ４８０と、列状に配線した複数のソースラインＳ１〜Ｓ１９２０と、ゲートライン及びソースラインの交差部に設けられ、液晶画素ＬＣ、蓄積容量ＣＳ及び画素駆動用の薄膜トランジスタＴＦＴより構成されたアクティブマトリクス表示部と、ゲートラインと平行に配線され、蓄積容量ＣＳに対し、１ライン毎に接続した複数の蓄積容量ラインＣ１〜Ｃ４８０を含んで構成されている。またソースラインＳ１〜Ｓ１９２０は薄膜トランジスタＴＦＴのソース画像信号の供給を制御するソース駆動回路３２に、ゲートラインＧ１〜Ｇ４８０はゲートの選択信号を制御するゲート駆動回路３１に接続されている。さらに、蓄積容量ラインＣ１〜Ｃ４８０は、蓄積容量ＣＳを介して画素に接続され、液晶画素に印加される電圧を制御する蓄積容量駆動回路３３に接続されている。また、各画素に設けられた薄膜トランジスタＴＦＴは、液晶容量ＬＣを介して対向電極ＣＯＭに接続されている。なお、対向電極ＣＯＭにはある一定のＤＣ電圧が印加される。
【０００３】
次に上記構成におけるアクティブマトリクス型液晶表示装置の一般的な駆動方法について図５及び図６を参照しながら説明する。図５は、従来のアクティブマトリクス型液晶表示装置における各部の印加電圧波形を示したものである。ここでＶＧ１はゲート駆動回路３１から順次出力されるゲート電圧波形である。画素単位で考えた場合、１フレーム期間１ｆｒａｍｅ（通常は１／６０秒）に１回１ＨＳの期間だけ薄膜トランジスタＴＦＴをＯＮ状態にする。またＤａｔａは画像信号で、ゲートラインが選択された期間にソース駆動回路３２より画像信号に応じたＶＨ電位からＶＬ電位の間のいずれかの電圧を液晶容量ＬＣに書き込む。またＶＣ１〜ＶＣ３は蓄積容量電圧波形で、蓄積容量駆動回路３３から各蓄積容量ライン（Ｃ１，Ｃ２，Ｃ３・・・）への出力信号である。次にＶｐｉｘは実際に液晶画素に印加される電圧波形を示す。
【０００４】
最初の１フレーム１ｆｒａｍｅ（ｏｄｄ）期間において、ゲート電圧ＶＧ１がＯＮの期間、太線で示す液晶画素の電圧ＶｉｐｘはＶＨの電位まで上昇し、ゲート電圧ＶＧ１がＯＦＦになると薄膜トランジスタＴＦＴの突き抜けにより若干電位が降下する。その後蓄積容量電圧ＶＣ１のＬレベルからＨレベルへの立ち上がりに対応して、蓄積容量ＣＳを介して△Ｖｃｓだけ画素電位は上昇し、次の画像データが書き込まれるまでの期間その電圧は保持される。次の１フレーム１ｆｒａｍｅ（ｅｖｅｎ）期間では画像信号ＤａｔａはＶＬとなっているので、液晶画素にはＶＬ電圧が書き込まれ、その後蓄積容量電圧ＶＣ１のＨレベルからＬレベルへの立ち下がりに対応して、△Ｖｃｓだけ画素電位が降下し、同様に次の画像データに更新されるまでその電圧が保持される。
【０００５】
また、ＶＣＯＭは対向電圧であり、上記画素電圧Ｖｐｉｘとの電圧の差が実際に液晶画素に書き込まれる電圧となる。なお、液晶はＤＣ電圧が印加されると劣化してしまうため交流化駆動する必要がある。上記ＶｐｉｘとＶＣＯＭの電圧差、△Ｖ＋と△Ｖ−の実効値が等しくなるようにＶＣＯＭ電圧を設定することにより、１フレーム毎に液晶に印加される電圧極性を反転させると共に、液晶駆動の交流化を行うことが可能である。
【０００６】
本例で示した駆動方法を用いて蓄積容量ラインＣ１〜Ｃ４８０を独立に駆動させることにより、画像信号データの振幅を小さくしながら液晶駆動に十分な電圧を印加することが可能となる。
【０００７】
次に、図６に、従来の駆動方法のタイミングチャートを示す。ここでＳＴＶはフレーム信号、ＣＫＶはゲート駆動回路３１および蓄積容量駆動回路３３のシフトレジスタを転送するためのクロック信号、ＬＰはゲート駆動回路の出力を制御するラッチパルス信号であり、ゲート出力信号ＶＧ１〜ＶＧ８は、クロック信号ＣＫＶ及びラッチ信号に同期して、１ＨＳ毎に順次出力される。また蓄積容量出力信号ＶＣ１〜ＶＣ７はＯｄｄ期間及びＥｖｅｎ期間の１フレーム毎に反転すると共に、クロック信号ＣＫＶ及びラッチ信号ＬＰに同期して順次出力される。なお図６で、それぞれの蓄積容量出力信号ＶＣ１〜ＶＣ７は１ＨＳ毎に反転させた波形が入力されている。
【０００８】
【発明が解決しようとする課題】
次に、上記従来の液晶表示装置における部分表示について図７を参照しながら説明する。部分表示とは、一般的に液晶パネル等の画面の一部のみを表示するという技術であり、近年携帯電話等における省電力技術のひとつとして注目されている。液晶パネルは容量負荷であるため、画像の表示を行うためには液晶容量への充放電が必要となる。従って携帯電話の待ち受け時等のように、全画面の表示が不要な時に、一部分だけ表示を行いその他の領域は表示しないように設定しておくことによって、結果として消費電力を低減することが可能となる。
【０００９】
しかしながら、上述したような従来の液晶表示装置においては、図７に示すように非表示領域の電位が変化してしまうことで表示むらが出現し、表示の品質を著しく低下させるといった問題があった。以下にこの原因について説明する。
【００１０】
図７は従来の液晶表示装置における部分表示のタイミングチャートを示した図である。ここでＳＴＶはフレーム信号、ＣＫＶはクロック信号、ＬＰはラッチ信号、ＶＧ１〜ＶＧ８はゲート出力信号、ＶＣ１〜ＶＣ７は蓄積容量出力信号である。全画面表示モードにおいては、図６に示した信号波形と全く同様である。部分表示モードでは例えば、１、２ライン及び６〜８ラインを表示、３〜５ラインを非表示とする場合、まず前フレームでリフレッシュのためのデータ（例えば全画面白のデータ）が書き込まれる。そして次の部分表示モードでは３〜５ラインを出力制御するためのラッチ信号ＬＰを制御して、ゲート出力信号ＶＧ３〜ＶＧ５の出力を停止する。そのため上記ラインに相当する薄膜トランジスタＴＦＴは選択されず、前フレームに書き込まれたデータ（ここでは白データ）が引き続き保持されることになる。
【００１１】
しかし従来の駆動方法ではゲート出力信号ＶＧ３〜ＶＧ５が停止するのに対して、部分表示ラインに対応した蓄積容量出力信号ＶＣ３〜ＶＣ５は、クロック信号ＣＫＶに同期して全画面時と同様にフレーム毎に反転してしまう。このため蓄積容量を介してリフレッシュ期間に液晶画素に書き込まれた電圧が変化してしまい、部分表示部が所望の電位とは異なり、表示むらの原因となっていた。
【００１２】
上述した従来の技術の問題点に鑑み、本発明はこのような従来の液晶表示装置の構成を変更することにより、上記従来技術で課題となっていた部分表示時の表示むらをなくし、高い画質を有するアクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本願の請求項１の発明は、行状に配線した複数のゲートラインと、列状に配線した複数のソースラインと、前記ゲートラインと平行に１ライン毎に配線された複数の蓄積容量ラインと、前記各ソースラインとゲートラインとの交点にソース、ゲートが夫々接続された画素駆動用薄膜トランジスタ、各交点において前記画素駆動用薄膜トランジスタのドレインと前記交点のゲートラインに隣接する蓄積容量ラインとの間に夫々接続された蓄積容量、及び各交点において前記画素駆動用薄膜トランジスタのドレインと共通電極の間に接続された液晶画素とを含むアクティブマトリクス表示部と、前記アクティブマトリクス表示部のソースラインを介して前記画素駆動用薄膜トランジスタに対する画像信号の供給を制御するソース駆動回路と、前記アクティブマトリクス表示部の各ゲートラインに接続され、ゲートラインに出力を与えるゲート駆動回路と、１フレーム毎に、対応するゲートラインのゲート電圧がオフになった後に反転する蓄積容量出力信号を出力し、前記蓄積容量ラインに前記蓄積容量を介して液晶画素に印加される電圧を制御する蓄積容量駆動回路と、を具備し、所定のラインを非表示とする部分表示モード時には、まず前フレームでリフレッシュのためのデータを書き込み、次のフレームでは、前記ゲート駆動回路により非表示とするラインに対応するゲート出力信号を停止させるよう制御する液晶表示装置において、全画面表示時には、前記蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力して１フレームの期間はその値を保持し、部分表示時には、表示を行う液晶画素に相当する蓄積容量ラインに前記蓄積容量駆動回路からの出力信号を順次出力して１フレームの期間はその値を保持し、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、既に保持している前記蓄積容量ラインの電圧を１フレームの期間はそのまま保持する部分表示選択回路を更に具備することを特徴とする。
【００１４】
本願の請求項２の発明は、請求項１のアクティブマトリクス型液晶表示装置において、前記部分表示選択回路は、前記部分表示の非表示期間に相当する水平走査期間にアクティブとなる選択信号を出力するラッチパルス生成回路と、前記ラッチパルス生成回路から出力された選択信号に基づいて蓄積容量ラインへの出力信号の更新を停止させる機能を有するラッチ回路と、を含むことを特徴とする。
【００１５】
本願の請求項３の発明は、行状に配線した複数のゲートラインと、列状に配線した複数のソースラインと、前記ゲートラインと平行に１ライン毎に配線された複数の蓄積容量ラインと、前記各ソースラインとゲートラインとの交点にソース、ゲートが夫々接続された画素駆動用薄膜トランジスタ、各交点において前記画素駆動用薄膜トランジスタのドレインと前記交点のゲートラインに隣接する蓄積容量ラインとの間に夫々接続された蓄積容量、及び各交点において前記画素駆動用薄膜トランジスタのドレインと共通電極の間に接続された液晶画素とを含むアクティブマトリクス表示部と、前記アクティブマトリクス表示部のソースラインを介して前記画素駆動用薄膜トランジスタに対する画像信号の供給を制御するソース駆動回路と、前記アクティブマトリクス表示部の各ゲートラインに接続され、ゲートラインに出力を与えるゲート駆動回路と、１フレーム毎に、対応するゲートラインのゲート電圧がオフになった後に反転する蓄積容量出力信号を前記蓄積容量ラインに出力し、前記蓄積容量を介して液晶画素に印加される電圧を制御する蓄積容量駆動回路と、を具備する液晶表示装置における駆動方法であって、全画面表示時には、前記蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力して１フレームの期間はその値を保持し、所定のラインを非表示とする部分表示モード時には、まず前フレームでリフレッシュのためのデータを書き込み、次のフレームでは、前記ゲート駆動回路により非表示とするラインに対応するゲート出力信号を停止し、表示を行う液晶画素に相当する蓄積容量ラインに前記蓄積容量駆動回路からの出力信号を順次出力して１フレームの期間はその値を保持し、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、前記蓄積容量ラインの電圧を１フレームの期間はそのまま保持することを特徴とする。
【００１６】
本願の請求項４の情報携帯端末機器は、請求項１又は２のいずれか１項記載のアクティブマトリクス型液晶表示装置を含むことを特徴とする。
【００１７】
【発明の実施の形態】
（発明の実施の形態１）
図１は本発明の実施の形態におけるアクティブマトリクス型液晶表示装置の回路構成を示したものである。図１では画素数がＶＧＡ（水平６４０ＲＧＢ×垂直４８０）である場合について示している。本実施の形態のアクティブマトリクス型液晶表示装置は、行状に配線した複数のゲートラインＧ１〜Ｇ４８０と、列状に配線した複数のソースタラインＳ１〜Ｓ１９２０と、ゲートライン及びソースラインの交差部に設けられ、液晶画素ＬＣ、蓄積容量ＣＳ及び画素駆動用の薄膜トランジスタＴＦＴより構成されたアクティブマトリクス表示部と、ゲートラインと平行に配線され、蓄積容量ＣＳに対し、１ライン毎に接続した複数の蓄積容量ラインＣ１〜Ｃ４８０とを含んで構成されている。またソースラインＳ１〜Ｓ１９２０は薄膜トランジスタＴＦＴのソース画像信号の供給を制御するソース駆動回路１２に、ゲートラインＧ１〜Ｇ４８０はゲートの選択信号を制御するゲート駆動回路１１に接続されている。また、蓄積容量ラインＣ１〜Ｃ４８０は、蓄積容量ＣＳを介して画素に接続され、液晶画素に印加される電圧を制御する蓄積容量駆動回路１３及び部分表示選択回路１５に接続されている。また、各液晶画素に設けられた薄膜トランジスタＴＦＴは、液晶容量ＬＣを介して対向電極ＣＯＭに接続されている。なお、対向電極ＣＯＭにはある一定のＤＣ電圧が印加される。
【００１８】
図２は本発明の実施の形態におけるアクティブマトリクス型液晶表示装置の部分表示選択回路１５の詳細構成を示したものである。ここで部分表示選択回路１５はラッチパルス（以下、ＬＰという）生成回路及びＶＦＲ１〜ＶＦＲｎを入力とし、ＬＰ２に応じて入力をラッチしてＶＣ１〜ＶＣｎとして出力するラッチ回路を含んで構成される。
【００１９】
次に上記構成におけるアクティブマトリクス型液晶表示装置の駆動方法について図３を参照しながら説明する。図３は、本発明の実施の形態におけるアクティブマトリクス型液晶表示装置の部分表示のタイミングチャートを示した図である。ここでＳＴＶはフレーム信号、ＣＫＶはクロック信号、ＬＰはラッチパルス信号、ＶＧ１〜ＶＧ８はゲート出力信号、ＶＦＲ１〜ＶＦＲ６は蓄積容量回路１３から部分表示選択回路１５への出力信号、ＶＣ１〜ＶＣ６は部分表示選択回路１５から実際に蓄積容量ラインＣ１〜Ｃ６へ出力される信号である。またＳＥＬは選択信号であり、部分表示に相当する期間のみＨレベルになる。またＬＰ２は蓄積容量ライン出力信号ＶＣ１〜ＶＣ６を制御するための第２のラッチパルス信号である。
【００２０】
全画面表示モードにおいては従来の駆動方法と同様であり、蓄積容量駆動回路１３から出力された出力信号ＶＦＲ１，ＶＦＲ２・・・がそのまま次段の部分表示回路１５のラッチ回路でラッチされ、第２のラッチ信号ＬＰ２によって、各蓄積容量ラインＣ１，Ｃ２・・・へ出力される。
【００２１】
これに対して部分表示モードでは、例えば１，２ライン及び６〜８ラインを表示、３〜５ラインを非表示とする場合、まず前フレームでリフレッシュのためのデータ（例えば全画面白のデータ）が書き込まれる。そして次のフレームが部分表示モードとなる。このモードでは、３〜５ラインを出力制御するためのラッチ信号ＬＰを停止させて、ゲート出力信号ＶＧ３〜ＶＧ５の出力を停止する。そのため第３〜５ラインに相当する薄膜トランジスタＴＦＴは選択されず、前フレームに書き込まれたデータ（ここでは白データ）が引き続き保持されることになる。
【００２２】
次に蓄積容量駆動回路１３の出力は以下のように制御される。まず当該ラインのゲート出力信号に対して、２ＨＳだけ遅れたタイミングでＳＥＬ信号がＨレベルとなり、ラッチ信号ＬＰと共にＬＰ生成回路１６に入力される。ＬＰ生成回路１６は、例えばＮＡＮＤ，ＮＯＲ等のゲート回路で構成され、ＳＥＬ信号がＨレベルとなった期間のみ第２のラッチ信号ＬＰ２の出力を停止させる。このようにして生成された第２のラッチ信号ＬＰ２は、ラッチ回路１７に入力される。
【００２３】
次にラッチ回路１７には夫々の蓄積容量駆動回路１３からの出力信号ＶＦＲ１〜ＶＦＲ６が入力されている。ここで第２のラッチ信号ＬＰ２はラッチ回路１７のイネーブル入力となっており、例えば第２のラッチ信号ＬＰ２がＨレベルとなると、入力データＶＦＲ１〜ＶＦＲ６の情報がそのまま出力ＶＣ１〜ＶＣ６に伝達され、Ｌレベルになるとその直前のデータを保持する。
【００２４】
結果として図２に示すように第２のラッチ信号がＬレベルになったタイミングのラッチ回路に入力されたＶＦＲ１〜ＶＦＲ６の各信号のうち、ＶＦＲ３〜ＶＦＲ５の信号のデータが更新されず、上記データを保持するように動作する。従って蓄積容量ラインへの出力信号のうちＶＣ３〜ＶＣ５は、次のリフレッシュまで前フレームのデータを保持し続ける。
【００２５】
こうすれば蓄積容量を介してリフレッシュ期間に液晶画素に書き込まれた電圧が変化してしまうことがなく、部分表示部に所望の電位を保持しつづけることができる。
【００２６】
以上説明したように、本発明のアクティブマトリクス型液晶表示装置を用いることにより、部分表示時における表示むらを改善し、低消費電力と高い画質の両方の利点が得られることとなる。
【００２７】
【発明の効果】
本発明のアクティブマトリクス型液晶表示装置は、全画面表示時には、蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力させ、部分表示時には、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、上記蓄積容量ラインの電圧を保持する選択回路を具備している。そして部分表示時に蓄積容量ラインへの出力信号を保持し続け、蓄積容量を介してリフレッシュ期間に液晶画素に書き込まれた電圧の変化を防止する。これにより、部分表示時における表示むらを改善し、低消費電力と高い画質の両方の利点を有するアクティブマトリクス型液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるアクティブマトリクス型液晶表示装置の構成図
【図２】本発明の実施の形態１における部分表示選択回路を示す構成図
【図３】本発明の実施の形態１におけるアクティブマトリクス型液晶表示装置のタイミングチャートを示した図
【図４】従来のアクティブマトリクス型液晶表示装置の構成図
【図５】従来のアクティブマトリクス型液晶表示装置の画素電圧波形の図
【図６】従来のアクティブマトリクス型液晶表示装置のタイミングチャートを示した図
【図７】従来のアクティブマトリクス型液晶表示装置の部分表示時の課題を示した図
【符号の説明】
１１，３１ ゲート駆動回路
１２，３２ ソース駆動回路
１３，３３ 蓄積容量駆動回路
１４，３４ 液晶パネル
１５ 部分表示選択回路
１６ ＬＰ生成回路
１７ ラッチ回路
ＴＦＴ 薄膜トランジスタ
ＣＳ 蓄積容量
ＬＣ 液晶容量
ＰＩＸ 液晶画素
Ｇ１〜Ｇ４８０ ゲートライン
Ｓ１〜Ｓ１９２０ ソースライン
Ｃ１〜Ｃ４８０ 蓄積容量ライン
ＳＴＶ フレーム信号
ＣＫＶ クロック信号
ＬＰ ラッチ信号
ＬＰ２ 第２のラッチ信号
ＶＧ１〜ＶＧ８ ゲート出力信号
ＶＦＲ１〜ＶＦＲ６ 蓄積容量回路からの出力信号
ＶＣ１〜ＶＣ７ 蓄積容量出力信号
ＶＨ，ＶＬ 画像信号電位
Ｄａｔａ 画像信号
１ＨＳ １水平走査期間
１ｆｒａｍｅ １フレーム
ＣＯＭ 対向電極
ＶＣＯＭ 対向電圧
Claims (4)
- 行状に配線した複数のゲートラインと、列状に配線した複数のソースラインと、前記ゲートラインと平行に１ライン毎に配線された複数の蓄積容量ラインと、前記各ソースラインとゲートラインとの交点にソース、ゲートが夫々接続された画素駆動用薄膜トランジスタ、各交点において前記画素駆動用薄膜トランジスタのドレインと前記交点のゲートラインに隣接する蓄積容量ラインとの間に夫々接続された蓄積容量、及び各交点において前記画素駆動用薄膜トランジスタのドレインと共通電極の間に接続された液晶画素とを含むアクティブマトリクス表示部と、
前記アクティブマトリクス表示部のソースラインを介して前記画素駆動用薄膜トランジスタに対する画像信号の供給を制御するソース駆動回路と、
前記アクティブマトリクス表示部の各ゲートラインに接続され、ゲートラインに出力を与えるゲート駆動回路と、
１フレーム毎に、対応するゲートラインのゲート電圧がオフになった後に反転する蓄積容量出力信号を出力し、前記蓄積容量ラインに前記蓄積容量を介して液晶画素に印加される電圧を制御する蓄積容量駆動回路と、を具備し、
所定のラインを非表示とする部分表示モード時には、まず前フレームでリフレッシュのためのデータを書き込み、次のフレームでは、前記ゲート駆動回路により非表示とするラインに対応するゲート出力信号を停止させるよう制御する液晶表示装置において、
全画面表示時には、前記蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力して１フレームの期間はその値を保持し、部分表示時には、表示を行う液晶画素に相当する蓄積容量ラインに前記蓄積容量駆動回路からの出力信号を順次出力して１フレームの期間はその値を保持し、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、既に保持している前記蓄積容量ラインの電圧を１フレームの期間はそのまま保持する部分表示選択回路を更に具備することを特徴とするアクティブマトリクス型液晶表示装置。 - 前記部分表示選択回路は、
前記部分表示の非表示期間に相当する水平走査期間にアクティブとなる選択信号を出力するラッチパルス生成回路と、
前記ラッチパルス生成回路から出力された選択信号に基づいて蓄積容量ラインへの出力信号の更新を停止させる機能を有するラッチ回路と、を含むことを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。 - 行状に配線した複数のゲートラインと、列状に配線した複数のソースラインと、前記ゲートラインと平行に１ライン毎に配線された複数の蓄積容量ラインと、前記各ソースラインとゲートラインとの交点にソース、ゲートが夫々接続された画素駆動用薄膜トランジスタ、各交点において前記画素駆動用薄膜トランジスタのドレインと前記交点のゲートラインに隣接する蓄積容量ラインとの間に夫々接続された蓄積容量、及び各交点において前記画素駆動用薄膜トランジスタのドレインと共通電極の間に接続された液晶画素とを含むアクティブマトリクス表示部と、
前記アクティブマトリクス表示部のソースラインを介して前記画素駆動用薄膜トランジスタに対する画像信号の供給を制御するソース駆動回路と、
前記アクティブマトリクス表示部の各ゲートラインに接続され、ゲートラインに出力を与えるゲート駆動回路と、
１フレーム毎に、対応するゲートラインのゲート電圧がオフになった後に反転する蓄積容量出力信号を前記蓄積容量ラインに出力し、前記蓄積容量を介して液晶画素に印加される電圧を制御する蓄積容量駆動回路と、を具備する液晶表示装置における駆動方法であって、
全画面表示時には、前記蓄積容量駆動回路からの出力信号を全ての蓄積容量ラインに順次出力して１フレームの期間はその値を保持し、
所定のラインを非表示とする部分表示モード時には、まず前フレームでリフレッシュのためのデータを書き込み、次のフレームでは、前記ゲート駆動回路により非表示とするラインに対応するゲート出力信号を停止し、表示を行う液晶画素に相当する蓄積容量ラインに前記蓄積容量駆動回路からの出力信号を順次出力して１フレームの期間はその値を保持し、表示を行わない液晶画素に相当する蓄積容量ラインへの出力信号の更新を停止すると共に、前記蓄積容量ラインの電圧を１フレームの期間はそのまま保持することを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。 - 請求項１又は２のいずれか１項記載のアクティブマトリクス型液晶表示装置を含むことを特徴とする情報携帯端末機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158355A JP4812186B2 (ja) | 2001-05-28 | 2001-05-28 | アクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158355A JP4812186B2 (ja) | 2001-05-28 | 2001-05-28 | アクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351421A JP2002351421A (ja) | 2002-12-06 |
| JP4812186B2 true JP4812186B2 (ja) | 2011-11-09 |
Family
ID=19002092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158355A Expired - Fee Related JP4812186B2 (ja) | 2001-05-28 | 2001-05-28 | アクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4812186B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102232175B1 (ko) | 2014-11-07 | 2021-03-29 | 삼성전자주식회사 | 디스플레이 패널의 비표시 영역에 의해 소모되는 전력을 줄이기 위한 소스 드라이버 회로 및 디스플레이 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09258169A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH113064A (ja) * | 1997-06-12 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2000081606A (ja) * | 1998-06-29 | 2000-03-21 | Sanyo Electric Co Ltd | 液晶表示素子の駆動方法 |
| JP2002099262A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Corp | 平面表示装置 |
| JP2002311905A (ja) * | 2001-04-13 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
-
2001
- 2001-05-28 JP JP2001158355A patent/JP4812186B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002351421A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7136040B1 (en) | Liquid crystal display and a method for driving the same | |
| JP3333138B2 (ja) | 液晶表示装置の駆動方法 | |
| US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
| JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
| JP4631917B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| CN100511403C (zh) | 液晶显示器及其驱动方法 | |
| CN100419843C (zh) | 显示装置及其驱动控制方法 | |
| JP4846217B2 (ja) | 液晶表示装置 | |
| CN100426112C (zh) | 有源矩阵型液晶显示装置 | |
| KR100389027B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP2005092176A (ja) | 液晶表示装置 | |
| JPH07199873A (ja) | 液晶表示装置 | |
| JP2003140113A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| KR100481217B1 (ko) | 액정표시소자의 구동방법 및 장치 | |
| JP2003131630A (ja) | 液晶表示装置 | |
| JP4812186B2 (ja) | アクティブマトリクス型液晶表示装置、その駆動方法及び情報携帯端末機器 | |
| JP4605199B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US7397453B2 (en) | Liquid crystal display device and driving method thereof | |
| JP2008070880A (ja) | 表示装置及びそのストレージ駆動回路 | |
| JP2002149120A (ja) | 液晶表示装置、情報処理装置、液晶表示装置の電圧供給停止方法、媒体、および情報集合体 | |
| JP2005148362A (ja) | Ｔｆｔ液晶パネルの駆動方法及びｔｆｔ液晶パネル駆動モジュール | |
| KR20070042337A (ko) | 액정 표시장치의 구동장치 및 구동방법 | |
| JP2006030835A (ja) | アレイ基板、液晶ディスプレイおよびそれらの駆動方法 | |
| JP2008158529A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2006171041A (ja) | 表示装置ならびにその駆動回路および駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4812186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |