JP4818809B2 - Polyphase filter circuit, image rejection mixer, and quadrature modulator - Google Patents
Polyphase filter circuit, image rejection mixer, and quadrature modulator Download PDFInfo
- Publication number
- JP4818809B2 JP4818809B2 JP2006141819A JP2006141819A JP4818809B2 JP 4818809 B2 JP4818809 B2 JP 4818809B2 JP 2006141819 A JP2006141819 A JP 2006141819A JP 2006141819 A JP2006141819 A JP 2006141819A JP 4818809 B2 JP4818809 B2 JP 4818809B2
- Authority
- JP
- Japan
- Prior art keywords
- polyphase filter
- output
- differential
- frequency signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
この発明は、相互に４５度の位相差を有する８つの高周波信号を出力するポリフェーズフィルタ回路と、そのポリフェーズフィルタ回路を実装しているイメージリジェクションミクサ及び直交変調器とに関するものである。 The present invention relates to a polyphase filter circuit that outputs eight high-frequency signals having a phase difference of 45 degrees from each other, and an image rejection mixer and a quadrature modulator in which the polyphase filter circuit is mounted.
従来のポリフェーズフィルタ回路では、４個の抵抗と容量が交互に環状に接続されている第１のポリフェーズフィルタに対して、４個の抵抗と容量が交互に環状に接続されている第２のポリフェーズフィルタと、４個の抵抗と容量が交互に環状に接続されている第３のポリフェーズフィルタとを並列に接続するようにしている。
これにより、第１のポリフェーズフィルタの入力端子Ｖ11から差動の高周波信号の正相側を入力し、第１のポリフェーズフィルタの入力端子Ｖ12から差動の高周波信号の逆相側を入力すると、第１のポリフェーズフィルタが相互に９０度の位相差を有する等振幅な４つの高周波信号を第２及び第３のポリフェーズフィルタに出力する。
In the conventional polyphase filter circuit, a second resistor in which four resistors and capacitors are alternately connected in a ring is a second polyphase filter in which four resistors and capacitors are alternately connected in a ring. And a third polyphase filter in which four resistors and capacitors are alternately connected in a ring shape are connected in parallel.
Thus, enter a positive phase side of the differential of the high-frequency signals from the first polyphase input terminal V 11 of the filter, the reverse phase side of the differential of the high-frequency signal from the input terminal V 12 of the first polyphase filter When input, the first polyphase filter outputs four high-frequency signals of equal amplitude having a phase difference of 90 degrees to the second and third polyphase filters.
第２のポリフェーズフィルタは、第１のポリフェーズフィルタから相互に９０度の位相差を有する等振幅な４つの高周波信号を受けると、相互に９０度の位相差を有する４つの高周波信号を出力する。
即ち、第２のポリフェーズフィルタは、位相が２２．５度の高周波信号、位相が１１２．５度の高周波信号、位相が２０２．５度の高周波信号、位相が２９２．５度の高周波信号を出力する。
また、第３のポリフェーズフィルタは、第１のポリフェーズフィルタから相互に９０度の位相差を有する等振幅な４つの高周波信号を受けると、相互に９０度の位相差を有する４つの高周波信号を出力する。
即ち、第３のポリフェーズフィルタは、位相が６７．５度の高周波信号、位相が１５７．５度の高周波信号、位相が２４７．５度の高周波信号、位相が３３７．５度の高周波信号を出力する。
When the second polyphase filter receives four high-frequency signals of equal amplitude having a phase difference of 90 degrees from the first polyphase filter, the second polyphase filter outputs four high-frequency signals having a phase difference of 90 degrees to each other. To do.
That is, the second polyphase filter outputs a high-frequency signal having a phase of 22.5 degrees, a high-frequency signal having a phase of 112.5 degrees, a high-frequency signal having a phase of 202.5 degrees, and a high-frequency signal having a phase of 292.5 degrees. Output.
In addition, when the third polyphase filter receives four high-frequency signals of equal amplitude having a phase difference of 90 degrees from the first polyphase filter, the four high-frequency signals having a phase difference of 90 degrees with each other Is output.
That is, the third polyphase filter outputs a high frequency signal having a phase of 67.5 degrees, a high frequency signal having a phase of 157.5 degrees, a high frequency signal having a phase of 247.5 degrees, and a high frequency signal having a phase of 337.5 degrees. Output.
これにより、ポリフェーズフィルタ回路から８つの高周波信号が出力されるが、８つの高周波信号が相互に４５度の位相差を有し、かつ、等振幅な信号であるためには、予め、第１から第３のポリフェーズフィルタを構成している抵抗Ｒ1〜Ｒ3の抵抗値と容量Ｃ1〜Ｃ3の容量値を適切に調整しておく必要がある（例えば、特許文献１参照）。 As a result, eight high-frequency signals are output from the polyphase filter circuit. Since the eight high-frequency signals have a phase difference of 45 degrees and are equal in amplitude, the first Therefore, it is necessary to appropriately adjust the resistance values of the resistors R 1 to R 3 and the capacitance values of the capacitors C 1 to C 3 constituting the third polyphase filter (see, for example, Patent Document 1).
従来のポリフェーズフィルタ回路は以上のように構成されているので、予め、第１から第３のポリフェーズフィルタを構成している抵抗Ｒ1〜Ｒ3の抵抗値と容量Ｃ1〜Ｃ3の容量値を適切に調整しておけば、相互に４５度の位相差を有する等振幅な８つの高周波信号を得ることができる。しかし、抵抗値と容量値の調整が不十分であると、８つの高周波信号の位相差が４５度からずれて、振幅も等振幅ではなくなるなどの課題があった。 Since the conventional polyphase filter circuit is configured as described above, the resistance values of the resistors R 1 to R 3 and the capacitors C 1 to C 3 constituting the first to third polyphase filters are previously set. If the capacitance value is appropriately adjusted, eight high-frequency signals having equal amplitude and a phase difference of 45 degrees can be obtained. However, when the adjustment of the resistance value and the capacitance value is insufficient, there is a problem that the phase difference between the eight high-frequency signals deviates from 45 degrees and the amplitude is not equal.
この発明は上記のような課題を解決するためになされたもので、ポリフェーズフィルタを構成している抵抗の抵抗値や容量の容量値を特に調整することなく、相互に４５度の位相差を有する８つの高周波信号を得ることができるポリフェーズフィルタ回路を得ることを目的とする。 The present invention has been made to solve the above-described problems. A phase difference of 45 degrees can be obtained between the resistors constituting the polyphase filter without particularly adjusting the resistance values and capacitance values of the capacitors. An object of the present invention is to obtain a polyphase filter circuit capable of obtaining eight high-frequency signals.
また、この発明は、相互に４５度の位相差を有する８つの高周波信号を得ることができるポリフェーズフィルタ回路を搭載して、所望の中間周波数信号を生成することができるイメージリジェクションミクサを得ることを目的とする。
また、この発明は、相互に４５度の位相差を有する８つの高周波信号を得ることができるポリフェーズフィルタ回路を搭載して、所望の高周波信号を生成することができる直交変調器を得ることを目的とする。
The present invention also provides an image rejection mixer capable of generating a desired intermediate frequency signal by mounting a polyphase filter circuit capable of obtaining eight high-frequency signals having a phase difference of 45 degrees from each other. For the purpose.
The present invention also provides a quadrature modulator capable of generating a desired high-frequency signal by mounting a polyphase filter circuit capable of obtaining eight high-frequency signals having a phase difference of 45 degrees from each other. Objective.
この発明に係るポリフェーズフィルタ回路は、８個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、複数の入力端子から第２のポリフェーズフィルタの出力端子より出力された８つの高周波信号を入力すると、複数の出力端子から相互に４５度の位相差を有する８つの高周波信号を出力する第３のポリフェーズフィルタを設けるようにしたものである。 In the polyphase filter circuit according to the present invention, eight resistors having the same resistance value and capacitors having the same capacitance value are alternately connected in an annular shape, and output from a plurality of input terminals from the output terminal of the second polyphase filter. When the eight high-frequency signals thus inputted are input, a third polyphase filter is provided that outputs eight high-frequency signals having a phase difference of 45 degrees from a plurality of output terminals.
この発明によれば、８個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、複数の入力端子から第２のポリフェーズフィルタの出力端子より出力された８つの高周波信号を入力すると、複数の出力端子から相互に４５度の位相差を有する８つの高周波信号を出力する第３のポリフェーズフィルタを設けるように構成したので、ポリフェーズフィルタを構成している抵抗の抵抗値や容量の容量値を特に調整することなく、相互に４５度の位相差を有する８つの高周波信号を得ることができる効果がある。 According to the present invention, eight resistors having the same resistance value and capacitors having the same capacitance value are alternately connected in a ring shape, and the eight output from the output terminal of the second polyphase filter are output from the plurality of input terminals. When a high-frequency signal is input, the third polyphase filter that outputs eight high-frequency signals having a phase difference of 45 degrees from each other from a plurality of output terminals is provided. There is an effect that eight high-frequency signals having a phase difference of 45 degrees can be obtained without particularly adjusting the resistance value or the capacitance value of the capacitor.
実施の形態１．
図１はこの発明の実施の形態１によるポリフェーズフィルタ回路を示す構成図であり、図において、ポリフェーズフィルタ１は４個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、複数の入力端子から差動の高周波信号の正相側と逆相側を入力すると、複数の出力端子から相互に９０度の位相差を有する等振幅な４つの高周波信号を出力する。なお、ポリフェーズフィルタ１は第１のポリフェーズフィルタを構成している。
FIG. 1 is a block diagram showing a polyphase filter circuit according to a first embodiment of the present invention. In the figure, the
ポリフェーズフィルタ１の入力端子１０１，１０２は差動の高周波信号の正相側を入力し、入力端子１０３，１０４は差動の高周波信号の逆相側を入力する。
あるいは、ポリフェーズフィルタ１の入力端子１０１が差動の高周波信号の正相側を入力して、入力端子１０３が差動の高周波信号の逆相側を入力し、入力端子１０２，１０４が高周波信号を入力しない開放端にしてもよい。
ポリフェーズフィルタ１の抵抗１１１は一端が入力端子１０１に接続され、他端が出力端子１３４に接続されている。
ポリフェーズフィルタ１の抵抗１１２は一端が入力端子１０２に接続され、他端が出力端子１３１に接続されている。
ポリフェーズフィルタ１の抵抗１１３は一端が入力端子１０３に接続され、他端が出力端子１３２に接続されている。
ポリフェーズフィルタ１の抵抗１１４は一端が入力端子１０４に接続され、他端が出力端子１３３に接続されている。
The
Alternatively, the
The
The
The
The
ポリフェーズフィルタ１の容量１２１は一端が入力端子１０１に接続され、他端が出力端子１３１に接続されている。
ポリフェーズフィルタ１の容量１２２は一端が入力端子１０２に接続され、他端が出力端子１３２に接続されている。
ポリフェーズフィルタ１の容量１２３は一端が入力端子１０３に接続され、他端が出力端子１３３に接続されている。
ポリフェーズフィルタ１の容量１２４は一端が入力端子１０４に接続され、他端が出力端子１３４に接続されている。
なお、抵抗１１１〜１１４の抵抗値は同一であり、容量１２１〜１２４の容量値は同一である。
The
The
The
The
The resistance values of the
ポリフェーズフィルタ１の出力端子１３１は入力端子１０１，１０２から入力される高周波信号の電圧がＶｉであり、入力端子１０３，１０４から入力される高周波信号の電圧が−Ｖｉである場合、電圧Ｖｉの高周波信号を出力する。
ポリフェーズフィルタ１の出力端子１３２は入力端子１０１，１０２から入力される高周波信号の電圧がＶｉであり、入力端子１０３，１０４から入力される高周波信号の電圧が−Ｖｉである場合、電圧ｊＶｉの高周波信号を出力する。
ポリフェーズフィルタ１の出力端子１３３は入力端子１０１，１０２から入力される高周波信号の電圧がＶｉであり、入力端子１０３，１０４から入力される高周波信号の電圧が−Ｖｉである場合、電圧−Ｖｉの高周波信号を出力する。
ポリフェーズフィルタ１の出力端子１３４は入力端子１０１，１０２から入力される高周波信号の電圧がＶｉであり、入力端子１０３，１０４から入力される高周波信号の電圧が−Ｖｉである場合、電圧−ｊＶｉの高周波信号を出力する。
The
The
The
The
ポリフェーズフィルタ２は８個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、複数の入力端子からポリフェーズフィルタ１の出力端子より出力された４つの高周波信号を入力すると、複数の出力端子から等振幅な８つの高周波信号を出力する。なお、ポリフェーズフィルタ２は第２のポリフェーズフィルタを構成している。
ポリフェーズフィルタ２の入力端子２０１はポリフェーズフィルタ１の出力端子１３１と接続され、ポリフェーズフィルタ１の出力端子１３１より出力される電圧Ｖｉの高周波信号を入力する。
ポリフェーズフィルタ２の入力端子２０２は開放端であり、高周波信号を入力しない。
ポリフェーズフィルタ２の入力端子２０３はポリフェーズフィルタ１の出力端子１３２と接続され、ポリフェーズフィルタ１の出力端子１３２より出力される電圧ｊＶｉの高周波信号を入力する。
ポリフェーズフィルタ２の入力端子２０４は開放端であり、高周波信号を入力しない。
In the
The
The
The
The
ポリフェーズフィルタ２の入力端子２０５はポリフェーズフィルタ１の出力端子１３３と接続され、ポリフェーズフィルタ１の出力端子１３３より出力される電圧−Ｖｉの高周波信号を入力する。
ポリフェーズフィルタ２の入力端子２０６は開放端であり、高周波信号を入力しない。
ポリフェーズフィルタ２の入力端子２０７はポリフェーズフィルタ１の出力端子１３４と接続され、ポリフェーズフィルタ１の出力端子１３４より出力される電圧−ｊＶｉの高周波信号を入力する。
ポリフェーズフィルタ２の入力端子２０８は開放端であり、高周波信号を入力しない。
The
The
The
The
ポリフェーズフィルタ２の抵抗２１１は一端が入力端子２０１に接続され、他端が出力端子２３８に接続されている。
ポリフェーズフィルタ２の抵抗２１２は一端が入力端子２０２に接続され、他端が出力端子２３１に接続されている。
ポリフェーズフィルタ２の抵抗２１３は一端が入力端子２０３に接続され、他端が出力端子２３２に接続されている。
ポリフェーズフィルタ２の抵抗２１４は一端が入力端子２０４に接続され、他端が出力端子２３３に接続されている。
The
The
The
The
ポリフェーズフィルタ２の抵抗２１５は一端が入力端子２０５に接続され、他端が出力端子２３４に接続されている。
ポリフェーズフィルタ２の抵抗２１６は一端が入力端子２０６に接続され、他端が出力端子２３５に接続されている。
ポリフェーズフィルタ２の抵抗２１７は一端が入力端子２０７に接続され、他端が出力端子２３６に接続されている。
ポリフェーズフィルタ２の抵抗２１８は一端が入力端子２０８に接続され、他端が出力端子２３７に接続されている。
The
One end of the
The
The
ポリフェーズフィルタ２の容量２２１は一端が入力端子２０１に接続され、他端が出力端子２３１に接続されている。
ポリフェーズフィルタ２の容量２２２は一端が入力端子２０２に接続され、他端が出力端子２３２に接続されている。
ポリフェーズフィルタ２の容量２２３は一端が入力端子２０３に接続され、他端が出力端子２３３に接続されている。
ポリフェーズフィルタ２の容量２２４は一端が入力端子２０４に接続され、他端が出力端子２３４に接続されている。
The
The
The
The
ポリフェーズフィルタ２の容量２２５は一端が入力端子２０５に接続され、他端が出力端子２３５に接続されている。
ポリフェーズフィルタ２の容量２２６は一端が入力端子２０６に接続され、他端が出力端子２３６に接続されている。
ポリフェーズフィルタ２の容量２２７は一端が入力端子２０７に接続され、他端が出力端子２３７に接続されている。
ポリフェーズフィルタ２の容量２２８は一端が入力端子２０８に接続され、他端が出力端子２３８に接続されている。
なお、抵抗２１１〜２１８の抵抗値は同一であり、容量２２１〜２２８の容量値は同一である。
The
The
The
The
The resistance values of the
ポリフェーズフィルタ２の出力端子２３１は位相が（２＋ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３２は位相が（１＋２ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３３は位相が（−１＋２ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３４は位相が（−２＋ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３５は位相が（−２−ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３６は位相が（−１−２ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３７は位相が（１−２ｊ）／２の高周波信号を出力する。
ポリフェーズフィルタ２の出力端子２３８は位相が（２−ｊ）／２の高周波信号を出力する。
The
The
The
The
The
The
The
The
ポリフェーズフィルタ３は８個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、複数の入力端子からポリフェーズフィルタ２の出力端子より出力された８つの高周波信号を入力すると、複数の出力端子から相互に４５度の位相差を有する約等振幅な８つの高周波信号を出力する。なお、ポリフェーズフィルタ３は第３のポリフェーズフィルタを構成している。
ポリフェーズフィルタ３の入力端子３０１はポリフェーズフィルタ２の出力端子２３１と接続され、ポリフェーズフィルタ２の出力端子２３１より出力される電圧が（２＋ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ３の入力端子３０２はポリフェーズフィルタ２の出力端子２３２と接続され、ポリフェーズフィルタ２の出力端子２３２より出力される電圧が（１＋２ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ３の入力端子３０３はポリフェーズフィルタ２の出力端子２３３と接続され、ポリフェーズフィルタ２の出力端子２３３より出力される電圧が（−１＋２ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ３の入力端子３０４はポリフェーズフィルタ２の出力端子２３４と接続され、ポリフェーズフィルタ２の出力端子２３４より出力される電圧が（−２＋ｊ）／２の高周波信号を入力する。
The
The
The
The
The
ポリフェーズフィルタ３の入力端子３０５はポリフェーズフィルタ２の出力端子２３５と接続され、ポリフェーズフィルタ２の出力端子２３５より出力される電圧が（−２−ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ３の入力端子３０６はポリフェーズフィルタ２の出力端子２３６と接続され、ポリフェーズフィルタ２の出力端子２３６より出力される電圧が（−１−２ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ３の入力端子３０７はポリフェーズフィルタ２の出力端子２３７と接続され、ポリフェーズフィルタ２の出力端子２３７より出力される電圧が（１−２ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ３の入力端子３０８はポリフェーズフィルタ２の出力端子２３８と接続され、ポリフェーズフィルタ２の出力端子２３８より出力される電圧が（２−ｊ）／２の高周波信号を入力する。
The
The
The
The
ポリフェーズフィルタ３の抵抗３１１は一端が入力端子３０１に接続され、他端が出力端子３３８に接続されている。
ポリフェーズフィルタ３の抵抗３１２は一端が入力端子３０２に接続され、他端が出力端子３３１に接続されている。
ポリフェーズフィルタ３の抵抗３１３は一端が入力端子３０３に接続され、他端が出力端子３３２に接続されている。
ポリフェーズフィルタ３の抵抗３１４は一端が入力端子３０４に接続され、他端が出力端子３３３に接続されている。
The
The
One end of the
The
ポリフェーズフィルタ３の抵抗３１５は一端が入力端子３０５に接続され、他端が出力端子３３４に接続されている。
ポリフェーズフィルタ３の抵抗３１６は一端が入力端子３０６に接続され、他端が出力端子３３５に接続されている。
ポリフェーズフィルタ３の抵抗３１７は一端が入力端子３０７に接続され、他端が出力端子３３６に接続されている。
ポリフェーズフィルタ３の抵抗３１８は一端が入力端子３０８に接続され、他端が出力端子３３７に接続されている。
The
The
The
The
ポリフェーズフィルタ３の容量３２１は一端が入力端子３０１に接続され、他端が出力端子３３１に接続されている。
ポリフェーズフィルタ３の容量３２２は一端が入力端子３０２に接続され、他端が出力端子３３２に接続されている。
ポリフェーズフィルタ３の容量３２３は一端が入力端子３０３に接続され、他端が出力端子３３３に接続されている。
ポリフェーズフィルタ３の容量３２４は一端が入力端子３０４に接続され、他端が出力端子３３４に接続されている。
The
The
The
The
ポリフェーズフィルタ３の容量３２５は一端が入力端子３０５に接続され、他端が出力端子３３５に接続されている。
ポリフェーズフィルタ３の容量３２６は一端が入力端子３０６に接続され、他端が出力端子３３６に接続されている。
ポリフェーズフィルタ３の容量３２７は一端が入力端子３０７に接続され、他端が出力端子３３７に接続されている。
ポリフェーズフィルタ３の容量３２８は一端が入力端子３０８に接続され、他端が出力端子３３８に接続されている。
なお、抵抗３１１〜３１８の抵抗値は同一であり、容量３２１〜３２８の容量値は同一である。
The
The
The
The
The resistance values of the
ポリフェーズフィルタ３の出力端子３３１は位相が４５度で振幅が√２の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３２は位相が９０度で振幅が１．５の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３３は位相が１３５度で振幅が√２の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３４は位相が１８０度で振幅が１．５の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３５は位相が２２５度で振幅が√２の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３６は位相が２７０度で振幅が１．５の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３７は位相が３１５度で振幅が√２の高周波信号を出力する。
ポリフェーズフィルタ３の出力端子３３８は位相が０度で振幅が１．５の高周波信号を出力する。
なお、ポリフェーズフィルタ３の出力端子３３１〜３３８から出力される高周波信号の振幅は等振幅である。
The
The
The
The
The
The
The
The
The amplitude of the high frequency signal output from the
次に動作について説明する。
ポリフェーズフィルタ１の入力端子１０１〜１０４から入力される高周波信号の電圧をＶｉ１，Ｖｉ２，Ｖｉ３，Ｖｉ４、ポリフェーズフィルタ１の出力端子１３１〜１３４から出力される高周波信号の電圧をＶｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４とすると、第ｎ（ｎ＝１〜４）番目の出力端子に現れる高周波信号の電圧Ｖｏｎは、次のように表される。
Ｖｏｎ＝（ｊωＲＣ／（１＋ｊωＲＣ））・Ｖｉｎ
＋（１／（１＋ｊωＲＣ））・Ｖｉ（ｎ＋１） （１）
ただし、Ｒは抵抗１１１〜１１４の抵抗値、Ｃは容量１２１〜１２４の容量値、ωは角周波数である。なお、ｎ＝４の場合、Ｖｉ（ｎ＋１）＝Ｖｉ１とする。
Next, the operation will be described.
The voltages of the high frequency signals input from the
Von = (jωRC / (1 + jωRC)) · Vin
+ (1 / (1 + jωRC)) · Vi (n + 1) (1)
Where R is the resistance value of the
この実施の形態１では、ポリフェーズフィルタ１の入力端子１０１，１０２から差動の高周波信号の正相側が入力され、入力端子１０３，１０４から差動の高周波信号の逆相側が入力される場合を想定する。
即ち、ポリフェーズフィルタ１の入力端子１０１，１０２から入力される高周波信号の電圧がＶｉであり、入力端子１０３，１０４から入力される高周波信号の電圧が−Ｖｉである場合を想定する。
In the first embodiment, the positive phase side of the differential high-frequency signal is input from the
That is, it is assumed that the voltage of the high frequency signal input from the
この場合、ポリフェーズフィルタ１を構成している抵抗１１１〜１１４の抵抗値Ｒと容量１２１〜１２４の容量値Ｃがω＝１／ＲＣとなる中心周波数において、出力端子１３１〜１３４から相互に９０度の位相差を有する等振幅な４つの高周波信号が出力される。
即ち、ポリフェーズフィルタ１の出力端子１３１から電圧Ｖｉの高周波信号が出力され、出力端子１３２から電圧ｊＶｉの高周波信号が出力される。
また、ポリフェーズフィルタ１の出力端子１３３から電圧−Ｖｉの高周波信号が出力され、出力端子１３４から電圧−ｊＶｉの高周波信号が出力される。
In this case, at the center frequency where the resistance value R of the
That is, a high-frequency signal having a voltage Vi is output from the
Further, a high-frequency signal having a voltage −Vi is output from the
ここでは、ポリフェーズフィルタ１の入力端子１０１，１０２から入力される高周波信号の電圧がＶｉであり、入力端子１０３，１０４から入力される高周波信号の電圧が−Ｖｉである場合を想定したが、ポリフェーズフィルタ１の入力端子１０１から入力される高周波信号の電圧がＶｉ、入力端子１０３から入力される高周波信号の電圧が−Ｖｉであり、ポリフェーズフィルタ１の入力端子１０２，１０４を開放端にして高周波信号を入力しない場合も、ポリフェーズフィルタ１の出力端子１３１〜１３４から出力される高周波信号の電圧が（１＋ｊ）Ｖｉ／２，（−１＋ｊ）Ｖｉ／２，（−１−ｊ）Ｖｉ／２，（１−ｊ）Ｖｉ／２となり、相互に９０度の位相差を有する等振幅な４つの高周波信号が得られる。
Here, it is assumed that the voltage of the high-frequency signal input from the
ポリフェーズフィルタ１の出力端子１３１〜１３４から出力される高周波信号は、ポリフェーズフィルタ２の入力端子２０１，２０３，２０５，２０７から入力される。
ポリフェーズフィルタ２の入力端子２０１，２０３，２０５，２０７から入力される高周波信号の電圧をＶｉ１，Ｖｉ３，Ｖｉ５，Ｖｉ７、ポリフェーズフィルタ２の出力端子２３１〜２３８から出力される高周波信号の電圧をＶｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４，Ｖｏ５，Ｖｏ６，Ｖｏ７，Ｖｏ８とすると、Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４，Ｖｏ５，Ｖｏ６，Ｖｏ７，Ｖｏ８は、次のように表される。
Ｖｏ１＝（（１＋２ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ１
＋（１／２（１＋ｊωＲＣ））・Ｖｉ３ （２）
Ｖｏ２＝（ｊωＲＣ／２（１＋ｊωＲＣ））・Ｖｉ１
＋（（２＋ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ３ （３）
Ｖｏ３＝（（１＋２ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ３
＋（１／２（１＋ｊωＲＣ））・Ｖｉ５ （４）
Ｖｏ４＝（ｊωＲＣ／２（１＋ｊωＲＣ））・Ｖｉ３
＋（（２＋ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ５ （５）
Ｖｏ５＝（（１＋２ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ５
＋（１／２（１＋ｊωＲＣ））・Ｖｉ７ （６）
Ｖｏ６＝（ｊωＲＣ／２（１＋ｊωＲＣ））・Ｖｉ５
＋（（２＋ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ７ （７）
Ｖｏ７＝（（１＋２ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ７
＋（１／２（１＋ｊωＲＣ））・Ｖｉ１ （８）
Ｖｏ８＝（ｊωＲＣ／２（１＋ｊωＲＣ））・Ｖｉ７
＋（（２＋ｊωＲＣ）／２（１＋ｊωＲＣ））・Ｖｉ１ （９）
ただし、Ｒは抵抗２１１〜２１８の抵抗値、Ｃは容量２２１〜２２８の容量値、ωは角周波数である。
ポリフェーズフィルタ２を構成している抵抗２１１〜２１８の抵抗値は、ポリフェーズフィルタ１を構成している抵抗１１１〜１１４の抵抗値と同一値でも異なる値でもよい。
また、ポリフェーズフィルタ２を構成している容量２２１〜２２８の容量値は、ポリフェーズフィルタ１を構成している容量１２１〜１２４の容量値と同一値でも異なる値でもよい。
High frequency signals output from the
The voltages of the high-frequency signals inputted from the
Vo1 = ((1 + 2jωRC) / 2 (1 + jωRC)) · Vi1
+ (1/2 (1 + jωRC)) · Vi3 (2)
Vo2 = (jωRC / 2 (1 + jωRC)) · Vi1
+ ((2 + jωRC) / 2 (1 + jωRC)) · Vi3 (3)
Vo3 = ((1 + 2jωRC) / 2 (1 + jωRC)) · Vi3
+ (1/2 (1 + jωRC)) · Vi5 (4)
Vo4 = (jωRC / 2 (1 + jωRC)) · Vi3
+ ((2 + jωRC) / 2 (1 + jωRC)) · Vi5 (5)
Vo5 = ((1 + 2jωRC) / 2 (1 + jωRC)) · Vi5
+ (1/2 (1 + jωRC)) · Vi7 (6)
Vo6 = (jωRC / 2 (1 + jωRC)) · Vi5
+ ((2 + jωRC) / 2 (1 + jωRC)) · Vi7 (7)
Vo7 = ((1 + 2jωRC) / 2 (1 + jωRC)) · Vi7
+ (1/2 (1 + jωRC)) · Vi1 (8)
Vo8 = (jωRC / 2 (1 + jωRC)) · Vi7
+ ((2 + jωRC) / 2 (1 + jωRC)) · Vi1 (9)
Where R is a resistance value of the
The resistance values of the
Further, the capacitance values of the
この場合、ポリフェーズフィルタ２を構成している抵抗２１１〜２１８の抵抗値Ｒと容量２２１〜２２８の容量値Ｃがω＝１／ＲＣとなる中心周波数において、出力端子２３１〜２３８から等振幅な８つの高周波信号が出力される。ただし、８つの高周波信号の位相差は４５度ではない。
即ち、ポリフェーズフィルタ２の出力端子２３１から電圧が（２＋ｊ）／２の高周波信号が出力され、出力端子２３２から電圧が（１＋２ｊ）／２の高周波信号が出力され、出力端子２３３から電圧が（−１＋２ｊ）／２の高周波信号が出力され、出力端子２３４から電圧が（−２＋ｊ）／２の高周波信号が出力される。
また、ポリフェーズフィルタ２の出力端子２３５から電圧が（−２−ｊ）／２の高周波信号が出力され、出力端子２３６から電圧が（−１−２ｊ）／２の高周波信号が出力され、出力端子２３７から電圧が（１−２ｊ）／２の高周波信号が出力され、出力端子２３８から電圧が（２−ｊ）／２の高周波信号が出力される。
In this case, an equiamplitude is output from the
That is, a high frequency signal having a voltage of (2 + j) / 2 is output from the
In addition, a high frequency signal having a voltage of (−2−j) / 2 is output from the
ポリフェーズフィルタ２の出力端子２３１〜２３８から出力される高周波信号は、ポリフェーズフィルタ３の入力端子３０１〜３０８から入力される。
ポリフェーズフィルタ３は、入力端子３０１〜３０８からポリフェーズフィルタ２の出力端子２３１〜２３８より出力された８つの高周波信号を入力すると、出力端子３３１〜３３８から相互に４５度の位相差を有する約等振幅な８つの高周波信号を出力する。
つまり、ポリフェーズフィルタ３の出力端子３３１から位相が（１＋ｊ）＝４５度で振幅が√２の高周波信号が出力され、出力端子３３２から位相が３ｊ／２＝９０度で振幅が１．５の高周波信号が出力され、出力端子３３３から位相が（−１＋ｊ）＝１３５度で振幅が√２の高周波信号が出力され、出力端子３３４から位相が−３／２＝１８０度で振幅が１．５の高周波信号が出力される。
また、ポリフェーズフィルタ２の出力端子３３５から位相が（−１−ｊ）＝２２５度で振幅が√２の高周波信号が出力され、出力端子３３６から位相が−３ｊ／２＝２７０度で振幅が１．５の高周波信号が出力され、出力端子３３７から位相が（１−ｊ）＝３１５度で振幅が√２の高周波信号が出力され、出力端子３３８から位相が３／２＝０度で振幅が１．５の高周波信号が出力される。
High frequency signals output from the
When the
That is, a high-frequency signal having a phase of (1 + j) = 45 degrees and an amplitude of √2 is output from the
In addition, a high-frequency signal having a phase of (−1−j) = 225 degrees and an amplitude of √2 is output from the
以上で明らかなように、この実施の形態１によれば、８個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、入力端子３０１〜３０８からポリフェーズフィルタ２の出力端子２３１〜２３８より出力された８つの高周波信号を入力すると、出力端子３３１〜３３８から相互に４５度の位相差を有する約等振幅な８つの高周波信号を出力するポリフェーズフィルタ３を設けるように構成したので、ポリフェーズフィルタ１，２を構成している抵抗１１１〜１１４，２１１〜２１８の抵抗値や容量１２１〜１２４，２２１〜２２８の容量値を特に調整することなく、相互に４５度の位相差を有する約等振幅な８つの高周波信号を得ることができる効果を奏する。
As apparent from the above, according to the first embodiment, eight resistors having the same resistance value and capacitors having the same capacitance value are alternately connected in an annular shape, and the
実施の形態２．
図２はこの発明の実施の形態２によるポリフェーズフィルタ回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ポリフェーズフィルタ４はポリフェーズフィルタ３と直列に接続され、８個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、ポリフェーズフィルタ４は複数の入力端子からポリフェーズフィルタ３の出力端子より出力された８つの高周波信号を入力すると、複数の出力端子から相互に４５度の位相差を有する略等振幅な８つの高周波信号を出力する。なお、ポリフェーズフィルタ３及びポリフェーズフィルタ４から第３のポリフェーズフィルタが構成されている。
2 is a block diagram showing a polyphase filter circuit according to
The
ポリフェーズフィルタ４の入力端子４０１はポリフェーズフィルタ３の出力端子３３１と接続され、ポリフェーズフィルタ３の出力端子３３１より出力される電圧が（３＋ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ４の入力端子４０２はポリフェーズフィルタ３の出力端子３３２と接続され、ポリフェーズフィルタ３の出力端子３３２より出力される電圧が（１＋３ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ４の入力端子４０３はポリフェーズフィルタ３の出力端子３３３と接続され、ポリフェーズフィルタ３の出力端子３３３より出力される電圧が（−１＋３ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ４の入力端子４０４はポリフェーズフィルタ３の出力端子３３４と接続され、ポリフェーズフィルタ３の出力端子３３４より出力される電圧が（−３＋ｊ）／２の高周波信号を入力する。
The
The
The
The
ポリフェーズフィルタ４の入力端子４０５はポリフェーズフィルタ３の出力端子３３５と接続され、ポリフェーズフィルタ３の出力端子３３５より出力される電圧が（−３−ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ４の入力端子４０６はポリフェーズフィルタ３の出力端子３３６と接続され、ポリフェーズフィルタ３の出力端子３３６より出力される電圧が（−１−３ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ４の入力端子４０７はポリフェーズフィルタ３の出力端子３３７と接続され、ポリフェーズフィルタ３の出力端子３３７より出力される電圧が（１−３ｊ）／２の高周波信号を入力する。
ポリフェーズフィルタ４の入力端子４０８はポリフェーズフィルタ３の出力端子３３８と接続され、ポリフェーズフィルタ３の出力端子３３８より出力される電圧が（３−ｊ）／２の高周波信号を入力する。
The
The
The
The
ポリフェーズフィルタ４の抵抗４１１は一端が入力端子４０１に接続され、他端が出力端子４３８に接続されている。
ポリフェーズフィルタ４の抵抗４１２は一端が入力端子４０２に接続され、他端が出力端子４３１に接続されている。
ポリフェーズフィルタ４の抵抗４１３は一端が入力端子４０３に接続され、他端が出力端子４３２に接続されている。
ポリフェーズフィルタ４の抵抗４１４は一端が入力端子４０４に接続され、他端が出力端子４３３に接続されている。
The
The
One end of the
The
ポリフェーズフィルタ４の抵抗４１５は一端が入力端子４０５に接続され、他端が出力端子４３４に接続されている。
ポリフェーズフィルタ４の抵抗４１６は一端が入力端子４０６に接続され、他端が出力端子４３５に接続されている。
ポリフェーズフィルタ４の抵抗４１７は一端が入力端子４０７に接続され、他端が出力端子４３６に接続されている。
ポリフェーズフィルタ４の抵抗４１８は一端が入力端子４０８に接続され、他端が出力端子４３７に接続されている。
One end of the
The
The
The
ポリフェーズフィルタ４の容量４２１は一端が入力端子４０１に接続され、他端が出力端子４３１に接続されている。
ポリフェーズフィルタ４の容量４２２は一端が入力端子４０２に接続され、他端が出力端子４３２に接続されている。
ポリフェーズフィルタ４の容量４２３は一端が入力端子４０３に接続され、他端が出力端子４３３に接続されている。
ポリフェーズフィルタ４の容量４２４は一端が入力端子４０４に接続され、他端が出力端子４３４に接続されている。
The
The
The
The
ポリフェーズフィルタ４の容量４２５は一端が入力端子４０５に接続され、他端が出力端子４３５に接続されている。
ポリフェーズフィルタ４の容量４２６は一端が入力端子４０６に接続され、他端が出力端子４３６に接続されている。
ポリフェーズフィルタ４の容量４２７は一端が入力端子４０７に接続され、他端が出力端子４３７に接続されている。
ポリフェーズフィルタ４の容量４２８は一端が入力端子４０８に接続され、他端が出力端子４３８に接続されている。
なお、抵抗４１１〜４１８の抵抗値は同一であり、容量４２１〜４２８の容量値は同一である。
The
The
The
The
The resistance values of the
ポリフェーズフィルタ４の出力端子４３１は位相が４５度で振幅が３√２／２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３２は位相が９０度で振幅が２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３３は位相が１３５度で振幅が３√２／２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３４は位相が１８０度で振幅が２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３５は位相が２２５度で振幅が３√２／２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３６は位相が２７０度で振幅が２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３７は位相が３１５度で振幅が３√２／２の高周波信号を出力する。
ポリフェーズフィルタ４の出力端子４３８は位相が０度で振幅が２の高周波信号を出力する。
なお、ポリフェーズフィルタ４の出力端子４３１〜４３８から出力される高周波信号の振幅は等振幅である。
The
The
The
The
The
The
The
The
In addition, the amplitude of the high frequency signal output from the
ポリフェーズフィルタ１の入力端子１０１，１０２は差動の高周波信号の正相側を入力し、入力端子１０３，１０４は差動の高周波信号の逆相側を入力する。
あるいは、ポリフェーズフィルタ１の入力端子１０１が差動の高周波信号の正相側を入力して、入力端子１０３が差動の高周波信号の逆相側を入力し、入力端子１０２，１０４が高周波信号を入力しない開放端にしてもよい。
ポリフェーズフィルタ１，２，３，４の第ｎ（ｎ＝１〜４）番目の出力端子に現れる高周波信号の電圧Ｖｏｎは、上記の式（１）で表される。
The
Alternatively, the
The voltage Von of the high-frequency signal that appears at the nth (n = 1 to 4) th output terminal of the
上記実施の形態１では、ポリフェーズフィルタ２の入力端子２０２，２０４，２０６，２０８が開放端であり、また、第３のポリフェーズフィルタとして、ポリフェーズフィルタ２と直列にポリフェーズフィルタ３が接続されているものについて示したが、この実施の形態２では、ポリフェーズフィルタ２の入力端子２０２，２０４，２０６，２０８は開放端ではなく、ポリフェーズフィルタ１の出力端子１３１，１３２，１３３，１３４に接続され、また、第３のポリフェーズフィルタとして、ポリフェーズフィルタ２と直列にポリフェーズフィルタ３とポリフェーズフィルタ４が縦続接続されている点で相違している。
ポリフェーズフィルタ２の入力端子２０２，２０４，２０６，２０８は開放端ではなく、ポリフェーズフィルタ１の出力端子１３１，１３２，１３３，１３４に接続した場合、第４のポリフェーズフィルタを縦続接続することで、相互に４５度の位相差を有する約等振幅な８つの高周波信号を得ることができる。
なお、この実施の形態２では、ポリフェーズフィルタ３に対してポリフェーズフィルタ４を１段だけ縦続接続するようにしているが、ポリフェーズフィルタ３に対してポリフェーズフィルタ４を複数段縦続接続するようにしてもよい。
In the first embodiment, the
When the
In the second embodiment, the
実施の形態３．
図３はこの発明の実施の形態３によるポリフェーズフィルタ回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
差動可変利得増幅器５０１は正相側入力端子５０１ａがポリフェーズフィルタ３の出力端子３３１と接続され、逆相側入力端子５０１ｂがポリフェーズフィルタ３の出力端子３３５と接続されており、差動可変利得増幅器５０１はポリフェーズフィルタ３の出力端子３３１，３３５から出力される差動の高周波信号（位相が４５度の高周波信号と位相が２２５度の高周波信号）の振幅を調整して、正相側出力端子５０１ｃから振幅調整後の位相が４５度の高周波信号を出力し、逆相側出力端子５０１ｄから振幅調整後の位相が２２５度の高周波信号を出力する。
差動可変利得増幅器５０２は正相側入力端子５０２ａがポリフェーズフィルタ３の出力端子３３２と接続され、逆相側入力端子５０２ｂがポリフェーズフィルタ３の出力端子３３６と接続されており、差動可変利得増幅器５０２はポリフェーズフィルタ３の出力端子３３２，３３６から出力される差動の高周波信号（位相が９０度の高周波信号と位相が２７０度の高周波信号）の振幅を調整して、正相側出力端子５０２ｃから振幅調整後の位相が９０度の高周波信号を出力し、逆相側出力端子５０２ｄから振幅調整後の位相が２７０度の高周波信号を出力する。
FIG. 3 is a block diagram showing a polyphase filter circuit according to
The differential
The differential
差動可変利得増幅器５０３は正相側入力端子５０３ａがポリフェーズフィルタ３の出力端子３３３と接続され、逆相側入力端子５０３ｂがポリフェーズフィルタ３の出力端子３３７と接続されており、差動可変利得増幅器５０３はポリフェーズフィルタ３の出力端子３３３，３３７から出力される差動の高周波信号（位相が１３５度の高周波信号と位相が３１５度の高周波信号）の振幅を調整して、正相側出力端子５０３ｃから振幅調整後の位相が１３５度の高周波信号を出力し、逆相側出力端子５０３ｄから振幅調整後の位相が３１５度の高周波信号を出力する。
差動可変利得増幅器５０４は正相側入力端子５０４ａがポリフェーズフィルタ３の出力端子３３４と接続され、逆相側入力端子５０４ｂがポリフェーズフィルタ３の出力端子３３８と接続されており、差動可変利得増幅器５０４はポリフェーズフィルタ３の出力端子３３４，３３８から出力される差動の高周波信号（位相が１８０度の高周波信号と位相が０度の高周波信号）の振幅を調整して、正相側出力端子５０４ｃから振幅調整後の位相が１８０度の高周波信号を出力し、逆相側出力端子５０４ｄから振幅調整後の位相が０度の高周波信号を出力する。
The differential
The differential
次に動作について説明する。
差動可変利得増幅器５０１〜５０４は、位相が０度、４５度、９０度、１３５度、１８０度、２２５度、２７０度、３１５度の高周波信号の振幅が等振幅になるように、各々の高周波信号の振幅を調整する。
即ち、差動可変利得増幅器５０１は、正相側入力端子５０１ａがポリフェーズフィルタ３の出力端子３３１から出力される位相が４５度の高周波信号を入力し、逆相側入力端子５０１ｂがフェーズフィルタ３の出力端子３３５から出力される位相が２２５度の高周波信号を入力すると、位相が４５度の高周波信号の振幅と位相が２２５度の高周波信号の振幅が他の差動可変利得増幅器５０２等から出力される高周波信号の振幅と一致するように、位相が４５度の高周波信号の振幅と位相が２２５度の高周波信号の振幅を調整する。そして、正相側出力端子５０１ｃから振幅調整後の位相が４５度の高周波信号を出力し、逆相側出力端子５０１ｄから振幅調整後の位相が２２５度の高周波信号を出力する。
Next, the operation will be described.
Each of the differential
That is, in the differential
差動可変利得増幅器５０２は、正相側入力端子５０２ａがポリフェーズフィルタ３の出力端子３３２から出力される位相が９０度の高周波信号を入力し、逆相側入力端子５０２ｂがフェーズフィルタ３の出力端子３３６から出力される位相が２７０度の高周波信号を入力すると、位相が９０度の高周波信号の振幅と位相が２７０度の高周波信号の振幅が他の差動可変利得増幅器５０１等から出力される高周波信号の振幅と一致するように、位相が９０度の高周波信号の振幅と位相が２７０度の高周波信号の振幅を調整する。そして、正相側出力端子５０２ｃから振幅調整後の位相が９０度の高周波信号を出力し、逆相側出力端子５０２ｄから振幅調整後の位相が２７０度の高周波信号を出力する。
In the differential
差動可変利得増幅器５０３は、正相側入力端子５０３ａがポリフェーズフィルタ３の出力端子３３３から出力される位相が１３５度の高周波信号を入力し、逆相側入力端子５０３ｂがフェーズフィルタ３の出力端子３３７から出力される位相が３１５度の高周波信号を入力すると、位相が１３５度の高周波信号の振幅と位相が３１５度の高周波信号の振幅が他の差動可変利得増幅器５０１等から出力される高周波信号の振幅と一致するように、位相が１３５度の高周波信号の振幅と位相が３１５度の高周波信号の振幅を調整する。そして、正相側出力端子５０３ｃから振幅調整後の位相が１３５度の高周波信号を出力し、逆相側出力端子５０３ｄから振幅調整後の位相が３１５度の高周波信号を出力する。
In the differential
差動可変利得増幅器５０４は、正相側入力端子５０４ａがポリフェーズフィルタ３の出力端子３３４から出力される位相が１８０度の高周波信号を入力し、逆相側入力端子５０４ｂがフェーズフィルタ３の出力端子３３８から出力される位相が０度の高周波信号を入力すると、位相が１８０度の高周波信号の振幅と位相が０度の高周波信号の振幅が他の差動可変利得増幅器５０１等から出力される高周波信号の振幅と一致するように、位相が１８０度の高周波信号の振幅と位相が０度の高周波信号の振幅を調整する。そして、正相側出力端子５０４ｃから振幅調整後の位相が１８０度の高周波信号を出力し、逆相側出力端子５０４ｄから振幅調整後の位相が０度の高周波信号を出力する。
In the differential
以上で明らかなように、この実施の形態３によれば、差動可変利得増幅器５０１〜５０４がポリフェーズフィルタ３の出力端子３３１〜３３８より出力された８つの高周波信号の振幅を調整するように構成したので、等振幅な８つの高周波信号を得ることができる効果を奏する。図３の例では、実施の形態１によるポリフェーズフィルタを用いているが、実施の形態２によるポリフェーズフィルタを用いても良い。
As is apparent from the above, according to the third embodiment, the differential
実施の形態４．
図４はこの発明の実施の形態４によるイメージリジェクションミクサを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
差動増幅器６０１は差動入力端子６０１ａがポリフェーズフィルタ３の出力端子３３２と接続され、差動入力端子６０１ｂがポリフェーズフィルタ３の出力端子３３６と接続されており、差動増幅器６０１はポリフェーズフィルタ３の出力端子３３２，３３６から出力された差動の高周波信号（位相が９０度の高周波信号と位相が２７０度の高周波信号）を増幅して、差動出力端子６０１ｃから局部発振信号（増幅後の位相が９０度の高周波信号）を出力し、差動出力端子６０１ｄから局部発振信号（増幅後の位相が２７０度の高周波信号）を出力する。
FIG. 4 is a block diagram showing an image rejection mixer according to
In the
差動増幅器６０２は差動入力端子６０２ａがポリフェーズフィルタ３の出力端子３３３と接続され、差動入力端子６０２ｂがポリフェーズフィルタ３の出力端子３３７と接続されており、差動増幅器６０２はポリフェーズフィルタ３の出力端子３３３，３３７から出力された差動の高周波信号（位相が１３５度の高周波信号と位相が３１５度の高周波信号）を増幅して、差動出力端子６０２ｃから局部発振信号（増幅後の位相が１３５度の高周波信号）を出力し、差動出力端子６０２ｄから局部発振信号（増幅後の位相が３１５度の高周波信号）を出力する。
In the
整合回路７０１は一端がポリフェーズフィルタ３の出力端子３３１と接続され、他端がポリフェーズフィルタ３の出力端子３３５と接続されており、また、整合回路７０２は一端がポリフェーズフィルタ３の出力端子３３４と接続され、他端がポリフェーズフィルタ３の出力端子３３８と接続されている。
整合回路７０１，７０２は差動増幅器６０１，６０２と同等のインピーダンスを実現して、ポリフェーズフィルタ３の出力端子３３１〜３３８の出力インピーダンスを揃えている。
図４の例では、整合回路７０１，７０２を用いているが、差動増幅器６０１，６０２と同一の差動増幅器を用いるようにしてもよい。
The
In the example of FIG. 4, the matching
偶高調波形ダウンミクサ８０１は差動ＲＦ信号入力端子８０１ａ，８０１ｂが差動入力端子１３ａ，１３ｂから入力された差動の高周波信号を入力し、差動ＬＯ信号入力端子８０１ｃ，８０１ｄが差動増幅器６０１により増幅された差動の局部発振信号を入力すると、その差動の高周波信号と局部発振信号の２倍の周波数の信号をミキシングして、その差動の高周波信号をダウンコンバートすることにより差動の中間周波数信号を生成し、差動ＩＦ信号出力端子８０１ｅ，８０１ｆから差動の中間周波数信号を出力する。
偶高調波形ダウンミクサ８０２は差動ＲＦ信号入力端子８０２ａ，８０２ｂが差動入力端子１３ａ，１３ｂから入力された差動の高周波信号を入力し、差動ＬＯ信号入力端子８０２ｃ，８０２ｄが差動増幅器６０２により増幅された差動の局部発振信号を入力すると、その差動の高周波信号と局部発振信号の２倍の周波数の信号をミキシングして、その差動の高周波信号をダウンコンバートすることにより差動の中間周波数信号を生成し、差動ＩＦ信号出力端子８０２ｅ，８０２ｆから差動の中間周波数信号を出力する。
In the even
In the even
ポリフェーズフィルタ９は４個の同一抵抗値の抵抗と同一容量値の容量が交互に環状に接続されており、入力端子９０１，９０３が偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｅ，８０１ｆから出力された差動の中間周波数信号を、また、入力端子９０２，９０４が偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｅ，８０２ｆから出力された差動の中間周波数信号を入力すると、９０度位相の異なる差動の中間周波数信号を９０度合成して、合成後の差動の中間周波数信号を差動出力端子１５ａ、１５ｂに出力する。なお、ポリフェーズフィルタ９は第４のポリフェーズフィルタを構成している。
In the polyphase filter 9, four resistors having the same resistance value and capacitors having the same capacitance value are alternately connected in an annular shape, and input terminals 901 and 903 are differential IF
ポリフェーズフィルタ９の入力端子９０１は偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｅと接続され、偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｅより出力される中間周波数信号を入力する。
ポリフェーズフィルタ９の入力端子９０２は偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｅと接続され、偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｅより出力される中間周波数信号を入力する。
ポリフェーズフィルタ９の入力端子９０３は偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｆと接続され、偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｆより出力される中間周波数信号を入力する。
ポリフェーズフィルタ９の入力端子９０４は偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｆと接続され、偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｆより出力される中間周波数信号を入力する。
The input terminal 901 of the polyphase filter 9 is connected to the differential IF
The input terminal 902 of the polyphase filter 9 is connected to the differential IF
The input terminal 903 of the polyphase filter 9 is connected to the differential IF
The
ポリフェーズフィルタ９の抵抗９１１は一端が入力端子９０１に接続され、他端が出力端子９３４に接続されている。
ポリフェーズフィルタ９の抵抗９１２は一端が入力端子９０２に接続され、他端が出力端子９３１に接続されている。
ポリフェーズフィルタ９の抵抗９１３は一端が入力端子９０３に接続され、他端が出力端子９３２に接続されている。
ポリフェーズフィルタ９の抵抗９１４は一端が入力端子９０４に接続され、他端が出力端子９３３に接続されている。
The
The
The resistor 913 of the polyphase filter 9 has one end connected to the input terminal 903 and the other end connected to the
The
ポリフェーズフィルタ９の容量９２１は一端が入力端子９０１に接続され、他端が出力端子９３１に接続されている。
ポリフェーズフィルタ９の容量９２２は一端が入力端子９０２に接続され、他端が出力端子９３２に接続されている。
ポリフェーズフィルタ９の容量９２３は一端が入力端子９０３に接続され、他端が出力端子９３３に接続されている。
ポリフェーズフィルタ９の容量９２４は一端が入力端子９０４に接続され、他端が出力端子９３４に接続されている。
なお、抵抗９１１〜９１４の抵抗値は同一であり、容量９２１〜９２４の容量値は同一である。
The
The
The
The
The resistance values of the
ポリフェーズフィルタ９の出力端子９３１は抵抗９１２と容量９２１の間に接続され、ポリフェーズフィルタ９の出力端子９３２は抵抗９１３と容量９２２の間に接続されている。
ポリフェーズフィルタ９の出力端子９３３は抵抗９１４と容量９２３の間に接続され、ポリフェーズフィルタ９の出力端子９３４は抵抗９１１と容量９２４の間に接続されている。
差動出力端子１５ａはポリフェーズフィルタ９の出力端子９３１と出力端子９３２の間に接続され、ポリフェーズフィルタ９により９０度合成された中間周波数信号を出力する。
差動出力端子１５ｂはポリフェーズフィルタ９の出力端子９３３と出力端子９３４の間に接続され、ポリフェーズフィルタ９により９０度合成された差動の中間周波数信号を出力する。
The
An
The
The
次に動作について説明する。
差動増幅器６０１は、上記実施の形態１と同様にして、ポリフェーズフィルタ３の出力端子３３２，３３６から差動の高周波信号（位相が９０度の高周波信号と位相が２７０度の高周波信号）を受けると、差動の高周波信号を増幅して、差動出力端子６０１ｃから局部発振信号（増幅後の位相が９０度の高周波信号）を出力し、差動出力端子６０１ｄから局部発振信号（増幅後の位相が２７０度の高周波信号）を出力する。
また、差動増幅器６０２は、上記実施の形態１と同様にして、ポリフェーズフィルタ３の出力端子３３３，３３７から差動の高周波信号（位相が１３５度の高周波信号と位相が３１５度の高周波信号）を受けると、差動の高周波信号を増幅して、差動出力端子６０２ｃから局部発振信号（増幅後の位相が１３５度の高周波信号）を出力し、差動出力端子６０２ｄから局部発振信号（増幅後の位相が３１５度の高周波信号）を出力する。
Next, the operation will be described.
The
Similarly to the first embodiment, the
偶高調波形ダウンミクサ８０１は、差動ＲＦ信号入力端子８０１ａ，８０１ｂが差動入力端子１３ａ，１３ｂから入力された差動の高周波信号を入力し、差動ＬＯ信号入力端子８０１ｃ，８０１ｄが差動増幅器６０１により増幅された差動の局部発振信号を入力すると、その差動の高周波信号と局部発振信号の２倍の周波数の信号をミキシングして、その差動の高周波信号をダウンコンバートすることにより差動の中間周波数信号を生成する。
これにより、偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｅ，８０１ｆから差動の中間周波数信号がポリフェーズフィルタ９に出力される。
In the even
As a result, differential intermediate frequency signals are output from the differential IF
また、偶高調波形ダウンミクサ８０２は、差動ＲＦ信号入力端子８０２ａ，８０２ｂが差動入力端子１３ａ，１３ｂから入力された差動の高周波信号を入力し、差動ＬＯ信号入力端子８０２ｃ，８０２ｄが差動増幅器６０２により増幅された差動の局部発振信号を入力すると、その差動の高周波信号と局部発振信号の２倍の周波数の信号をミキシングして、その差動の高周波信号をダウンコンバートすることにより差動の中間周波数信号を生成する。
これにより、偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｅ，８０２ｆから差動の中間周波数信号がポリフェーズフィルタ９に出力される。
In the even
As a result, differential intermediate frequency signals are output to the polyphase filter 9 from the differential IF
ポリフェーズフィルタ９は、入力端子９０１，９０３が偶高調波形ダウンミクサ８０１の差動ＩＦ信号出力端子８０１ｅ，８０１ｆから出力された差動の中間周波数信号を、また、入力端子９０２，９０４が偶高調波形ダウンミクサ８０２の差動ＩＦ信号出力端子８０２ｅ，８０２ｆから出力された差動の中間周波数信号を入力すると、９０度位相の異なる差動の中間周波数信号を９０度合成して、合成後の差動の中間周波数信号を差動出力端子１５ａ、１５ｂに出力する。
これにより、差動出力端子１５ａ，１５ｂからポリフェーズフィルタ９により９０度合成された中間周波数信号が出力される。
なお、差動の高周波信号が９０度合成されることにより、イメージ信号が抑圧されて、所望の高周波信号が出力されることになる。
In the polyphase filter 9, the input terminals 901 and 903 have differential intermediate frequency signals output from the differential IF
As a result, an intermediate frequency signal synthesized 90 degrees by the polyphase filter 9 is output from the
Note that, by synthesizing the differential high-frequency signal by 90 degrees, the image signal is suppressed and a desired high-frequency signal is output.
以上で明らかなように、この実施の形態４によれば、ポリフェーズフィルタ３の出力端子より出力された差動の高周波信号を増幅して差動の局部発振信号を出力する差動増幅器６０１，６０２と、差動増幅器６０１，６０２から出力された局部発振信号の２倍の周波数の信号と差動の高周波信号をミキシングして差動の中間周波数信号を出力する偶高調波形ダウンミクサ８０１，８０２とを設け、ポリフェーズフィルタ９が偶高調波形ダウンミクサ８０１，８０２より出力された中間周波数信号を９０度合成するように構成したので、偶高調波形ダウンミクサ８０１，８０２が差動の中間周波数信号を生成するに際して、周波数が低い局部発振信号を使用することができるようになり、消費電力の低減化を図ることができる効果を奏する。
As apparent from the above, according to the fourth embodiment, a
なお、この実施の形態４では、差動増幅器６０１の差動入力端子６０１ａがポリフェーズフィルタ３の出力端子３３２と接続され、差動入力端子６０１ｂがポリフェーズフィルタ３の出力端子３３６と接続されており、また、差動増幅器６０２の差動入力端子６０２ａがポリフェーズフィルタ３の出力端子３３３と接続され、差動入力端子６０２ｂがポリフェーズフィルタ３の出力端子３３７と接続されているものについて示したが、相互に隣合う４５度の位相差を有する他の出力端子を差動増幅器６０１（６０２）の差動入力端子６０１ａ，６０１ｂ（６０２ａ，６０２ｂ）に接続するようにしてもよい。
In the fourth embodiment, the differential input terminal 601a of the
また、この実施の形態４では、ポリフェーズフィルタ９が１段構成であるものついて示したが、ポリフェーズフィルタ９を複数段接続するようにしてもよい。
また、この実施の形態４では、上記実施の形態１におけるポリフェーズフィルタ回路を搭載しているものについて示したが、上記実施の形態２〜３におけるポリフェーズフィルタ回路を搭載するようにしてもよい。
In the fourth embodiment, the polyphase filter 9 has a single-stage configuration. However, the polyphase filter 9 may be connected in a plurality of stages.
In the fourth embodiment, the polyphase filter circuit according to the first embodiment is mounted. However, the polyphase filter circuit according to the second to third embodiments may be mounted. .
この実施の形態４では、イメージリジェクションミクサを実現しているが、図４のイメージリジェクションミクサからポリフェーズフィルタ９を除去し、偶高調波形ダウンミクサ８０１，８０２より出力された中間周波数信号を取り出すことで、直交復調器を実現するようにしてもよい。
In the fourth embodiment, an image rejection mixer is realized. However, the polyphase filter 9 is removed from the image rejection mixer in FIG. 4, and the intermediate frequency signals output from the even harmonic waveform down
実施の形態５．
図５はこの発明の実施の形態５によるイメージリジェクションミクサを示す構成図であり、図において、図３及び図４と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態４では、ポリフェーズフィルタ３の出力端子３３１〜３３２に差動増幅器６０１，６０２と整合回路７０１，７０２が接続されているものについて示したが、上記実施の形態３と同様に、ポリフェーズフィルタ３の出力端子３３１〜３３２に差動可変利得増幅器５０１〜５０４が接続されるようにしてもよく、上記実施の形態４と同様の効果を奏することができる。
この場合、差動可変利得増幅器５０２，５０３が図４の差動増幅器６０１，６０２の役割を担い、差動可変利得増幅器５０１，５０４が図４の整合回路７０１，７０２の役割を担うことになる。
Embodiment 5 FIG.
FIG. 5 is a block diagram showing an image rejection mixer according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in FIGS.
In the fourth embodiment, the
In this case, the differential
なお、この実施の形態５では、差動可変利得増幅器５０２の正相側入力端子５０２ａがポリフェーズフィルタ３の出力端子３３２と接続され、逆相側入力端子５０２ｂがポリフェーズフィルタ３の出力端子３３６と接続されており、また、差動可変利得増幅器５０３の正相側入力端子５０３ａがポリフェーズフィルタ３の出力端子３３３と接続され、逆相側入力端子５０３ｂがポリフェーズフィルタ３の出力端子３３７と接続されているものについて示したが、相互に隣合う４５度の位相差を有する他の出力端子を差動可変利得増幅器５０２（５０３）の正相側入力端子５０２ａ（５０３ａ），逆相側入力端子５０２ｂ（５０３ｂ）に接続するようにしてもよい。
In the fifth embodiment, the positive phase
実施の形態６．
図６はこの発明の実施の形態６による直交変調器を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
偶高調波形アップミクサ８０３は差動ＬＯ信号入力端子８０３ｃ，８０３ｄが差動増幅器６０１により増幅された差動の局部発振信号を入力し、差動ＢＢ信号入力端子８０３ｅ，８０３ｆが差動のベースバンド信号を入力すると、その差動の局部発振信号の２倍の周波数の信号とベースバンド信号をミキシングして、その差動のベースバンド信号をアップコンバートすることにより差動の高周波信号を生成し、差動ＲＦ信号出力端子８０３ａ，８０３ｂから差動の高周波信号を出力する。
偶高調波形アップミクサ８０４は差動ＬＯ信号入力端子８０４ｃ，８０４ｄが差動増幅器６０２により増幅された差動の局部発振信号を入力し、差動ＢＢ信号入力端子８０４ｅ，８０４ｆが差動のベースバンド信号を入力すると、その差動の局部発振信号の２倍の周波数の信号とベースバンド信号をミキシングして、その差動のベースバンド信号をアップコンバートすることにより差動の高周波信号を生成し、差動ＲＦ信号出力端子８０４ａ，８０４ｂから差動の高周波信号を出力する。
Embodiment 6 FIG.
6 is a block diagram showing a quadrature modulator according to Embodiment 6 of the present invention. In the figure, the same reference numerals as those in FIG.
The even
Even
差動出力端子１６ａは偶高調波形アップミクサ８０３の差動ＲＦ信号出力端子８０３ａと偶高調波形アップミクサ８０４の差動ＲＦ信号出力端子８０４ａとの間に接続され、高周波信号を出力する。
差動出力端子１６ｂは偶高調波形アップミクサ８０３の差動ＲＦ信号出力端子８０３ｂと偶高調波形アップミクサ８０４の差動ＲＦ信号出力端子８０４ｂとの間に接続され、高周波信号を出力する。
The
The
次に動作について説明する。
偶高調波形アップミクサ８０３は、差動ＬＯ信号入力端子８０３ｃ，８０３ｄが差動増幅器６０１により増幅された差動の局部発振信号を入力し、差動ＢＢ信号入力端子８０３ｅ，８０３ｆが差動のベースバンド信号を入力すると、その差動の局部発振信号の２倍の周波数の信号とベースバンド信号をミキシングして、その差動のベースバンド信号をアップコンバートすることにより差動の高周波信号を生成する。
これにより、偶高調波形アップミクサ８０３の差動ＲＦ信号出力端子８０３ａ，８０３ｂから差動の高周波信号が出力される。
Next, the operation will be described.
In the even
As a result, differential high-frequency signals are output from the differential RF
また、偶高調波形アップミクサ８０４は、差動ＬＯ信号入力端子８０４ｃ，８０４ｄが差動増幅器６０２により増幅された差動の局部発振信号を入力し、差動ＢＢ信号入力端子８０４ｅ，８０４ｆが差動のベースバンド信号を入力すると、その差動の局部発振信号の２倍の周波数の信号とベースバンド信号をミキシングして、その差動のベースバンド信号をアップコンバートすることにより差動の高周波信号を生成する。
これにより、偶高調波形アップミクサ８０４の差動ＲＦ信号出力端子８０４ａ，８０４ｂから差動の高周波信号が出力される。
In the even
As a result, differential high-frequency signals are output from the differential RF
偶高調波形アップミクサ８０３の差動ＲＦ信号出力端子８０３ａから出力された高周波信号と、偶高調波形アップミクサ８０４の差動ＲＦ信号出力端子８０４ａから出力された高周波信号とが同相合成されて、同相合成後の高周波信号が差動出力端子１６ａから出力される。
偶高調波形アップミクサ８０３の差動ＲＦ信号出力端子８０３ｂから出力された高周波信号と、偶高調波形アップミクサ８０４の差動ＲＦ信号出力端子８０４ｂから出力された高周波信号とが同相合成されて、同相合成後の高周波信号が差動出力端子１６ｂから出力される。
なお、差動の高周波信号が同相合成されることにより、イメージ信号が抑圧されて、所望の高周波信号が出力されることになる。
The high-frequency signal output from the differential RF
The high-frequency signal output from the differential RF signal output terminal 803b of the even harmonic waveform up-
Note that the differential high-frequency signals are combined in phase, so that the image signal is suppressed and a desired high-frequency signal is output.
以上で明らかなように、この実施の形態６によれば、ポリフェーズフィルタ３の出力端子より出力された差動の高周波信号を増幅して差動の局部発振信号を出力する差動増幅器６０１，６０２を設け、偶高調波形アップミクサ８０３，８０４が差動増幅器６０１，６０２から出力された局部発振信号の２倍の周波数の信号と差動のベースバンド信号をミキシングして差動の高周波信号を出力するように構成したので、イメージ信号が抑圧されている所望の高周波信号を得ることができる効果を奏する。
As apparent from the above, according to the sixth embodiment, a
なお、この実施の形態６では、差動増幅器６０１の差動入力端子６０１ａがポリフェーズフィルタ３の出力端子３３２と接続され、差動入力端子６０１ｂがポリフェーズフィルタ３の出力端子３３６と接続されており、また、差動増幅器６０２の差動入力端子６０２ａがポリフェーズフィルタ３の出力端子３３３と接続され、差動入力端子６０２ｂがポリフェーズフィルタ３の出力端子３３７と接続されているものについて示したが、相互に隣合う４５度の位相差を有する他の出力端子を差動増幅器６０１（６０２）の差動入力端子６０１ａ，６０１ｂ（６０２ａ，６０２ｂ）に接続するようにしてもよい。
In the sixth embodiment, the differential input terminal 601a of the
また、この実施の形態６では、上記実施の形態１におけるポリフェーズフィルタ回路を搭載しているものについて示したが、上記実施の形態２〜３におけるポリフェーズフィルタ回路を搭載するようにしてもよい。 In the sixth embodiment, the polyphase filter circuit according to the first embodiment is mounted. However, the polyphase filter circuit according to the second to third embodiments may be mounted. .
実施の形態７．
図７はこの発明の実施の形態７による直交変調器を示す構成図であり、図において、図５及び図６と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態６では、ポリフェーズフィルタ３の出力端子３３１〜３３２に差動増幅器６０１，６０２と整合回路７０１，７０２が接続されているものについて示したが、上記実施の形態３と同様に、ポリフェーズフィルタ３の出力端子３３１〜３３２に差動可変利得増幅器５０１〜５０４が接続されるようにしてもよく、上記実施の形態６と同様の効果を奏することができる。
この場合、差動可変利得増幅器５０２，５０３が図６の差動増幅器６０１，６０２の役割を担い、差動可変利得増幅器５０１，５０４が図６の整合回路７０１，７０２の役割を担うことになる。
Embodiment 7 FIG.
FIG. 7 is a block diagram showing a quadrature modulator according to Embodiment 7 of the present invention. In the figure, the same reference numerals as those in FIGS.
In the sixth embodiment, the
In this case, the differential
なお、この実施の形態７では、差動可変利得増幅器５０２の正相側入力端子５０２ａがポリフェーズフィルタ３の出力端子３３２と接続され、逆相側入力端子５０２ｂがポリフェーズフィルタ３の出力端子３３６と接続されており、また、差動可変利得増幅器５０３の正相側入力端子５０３ａがポリフェーズフィルタ３の出力端子３３３と接続され、逆相側入力端子５０３ｂがポリフェーズフィルタ３の出力端子３３７と接続されているものについて示したが、相互に隣合う４５度の位相差を有する他の出力端子を差動可変利得増幅器５０２（５０３）の正相側入力端子５０２ａ（５０３ａ），逆相側入力端子５０２ｂ（５０３ｂ）に接続するようにしてもよい。
In the seventh embodiment, the positive phase
１ ポリフェーズフィルタ（第１のポリフェーズフィルタ）、２ ポリフェーズフィルタ（第２のポリフェーズフィルタ）、３ ポリフェーズフィルタ（第３のポリフェーズフィルタ）、４ ポリフェーズフィルタ（第３のポリフェーズフィルタ）、９ ポリフェーズフィルタ（第４のポリフェーズフィルタ）、１３ａ，１３ｂ 差動入力端子、１４ａ，１４ｂ 差動入力端子、１５ａ，１５ｂ 差動出力端子、１６ａ，１６ｂ 差動出力端子、１０１〜１０４ ポリフェーズフィルタ１の入力端子、１１１〜１１４ ポリフェーズフィルタ１の抵抗、１２１〜１２４ ポリフェーズフィルタ１の容量、１３１〜１３４ ポリフェーズフィルタ１の出力端子、２０１〜２０８ ポリフェーズフィルタ２の入力端子、２１１〜２１８ ポリフェーズフィルタ２の抵抗、２２１〜２２８ ポリフェーズフィルタ２の容量、２３１〜２３８ ポリフェーズフィルタ２の出力端子、３０１〜３０８ ポリフェーズフィルタ３の入力端子、３１１〜３１８ ポリフェーズフィルタ３の抵抗、３２１〜３２８ ポリフェーズフィルタ３の容量、３３１〜３３８ ポリフェーズフィルタ３の出力端子、４０１〜４０８ ポリフェーズフィルタ４の入力端子、４１１〜４１８ ポリフェーズフィルタ４の抵抗、４２１〜４２８ ポリフェーズフィルタ４の容量、４３１〜４３８ ポリフェーズフィルタ４の出力端子、５０１〜５０４ 差動可変利得増幅器、５０１ａ〜５０４ａ 正相側入力端子、５０１ｂ〜５０４ｂ 逆相側入力端子、５０１ｃ〜５０４ｃ 正相側出力端子、５０１ｄ〜５０４ｄ 逆相側出力端子、６０１，６０２ 差動増幅器、６０１ａ，６０１ｂ，６０２ａ，６０２ｂ 差動入力端子、７０１，７０２ 整合回路、８０１，８０２ 偶高調波形ダウンミクサ、８０１ａ，８０１ｂ，８０２ａ，８０２ｂ 差動ＲＦ信号入力端子、８０１ｃ，８０１ｄ，８０１ｃ，８０１ｄ 差動ＬＯ信号入力端子、８０１ｅ，８０１ｆ，８０２ｅ，８０２ｆ 差動ＩＦ信号出力端子、８０３，８０４ 偶高調波形アップミクサ、８０３ａ，８０３ｂ，８０４ａ，８０４ｂ 差動ＲＦ信号出力端子、８０３ｃ，８０３ｄ，８０４ｃ，８０４ｄ 差動ＬＯ信号入力端子、８０３ｅ，８０３ｆ，８０４ｅ，８０４ｆ 差動ＢＢ信号入力端子、９０１〜９０４ ポリフェーズフィルタ９の入力端子、９１１〜９１４ ポリフェーズフィルタ９の抵抗、９２１〜９２４ ポリフェーズフィルタ９の容量、９３１〜９３４ ポリフェーズフィルタ９の出力端子。 1 polyphase filter (first polyphase filter), 2 polyphase filter (second polyphase filter), 3 polyphase filter (third polyphase filter), 4 polyphase filter (third polyphase filter) ), 9 polyphase filter (fourth polyphase filter), 13a, 13b differential input terminal, 14a, 14b differential input terminal, 15a, 15b differential output terminal, 16a, 16b differential output terminal, 101-104 Polyphase filter 1 input terminal, 111-114 Polyphase filter 1 resistance, 121-124 Polyphase filter 1 capacitance, 131-134 Polyphase filter 1 output terminal, 201-208 Polyphase filter 2 input terminal, 211-218 Polyphase fill 2 resistance, 221 to 228 polyphase filter 2 capacitance, 231 to 238 polyphase filter 2 output terminal, 301 to 308 polyphase filter 3 input terminal, 311 to 318 polyphase filter 3 resistance, 321 to 328 poly Capacitance of phase filter 3, 331 to 338 Output terminal of polyphase filter 3, 401 to 408 Input terminal of polyphase filter 4, 411 to 418 Resistance of polyphase filter 4, 421 to 428 Capacitance of polyphase filter 4, 431 to 438 Polyphase filter 4 output terminal, 501 to 504 differential variable gain amplifier, 501a to 504a positive phase side input terminal, 501b to 504b negative phase side input terminal, 501c to 504c positive phase side output terminal, 501d to 504d negative phase Side output terminal, 60 , 602 differential amplifier, 601a, 601b, 602a, 602b differential input terminal, 701, 702 matching circuit, 801, 802 even harmonic waveform downmixer, 801a, 801b, 802a, 802b differential RF signal input terminal, 801c, 801d , 801c, 801d Differential LO signal input terminal, 801e, 801f, 802e, 802f Differential IF signal output terminal, 803, 804 Even harmonic waveform upmixer, 803a, 803b, 804a, 804b Differential RF signal output terminal, 803c, 803d, 804c, 804d Differential LO signal input terminal, 803e, 803f, 804e, 804f Differential BB signal input terminal, 901-904 Input terminal of polyphase filter 9, 911-914 Resistor of polyphase filter 9, 921-924 Polyphe Capacity Zufiruta 9, 931-934 polyphase output terminal of the filter 9.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006141819A JP4818809B2 (en) | 2006-05-22 | 2006-05-22 | Polyphase filter circuit, image rejection mixer, and quadrature modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006141819A JP4818809B2 (en) | 2006-05-22 | 2006-05-22 | Polyphase filter circuit, image rejection mixer, and quadrature modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007312315A JP2007312315A (en) | 2007-11-29 |
| JP4818809B2 true JP4818809B2 (en) | 2011-11-16 |
Family
ID=38844722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006141819A Expired - Fee Related JP4818809B2 (en) | 2006-05-22 | 2006-05-22 | Polyphase filter circuit, image rejection mixer, and quadrature modulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4818809B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010268214A (en) * | 2009-05-14 | 2010-11-25 | Mitsubishi Electric Corp | Phase shifter |
| JP6299637B2 (en) * | 2015-03-19 | 2018-03-28 | 三菱電機株式会社 | High frequency mixer |
| CN110113024B (en) * | 2019-04-18 | 2023-06-09 | 北京大学（天津滨海）新一代信息技术研究院 | Multiphase filter circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388543B1 (en) * | 2000-09-18 | 2002-05-14 | Conexant Systems, Inc. | System for eight-phase 45° polyphase filter with amplitude matching |
| JP2003008399A (en) * | 2001-04-20 | 2003-01-10 | Nec Microsystems Ltd | Phase shifter |
| JP2003229738A (en) * | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | Analog type phase shifter |
| JP4489457B2 (en) * | 2004-02-24 | 2010-06-23 | 日本電信電話株式会社 | Broadband phase shifter |
| JP4437678B2 (en) * | 2004-03-03 | 2010-03-24 | 三菱電機株式会社 | Polyphase filter |
-
2006
- 2006-05-22 JP JP2006141819A patent/JP4818809B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007312315A (en) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2360834A2 (en) | Frequency multiplier | |
| EP1480333A3 (en) | High frequency differential amplifier, differential mixer, differential oscillator and radio circuit using same | |
| JP2008236135A (en) | Frequency converter | |
| US7592866B2 (en) | Widebrand differential amplifier including single-ended amplifiers coupled to a four-port transformer | |
| CN111049479A (en) | Sampled moving average notch filter for ripple reduction in chopper-stabilized operational amplifiers | |
| US20130009699A1 (en) | Frequency-variable filter | |
| US6307431B1 (en) | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator | |
| JP2003229738A (en) | Analog type phase shifter | |
| JP4818809B2 (en) | Polyphase filter circuit, image rejection mixer, and quadrature modulator | |
| JP2008205962A (en) | Filter circuit | |
| US20260088834A1 (en) | Distributed conversion of digital data to radio frequency | |
| US7375582B2 (en) | Polyphase filter with integrators | |
| US20050149592A1 (en) | Complex filter with higher order pole | |
| JP2003008399A (en) | Phase shifter | |
| JP3392679B2 (en) | Frequency converter and radio receiver using the same | |
| US11949386B2 (en) | Distributed conversion of digital data to radio frequency | |
| CN101145763B (en) | Rf amplifier | |
| JP4836868B2 (en) | Microwave phase shifter, image rejection mixer and quadrature modulator | |
| JP2013051456A5 (en) | ||
| JPH0846459A (en) | Microwave amplifier circuit | |
| US20070058751A1 (en) | I/Q modulator using current-mixing and direct conversion wireless communication transmitter using the same | |
| Alaybeyoğlu et al. | A new reconfigurable filter structure employing CDTA for positioning systems | |
| JP4437678B2 (en) | Polyphase filter | |
| Minayi | Realization of First-and Second-order Voltage Mode Inverse Active Filters with Cascade Capability | |
| JPWO2016021095A1 (en) | Variable RF filter and radio apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070920 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |