JP4829480B2

JP4829480B2 - 半導体装置

Info

Publication number: JP4829480B2
Application number: JP2004139765A
Authority: JP
Inventors: 秀樹春口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-05-10
Filing date: 2004-05-10
Publication date: 2011-12-07
Anticipated expiration: 2024-05-10
Also published as: JP2005322781A

Description

本発明は、モールドタイプＩＧＢＴ（ゲート絶縁型バイポーラトランジスタ）モジュール、例えばトランスファーモールド型ＩＰＭ(Intelligent Power Module)に搭載されるＩＧＢＴ等の半導体装置に関する。

ＩＧＢＴなどのゲート絶縁型半導体装置は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）の高速動作とバイポーラトランジスタの低オン電圧の両方を兼ね備えているため、インバータを始めとする電力変換装置に幅広く利用されている。

ところで、これらゲ−ト絶縁型半導体装置の高性能化のための条件として、
１）オン電圧の低減、２）スイッチングロスの低減、および３）短絡耐量の向上などがある。しかし、これら３つの条件はすべてトレードオフの関係にあるため、すべての改善を行うことは非常に困難である。たとえばオン電圧を低減させるためには、ＩＧＢＴのＭＯＳ部の通電能力を高くする必要があるが、短絡時に流れる短絡電流が増加してしまう。短絡時の破壊は、短絡電流とコレクタ・エミッタ間電圧の時間積分値が臨界点を超えると発生するため、短絡電流の増加は短絡耐量の低下、即ち、短絡電流が流れ始めてから破壊するまでの時間が短くなってしまう。

そこで、近年、インテリジェントパワーモジュール（以下、ＩＰＭ）の開発が進んでおり、図５に示す、電流センス機能付のＩＧＢＴが使用されている。図中、メイン電流が流れる部分は、ゲート領域４とその裏面のコレクタ領域、エミッタ領域２の三つの電極により構成されており、エミッタ領域２とは独立した電流センス部６が形成されている電流センス部分は、1つのチップ上に１個形成されており、またその位置はワイヤの接続しやすさを考慮してチップの外周部分に形成されているのが普通である。

このＩＰＭでは、負荷短絡時にＩＧＢＴに流れる電流を電流センス部に流れるセンス電流により検出し、ある設定値以上の電流が流れた場合は外部制御回路によってＩＧＢＴのゲート電圧を低下させて電流を遮断させるという機能が内蔵されており、ＭＯＳ部の通電能力を高めてオン電圧を低くしても、ＩＧＢＴは破壊しにくい。このため、ＩＰＭに搭載するＩＧＢＴは、通常の短絡保護機能の無いモジュールに搭載するＩＧＢＴに比べて設針の自由度が高く、またオン電圧とスイッチングロスを同時に低下させることが可能となっている。

この種モールド型ＩＧＢＴにおいては、従来特許文献１に示すように、精密なセンス電流検出を可能にするため、エミッタセル領域に囲まれる中央部に電流検出セルを配置することが提案されている。

また、特許文献２においては、センス電流を正確に感知するために、温度分布の異なる、特に周辺領域に複数の電流センスを配置することを提案している。

特開平８−４６１９３号公報特開平１１−７４３７０号公報

ところで、ＩＰＭのＩＧＢＴチップをモ−ルド樹脂で直接固める場合、加熱加圧した樹脂を閉鎖された加熱金型内へ注入して加圧成形する方法で、一度に複数の成形が可能であり、生産性に優れているトランスファーモールド法の採用が採用されているが、発明者の知見によれば、トランスファーモールドタイプのＩＰＭに搭載されたＩＧＢＴチップがモ−ルドから受ける応力はチップ面内で均等ではなく、チップ外周部分が極端に大きくなっている。メイン電流が流れる領域と電流センスが流れる領域に加わる応力が異なると、ピエゾ効果によりそれぞれの出力特性も異なってしまう。このため、メイン電流とセンス電流の比率が異なってしまい、ＩＰＭの保護機能が誤動作を起こしてしまう場含があることが見出された。

また、トランスファ一モールド型のＩＧＢＴを実際に使用する場合、チップ温度の上昇や下降によりモールド樹脂が膨張、収縮を繰り返すため、チップに不安定な応力が加えられ、樹脂の膨張過程において電気エネルギーを吸収または蓄積して、充電電流が流れるというピエゾ効果によりＭＯＳのオン抵抗が変化するため、オン電圧が低下する。このため、メイン電流とセンス電流の比率が異なってしまい、ＩＰＭの保護機能が誤動作を起こしてしまう場含があることが見出された。

そこで、本発明の目的は、チップがモールド樹脂から応力を受けた場合、メインエミッタ領域と電流センス領域のオン電圧に差が生じることを防止でき、例えばＩＰＭの短絡保護機能の誤動作や短絡耐量の低下を防止できる半導体装置を提供することである。

第１発明は、電流センス用セルを有する半導体チップ、前記電流センス用セルのセンス電流が所定値を超えると前記半導体チップに流れる電流を制限しチップを保護する制御回路とを備えた半導体装置において、前記半導体チップの中央付近と外周付近とに電流センス用セルを複数設置し、そのセンス電流の平均値が前記所定値を超えると前記制御回路が前記保護を行うようにしたことを特徴とする半導体装置を提供することにある。

第２発明は、チップを外部応力から保護する保護膜でチップ表面をコーティングするコーティング領域とコーティングしない非コーティング領域が存在し、且つ電流センス用セルを有する半導体チップにおいて、前記電流センス用セル表面上の第１のコーティング領域と第１の非コーティング領域との面積比と、前記電流センス用セル以外のセル表面上の第２のコーティング領域と第２の非コーティング領域との面積比とを等しくしたことを特徴とする半導体装置を提供することにある。

第１の発明によれば、電流センス部のセンス電流が平均化されるので、チップがモールド樹脂から応力を受けた場合においても、メインエミッタ領域と電流センス領域のオン電圧に差が生じることが防止される。

第２の発明によれば、メインエミッタ領域と電流センス領域の樹脂をコーティングする面積とコーティングしない面積の比率を合わせることにより、チップがモールド樹脂から応力を受けた場合の影響を同じくして、メインエミッタ領域と電流センス領域のオン電圧に差が生じることが防止される。したがって、ＩＰＭの短絡保護機能の誤動作や、短絡耐量の低下を防止することができる。

実施の形態１．
図１（ａ）は本発明の一実施の形態による半導体装置の平面図であり、図１（ｂ）はアルミ線に沿った断面図である。図中、１はカードリング領域で、表面にはエミッタ電極２が、裏面にはコレクタ領域９が設けられ、エミッタ電極２の中央開口部にゲートバッド４から延びるゲート電極４ａが設けられている。エミッタ電極２上にはメインエミッタセル部３が設けられるとともに、その外周部のエミッタ電極外には電流センスパッド５を介して第１電流センスセル部６−１が形成されている。本発明においては、上記第１電流センスセル部６−１とは別個に．第２電流センスセル部６−２がエミッタ電極２の中央部に電流センスパッド５を介して設けられている。なお、電流センスセル部６−１および６−２は電流を流すためのＭＯＳが形成されている部分と、そのＭＯＳとアルミにより接続されたワイヤを接続するためのワイヤパット領域から形成されている。

上記電流センスセル部６−１および６−２には、ＩＧＢＴのメインエミッタ領域に配置されているＭＯＳと同一構造のＭＯＳが配置されており、これらのＭＯＳは同じゲート印加電圧により動作するようになっている。メインエミッタ領域のＭＯＳと電流センス部のＭＯＳはエミッタ電極が分離独立しており、センス部のＭＯＳの面積はメインエミッタ領域のＭＯＳの面積の１／１００００程度に設計されている。

こうした設計により電流センス部にはメインエミッタ領域の１／１００００程度の電流が流れるようになっている。短絡時にメインエミッタ領域に定格電流の３倍の電流が流れたときに、外部制御回路１０によって短絡保護を行いたい場合は、電流センス部分に流れる電流を絶えずモニターしておき、電流センス部分に定格電流の３／１００００倍の電流が流れた時に保護回路が動作するように設定されている。

上記構成においては、第１電流センス部６−１は、外部から受ける応力が大きいチップ外周付近に、第２電流センス部６−２は応力が比較的小さい中央付近に２つ配置しているが、この２つの電流センスに流れる電流の平均値を外部回路１０にて計算することにより、電流センス部分が外部から受ける応力により変化するセンス出力特性のばらつきを抑制することが可能となる。よって、ＩＰＭの保護機能の誤動作を発生し難くする。尚、電流センスの個数は２個以上でも良い。

実施の形態２.
図２は第１実施例と同様に、電流センスセル部が２つ以上存在するが、その第２電流センス部６−２のエミッタと外部電極を接続するためのエミッタパッド領域が共通となっている。

すなわち、上記電流センスセルの１つ６−１は、第１実施例と同様、外部から受ける応力が大きいチップ外周付近に電流センスパッド５を介して設けられているが、応力が比較的小さい中央付近の第２電流センス部６−２はエミッタ電極２上に直接配置されている。これら二つの電流センスセル部６−１および６−２は、アルミ配線によりチップ上で回路的に接続されており、電流センスパッド５は1つしかない配置されていない。

外部の制御回路へ電流センスの信号を伝達するためには、外部制御回路と電流センスパッドをアルミワイヤで接続する必要があるが、本構造の場合、1つの電流センスパッドにワイヤを接続するだけで良い。ここから取り出される信号は、２つの電流センスセルから出力される信号の和となっており、これはオン電圧が比較的低い（チップが受ける応力が大きい）チップ外周部分と、オン電圧が比較的高い（チップが受ける応力が小さい）チップ中央部分の激流センス特性の平均値とみなすことができる。

このため、チップがチップ周囲の樹脂から受ける応力がチップの位置により異なる場合でも、メイン特性と電流センスの出力特性を揃える事ができる。このことで、外部制御回路による短絡保護動作が正確に実施されるようになる。

実施の形態３.
図３は、トランスフャーモールドタイプのＩＧＢＴモジュールに塔載する電流センス機能付のＩＧＢＴにおいて、チップがケースのモールド樹脂から受ける応力を緩和するために、チップ表面にポリイミド等の樹脂をコーティングする場合の実施例である。ポリイミド等の樹脂はワイヤボンティング領域以外に部分にコーティングされるので、電流センスセル上のポリイミド等の樹脂をコーティングする面積とコーティングしない面積の比率が、電流センス以外のセルのポリイミド等の樹脂をコーティングする面積とコーティングしない面積の比率とほぼ同じに構成される。また、図４は、図３の半導体装置の平面図の電流センス部分の拡大図である。

図中、１はカードリング領域で、表面にはエミッタ電極２が、裏面にはコレクタ領域が設けられ、エミッタ電極２の中央開口部にゲートバッド４から延びるゲート電極４ａが設けられている。エミッタ電極２上にはメインエミッタセル部３が設けられるとともに、その外周部のエミッタ電極外には電流センスパッド５を介して第１電流センスセル部６−１が形成されている。この場合、チップが樹脂から受ける応力を緩和するためにチッブ表面にポリイミド等をコーティングする場合があるが、エミッタワイヤをボンディングする領域８−２および８−３のみポリイミドをエッチングして窓を開けておくのが普通である。この部分をエミッタパッドと呼ぶ。

この場合、ポリイミドで覆われていない部分はポリイミドで覆われている部分に比べて大きな応力を受ける。ＩＧＢＴのメイン部分は、エミッタパッドの下にもセルが配置されているが、この部分のオン電圧はそれ以外の領域のセルのオン電圧に比べて低くなる。このため、モールド樹詣で固められたチップ全体のオン電圧は、ポリイミドがコーティングされている部分とされていない部分の面積比率により異なってしまう。

電流センス付きＩＧＢＴにポリイミドをコーティングする場合、電流センスパッド５はワイヤを接続するためにポリイミドをコーティングしないのが普通であるが、電流センスセル６−１の部分は全体にポリイミドがコーティングされている。メインセルの部分は全体の何割かがポリイミドコーティングされているのに対し、電流センス部分は全体がポリイミドコ−ティングされているため、先に述べた応力の違いによりメイン部分と電流センス部分のオン電圧が異なってしまう場合がある。

これを防止するためには、電流センスセル６の上にコーティングするポリイミドの面積比率を、メインエミッタセル部分にコ―ティングするポリイミドの面積比率と同じにする必要がある。そのため、８−４のように設けることで、電流センスセル上にもポリイミドコーティングされた部分とコーティングされない部分を形成する。また、８−４を設ける一方、上記エミッタ領域のパッド部分８−２および８−３だけでなく、ゲートバッド４にもポリイミド開口領域８−１を設ける。

上記実施例では、電流センスを外周付近に設ける場合に適用したが、電流センスを外周付近だけでなく、中央付近に設ける実施の形態１、中央付近の電流センスのエミッタと外部電極とを接続するためのエミッタパット領域が共通とする実施の形態２にも本実施例を適用することもできる。

本発明の第１実施形態を示す半導体装置の平面図および断面図、本発明の第２実施形態を示す半導体装置の平面図。本発明の第３実施形態を示す半導体装置の平面図。本発明の第３実施形態を示す半導体装置の平面図の電流センス部分の拡大図。従来の半導体装置の平面図。

符号の説明

１ガードリング領域、２エミッタ電極、３メインエミッタセル部、４ゲートパッド、５電流センスパッド、６電流センスセル部、７ポリイミド塗布領域、８−１〜８−４ポリイミド開口領域、１０外部制御回路。

Claims

チップを外部応力から保護する保護膜でチップ表面をコーティングするコーティング領域とコーティングしない非コーティング領域が存在し、且つ電流センス用セルを有する半導体チップにおいて、前記電流センス用セル表面上の第１のコーティング領域と第１の非コーティング領域との面積比と、前記電流センス用セル以外のセル表面上の第２のコーティング領域と第２の非コーティング領域との面積比とを等しくしたことを特徴とする半導体装置。