JP4840738B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4840738B2 JP4840738B2 JP2005072244A JP2005072244A JP4840738B2 JP 4840738 B2 JP4840738 B2 JP 4840738B2 JP 2005072244 A JP2005072244 A JP 2005072244A JP 2005072244 A JP2005072244 A JP 2005072244A JP 4840738 B2 JP4840738 B2 JP 4840738B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- layer
- termination
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
- H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備え、ｎ型の不純物を含むｎ型コラム（第１部分領域の一例）とｐ型の不純物を含むｐ型コラム（第２部分領域の一例）の組合せが繰返して形成されているスーパージャンクション構造（以下、ＳＪ構造と略記する）が、セル領域と終端領域の両者に形成されている半導体装置に関する。本発明は特に、セル領域の耐圧よりも終端領域の耐圧の方が高く調整された半導体装置に関する。
半導体装置の高耐圧化と低オン抵抗化（又は低オン電圧化）の要求に応えるために、ＳＪ構造を備えた半導体装置の開発が進められている。この種の半導体装置は一般的に、ｎ型の半導体下層と、半導体中間層を備えた積層構造体を利用して形成されている。積層構造体を平面視したときに、その中心側に縦型半導体スイッチングセル群が形成されているセル領域が形成され、そのセル領域の周辺を一巡する終端領域が形成されていることが多い。近年、半導体中間層に形成されているＳＪ構造が、セル領域と終端領域の両者に形成された半導体装置の開発が進んでいる。セル領域のみならず終端領域にもＳＪ構造を備えることによって、終端領域の広い範囲に空乏化領域（空乏層が広がる範囲をいう）を形成することができ、セル領域と終端領域の両者の耐圧を向上させることができる。
セル領域には複数の縦型半導体スイッチングセルが形成されている。例えば、縦型半導体スイッチングセルがＭＯＳＦＥＴの場合は、半導体下層がドレイン層等と呼ばれ、そのドレイン層にドレイン電極が接続している。縦型半導体スイッチングセルがＩＧＢＴの場合は、半導体下層の裏面にｐ型のコレクタ層が設けられており、そのコレクタ層にコレクタ電極が接続している。また、縦型半導体スイッチングセルのゲート構造がプレーナ型の場合は、ＳＪ構造の上部領域に、ｐ型ボディ領域が形成され、そのｐ型ボディ領域に対向してプレーナ型ゲート電極が形成されている。あるいは縦型半導体スイッチングセルのゲート構造がトレンチ型の場合は、ＳＪ構造の表面にｐ型の半導体上層が形成され、この半導体上層を貫通するトレンチ型ゲート電極が形成されている。
セル領域には複数の縦型半導体スイッチングセルが形成されている。例えば、縦型半導体スイッチングセルがＭＯＳＦＥＴの場合は、半導体下層がドレイン層等と呼ばれ、そのドレイン層にドレイン電極が接続している。縦型半導体スイッチングセルがＩＧＢＴの場合は、半導体下層の裏面にｐ型のコレクタ層が設けられており、そのコレクタ層にコレクタ電極が接続している。また、縦型半導体スイッチングセルのゲート構造がプレーナ型の場合は、ＳＪ構造の上部領域に、ｐ型ボディ領域が形成され、そのｐ型ボディ領域に対向してプレーナ型ゲート電極が形成されている。あるいは縦型半導体スイッチングセルのゲート構造がトレンチ型の場合は、ＳＪ構造の表面にｐ型の半導体上層が形成され、この半導体上層を貫通するトレンチ型ゲート電極が形成されている。
半導体装置のアバランシェ耐量検査は、Ｌ負荷サージ耐量試験等によって実施される。Ｌ負荷サージ耐量試験では、半導体装置に対して過大なエネルギーを供給し、強制的にブレークダウンを起こさせる。ブレークダウンは臨界電界強度を超えた領域で発生する。セル領域と終端領域の面積比を考慮すると、面積の大きいセル領域側でブレークダウンを発生させることによって、面積の小さい終端領域側でブレークダウンが発生する場合に比して、単位面積当たりのアバランシェエネルギーを低下させることができる。このため、セル領域側でブレークダウンを発生させれば、過大なアバランシェエネルギーを局所的に消費してしまうことを抑制することができ、ひいては半導体装置が破壊されるという事態を抑制することができる。上記現象を得るためには、セル領域の耐圧よりも終端領域の耐圧を高くし、セル領域において優先的にブレークダウンが発生するようにしなければならない。
特許文献１は、セル領域と終端領域のＳＪ構造の層厚方向の厚みに着眼し、終端領域のＳＪ構造の厚みをセル領域のＳＪ構造の厚みよりも大きく形成することによって、終端領域に形成される空乏化領域の層厚方向の幅を、セル領域に形成される空乏化領域の層厚方向の幅よりも大きくした半導体装置を提案している。具体的には、セル領域のＳＪ構造の下方領域にｎ＋型の半導体領域を設ける。これにより、ｎ＋型の半導体領域の層厚方向の厚みの分だけ、セル領域のＳＪ構造の厚みが終端領域に比して小さくなる。特許文献１の半導体装置では、終端領域の耐圧がセル領域の耐圧よりも大きいという関係を得ることができる。特許文献１の半導体装置によると、セル領域で優先的にブレークダウンを発生させることができる。
特開２００２−１３４７４８号公報（図１参照）
ところが、特許文献１の半導体装置を実際に製造することは極めて困難である。ＳＪ構造は一般的に、ｎ型の半導体中間層に複数のトレンチを形成し、そのトレンチ群内にｐ型不純物の含む半導体を充填することによって作製している。したがって、セル領域と終端領域のＳＪ構造を同時に作製する場合、その層厚方向の厚みは等しくなる。特許文献１に具体的な製造方法は開示されていないが、特許文献１の構造でセル領域と終端領域においてＳＪ構造の層厚方向の厚みを異ならせるためには、セル領域のＳＪ構造を作製するための工程と、終端領域のＳＪ構造を作製するための工程を別個に実施する必要がある。したがって、製造に要する工程数が増加し、製造コストを増大させる。
本発明の目的は、セル領域と終端領域に形成されているＳＪ構造を、同一の製造工程で作製することが可能であるとともに、セル領域の耐圧よりも終端領域の耐圧の方が高く調整された半導体装置を提供することである。
本発明の目的は、セル領域と終端領域に形成されているＳＪ構造を、同一の製造工程で作製することが可能であるとともに、セル領域の耐圧よりも終端領域の耐圧の方が高く調整された半導体装置を提供することである。
本発明は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置に関する。
本発明で創作された一つの半導体装置は、第１導電型不純物を含む半導体下層と、層厚方向に伸びるとともに第１導電型不純物を含む第１部分領域と層厚方向に伸びるとともに第２導電型不純物を含む第２部分領域の組合せが前記層厚方向に対して直交する面内で繰返されているスーパージャンクション構造を有する半導体中間層を備えている。さらに、終端領域の半導体中間層の表面に形成されており、セル領域と終端領域の境界近傍にまで伸びている第２導電型不純物を含む半導体上層を備えている。その他に、半導体上層の表面側に形成されている第２導電型不純物を高濃度に含む終端コンタクト領域と、終端コンタクト領域に接続している主電極を備えている。本発明の半導体装置は、セル領域側から終端領域側に向けて観測したときに、半導体上層によって表面が高くなる段差が形成されている。さらに、本発明の半導体装置は、半導体装置がオフしたときに、終端領域の半導体中間層及び半導体上層に形成される空乏化領域の層厚方向の幅が、セル領域に形成される空乏化領域の層厚方向の幅よりも大きいことを特徴としている。
第１部分領域と第２部分領域は、例えば薄板状、四角柱状、あるいは六角柱状である。あるいは層厚方向に対して直交する面内で広く広がる第１部分領域内に、柱状の第２部分領域が分散配置されていてもよい。要は、層厚方向に直交する面内で、第１部分領域と第２部分領域の組合せが少なくとも一方方向へ繰返されていればよい。
セル領域に形成されている縦型半導体スイッチングセルの種類に特に制限はない。例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、あるいはＳＢＴ（Shottky Barrier Diode）等の縦型半導体スイッチングセルを挙げることができる。縦型半導体スイッチングセルに備えられているゲート電極構造は、トレンチ型、プレーナ型、あるいはその他の構造を採用することができる。
本発明で創作された一つの半導体装置は、第１導電型不純物を含む半導体下層と、層厚方向に伸びるとともに第１導電型不純物を含む第１部分領域と層厚方向に伸びるとともに第２導電型不純物を含む第２部分領域の組合せが前記層厚方向に対して直交する面内で繰返されているスーパージャンクション構造を有する半導体中間層を備えている。さらに、終端領域の半導体中間層の表面に形成されており、セル領域と終端領域の境界近傍にまで伸びている第２導電型不純物を含む半導体上層を備えている。その他に、半導体上層の表面側に形成されている第２導電型不純物を高濃度に含む終端コンタクト領域と、終端コンタクト領域に接続している主電極を備えている。本発明の半導体装置は、セル領域側から終端領域側に向けて観測したときに、半導体上層によって表面が高くなる段差が形成されている。さらに、本発明の半導体装置は、半導体装置がオフしたときに、終端領域の半導体中間層及び半導体上層に形成される空乏化領域の層厚方向の幅が、セル領域に形成される空乏化領域の層厚方向の幅よりも大きいことを特徴としている。
第１部分領域と第２部分領域は、例えば薄板状、四角柱状、あるいは六角柱状である。あるいは層厚方向に対して直交する面内で広く広がる第１部分領域内に、柱状の第２部分領域が分散配置されていてもよい。要は、層厚方向に直交する面内で、第１部分領域と第２部分領域の組合せが少なくとも一方方向へ繰返されていればよい。
セル領域に形成されている縦型半導体スイッチングセルの種類に特に制限はない。例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、あるいはＳＢＴ（Shottky Barrier Diode）等の縦型半導体スイッチングセルを挙げることができる。縦型半導体スイッチングセルに備えられているゲート電極構造は、トレンチ型、プレーナ型、あるいはその他の構造を採用することができる。
上記態様の半導体装置では、セル領域と終端領域に形成されているＳＪ構造が、同一の半導体中間層に形成されており、それぞれのＳＪ構造の層厚方向の厚みは実質的に同一である。セル領域と終端領域に形成されているＳＪ構造は同一の製造工程によって作製することができる。即ち、半導体中間層に対して１回の製造工程を実施すれば、セル領域のＳＪ構造と終端領域のＳＪ構造を作製することができる。ＳＪ構造を複数回の工程に分けて作製する場合に比して、製造に要する工程数が大幅に減少させることができる。
上記態様の半導体装置は、セル領域と終端領域の境界近傍に半導体上層を備えている。この半導体上層の表面側に終端コンタクト領域が形成されており、その終端コンタクト領域に主電極が接続している。終端コンタクト領域は、終端領域の電位を固定している。したがって、終端領域では、終端コンタクト領域を中心として略同心円状に空乏化領域が形成される。このため、終端領域のうちの終端コンタクト領域を含む領域では、半導体上層の層厚方向の厚みを調整することによって、層厚方向の空乏化領域を調整することができる。一般的に、セル領域と終端領域の境界近傍のうちの終端領域側に形成されている終端コンタクト領域近傍には過大な電界が集中し易い。このため、終端領域の耐圧は、終端コンタクト領域近傍がブレークダウンする電圧によって決定される。
上記態様の半導体装置は、半導体上層を設けることによって、終端コンタクト領域近傍に形成される空乏化領域を大きくすることができ、電界の集中を緩和することができる。半導体上層の層厚を調整するだけで、終端コンタクト領域近傍の空乏化領域の層厚方向の幅が、セル領域に形成される空乏化領域の層厚方向の幅よりも大きいという関係を得ることができる。上記態様の半導体装置では、セル領域の耐圧よりも終端領域の耐圧を高くすることができる。
上記態様の半導体装置は、セル領域と終端領域の境界近傍に半導体上層を備えている。この半導体上層の表面側に終端コンタクト領域が形成されており、その終端コンタクト領域に主電極が接続している。終端コンタクト領域は、終端領域の電位を固定している。したがって、終端領域では、終端コンタクト領域を中心として略同心円状に空乏化領域が形成される。このため、終端領域のうちの終端コンタクト領域を含む領域では、半導体上層の層厚方向の厚みを調整することによって、層厚方向の空乏化領域を調整することができる。一般的に、セル領域と終端領域の境界近傍のうちの終端領域側に形成されている終端コンタクト領域近傍には過大な電界が集中し易い。このため、終端領域の耐圧は、終端コンタクト領域近傍がブレークダウンする電圧によって決定される。
上記態様の半導体装置は、半導体上層を設けることによって、終端コンタクト領域近傍に形成される空乏化領域を大きくすることができ、電界の集中を緩和することができる。半導体上層の層厚を調整するだけで、終端コンタクト領域近傍の空乏化領域の層厚方向の幅が、セル領域に形成される空乏化領域の層厚方向の幅よりも大きいという関係を得ることができる。上記態様の半導体装置では、セル領域の耐圧よりも終端領域の耐圧を高くすることができる。
半導体上層が、セル領域の半導体中間層の表面にも形成されていてよい。この場合の半導体上層は、終端領域の少なくとも一部において、残部よりも層厚が大きく形成されている層厚領域を有しており、その層厚領域に終端コンタクト領域が形成されている。本発明の半導体装置は、セル領域側から終端領域側に向けて観測したときに、半導体上層の層厚領域によって表面が高くなる段差が形成されている。さらに、層厚領域は、セル領域と終端領域の境界近傍に形成されていることを特徴としている。
この態様の半導体装置によると、セル領域に形成される半導体上層は、いわゆるボディ領域として利用され得る。この場合のセル領域に形成される空乏化領域は、半導体中間層と半導体上層に形成される。ただし、ゲート電極構造がトレンチ型の場合は、形成される空乏化領域はトレンチゲート電極の底面より下方に形成されるので、空乏化領域は半導体上層に形成されない。
一方、終端領域の半導体上層には層厚領域が形成されており、その層厚領域はセル領域と終端領域の境界近傍に形成されている。この領域の空乏化領域は、半導体中間層に加えて、半導体上層のうちの層厚領域にも形成される。したがって、この領域の空乏化領域の層厚方向の幅は、セル領域に形成される空乏化領域の層厚方向の幅よりも、残部よりも大きく形成された層厚領域の厚みの分だけ確実に大きくなる。前記したように、セル領域と終端領域の境界近傍のうちの終端領域側に形成されている終端コンタクト領域近傍には過大な電界が集中し易い。この態様の半導体装置によると、終端コンタクト領域を含む位置に層厚領域が形成されているので、終端コンタクト領域近傍に形成される空乏化領域を大きくすることができる。終端コンタクト領域近傍の電界の集中を緩和することができる。この態様の半導体装置では、セル領域の耐圧よりも終端領域の耐圧が高くなる。
この態様の半導体装置によると、セル領域に形成される半導体上層は、いわゆるボディ領域として利用され得る。この場合のセル領域に形成される空乏化領域は、半導体中間層と半導体上層に形成される。ただし、ゲート電極構造がトレンチ型の場合は、形成される空乏化領域はトレンチゲート電極の底面より下方に形成されるので、空乏化領域は半導体上層に形成されない。
一方、終端領域の半導体上層には層厚領域が形成されており、その層厚領域はセル領域と終端領域の境界近傍に形成されている。この領域の空乏化領域は、半導体中間層に加えて、半導体上層のうちの層厚領域にも形成される。したがって、この領域の空乏化領域の層厚方向の幅は、セル領域に形成される空乏化領域の層厚方向の幅よりも、残部よりも大きく形成された層厚領域の厚みの分だけ確実に大きくなる。前記したように、セル領域と終端領域の境界近傍のうちの終端領域側に形成されている終端コンタクト領域近傍には過大な電界が集中し易い。この態様の半導体装置によると、終端コンタクト領域を含む位置に層厚領域が形成されているので、終端コンタクト領域近傍に形成される空乏化領域を大きくすることができる。終端コンタクト領域近傍の電界の集中を緩和することができる。この態様の半導体装置では、セル領域の耐圧よりも終端領域の耐圧が高くなる。
終端領域の半導体上層の層厚が、層厚領域の層厚に一様に等しく形成されていることが好ましい。終端領域の半導体上層の層厚が、セル領域の半導体上層の層厚よりも一様に厚く形成されているということもできる。
この態様の半導体装置によると、終端領域の広い範囲に亘って、終端領域の空乏化領域の層厚方向の幅がセル領域よりも大きいという関係を得ることができる。セル領域の耐圧よりも終端領域の耐圧が確実に高くなる。
この態様の半導体装置によると、終端領域の広い範囲に亘って、終端領域の空乏化領域の層厚方向の幅がセル領域よりも大きいという関係を得ることができる。セル領域の耐圧よりも終端領域の耐圧が確実に高くなる。
終端領域の半導体上層の不純物濃度が、セル領域の半導体上層の不純物濃度よりも薄いことが好ましい。
前記したように、セル領域の半導体上層は、いわゆるボディ領域として利用される。したがって、セル領域の半導体上層の不純物濃度は、所望のゲート閾値を得ることができる濃度に調整されることが多い。一方、終端領域の半導体上層は、空乏化される必要があるので、その不純物濃度は薄いことが好ましい。終端領域の半導体上層の不純物濃度が、セル領域の半導体上層の不純物濃度よりも薄いと、空乏化領域が終端領域の半導体上層の広い範囲に形成されることになる。
前記したように、セル領域の半導体上層は、いわゆるボディ領域として利用される。したがって、セル領域の半導体上層の不純物濃度は、所望のゲート閾値を得ることができる濃度に調整されることが多い。一方、終端領域の半導体上層は、空乏化される必要があるので、その不純物濃度は薄いことが好ましい。終端領域の半導体上層の不純物濃度が、セル領域の半導体上層の不純物濃度よりも薄いと、空乏化領域が終端領域の半導体上層の広い範囲に形成されることになる。
終端領域の半導体上層の表面に形成されている絶縁膜をさらに備えていることが好ましい。この場合、セル領域と終端領域の境界近傍では、絶縁膜が形成されていなくてもよい。終端領域の大部分において絶縁膜が形成されていればよい。
絶縁膜を設けることによって、終端領域の半導体上層の電界を緩和することができる。
絶縁膜を設けることによって、終端領域の半導体上層の電界を緩和することができる。
主電極が、セル領域から終端領域に向けて、絶縁膜の表面に伸びていることが好ましい。このとき、セル領域と終端領域の境界近傍の半導体上層に終端コンタクト領域を形成し、終端コンタクト領域と主電極の接触を確保するのが好ましい。
上記態様によると、いわゆるフィールドプレート効果を得ることができる。終端領域の半導体上層の電界をさらに緩和することができる。
上記態様によると、いわゆるフィールドプレート効果を得ることができる。終端領域の半導体上層の電界をさらに緩和することができる。
本発明者らは、上記態様の新規な半導体装置を創作したことによって、それら半導体装置を製造する新規な方法をも創作した。
本発明の製造方法は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置に関する。
本発明で創作された一つの製造方法は、第1導電型不純物を含む半導体下層と第１導電型不純物を含む半導体中間層の積層構造体を用意する工程と、半導体中間層の表面から裏面に向けて伸びる複数のトレンチを形成する工程と、第２導電型不純物を含む半導体をトレンチ群内に充填する工程と、半導体中間層の表面に第２導電型不純物を含む半導体上層を形成する工程と、セル領域の全範囲に対応する位置の半導体上層を、その半導体上層の表面から所定の深さまで除去する工程を備えている。
この製造方法によると、セル領域と終端領域の半導体中間層に対して、同一の製造工程によってトレンチ群を形成し、そのトレンチ郡内に第２導電型不純物を含む半導体を充填することによってＳＪ構造を作製している。セル領域と終端領域に形成されているＳＪ構造は同一の製造工程によって作製されている。この製造方法では、ＳＪ構造の製造工程を１回しか利用しない。ＳＪ構造を複数回の工程に分けて作製する場合に比して、製造に要する工程数が大幅に減少させることができる。その後に、半導体中間層の表面に半導体上層を形成し、次にセル領域の全範囲に対応する位置の半導体上層を表面から所定の深さまで除去する工程を実施する。これにより、終端領域の半導体上層の層厚が、セル領域の導体上層の層厚よりも大きく形成される。これらの工程を経て、セル領域の耐圧よりも終端領域の耐圧が高く調整された半導体装置を得ることができる。
本発明の製造方法は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置に関する。
本発明で創作された一つの製造方法は、第1導電型不純物を含む半導体下層と第１導電型不純物を含む半導体中間層の積層構造体を用意する工程と、半導体中間層の表面から裏面に向けて伸びる複数のトレンチを形成する工程と、第２導電型不純物を含む半導体をトレンチ群内に充填する工程と、半導体中間層の表面に第２導電型不純物を含む半導体上層を形成する工程と、セル領域の全範囲に対応する位置の半導体上層を、その半導体上層の表面から所定の深さまで除去する工程を備えている。
この製造方法によると、セル領域と終端領域の半導体中間層に対して、同一の製造工程によってトレンチ群を形成し、そのトレンチ郡内に第２導電型不純物を含む半導体を充填することによってＳＪ構造を作製している。セル領域と終端領域に形成されているＳＪ構造は同一の製造工程によって作製されている。この製造方法では、ＳＪ構造の製造工程を１回しか利用しない。ＳＪ構造を複数回の工程に分けて作製する場合に比して、製造に要する工程数が大幅に減少させることができる。その後に、半導体中間層の表面に半導体上層を形成し、次にセル領域の全範囲に対応する位置の半導体上層を表面から所定の深さまで除去する工程を実施する。これにより、終端領域の半導体上層の層厚が、セル領域の導体上層の層厚よりも大きく形成される。これらの工程を経て、セル領域の耐圧よりも終端領域の耐圧が高く調整された半導体装置を得ることができる。
半導体上層を除去する工程は、既存の様々な技術を利用することができる。
例えば、エッチング技術を利用することができる。セル領域の半導体上層を選択的にエッチングすることによって、半導体上層を表面から所定の深さまで除去することができる。
あるいは、セル領域の全範囲に対応する位置の半導体上層の表面に酸化膜を形成した後に、その酸化膜を除去することによって、半導体上層を表面から所定の深さまで除去することができる。半導体上層の表面に酸化膜を形成すると、酸化膜の一部は半導体上層内に侵入して形成される。したがって、その酸化膜を除去すると、酸化膜が半導体上層に侵入した部分が除去される。半導体上層は、その表面から所定の深さまで除去されることになる。
例えば、エッチング技術を利用することができる。セル領域の半導体上層を選択的にエッチングすることによって、半導体上層を表面から所定の深さまで除去することができる。
あるいは、セル領域の全範囲に対応する位置の半導体上層の表面に酸化膜を形成した後に、その酸化膜を除去することによって、半導体上層を表面から所定の深さまで除去することができる。半導体上層の表面に酸化膜を形成すると、酸化膜の一部は半導体上層内に侵入して形成される。したがって、その酸化膜を除去すると、酸化膜が半導体上層に侵入した部分が除去される。半導体上層は、その表面から所定の深さまで除去されることになる。
本発明の他の一つの半導体装置の製造方法は、第1導電型不純物を含む半導体下層と第１導電型不純物を含む半導体中間層の積層構造体を用意する工程と、半導体中間層の表面から裏面に向けて伸びる複数のトレンチを形成する工程と、第２導電型不純物を含む半導体をトレンチ群内に充填する工程と、半導体中間層の表面に第２導電型不純物を含む第１半導体上層を形成する工程と、終端領域に対応する位置の第１半導体上層の表面に、第２導電型不純物を含む第２半導体上層を形成する工程を備えていることが好ましい。
上記の製造方法によると、第２半導体上層を終端領域に選択的に形成することによって、終端領域の半導体上層の層厚が、セル領域の導体上層の層厚よりも大きく形成される。これらの工程を経て、セル領域の耐圧よりも終端領域の耐圧が高く調整された半導体装置を得ることができる。
上記の製造方法によると、第２半導体上層を終端領域に選択的に形成することによって、終端領域の半導体上層の層厚が、セル領域の導体上層の層厚よりも大きく形成される。これらの工程を経て、セル領域の耐圧よりも終端領域の耐圧が高く調整された半導体装置を得ることができる。
本発明の半導体装置は、ＳＪ構造を作製するための工程を１回だけ実施することによって得ることができる。ＳＪ構造を複数回の工程に分けて作製する場合に比して、製造に要する工程数が大幅に減少させることができる。さらに、本発明の半導体装置は、セル領域の耐圧よりも終端領域の耐圧が高く調整されており、セル領域において優先的にブレークダウンを発生させることができる。
実施例の主要な特徴を列記する。
（第１形態） 半導体中間層は、面的に広がった形状である。
（第２形態） セル領域に形成されているＳＪ構造の層厚方向の厚みと、終端領域に形成されているＳＪ構造の層厚方向の厚みは等しい。
（第３形態） 終端コンタクト領域と半導体中間層の間の距離が、ボディコンタクト領域と半導体中間層の間の距離よりも大きい。
（第１形態） 半導体中間層は、面的に広がった形状である。
（第２形態） セル領域に形成されているＳＪ構造の層厚方向の厚みと、終端領域に形成されているＳＪ構造の層厚方向の厚みは等しい。
（第３形態） 終端コンタクト領域と半導体中間層の間の距離が、ボディコンタクト領域と半導体中間層の間の距離よりも大きい。
図面を参照して以下に実施例を詳細に説明する。以下の各実施例の半導体装置は、主成分にシリコンの半導体を用いているが、この例に限らず、他の半導体材料あるいはそれらの組合せを用いてもよい。
（第１実施例）
図１に、半導体装置１０のセル領域１２と終端領域１４の境界近傍の要部縦断面図を示す。
図１に示すように、半導体装置１０は、縦型半導体スイッチングセル（この例ではSJ−MOSFETである）群が形成されているセル領域１２と、そのセル領域１２の周辺に位置している終端領域１４を備えている。実際には、セル領域１２の縦型半導体スイッチングセルは、紙面左に向けて繰返し形成されている。図１には、セル領域１２と終端領域１４の境界近傍に存在する一部の縦型半導体スイッチングセルが図示されている。セル領域１２の平面形状は、例えば、矩形状である。終端領域１４は、矩形状のセル領域１２を一巡して形成されている。半導体装置１０は、セル領域１２から終端領域１４まで連続して形成されているｎ＋型のドレイン層２４（半導体下層の一例）を備えている。ドレイン層２４の裏面には、アルミニウムからなるドレイン電極２２が蒸着されている。ドレイン層２４の表面には、半導体中間層２７が形成されている。半導体中間層２７には、層厚方向（図１の紙面上下方向）に伸びるとともにｎ型不純物を含むｎ型コラム２５（第１部分領域の一例）と層厚方向に伸びるとともにｐ型不純物を含むｐ型コラム２６（第２部分領域の一例）の組合せが形成されている。ｎ型コラム２５とｐ型コラム２６の組合せは、層厚方向に対して直交する面内で繰返して形成されている。この繰返し構造を一般的にスーパージャンクション構造という。ｎ型コラム２５とｐ型コラム２６は実質的に薄板状で形成されている。ｎ型コラム２５とｐ型コラム２６を平面視すると、ストライプ状に配置されている。終端領域１４の周縁側には、ｎ型の周縁領域２８が形成されている。周縁領域２８には、例えば、図示しない絶縁分離用トレンチ、チャネルストッパ領域等が形成されている。なお、ｎ型コラム２５の幅（層厚方向に対して直交する面内の幅をいう）とｐ型コラム２６の幅は、必要に応じて、セル領域１２と終端領域１４において異なっていてもよい。
（第１実施例）
図１に、半導体装置１０のセル領域１２と終端領域１４の境界近傍の要部縦断面図を示す。
図１に示すように、半導体装置１０は、縦型半導体スイッチングセル（この例ではSJ−MOSFETである）群が形成されているセル領域１２と、そのセル領域１２の周辺に位置している終端領域１４を備えている。実際には、セル領域１２の縦型半導体スイッチングセルは、紙面左に向けて繰返し形成されている。図１には、セル領域１２と終端領域１４の境界近傍に存在する一部の縦型半導体スイッチングセルが図示されている。セル領域１２の平面形状は、例えば、矩形状である。終端領域１４は、矩形状のセル領域１２を一巡して形成されている。半導体装置１０は、セル領域１２から終端領域１４まで連続して形成されているｎ＋型のドレイン層２４（半導体下層の一例）を備えている。ドレイン層２４の裏面には、アルミニウムからなるドレイン電極２２が蒸着されている。ドレイン層２４の表面には、半導体中間層２７が形成されている。半導体中間層２７には、層厚方向（図１の紙面上下方向）に伸びるとともにｎ型不純物を含むｎ型コラム２５（第１部分領域の一例）と層厚方向に伸びるとともにｐ型不純物を含むｐ型コラム２６（第２部分領域の一例）の組合せが形成されている。ｎ型コラム２５とｐ型コラム２６の組合せは、層厚方向に対して直交する面内で繰返して形成されている。この繰返し構造を一般的にスーパージャンクション構造という。ｎ型コラム２５とｐ型コラム２６は実質的に薄板状で形成されている。ｎ型コラム２５とｐ型コラム２６を平面視すると、ストライプ状に配置されている。終端領域１４の周縁側には、ｎ型の周縁領域２８が形成されている。周縁領域２８には、例えば、図示しない絶縁分離用トレンチ、チャネルストッパ領域等が形成されている。なお、ｎ型コラム２５の幅（層厚方向に対して直交する面内の幅をいう）とｐ型コラム２６の幅は、必要に応じて、セル領域１２と終端領域１４において異なっていてもよい。
半導体中間層２７の表面にはｐ型の半導体上層が形成されている。半導体上層のうち終端領域１４に形成されている半導体上層をリサーフ層３９といい、セル領域１２に形成されている半導体上層をボディ層３８という。後の製造工程を説明する際に詳細するが、ボディ層３８は、半導体中間層２７の表面にエピタキシャル成長によって作製された半導体上層に対して、イオン注入を利用して形成された領域である。リサーフ層３９は、半導体上層のうちイオン注入が実施されなかった領域である。本実施例では、ボディ層３８とリサーフ層３９を含めて半導体上層という。ボディ層３８の不純物濃度は、ゲート閾値が所望の値となるように調整されている。リサーフ層３９の層厚７４は、終端領域１４の全範囲に亘って一様に形成されている。リサーフ層３９の層厚７４は、セル領域１２のボディ層３８の層厚よりも大きい。リサーフ層３９の不純物濃度は、ボディ層３８、及びｐ型コラム２６の不純物濃度よりも薄く形成されている。セル領域１２と終端領域１４の境界近傍であるとともに、リサーフ層３９の表面側にｐ＋型の終端コンタクト領域３６が形成されている。終端コンタクト領域３６は、アルミニウムからなるソース電極５２に接続している。なお、詳細は後述するが、リサーフ層３９の層厚が一様に形成されないこともある。リサーフ層３９の層厚が、残部に比して一部分だけ大きく形成することがある。そのように厚く調整された領域を本明細書では層厚領域と言う。その点において、第１実施例のリサーフ層３９は、全領域が層厚領域と評価することができる。
酸化シリコンからなるフィールド酸化膜５４が、リサーフ層３９の表面に形成されている。フィールド酸化膜５４の表面の少なくともセル領域１２側に、フィールドプレート７６が形成されている。フィールドプレート７６は、セル領域１２から周辺に向けて伸びているソース電極５２のことをいう。フィールドプレート７６がセル領域１２から周辺に向けて伸びている長さに特に制限はなく、リサーフ層３９の表面側の電界を緩和するのに最適な長さで形成されている。
酸化シリコンからなるフィールド酸化膜５４が、リサーフ層３９の表面に形成されている。フィールド酸化膜５４の表面の少なくともセル領域１２側に、フィールドプレート７６が形成されている。フィールドプレート７６は、セル領域１２から周辺に向けて伸びているソース電極５２のことをいう。フィールドプレート７６がセル領域１２から周辺に向けて伸びている長さに特に制限はなく、リサーフ層３９の表面側の電界を緩和するのに最適な長さで形成されている。
次に、セル領域１２の構造を説明する。ボディ層３８の表面側に、ｎ＋型のソース領域３２とｐ＋型のボディコンタクト領域３４が選択的に形成されている。ソース領域３２とｎ型コラム２５を隔てているボディ層３８を貫通してポリシリコンからなるトレンチゲート電極４４が形成されている。トレンチゲート電極４４は、酸化シリコンからなるゲート絶縁膜４６で被覆されている。ソース領域３２とボディコンタクト領域３４は、ソース電極５２に電気的に接続している。ソース電極５２とトレンチゲート電極４４は、酸化シリコンからなる層間絶縁膜４２によって電気的に隔てられている。
なお、本実施例では、セル領域１２のうちの最も終端側に配置されているトレンチゲート電極４４に隣接するｐ型コラム２６ａとそのｐ型コラム２６ａに隣接するｎ型コラム２５ａとの境界を、セル領域１２と終端領域１４の境界としている。
なお、本実施例では、セル領域１２のうちの最も終端側に配置されているトレンチゲート電極４４に隣接するｐ型コラム２６ａとそのｐ型コラム２６ａに隣接するｎ型コラム２５ａとの境界を、セル領域１２と終端領域１４の境界としている。
図２に、半導体装置１０がオフしたときに、セル領域１２に形成される等電位分布を概略して示す。図２の構造は、セル領域１２に形成されている縦型半導体スイッチングセル（この例ではSJ−MOSFETである）のハーフセルを示している。一方、図３に、半導体装置１０がオフしたときに、終端領域１４に形成される等電位分布を概略して示す。
図２に示すように、セル領域１２の等電位分布は、トレンチゲート電極４４の底面とドレイン層２４の表面との間（図示７２に示す範囲）に形成されている。即ち、空乏化領域は、トレンチゲート電極４４の底面とドレイン層２４の表面との間に形成されている。空乏化領域の層厚方向の幅は、実質的に半導体中間層２７の厚みということができる。セル領域１２の耐圧は、空乏化領域の層厚方向の幅によって決定されるので、セル領域１２の耐圧は半導体中間層２７の厚みに相当すると言える。
一方、図３に示すように、終端領域１４の等電位分布は、終端コンタクト領域３６を中心として略同心円状に広がっている。終端領域１４の等電位分布は、半導体中間層２７に加えて、リサーフ層３９にも形成されている。即ち、空乏化領域は、半導体中間層２７とリサーフ層３９に形成されている。したがって、終端領域１４の耐圧は、半導体中間層２７の層厚方向の厚みの他に、リサーフ層３９の層厚方向の厚みを加えた大きさに相当する。終端領域１４の耐圧は、セル領域１２の耐圧に比して、リサーフ層３９の厚みが加わった分だけ大きくなる。終端領域１４の耐圧がセル領域１２の耐圧より大きく形成されているので、例えばＬ負荷サージ耐量試験等を実施した場合、面積の大きいセル領域１２において優先的にブレークダウンを発生させることができる。したがって、単位面積当たりのアバランシェエネルギーを低下させることができ、ひいては半導体装置１０が破壊されるという事態を抑制することができる。
図２に示すように、セル領域１２の等電位分布は、トレンチゲート電極４４の底面とドレイン層２４の表面との間（図示７２に示す範囲）に形成されている。即ち、空乏化領域は、トレンチゲート電極４４の底面とドレイン層２４の表面との間に形成されている。空乏化領域の層厚方向の幅は、実質的に半導体中間層２７の厚みということができる。セル領域１２の耐圧は、空乏化領域の層厚方向の幅によって決定されるので、セル領域１２の耐圧は半導体中間層２７の厚みに相当すると言える。
一方、図３に示すように、終端領域１４の等電位分布は、終端コンタクト領域３６を中心として略同心円状に広がっている。終端領域１４の等電位分布は、半導体中間層２７に加えて、リサーフ層３９にも形成されている。即ち、空乏化領域は、半導体中間層２７とリサーフ層３９に形成されている。したがって、終端領域１４の耐圧は、半導体中間層２７の層厚方向の厚みの他に、リサーフ層３９の層厚方向の厚みを加えた大きさに相当する。終端領域１４の耐圧は、セル領域１２の耐圧に比して、リサーフ層３９の厚みが加わった分だけ大きくなる。終端領域１４の耐圧がセル領域１２の耐圧より大きく形成されているので、例えばＬ負荷サージ耐量試験等を実施した場合、面積の大きいセル領域１２において優先的にブレークダウンを発生させることができる。したがって、単位面積当たりのアバランシェエネルギーを低下させることができ、ひいては半導体装置１０が破壊されるという事態を抑制することができる。
図４に、リサーフ層３９の層厚と終端領域１４の耐圧との関係を示す。図４に示すように、リサーフ層３９の層厚を大きくすると、終端領域１４の耐圧は略比例して大きくなる。リサーフ層３９の層厚を調整することによって、終端領域１４の耐圧を調整することができる。リサーフ層３９の層厚を調整するだけで、終端領域１４の耐圧をセル領域１２の耐圧よりも高く調整することができる。
本発明は、他に次の特徴を有している。
（１） リサーフ層３９の不純物濃度が、ボディ層３８及びｐ型コラム２６の不純物濃度よりも薄く形成されている。リサーフ層３９の不純物濃度が薄く形成されるほど、リサーフ層３９内には、ｎ型コラム２５とのｐｎ接合界面から伸びる空乏層が進行し易くなる。上記の濃度関係が確保されていると、リサーフ層３９内は実質的に完全空乏化され得る。
（２） フィールド酸化膜５４が形成されているので、リサーフ層３９の表面側の電界が緩和されている。
（３） フィールドプレート７６が形成されているので、リサーフ層３９の表面側の電界がさらに緩和されている。
（４） 終端領域１４の終端コンタクト領域３６が、セル領域１２のボディコンタクト領域３４よりも上側に形成されている。複数のボディコンタクト領域３４が存在する面よりも上側に形成されているとも言える。終端コンタクト領域３６と半導体中間層２７の間の距離が、ボディコンタクト領域３４と半導体中間層２７の間の距離よりも大きいとも言える。上記の位置関係が保たれていると、終端領域１４の耐圧がセル領域１２の耐圧よりも高いという関係が得られる。
（５） リサーフ層３９の層厚が、ボディ層３８の層厚よりも一様に厚く形成されているので、終端領域１４の広い範囲に亘って、終端領域１４の空乏化領域の層厚方向の幅がセル領域１２よりも大きいという関係を得ることができる。なお、終端領域１４の耐圧がセル領域１２の耐圧よりも高いという関係を得るためには、リサーフ層３９の層厚が、セル領域１２と終端領域１４の境界近傍において、少なくともボディ層３８よりも大きく形成されていればよい。あるいは、リサーフ層３９の層厚が、終端コンタクト領域３６を含む領域において、少なくともボディ層３８よりも大きく形成されていればよい、ということもできる。このように、リサーフ層のうち残部に比して一部分だけ層厚が大きい領域を層厚領域という。セル領域１２と終端領域１４の境界近傍は、終端領域１４の中で最も電界が集中し易い領域であり、この領域に対してリサーフ層の層厚領域を形成すると、電界の集中が緩和され、終端領域１４の耐圧を向上させることができる。なお、層厚領域として必要とされる横方向の幅は、例えば、ｎ型コラム２５とｐ型コラム２６の組合せが２個以上の幅ということができる。層厚領域としてこの幅を確保すれば、終端領域１４の耐圧を十分に向上させることができる。
（１） リサーフ層３９の不純物濃度が、ボディ層３８及びｐ型コラム２６の不純物濃度よりも薄く形成されている。リサーフ層３９の不純物濃度が薄く形成されるほど、リサーフ層３９内には、ｎ型コラム２５とのｐｎ接合界面から伸びる空乏層が進行し易くなる。上記の濃度関係が確保されていると、リサーフ層３９内は実質的に完全空乏化され得る。
（２） フィールド酸化膜５４が形成されているので、リサーフ層３９の表面側の電界が緩和されている。
（３） フィールドプレート７６が形成されているので、リサーフ層３９の表面側の電界がさらに緩和されている。
（４） 終端領域１４の終端コンタクト領域３６が、セル領域１２のボディコンタクト領域３４よりも上側に形成されている。複数のボディコンタクト領域３４が存在する面よりも上側に形成されているとも言える。終端コンタクト領域３６と半導体中間層２７の間の距離が、ボディコンタクト領域３４と半導体中間層２７の間の距離よりも大きいとも言える。上記の位置関係が保たれていると、終端領域１４の耐圧がセル領域１２の耐圧よりも高いという関係が得られる。
（５） リサーフ層３９の層厚が、ボディ層３８の層厚よりも一様に厚く形成されているので、終端領域１４の広い範囲に亘って、終端領域１４の空乏化領域の層厚方向の幅がセル領域１２よりも大きいという関係を得ることができる。なお、終端領域１４の耐圧がセル領域１２の耐圧よりも高いという関係を得るためには、リサーフ層３９の層厚が、セル領域１２と終端領域１４の境界近傍において、少なくともボディ層３８よりも大きく形成されていればよい。あるいは、リサーフ層３９の層厚が、終端コンタクト領域３６を含む領域において、少なくともボディ層３８よりも大きく形成されていればよい、ということもできる。このように、リサーフ層のうち残部に比して一部分だけ層厚が大きい領域を層厚領域という。セル領域１２と終端領域１４の境界近傍は、終端領域１４の中で最も電界が集中し易い領域であり、この領域に対してリサーフ層の層厚領域を形成すると、電界の集中が緩和され、終端領域１４の耐圧を向上させることができる。なお、層厚領域として必要とされる横方向の幅は、例えば、ｎ型コラム２５とｐ型コラム２６の組合せが２個以上の幅ということができる。層厚領域としてこの幅を確保すれば、終端領域１４の耐圧を十分に向上させることができる。
次に、半導体装置１０の第１の製造方法を図５〜図９を用いて説明する。
（第１製造方法）
まず、図５に示すように、ｎ＋型のドレイン層１２４とｎ型の半導体中間層１２７の積層構造体を用意する。積層構造体は、例えばドレイン層１２４の表面から半導体中間層１２７をエピタキシャル成長して得ることができる。
次に、図６に示すように、フォトリソグラフィー技術等を用いて、半導体中間層１２７に、半導体中間層１２７の表面から裏面に向けて、ドレイン層１２４まで達する複数のトレンチを形成し、そのトレンチ群内にｐ型の半導体を埋込みエピタキシャル成長する。トレンチ群は、例えばＲＩＥ等のドライエッチング（異方性エッチング）を利用して形成することができる。なお、必要に応じて、半導体中間層１２７には、トレンチ群の周囲を一巡する周縁領域１２８を設けてもよい。これにより、ｎ型コラム１２５とｐ型コラムの組合せが繰返されているスーパージャンクション構造を得ることができる。
次に、図７に示すように、半導体中間層１２７の表面にｐ−型の半導体上層１３０をエピタキシャル成長して形成する。
次に、図８に示すように、フォトリソグラフィー技術等を用いて、セル領域に対応する位置の半導体上層１３０を、エッチング技術を用いて所定の深さまで除去する。半導体上層１３０をエッチングする深さは、エッチング後に残存する半導体上層１３０が、ボディ層に必要とされる厚みが確保されるように調整する。
次に、図９に示すように、セル領域に対応する位置の半導体上層１３０に対して、ボディ層１３８、ソース領域１３２、ボディコンタクト領域１３４、さらに終端コンタクト領域１３６をイオン注入技術を利用して形成する。さらに、既知の技術を利用してトレンチゲート電極１４４とゲート絶縁膜１４６を作り込む。その後に、リサーフ層１３９の表面を酸化してフィールド酸化膜１５４を形成する。最後に、ソース電極１５２とドレイン電極１２２を蒸着法を利用して形成する。
これらの工程を経て、第１実施例の半導体装置を得ることができる。
（第１製造方法）
まず、図５に示すように、ｎ＋型のドレイン層１２４とｎ型の半導体中間層１２７の積層構造体を用意する。積層構造体は、例えばドレイン層１２４の表面から半導体中間層１２７をエピタキシャル成長して得ることができる。
次に、図６に示すように、フォトリソグラフィー技術等を用いて、半導体中間層１２７に、半導体中間層１２７の表面から裏面に向けて、ドレイン層１２４まで達する複数のトレンチを形成し、そのトレンチ群内にｐ型の半導体を埋込みエピタキシャル成長する。トレンチ群は、例えばＲＩＥ等のドライエッチング（異方性エッチング）を利用して形成することができる。なお、必要に応じて、半導体中間層１２７には、トレンチ群の周囲を一巡する周縁領域１２８を設けてもよい。これにより、ｎ型コラム１２５とｐ型コラムの組合せが繰返されているスーパージャンクション構造を得ることができる。
次に、図７に示すように、半導体中間層１２７の表面にｐ−型の半導体上層１３０をエピタキシャル成長して形成する。
次に、図８に示すように、フォトリソグラフィー技術等を用いて、セル領域に対応する位置の半導体上層１３０を、エッチング技術を用いて所定の深さまで除去する。半導体上層１３０をエッチングする深さは、エッチング後に残存する半導体上層１３０が、ボディ層に必要とされる厚みが確保されるように調整する。
次に、図９に示すように、セル領域に対応する位置の半導体上層１３０に対して、ボディ層１３８、ソース領域１３２、ボディコンタクト領域１３４、さらに終端コンタクト領域１３６をイオン注入技術を利用して形成する。さらに、既知の技術を利用してトレンチゲート電極１４４とゲート絶縁膜１４６を作り込む。その後に、リサーフ層１３９の表面を酸化してフィールド酸化膜１５４を形成する。最後に、ソース電極１５２とドレイン電極１２２を蒸着法を利用して形成する。
これらの工程を経て、第１実施例の半導体装置を得ることができる。
上記の製造方法に代えて、次の製造方法によっても第１実施例の半導体装置を得ることができる。
（第２製造方法）
図１０と図１１を用いて、第２の製造方法を説明する。なお、半導体上層２３０を形成するまでの製造工程は、第１製造方法（図７までの工程）と同様である。
まず、半導体上層２３０の表面に窒化シリコン膜２６２を成膜する。次に、セル領域に対応する位置の窒化シリコン膜２６２をエッチングによって除去し、セル領域に対応する位置の半導体上層２３０を露出させる。次に、図１０に示すように、熱酸化することによって、露出した半導体上層２３０に酸化膜２６４を形成する。この酸化膜２６４の一部は、半導体上層２３０内に侵入して形成される。
次に、図１１に示すように、窒化シリコン膜２６２と酸化膜２６４をエッチング技術を利用して除去する。酸化膜２６４を除去すると、酸化膜２６４が半導体上層２３０内に侵入していた部分が除去される。したがって、半導体上層２３０はセル領域に対応する位置で薄く、終端領域に対応する領域で厚く形成される。
この後の工程は、第１製造方法の図９に示す工程と実質的に同一の工程を実施することによって、第１実施例の半導体装置を得ることができる。
（第２製造方法）
図１０と図１１を用いて、第２の製造方法を説明する。なお、半導体上層２３０を形成するまでの製造工程は、第１製造方法（図７までの工程）と同様である。
まず、半導体上層２３０の表面に窒化シリコン膜２６２を成膜する。次に、セル領域に対応する位置の窒化シリコン膜２６２をエッチングによって除去し、セル領域に対応する位置の半導体上層２３０を露出させる。次に、図１０に示すように、熱酸化することによって、露出した半導体上層２３０に酸化膜２６４を形成する。この酸化膜２６４の一部は、半導体上層２３０内に侵入して形成される。
次に、図１１に示すように、窒化シリコン膜２６２と酸化膜２６４をエッチング技術を利用して除去する。酸化膜２６４を除去すると、酸化膜２６４が半導体上層２３０内に侵入していた部分が除去される。したがって、半導体上層２３０はセル領域に対応する位置で薄く、終端領域に対応する領域で厚く形成される。
この後の工程は、第１製造方法の図９に示す工程と実質的に同一の工程を実施することによって、第１実施例の半導体装置を得ることができる。
（第３製造方法）
図１２と図１３を用いて、第３の製造方法を説明する。なお、半導体中間層３３０を形成するまでの製造工程は、第１製造方法（図６までの工程）と同様である。
まず、図１２に示すように、半導体中間層３２７の表面に、ｐ−型の第１半導体上層３８２をエピタキシャル成長して形成する。
次に、図１３に示すように、第１の半導体上層３８２の表面のうち、終端領域に対応する領域に、ｐ−型の第２半導体上層３８４をエピタキシャル成長して形成する。これにより、半導体上層は、セル領域に対応する位置で薄く、終端領域に対応する領域で厚く形成される。
この後の工程は、第１製造方法の図９に示す工程と実質的に同一の工程を実施することによって、第１実施例の半導体装置を得ることができる
なお、第１半導体上層３８２と第２半導体上層３８４は、それぞれ異なる層厚、不純物濃度、あるいは半導体材料によって形成してもよい。
図１２と図１３を用いて、第３の製造方法を説明する。なお、半導体中間層３３０を形成するまでの製造工程は、第１製造方法（図６までの工程）と同様である。
まず、図１２に示すように、半導体中間層３２７の表面に、ｐ−型の第１半導体上層３８２をエピタキシャル成長して形成する。
次に、図１３に示すように、第１の半導体上層３８２の表面のうち、終端領域に対応する領域に、ｐ−型の第２半導体上層３８４をエピタキシャル成長して形成する。これにより、半導体上層は、セル領域に対応する位置で薄く、終端領域に対応する領域で厚く形成される。
この後の工程は、第１製造方法の図９に示す工程と実質的に同一の工程を実施することによって、第１実施例の半導体装置を得ることができる
なお、第１半導体上層３８２と第２半導体上層３８４は、それぞれ異なる層厚、不純物濃度、あるいは半導体材料によって形成してもよい。
（第２実施例）
図１４に、第２実施例の半導体装置４００の要部縦断面図を示す。この半導体装置４００は、プレーナ型のゲート電極４４４を備えている。その他の構造は、第１実施例と実質的に同一の構造を備えている。
この場合の半導体装置４００においても、終端領域４１４に形成される空乏化領域の層厚方向の幅が、セル領域４１２に形成される空乏化領域の層厚方向の幅よりも大きいという関係が得られる。即ち、セル領域４１２に形成される空乏化領域は、ボディ領域４３８の底面とドレイン層４２４の間に形成され、半導体中間層４２７の厚みよりも大きくなることはない。一方、終端領域４１４に形成される空乏化領域は、半導体中間層４２７とリサーフ層４３９に形成される。したがって、終端領域４１４の耐圧は、セル領域４１２の耐圧に比して、リサーフ層４３９の厚みが加わった分だけ大きくなる。終端領域４１４の耐圧がセル領域４１２の耐圧より大きくなる。
図１４に、第２実施例の半導体装置４００の要部縦断面図を示す。この半導体装置４００は、プレーナ型のゲート電極４４４を備えている。その他の構造は、第１実施例と実質的に同一の構造を備えている。
この場合の半導体装置４００においても、終端領域４１４に形成される空乏化領域の層厚方向の幅が、セル領域４１２に形成される空乏化領域の層厚方向の幅よりも大きいという関係が得られる。即ち、セル領域４１２に形成される空乏化領域は、ボディ領域４３８の底面とドレイン層４２４の間に形成され、半導体中間層４２７の厚みよりも大きくなることはない。一方、終端領域４１４に形成される空乏化領域は、半導体中間層４２７とリサーフ層４３９に形成される。したがって、終端領域４１４の耐圧は、セル領域４１２の耐圧に比して、リサーフ層４３９の厚みが加わった分だけ大きくなる。終端領域４１４の耐圧がセル領域４１２の耐圧より大きくなる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１２：セル領域
１４：終端領域
２２：ドレイン電極
２４：ドレイン層（半導体下層の一例）
２５：ｎ型コラム
２６：ｐ型コラム
２７：半導体中間層
２８：周縁領域
３２：ソース領域
３４：ボディコンタクト領域
３６：終端コンタクト領域
３８：ボディ層
３９：リサーフ層
４２：層間絶縁膜
４４：トレンチゲート電極
４６：ゲート絶縁膜
５２：ソース電極
５４：フィールド絶縁膜
７６：フィールドプレート
１４：終端領域
２２：ドレイン電極
２４：ドレイン層（半導体下層の一例）
２５：ｎ型コラム
２６：ｐ型コラム
２７：半導体中間層
２８：周縁領域
３２：ソース領域
３４：ボディコンタクト領域
３６：終端コンタクト領域
３８：ボディ層
３９：リサーフ層
４２：層間絶縁膜
４４：トレンチゲート電極
４６：ゲート絶縁膜
５２：ソース電極
５４：フィールド絶縁膜
７６：フィールドプレート
Claims (10)
- 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置であって、
第１導電型不純物を含む半導体下層と、
層厚方向に伸びるとともに第１導電型不純物を含む第１部分領域と層厚方向に伸びるとともに第２導電型不純物を含む第２部分領域の組合せが前記層厚方向に対して直交する面内で繰返されているスーパージャンクション構造を有する半導体中間層と、
終端領域の半導体中間層の表面に形成されており、セル領域と終端領域の境界近傍にまで伸びている第２導電型不純物を含む半導体上層と、
半導体上層の表面側に形成されている第２導電型不純物を高濃度に含む終端コンタクト領域と、
終端コンタクト領域に接続している主電極を備え、
セル領域側から終端領域側に向けて観測したときに、半導体上層によって表面が高くなる段差が形成されており、
半導体装置がオフしたときに、終端領域の半導体中間層及び半導体上層に形成される空乏化領域の層厚方向の幅が、セル領域に形成される空乏化領域の層厚方向の幅よりも大きいことを特徴とする半導体装置。 - 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置であって、
第１導電型不純物を含む半導体下層と、
層厚方向に伸びるとともに第１導電型不純物を含む第１部分領域と層厚方向に伸びるとともに第２導電型不純物を含む第２部分領域の組合せが前記層厚方向に対して直交する面内で繰返されているスーパージャンクション構造を有する半導体中間層と、
終端領域の少なくとも一部において、残部よりも層厚が大きく形成されている層厚領域を有する第２導電型不純物を含む半導体層上層と、
半導体上層の前記層厚領域の表面側に形成されている第２導電型不純物を高濃度に含む終端コンタクト領域と、
終端コンタクト領域に接続している主電極を備え、
セル領域側から終端領域側に向けて観測したときに、半導体上層の前記層厚領域によって表面が高くなる段差が形成されており、
前記層厚領域が、セル領域と終端領域の境界近傍に形成されていることを特徴とする半導体装置。 - 終端領域の半導体上層の層厚が、層厚領域の層厚に一様に等しく形成されていることを特徴とする請求項２の半導体装置。
- 終端領域の半導体上層の不純物濃度が、セル領域の半導体上層の不純物濃度よりも薄いことを特徴とする請求項２又は３の半導体装置。
- 終端領域の半導体上層の表面に形成されている絶縁膜をさらに備えていることを特徴とする請求項２〜４のいずれかの半導体装置。
- 主電極が、セル領域から終端領域に向けて、前記絶縁膜の表面に伸びていることを特徴とする請求項５の半導体装置。
- 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置の製造方法であり、
第1導電型不純物を含む半導体下層と第１導電型不純物を含む半導体中間層の積層構造体を用意する工程と、
半導体中間層の表面から裏面に向けて伸びる複数のトレンチを形成する工程と、
第２導電型不純物を含む半導体をトレンチ群内に充填する工程と、
半導体中間層の表面に第２導電型不純物を含む半導体上層を形成する工程と、
セル領域の全範囲に対応する位置の半導体上層を、その半導体上層の表面から所定の深さまで除去する工程と、
を備えていることを特徴とする製造方法。 - 半導体上層を除去する工程は、エッチング技術を利用することを特徴とする請求項７の製造方法。
- 半導体上層を除去する工程は、セル領域の全範囲に対応する位置の半導体上層の表面に酸化膜を形成した後に、その酸化膜を除去することによって実施することを特徴とする請求項７の製造方法。
- 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置の製造方法であり、
第1導電型不純物を含む半導体下層と第１導電型不純物を含む半導体中間層の積層構造体を用意する工程と、
半導体中間層の表面から裏面に向けて伸びる複数のトレンチを形成する工程と、
第２導電型不純物を含む半導体をトレンチ群内に充填する工程と、
半導体中間層の表面に第２導電型不純物を含む第１半導体上層を形成する工程と、
終端領域に対応する位置の第１半導体上層の表面に、第２導電型不純物を含む第２半導体上層を形成する工程と、
を備えていることを特徴とする製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005072244A JP4840738B2 (ja) | 2005-03-15 | 2005-03-15 | 半導体装置とその製造方法 |
| US11/366,613 US7465990B2 (en) | 2005-03-15 | 2006-03-03 | Semiconductor device having super junction structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005072244A JP4840738B2 (ja) | 2005-03-15 | 2005-03-15 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261149A JP2006261149A (ja) | 2006-09-28 |
| JP4840738B2 true JP4840738B2 (ja) | 2011-12-21 |
Family
ID=37009428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005072244A Expired - Fee Related JP4840738B2 (ja) | 2005-03-15 | 2005-03-15 | 半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7465990B2 (ja) |
| JP (1) | JP4840738B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4265684B1 (ja) * | 2007-11-07 | 2009-05-20 | トヨタ自動車株式会社 | 半導体装置 |
| JP5612256B2 (ja) * | 2008-10-16 | 2014-10-22 | 株式会社東芝 | 半導体装置 |
| JP2011023527A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| US8421196B2 (en) | 2009-11-25 | 2013-04-16 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
| US8525260B2 (en) * | 2010-03-19 | 2013-09-03 | Monolithic Power Systems, Inc. | Super junction device with deep trench and implant |
| JP2012074441A (ja) | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
| KR101154205B1 (ko) | 2010-12-17 | 2012-06-18 | (주) 트리노테크놀로지 | 수퍼정션 구조를 가지는 전력 반도체 소자 |
| CN103035634B (zh) * | 2011-10-09 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 能够提高雪崩耐量能力的超结器件结构 |
| US8564058B1 (en) * | 2012-08-07 | 2013-10-22 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with multiple trenched gates in unit cell |
| DE112013005788B4 (de) * | 2012-12-04 | 2019-02-07 | Denso Corporation | Halbleitervorrichtung und Verfahren zu deren Fertigung |
| JP6252022B2 (ja) * | 2013-08-05 | 2017-12-27 | セイコーエプソン株式会社 | 半導体装置 |
| DE102015110484B4 (de) * | 2015-06-30 | 2023-09-28 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| CN105679660B (zh) * | 2016-01-29 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN110491937B (zh) * | 2019-08-22 | 2021-04-13 | 电子科技大学 | 一种具有自偏置分离栅结构igbt |
| KR102812224B1 (ko) * | 2021-03-03 | 2025-05-22 | 주식회사 디비하이텍 | 에피택셜층의 유효 두께 차등 구조를 가지는 슈퍼정션 반도체 소자 및 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4843843B2 (ja) | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
| JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
| JP3973395B2 (ja) | 2001-10-16 | 2007-09-12 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
| JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP3743395B2 (ja) | 2002-06-03 | 2006-02-08 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
| JP4166627B2 (ja) * | 2003-05-30 | 2008-10-15 | 株式会社デンソー | 半導体装置 |
| DE112004001163B4 (de) * | 2003-08-20 | 2017-12-28 | Denso Corporation | Halbleiteranordnung eines vertikalen Typs |
| JP4253558B2 (ja) | 2003-10-10 | 2009-04-15 | 株式会社豊田中央研究所 | 半導体装置 |
-
2005
- 2005-03-15 JP JP2005072244A patent/JP4840738B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-03 US US11/366,613 patent/US7465990B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7465990B2 (en) | 2008-12-16 |
| US20060208334A1 (en) | 2006-09-21 |
| JP2006261149A (ja) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4940546B2 (ja) | 半導体装置 | |
| US10396194B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US10186610B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US9087893B2 (en) | Superjunction semiconductor device with reduced switching loss | |
| JP5196980B2 (ja) | 半導体装置 | |
| JP2022071220A (ja) | 半導体装置 | |
| JP3506676B2 (ja) | 半導体装置 | |
| US20170110571A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN102473738B (zh) | 半导体装置 | |
| JP2008182054A (ja) | 半導体装置 | |
| JP4840738B2 (ja) | 半導体装置とその製造方法 | |
| JP2006269720A (ja) | 半導体素子及びその製造方法 | |
| JP2013258327A (ja) | 半導体装置及びその製造方法 | |
| JP2009135360A (ja) | 半導体装置およびその製造方法 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| JP7251914B2 (ja) | 半導体装置 | |
| JP2006278826A (ja) | 半導体素子及びその製造方法 | |
| JP2022180638A (ja) | 半導体装置 | |
| JP4865260B2 (ja) | 半導体装置 | |
| US12288817B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN107924940A (zh) | 半导体装置 | |
| JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004039655A (ja) | 半導体装置 | |
| KR101127501B1 (ko) | 트렌치 게이트 구조를 가지는 전력 반도체 소자 | |
| JP2025159185A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |