JP4845592B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4845592B2 JP4845592B2 JP2006146079A JP2006146079A JP4845592B2 JP 4845592 B2 JP4845592 B2 JP 4845592B2 JP 2006146079 A JP2006146079 A JP 2006146079A JP 2006146079 A JP2006146079 A JP 2006146079A JP 4845592 B2 JP4845592 B2 JP 4845592B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating layer
- layer
- conductive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Laser Beam Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Description
本発明は、基板への溝の作製方法、基板の切断方法に関する。また本発明は、半導体装置の作製方法に関する。半導体装置は、トランジスタを含むものに相当する。 The present invention relates to a method for manufacturing a groove in a substrate and a method for cutting the substrate. The present invention also relates to a method for manufacturing a semiconductor device. A semiconductor device corresponds to a transistor including a transistor.
近年、トランジスタを含む半導体装置の開発が進められている。半導体装置は、基板上にトランジスタを形成し、次に、基板を切断することにより作製される。 In recent years, development of semiconductor devices including transistors has been promoted. A semiconductor device is manufactured by forming a transistor on a substrate and then cutting the substrate.
基板の切断では、多くの場合において、まず、スクライブ装置を用いて、基板の表面に溝(スクライブラインともいう)を形成する。次に、カッティング装置を用いて、溝に沿って、強制的に基板を切断する。また、レーザービーム(レーザービームはレーザー光に含まれる。以下、同じ。)を用いた基板の切断では、まず、基板にレーザービームを選択的に照射し、局所的に基板を加熱する。次に、加熱した基板の表面を冷媒により局所的に冷却する。続いて、基板に発生する熱応力を利用して亀裂を形成することにより、基板を切断する(例えば、特許文献1参照)。
スクライブ装置を用いて基板を切断すると、基板の表面に設けられた層によって、溝が所望の形状に形成されないことがある。その結果、基板を所望の形状に切断することができず、歩留まりを下げる要因となりうる。また、押し付ける力を用いて基板を切断するため、溝から亀裂が走り易く、切断面に悪影響を及ぼす(図6(D)のガラス基板の切断面の写真参照)。また、基板がプラスチックの場合には、バリを生じうる。バリとは、角部がなめらかに処理されていない状態をいい、ひげ状であることが多い。このように、スクライブ装置を用いて基板を切断すると、切断面の外観的な問題が生じ、歩留まりを下げる要因となっていた。また、スクライブ装置を用いた基板の切断では、多角形や丸みを帯びた形状のスクライブラインを形成することが困難であった。 When the substrate is cut using a scribe device, the groove may not be formed in a desired shape due to the layer provided on the surface of the substrate. As a result, the substrate cannot be cut into a desired shape, which can be a factor for reducing the yield. In addition, since the substrate is cut using a pressing force, a crack easily runs from the groove, which adversely affects the cut surface (see the photograph of the cut surface of the glass substrate in FIG. 6D). Further, when the substrate is plastic, burrs can occur. A burr means a state where corners are not smoothly processed, and is often a whisker. As described above, when the substrate is cut using the scribing apparatus, an appearance problem of the cut surface occurs, which causes a reduction in yield. In addition, it has been difficult to form a scribe line having a polygonal or rounded shape by cutting a substrate using a scribe device.
また、スクライブ装置には、カッターを用いている。カッターは、複数回使用すると摩耗してしまい、交換する必要がある。このようなカッターが高価なため、カッターを用いると、作製費用の削減が困難であった。 Moreover, the cutter is used for the scribe device. Cutters wear out when used multiple times and need to be replaced. Since such a cutter is expensive, it is difficult to reduce the production cost when the cutter is used.
また、レーザービームを用いた基板の切断では、基板を加熱するために基板が変形したり、基板内に応力が残るために基板に亀裂が発生したりすることがある。 In cutting a substrate using a laser beam, the substrate may be deformed to heat the substrate, or a crack may be generated in the substrate because stress remains in the substrate.
上記の実情を鑑み、本発明は、歩留まりを向上することができる基板の溝の作製方法、基板の切断方法、半導体装置の作製方法を提供する。 In view of the above circumstances, the present invention provides a method for manufacturing a groove in a substrate, a method for cutting a substrate, and a method for manufacturing a semiconductor device, which can improve yield.
本発明の基板の溝の作製方法は、レーザービームを選択的に照射して、基板に溝を形成する工程を有する。本発明は、アブレーション加工を用いることを特徴としており、アブレーション加工とは、レーザービームを照射した部分、つまり、レーザービームを吸収した部分の分子結合が切断されて光分解し、気化して蒸発する現象を用いた加工である。つまり、本発明の基板の溝の作製方法では、基板にレーザービームを照射して、レーザービームが照射された部分の分子結合を切断し、光分解し、気化して蒸発させることにより、基板に溝を形成する。 The substrate groove manufacturing method of the present invention includes a step of selectively irradiating a laser beam to form a groove in the substrate. The present invention is characterized in that ablation processing is used. Ablation processing is a method in which a molecular bond in a portion irradiated with a laser beam, that is, a portion that has absorbed a laser beam is cut and photodecomposed, vaporized and evaporated. This is a process that uses the phenomenon. That is, in the substrate groove manufacturing method of the present invention, the substrate is irradiated with a laser beam, the molecular bond of the portion irradiated with the laser beam is cut, photolyzed, vaporized and evaporated to the substrate. Grooves are formed.
本発明の基板の切断方法は、レーザービームを選択的に照射して、基板に溝を形成する工程と、溝にレーザービームを選択的に照射して、前記基板を切断する工程を有する。本発明では、アブレーション加工を用いており、基板にレーザービームを照射して、レーザービームが照射された部分の分子結合を切断し、光分解し、気化して蒸発させることにより、基板を切断する。 The substrate cutting method of the present invention includes a step of selectively irradiating a laser beam to form a groove in the substrate, and a step of selectively irradiating the groove with a laser beam to cut the substrate. In the present invention, ablation processing is used, and the substrate is cut by irradiating the substrate with a laser beam, cutting the molecular bond of the portion irradiated with the laser beam, photolyzing, vaporizing and evaporating. .
また、研削装置と研磨装置の一方又は両方を用いて、基板に研削と研磨の一方又は両方を行うことにより、基板を薄片化してもよい。より詳しくは、研削装置と研磨装置の一方又は両方を用いて、基板を100μm以下に薄片化する。基板を薄片化することにより、基板への溝の形成、基板の切断を、容易にかつ短時間で行うことができる。 Alternatively, the substrate may be thinned by performing one or both of grinding and polishing on the substrate using one or both of a grinding device and a polishing device. More specifically, the substrate is thinned to 100 μm or less using one or both of a grinding device and a polishing device. By making the substrate thin, grooves can be formed in the substrate and the substrate can be cut easily and in a short time.
本発明の半導体装置の作製方法の一形態は、上記の基板の溝の作製方法と基板の切断方法を用いることを特徴とする。本発明の半導体装置の作製方法は、基板上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、レーザービームを選択的に照射してアブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。 One embodiment of a method for manufacturing a semiconductor device according to the present invention is characterized by using the above-described substrate groove manufacturing method and substrate cutting method. A method for manufacturing a semiconductor device of the present invention includes a step of forming a layer including a transistor over a substrate, a step of forming a first insulating layer over the layer including a transistor, and an opening provided in the first insulating layer. A step of forming a conductive layer connected to a source region or a drain region of the transistor through the portion, a step of forming a second insulating layer covering the conductive layer, and ablation processing by selectively irradiating a laser beam The step of cutting the first insulating layer, the insulating layer provided in the layer including the transistor, the second insulating layer, and the substrate is performed.
本発明の半導体装置の作製方法の別形態は、基板上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、レーザービームを選択的に照射してアブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板から選択された一つ又は複数に溝を形成する工程と、形成した溝を用いて、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。 Another embodiment of a method for manufacturing a semiconductor device of the present invention includes a step of forming a layer including a transistor over a substrate, a step of forming a first insulating layer over the layer including a transistor, and a step of providing the first insulating layer A step of forming a conductive layer connected to a source region or a drain region of the transistor, a step of forming a second insulating layer covering the conductive layer, and a laser beam are selectively irradiated through the formed opening. Forming a groove in one or a plurality selected from the first insulating layer, the insulating layer provided in the layer including the transistor, the second insulating layer, and the substrate by performing ablation processing The groove includes the step of cutting the first insulating layer, the insulating layer provided in the layer including the transistor, the second insulating layer, and the substrate.
本発明の半導体装置の作製方法の別形態は、基板の一方の面上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、基板の他方の面を研磨する工程と、レーザービームを選択的に照射して、アブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。 Another embodiment of a method for manufacturing a semiconductor device of the present invention includes a step of forming a layer including a transistor over one surface of a substrate, a step of forming a first insulating layer over the layer including a transistor, A step of forming a conductive layer connected to a source region or a drain region of the transistor through an opening provided in the insulating layer; a step of forming a second insulating layer covering the conductive layer; The first insulating layer, the insulating layer provided in the layer including the transistor, the second insulating layer, and the substrate are cut by polishing the surface and selectively ablating by laser beam irradiation. The process of carrying out.
本発明の半導体装置の作製方法の別形態は、基板上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、基板の他方の面を研磨する工程と、レーザービームを選択的に照射してアブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板から選択された一つ又は複数に溝を形成する工程と、形成した溝を用いて、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。 Another embodiment of a method for manufacturing a semiconductor device of the present invention includes a step of forming a layer including a transistor over a substrate, a step of forming a first insulating layer over the layer including a transistor, and a step of providing the first insulating layer A step of forming a conductive layer connected to a source region or a drain region of the transistor through the formed opening, a step of forming a second insulating layer covering the conductive layer, and polishing the other surface of the substrate A process and ablation processing by selectively irradiating with a laser beam, whereby one selected from the first insulating layer, the insulating layer provided in the layer including the transistor, the second insulating layer, and the substrate; A step of forming a plurality of grooves, and a step of cutting the first insulating layer, the insulating layer provided in the layer including the transistor, the second insulating layer, and the substrate using the formed grooves.
なお、レーザーには、紫外光領域である1nm以上380nm以下の波長のレーザービームを発振することのできる固体レーザーを用いるとよい。紫外光領域の波長を有するNd:YVO4レーザービームは、他の長波長側のレーザービームに比べ、基板に吸収されやすく、アブレーション加工が可能であるからである。 Note that a solid-state laser that can oscillate a laser beam with a wavelength of 1 nm to 380 nm in the ultraviolet region is preferably used as the laser. This is because the Nd: YVO 4 laser beam having a wavelength in the ultraviolet region is more easily absorbed by the substrate than other laser beams on the long wavelength side and can be ablated.
また、基板には、ガラス基板を用いるとよい。ガラス基板は、紫外光領域のレーザービームを吸収しやすいため、アブレーション加工が容易だからである。 A glass substrate may be used as the substrate. This is because the glass substrate easily absorbs the laser beam in the ultraviolet light region and is therefore easily ablated.
また、基板には、プラスチック基板を用いてもよい。プラスチック基板を用いる場合、1nm以上350nm以下の波長のレーザービームを用いるとよい。プラスチック基板はポリエチレンテレフタラートからなることが好ましい。 Further, a plastic substrate may be used as the substrate. In the case of using a plastic substrate, a laser beam with a wavelength of 1 nm to 350 nm is preferably used. The plastic substrate is preferably made of polyethylene terephthalate.
また、レーザービームには、紫外領域の波長のNd:YVO4レーザーから発振されるレーザービームを用いるとよい。 As the laser beam, a laser beam oscillated from an Nd: YVO 4 laser having a wavelength in the ultraviolet region may be used.
また、本発明において、基板の切断面の角部が丸みを帯びると好ましい。 In the present invention, it is preferable that the corner of the cut surface of the substrate is rounded.
本発明の基板の分断もしくは溝の形成方法は、基板の分断方法が必須の液晶表示装置やEL(OLED)表示装置等の作製方法にも適用可能である。また、本発明の基板の分断もしくは溝の方法は、アクティブマトリクス型表示装置だけでなく、パッシブマトリクス型表示装置にも適用可能である。なお、これらの装置も、絶縁層を含んでいる。 The method for dividing a substrate or forming a groove according to the present invention can also be applied to a method for manufacturing a liquid crystal display device, an EL (OLED) display device, or the like that requires a substrate dividing method. In addition, the method of dividing a substrate or the groove of the present invention can be applied not only to an active matrix display device but also to a passive matrix display device. These devices also include an insulating layer.
本発明は、アブレーション加工を用いることにより、基板と基板上に設けられた絶縁層への溝の形成、基板と基板上に設けられた絶縁層の切断を容易に、かつ、短時間に行うことができ、歩留まりを向上させることができる。また、本発明は、レーザービームを用いるため、単純な四角形状の加工だけでなく、多角形状や丸みを帯びた形状等、所望の形状への加工を容易に行うことができる。 In the present invention, by using ablation processing, the formation of grooves in the insulating layer provided on the substrate and the substrate and the cutting of the insulating layer provided on the substrate and the substrate can be easily performed in a short time. And the yield can be improved. In addition, since the present invention uses a laser beam, not only simple rectangular processing but also processing into a desired shape such as a polygonal shape or a rounded shape can be easily performed.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
本発明の半導体装置の作製方法について図1〜図6を参照して説明する。なお、以下には、基板11上に6つの薄膜集積回路を作製する場合について説明する。また、図1(A)、図2(A)、図3(A)中、1つの薄膜集積回路が設けられる領域は、点線で囲まれた領域26に相当する。図1(B)、図2(B)、図3(B)の各々は、図1(A)、図2(A)、図3(A)の各々の点Aから点Bまでの断面図に相当する。 A method for manufacturing a semiconductor device of the present invention will be described with reference to FIGS. Hereinafter, a case where six thin film integrated circuits are formed over the substrate 11 will be described. 1A, 2A, and 3A, a region where one thin film integrated circuit is provided corresponds to a region 26 surrounded by a dotted line. 1B, 2B, and 3B are cross-sectional views from point A to point B in FIGS. 1A, 2A, and 3A, respectively. It corresponds to.
まず、基板11の一方の面上に、絶縁層12を形成する(図1(B)参照)。次に、絶縁層12上に、複数のトランジスタ13を含む層を形成する。続いて、複数のトランジスタ13を含む層上に、絶縁層15、絶縁層16を形成する。次に、絶縁層15、絶縁層16に設けられた開口部を介して、複数のトランジスタ13の各々のソース領域又はドレイン領域に接続された導電層17〜24を形成する。次に、導電層17〜24を覆うように、絶縁層25を形成する。 First, the insulating layer 12 is formed over one surface of the substrate 11 (see FIG. 1B). Next, a layer including a plurality of transistors 13 is formed over the insulating layer 12. Subsequently, an insulating layer 15 and an insulating layer 16 are formed over the layer including the plurality of transistors 13. Next, conductive layers 17 to 24 connected to the source region or the drain region of each of the plurality of transistors 13 are formed through openings provided in the insulating layer 15 and the insulating layer 16. Next, the insulating layer 25 is formed so as to cover the conductive layers 17 to 24.
基板11は、ガラス基板、プラスチック基板、シリコン基板、石英基板等に相当する。好適には、基板11として、ガラス基板やプラスチック基板を用いるとよい。ガラス基板やプラスチック基板は、1辺が1メートル以上のものを作製することが容易であり、また、所望の形状のものを作製することが容易である。従って、例えば、四角形状で、1辺が1メートル以上である、大型のガラス基板やプラスチック基板を用いれば、生産性を大幅に向上させることができる。このような長所は、円形のシリコン基板を用いる場合と比較すると大きな優位点である。 The substrate 11 corresponds to a glass substrate, a plastic substrate, a silicon substrate, a quartz substrate, or the like. Preferably, a glass substrate or a plastic substrate is used as the substrate 11. A glass substrate or a plastic substrate can be easily manufactured with a side of 1 meter or more, and a substrate with a desired shape can be easily manufactured. Therefore, for example, if a large glass substrate or plastic substrate having a quadrangular shape and one side of 1 meter or more is used, productivity can be greatly improved. Such an advantage is a great advantage compared to the case of using a circular silicon substrate.
絶縁層12は、基板11からの不純物の侵入を防止する役目を担う。絶縁層12は、スパッタリング法やプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を主成分として含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。なお、絶縁層12は、必要のない場合は、設けなくてもよい。 The insulating layer 12 serves to prevent impurities from entering from the substrate 11. The insulating layer 12 is formed by a single layer or a stack of layers containing silicon oxide or silicon nitride by a sputtering method, a plasma CVD method, or the like. The silicon oxide material is a substance containing silicon (Si) and oxygen (O), and corresponds to silicon oxide, silicon oxide containing nitrogen, and the like. The silicon nitride material is a substance containing silicon and nitrogen (N) as main components, and corresponds to silicon nitride, silicon nitride containing oxygen, and the like. Note that the insulating layer 12 is not necessarily provided when not necessary.
複数のトランジスタ13の各々は、半導体層27、絶縁層14、ゲート電極である導電層29を有する。半導体層27は、ソース領域又はドレイン領域として機能する不純物領域30、チャネル形成領域31を有する。不純物領域30には、N型又はP型を付与する不純物元素が添加されている。具体的には、N型を付与する不純物元素(15族に属する元素、例えばリン(P)、砒素(As))、P型を付与する不純物元素(例えばボロン(B))が添加されている。絶縁層14は、ゲート絶縁層に相当する。 Each of the plurality of transistors 13 includes a semiconductor layer 27, an insulating layer 14, and a conductive layer 29 that is a gate electrode. The semiconductor layer 27 includes an impurity region 30 that functions as a source region or a drain region and a channel formation region 31. An impurity element imparting N-type or P-type is added to the impurity region 30. Specifically, an impurity element imparting N-type (elements belonging to Group 15 such as phosphorus (P) or arsenic (As)) and an impurity element imparting P-type (for example, boron (B)) are added. . The insulating layer 14 corresponds to a gate insulating layer.
なお、図示する構成では、複数のトランジスタ13のみを形成しているが、本発明はこの構成に制約されない。基板11上に設ける素子は、半導体装置の用途によって適宜調節するとよい。例えば、電磁波を送受信する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタのみ、又は基板11上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。なお、アンテナとして機能する導電層は、1層ではなく、複数の層を形成してもよい。また、データを記憶する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタと記憶素子(例えば、トランジスタ、メモリトランジスタ等)も形成するとよい。また、回路を制御する機能や信号を生成する機能等をもたせた半導体装置(例えば、CPU、信号生成回路等)を形成する場合、基板11上にトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗素子や容量素子などの他の素子を形成するとよい。なお、電磁波の送受信する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタを形成するのみでもよい。 In the illustrated configuration, only the plurality of transistors 13 are formed, but the present invention is not limited to this configuration. Elements provided over the substrate 11 may be appropriately adjusted depending on the use of the semiconductor device. For example, when a semiconductor device having a function of transmitting and receiving electromagnetic waves is formed, only a plurality of transistors may be formed over the substrate 11 or a plurality of transistors and a conductive layer functioning as an antenna may be formed over the substrate 11. Note that the conductive layer functioning as an antenna may have a plurality of layers instead of a single layer. In the case of forming a semiconductor device having a function of storing data, a plurality of transistors and storage elements (eg, transistors and memory transistors) may be formed over the substrate 11. In the case of forming a semiconductor device having a function of controlling a circuit, a function of generating a signal, or the like (eg, a CPU, a signal generation circuit, or the like), a transistor may be formed over the substrate 11. In addition to the above, other elements such as a resistance element and a capacitor element may be formed as necessary. Note that when a semiconductor device having a function of transmitting and receiving electromagnetic waves is formed, a plurality of transistors may be formed only over the substrate 11.
絶縁層15、16は、SOG(スピンオングラス)法、液滴吐出法、スクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。例えば、絶縁層15として、酸素を含む珪素の窒化物を形成し、絶縁層16として、窒素を含む珪素の酸化物を形成するとよい。 The insulating layers 15 and 16 are formed as a single layer or stacked layers of an inorganic material or an organic material using an SOG (spin-on-glass) method, a droplet discharge method, a screen printing method, or the like. For example, a silicon nitride containing oxygen may be formed as the insulating layer 15, and a silicon oxide containing nitrogen may be formed as the insulating layer 16.
次に、レーザービームを選択的に、すなわち所定の位置に照射して、基板11、絶縁層12、複数のトランジスタ13を含む層に設けられた絶縁層14、絶縁層15、絶縁層16、絶縁層25から選択された一つ又は複数に溝32を形成する(図2(A)(B)参照)。なお、図示する構成では、レーザービームにより、絶縁層12、絶縁層14、絶縁層15、絶縁層16が切断され、基板11に溝32が形成されている。 Next, a laser beam is selectively applied to a predetermined position, that is, an insulating layer 14, an insulating layer 15, an insulating layer 16, an insulating layer provided in a layer including the substrate 11, the insulating layer 12, and the plurality of transistors 13 A groove 32 is formed in one or a plurality selected from the layer 25 (see FIGS. 2A and 2B). In the configuration shown in the figure, the insulating layer 12, the insulating layer 14, the insulating layer 15, and the insulating layer 16 are cut by a laser beam, and a groove 32 is formed in the substrate 11.
レーザーは、レーザー媒質、励起源、共振器により構成される。レーザーを、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。 The laser is composed of a laser medium, an excitation source, and a resonator. Lasers can be classified into gas lasers, liquid lasers, and solid-state lasers according to the medium. Free lasers, semiconductor lasers, and X-ray lasers are classified according to the characteristics of oscillation. In the present invention, any laser is used. Also good. Note that a gas laser or a solid laser is preferably used, and a solid laser is more preferably used.
気体レーザーには、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーには、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーには、アルゴン、クリプトン、キセノンの3種類の励起分子による発振がある。アルゴンイオンレーザーには、希ガスイオンレーザー、金属蒸気イオンレーザーがある。 Gas lasers include helium neon laser, carbon dioxide laser, excimer laser, and argon ion laser. The excimer laser includes a rare gas excimer laser and a rare gas halide excimer laser. A rare gas excimer laser has oscillation by three types of excited molecules, argon, krypton, and xenon. Argon ion lasers include rare gas ion lasers and metal vapor ion lasers.
液体レーザーには、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザー及び有機キレートレーザーは、固体レーザーに利用されているネオジムなどの希土類イオンをレーザー媒質として利用する。 Liquid lasers include inorganic liquid lasers, organic chelate lasers, and dye lasers. Inorganic liquid lasers and organic chelate lasers use rare earth ions such as neodymium, which are used in solid-state lasers, as laser media.
固体レーザーが用いるレーザー媒質は、固体の母体にレーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、YAG(イットリウム・アルミニウム・ガーネット結晶)、YLF、YVO4、YAlO3、サファイア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)である。 A laser medium used by a solid-state laser is obtained by doping a solid matrix with an active species that acts as a laser. The solid matrix is a crystal or glass. The crystal is YAG (yttrium / aluminum / garnet crystal), YLF, YVO 4 , YAlO 3 , sapphire, ruby, or alexandride. In addition, the active species having a laser action are, for example, trivalent ions (Cr 3+ , Nd 3+ , Yb 3+ , Tm 3+ , Ho 3+ , Er 3+ , Ti 3+ ).
なお、本発明に用いるレーザーには、連続発振型のレーザーやパルス発振型のレーザーを用いることができる。レーザービームの照射条件(例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等)は、基板11、絶縁層12、絶縁層14、絶縁層15、16、絶縁層25の厚さやその材料等を考慮して適宜制御する。 Note that a continuous wave laser or a pulsed laser can be used as the laser used in the present invention. The laser beam irradiation conditions (for example, frequency, power density, energy density, beam profile, etc.) take into consideration the thickness of the substrate 11, the insulating layer 12, the insulating layer 14, the insulating layers 15 and 16, the insulating layer 25, their materials, and the like. And control as appropriate.
基板11がガラス基板の場合には、レーザーとして、好ましくは、紫外光領域である1nm以上380nm以下の波長を有する固体レーザーを用いるとよい。さらに好ましくは、紫外光領域である1nm以上380nm以下の波長を有するNd:YVO4レーザーを用いるとよい。紫外光領域の波長のレーザーでは、他の長波長側のレーザーに比べて、基板(特にガラス基板)に光が吸収されやすく、アブレーション加工が容易だからである。また、Nd:YVO4レーザーは、特に、アブレーション加工が容易だからである。基板11がプラスチック基板の場合には、1nm以上350nm以下の波長を有する固体レーザーを用いればよい。この場合にもNd:YVO4レーザーを用いると好ましい。 When the substrate 11 is a glass substrate, a solid laser having a wavelength of 1 nm or more and 380 nm or less in the ultraviolet region is preferably used as the laser. More preferably, an Nd: YVO 4 laser having a wavelength of 1 nm or more and 380 nm or less in the ultraviolet region may be used. This is because, in a laser having a wavelength in the ultraviolet region, light is more easily absorbed by a substrate (particularly a glass substrate) than other long-wavelength lasers, and ablation processing is easy. In addition, the Nd: YVO 4 laser is particularly easy to ablate. When the substrate 11 is a plastic substrate, a solid laser having a wavelength of 1 nm to 350 nm may be used. Also in this case, it is preferable to use an Nd: YVO 4 laser.
なお、上記のレーザービームを照射するためのレーザー照射装置は、移動テーブル、基板、ヘッド部及び制御部を有する。移動テーブルには、吸着孔が設けられている。基板は、移動テーブル上の吸着孔に保持されている。ヘッド部は、レーザー発振装置から射出したレーザービームを、レーザーヘッドを介して照射する。制御部は、移動テーブルとヘッド部の一方又は両方を移動させることにより、基板表面の任意の場所にレーザーヘッドを位置させ、レーザービームを照射する。なお、制御部は、CCDカメラが撮像した基板上の位置決めマークを基準に相対的な位置から加工箇所を認識及び決定する。 Note that the laser irradiation apparatus for irradiating the laser beam includes a moving table, a substrate, a head unit, and a control unit. The moving table is provided with suction holes. The substrate is held in a suction hole on the moving table. The head unit irradiates the laser beam emitted from the laser oscillation device through the laser head. The control unit moves one or both of the moving table and the head unit, thereby positioning the laser head at an arbitrary position on the surface of the substrate and irradiating the laser beam. The control unit recognizes and determines a processing location from a relative position based on a positioning mark on the substrate imaged by the CCD camera.
次に、レーザービームを選択的に照射して、基板11、絶縁層12、絶縁層14、絶縁層15、絶縁層16、絶縁層25を切断する(図3(A)(B)参照)。または、形成した溝を用いて力学的に切断してもよい。上記工程を経て、基板11と複数のトランジスタを含む積層体33を得ることができる。 Next, laser beam is selectively irradiated to cut the substrate 11, the insulating layer 12, the insulating layer 14, the insulating layer 15, the insulating layer 16, and the insulating layer 25 (see FIGS. 3A and 3B). Or you may cut | disconnect dynamically using the formed groove | channel. Through the above steps, a stacked body 33 including the substrate 11 and a plurality of transistors can be obtained.
次に、必要に応じて、フィルム34、フィルム35を用いて、基板11と複数のトランジスタ13を含む積層体33を封止する(図4(A)参照)。フィルム34、フィルム35は、ポリエチレン、ポリカーボネート、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料、繊維質の材料(例えば紙)からなる。フィルムは、単層でもよいし、複数のフィルムが積層されてもよい。また、その表面には、接着層が設けられていてもよい。接着層は、ポリエステル、ポリオレフィン系の熱可塑性樹脂、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。 Next, as necessary, the stacked body 33 including the substrate 11 and the plurality of transistors 13 is sealed using the film 34 and the film 35 (see FIG. 4A). The film 34 and the film 35 are made of a material such as polyethylene, polycarbonate, polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, ethylene vinyl acetate, urethane, polyethylene terephthalate, or a fibrous material (for example, paper). The film may be a single layer, or a plurality of films may be laminated. Further, an adhesive layer may be provided on the surface. Adhesive layer is polyester, polyolefin-based thermoplastic resin, thermosetting resin, UV curable resin, vinyl acetate resin adhesive, vinyl copolymer resin adhesive, epoxy resin adhesive, urethane resin adhesive, rubber system It corresponds to a layer containing an adhesive such as an adhesive or an acrylic resin adhesive.
フィルム34、フィルム35の各々の表面は、二酸化珪素(シリカ)の粉末により、コーティングされていてもよい。コーティングにより、高温または高湿度の環境下においても防水性を保つことができる。つまり、耐湿性の機能を持たせることができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、複数のトランジスタ13を静電気から保護することができる。つまり、帯電防止の機能を持たせることができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモンドライクカーボンや窒素を含有した炭素等)によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルム34、フィルム35は、基材の材料(例えば樹脂)と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。また、フィルム34、フィルム35に界面活性剤を表面に塗布する、または界面活性剤を直接練り込むことで帯電防止の機能を持たせることができる。 The surface of each of the film 34 and the film 35 may be coated with silicon dioxide (silica) powder. The coating can maintain waterproofness even in a high temperature or high humidity environment. That is, it can have a moisture resistance function. Further, the surface thereof may be coated with a conductive material such as indium tin oxide. The coated material is charged with static electricity, and the plurality of transistors 13 can be protected from the static electricity. That is, an antistatic function can be provided. Further, the surface thereof may be coated with a material containing carbon as a main component (for example, diamond-like carbon or carbon containing nitrogen). The coating increases the strength and can suppress deterioration and destruction of the semiconductor device. The film 34 and the film 35 may be formed of a material obtained by mixing a base material (for example, resin) with silicon dioxide, a conductive material, or a material containing carbon as a main component. Further, an antistatic function can be imparted by applying a surfactant to the surface of the film 34 or film 35 or by directly kneading the surfactant.
フィルム34、フィルム35による複数のトランジスタ13の封止は、フィルム34、フィルム35の各々の表面の層、又はフィルム34、フィルム35の各々の表面の接着層を加熱処理によって溶かすことにより行われる。また必要に応じて、加圧処理を行って接着される。 The plurality of transistors 13 are sealed by the film 34 and the film 35 by melting the surface layer of the film 34 and the film 35 or the adhesive layer of each surface of the film 34 and the film 35 by heat treatment. Further, if necessary, pressure treatment is performed for adhesion.
本発明の半導体装置は、フィルム34、フィルム35の間に、基板11と複数のトランジスタ13を含む積層体が設けられていることを特徴とする。上記特徴により、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、複数のトランジスタ13の劣化や破壊を抑制し、信頼性を向上させることができる。 The semiconductor device of the present invention is characterized in that a stacked body including a substrate 11 and a plurality of transistors 13 is provided between a film 34 and a film 35. With the above characteristics, entry of harmful gas, water, and impurity elements can be suppressed. Therefore, deterioration and destruction of the plurality of transistors 13 can be suppressed and reliability can be improved.
なお、フィルム34、フィルム35の一方又は両方にアンテナとして機能する導電層を設けておいてもよい。そして、フィルム34、フィルム35により複数のトランジスタ13を含む積層体33を封止する際、フィルム34、フィルム35上の導電層と、複数のトランジスタ13とを電気的に接続させるようにしてもよい。この際、複数のトランジスタ13を含む積層体には、露出された接続用の導電層を設けておくとよい。そして、封止する際に、前記接続用の導電層と、フィルム34、フィルム35上の導電層とが接するようにする。そうすると、電磁波の送受信が可能な半導体装置を提供することができる。 Note that a conductive layer functioning as an antenna may be provided on one or both of the film 34 and the film 35. When the laminated body 33 including the plurality of transistors 13 is sealed with the film 34 and the film 35, the conductive layers on the film 34 and the film 35 may be electrically connected to the plurality of transistors 13. . At this time, an exposed connection conductive layer may be provided in the stacked body including the plurality of transistors 13. And when sealing, the said conductive layer for connection and the conductive layer on the film 34 and the film 35 are made to contact | connect. Then, a semiconductor device capable of transmitting and receiving electromagnetic waves can be provided.
なお、基板11の他方の面を、研削装置(例えば、研削盤)と研磨装置(例えば、砥石)の一方又は両方を用いて、研削と研磨の一方又は両方を行うことにより、基板11を薄片化してもよい。その後、レーザービームを選択的に照射して、絶縁層12、絶縁層14、絶縁層15、絶縁層16及び薄片化した基板11を切断する。続いて、フィルム34、35を用いて、基板11と複数のトランジスタ13を含む積層体33を封止する(図4(B)参照)。なお、基板11の厚さは、100μm、好適には50μm以下、さらに好適には5μm以下となるように、研削と研磨の一方又は両方を行うとよい。 In addition, the other surface of the substrate 11 is subjected to one or both of grinding and polishing using one or both of a grinding device (for example, a grinding machine) and a polishing device (for example, a grindstone), so that the substrate 11 is thinned. May be used. After that, the laser beam is selectively irradiated to cut the insulating layer 12, the insulating layer 14, the insulating layer 15, the insulating layer 16, and the thinned substrate 11. Subsequently, the stacked body 33 including the substrate 11 and the plurality of transistors 13 is sealed using the films 34 and 35 (see FIG. 4B). Note that one or both of grinding and polishing may be performed so that the thickness of the substrate 11 is 100 μm, preferably 50 μm or less, and more preferably 5 μm or less.
なお、研削と研磨の一方又は両方を行う際には、絶縁層25上に保護を目的としたフィルムを設けて固定するとよい。そして、その後、基板11の他方の面の研削と研磨の一方又は両方を行うとよい。なお、絶縁層25上に設けるフィルムは、表面に、UV硬化型接着剤が設けられたフィルムを用いるとよい。また、研削と研磨の一方又は両方を行った後は、絶縁層25上に設けたフィルムは設けたままでもよいし、除去してもよい。 When one or both of grinding and polishing are performed, a film for protection is preferably provided on the insulating layer 25 and fixed. Then, one or both of grinding and polishing of the other surface of the substrate 11 are preferably performed. The film provided on the insulating layer 25 may be a film having a UV curable adhesive on the surface. Further, after one or both of grinding and polishing, the film provided on the insulating layer 25 may be left as it is or may be removed.
このように、基板11を薄片化することにより、レーザービームを用いた、絶縁層12、絶縁層14、絶縁層15、絶縁層16と基板11の切断を容易にかつ短時間に行うことができる。また、基板を薄片化することにより、可撓性がある半導体装置を提供することができる。可撓性を持たせることにより、デザイン性を向上させ、フレキシブルな形状の物品に対する実装を容易に行うことができ、多種多様な分野で活用することができる。 Thus, by thinning the substrate 11, the insulating layer 12, the insulating layer 14, the insulating layer 15, the insulating layer 16, and the substrate 11 can be easily and quickly cut using a laser beam. . In addition, a flexible semiconductor device can be provided by thinning the substrate. By providing flexibility, the design can be improved, and mounting on an article having a flexible shape can be easily performed, which can be utilized in various fields.
また、上記の工程では、基板11を切断した形状は単純な四角形状だが、本発明は、これに限定されるものではない。例えば、レーザービームの走査と照射により、基板11を含む積層体に六角形状の溝32を形成し(図5(A)参照)、続いて、レーザービームを照射して、基板11を含む積層体を切断してもよい(図5(B)参照)。そうすると、六角形状の、基板11を含む積層体を形成することができる。また、レーザービームを照射して、基板11を含む積層体に円状の溝32を形成し(図5(C)参照)、レーザービームを照射して、基板11を含む積層体を切断してもよい(図5(D)参照)。これにより、基板11を含む円形の積層体を形成することができる。 Further, in the above process, the shape obtained by cutting the substrate 11 is a simple square shape, but the present invention is not limited to this. For example, a hexagonal groove 32 is formed in the stacked body including the substrate 11 by scanning and irradiation with a laser beam (see FIG. 5A), and subsequently, the stacked body including the substrate 11 is irradiated with a laser beam. May be cut (see FIG. 5B). Then, a hexagonal laminate including the substrate 11 can be formed. Further, a laser beam is irradiated to form a circular groove 32 in the stacked body including the substrate 11 (see FIG. 5C), and the laser beam is irradiated to cut the stacked body including the substrate 11. It is also possible (see FIG. 5D). Thereby, a circular laminated body including the substrate 11 can be formed.
このように形状を工夫することで、基板11を含む積層体の上面形状の内角を90度以上にしたり(例えば、六角形等の多角形状)、基板11を含む積層体の角をなくしたり(例えば円形、楕円形)することにより、搬送時にその扱いを容易にすることができる。また、製品に実装する際の欠けや亀裂、バリの発生を防止することができる。 By devising the shape in this way, the inner angle of the top surface shape of the laminate including the substrate 11 is set to 90 degrees or more (for example, a polygonal shape such as a hexagon), or the corner of the laminate including the substrate 11 is eliminated ( For example, it can be easily handled during transportation by making it circular or elliptical. In addition, it is possible to prevent chipping, cracking, and burring when mounting on a product.
本発明を用いた実験の結果について、図6を参照して説明する。図6(A)〜(C)は、ガラス基板の切断面を示す。 The result of the experiment using the present invention will be described with reference to FIG. 6A to 6C show cut surfaces of the glass substrate.
第1の実験として、ガラス基板にレーザービームを選択的に照射して、ガラス基板に溝を形成し、力学的にガラス基板の切断を試みた。なお、用いたガラス基板の大きさは、126.6mm×126.6mm×厚さ0.7mmであった。レーザーには、波長が266nmのNd:YVO4レーザーを用いた。レーザービームの照射条件は、出力パワー2.0W、周波数15kHz、送り速度20mm/secであった。 As a first experiment, a glass substrate was selectively irradiated with a laser beam to form a groove in the glass substrate, and the glass substrate was dynamically cut. The size of the glass substrate used was 126.6 mm × 126.6 mm × thickness 0.7 mm. As the laser, an Nd: YVO 4 laser having a wavelength of 266 nm was used. The laser beam irradiation conditions were an output power of 2.0 W, a frequency of 15 kHz, and a feed rate of 20 mm / sec.
ガラス基板にレーザービームを選択的に照射した結果、ガラス基板にV字型の溝が形成された(図6(A)参照)。続いて、ガラス基板にレーザービームを再度照射した結果、深さ方向にさらに大きな溝が形成された(図6(B)参照)。次に、送り速度を20mm/secから5mm/secに変えて、ガラス基板にレーザービームを再度照射した結果、深さ方向にさらに大きな溝が形成された(図6(C)参照)。続いて、力学的に、上記の溝が形成されたガラス基板の切断を試みたところ、容易に切断することができた。この際、レーザービームにより照射された溝の位置が切断面となった。 As a result of selectively irradiating the glass substrate with the laser beam, a V-shaped groove was formed in the glass substrate (see FIG. 6A). Subsequently, as a result of irradiating the glass substrate again with the laser beam, a larger groove was formed in the depth direction (see FIG. 6B). Next, as a result of changing the feed rate from 20 mm / sec to 5 mm / sec and irradiating the glass substrate again with the laser beam, a larger groove was formed in the depth direction (see FIG. 6C). Then, when it tried to cut | disconnect the glass substrate in which said groove | channel was formed dynamically, it was able to cut | disconnect easily. At this time, the position of the groove irradiated with the laser beam became the cut surface.
第2の実験として、ガラス基板へのレーザービームの選択的な照射のみで、ガラス基板の切断を試みた。レーザービームは、6回照射した。なお、用いたガラス基板の大きさは、126.6mm×126.6mm×厚さ0.7mmであった。レーザーには、波長が266nmのNd:YVO4レーザーを用いた。レーザーの照射条件は、出力パワー2.0W、周波数15kHz、送り速度5mm/secであった。実験の結果、亀裂などが発生することなく、ガラス基板を容易に切断することができた。 As a second experiment, the glass substrate was cut only by selective irradiation of the laser beam to the glass substrate. The laser beam was irradiated 6 times. The size of the glass substrate used was 126.6 mm × 126.6 mm × thickness 0.7 mm. As the laser, an Nd: YVO 4 laser having a wavelength of 266 nm was used. The laser irradiation conditions were an output power of 2.0 W, a frequency of 15 kHz, and a feed rate of 5 mm / sec. As a result of the experiment, it was possible to easily cut the glass substrate without causing cracks.
第3の実験として、ガラス基板を、研磨装置を用いて100μm以下に研磨した。続いて、研磨したガラス基板へのレーザービームの選択的な照射のみで、ガラス基板の切断を試みた。なお、用いたガラス基板の大きさは、126.6mm×126.6mm×厚さ0.7mmであった。レーザーには、波長が266nmのNd:YVO4レーザーを用いた。レーザーの照射条件は、出力パワー2.0W、周波数15kHz、送り速度30mm/secであった。実験の結果、亀裂などが発生することなく、ガラス基板を容易に切断することができた。 As a third experiment, the glass substrate was polished to 100 μm or less using a polishing apparatus. Subsequently, the glass substrate was cut only by selectively irradiating the polished glass substrate with a laser beam. The size of the glass substrate used was 126.6 mm × 126.6 mm × thickness 0.7 mm. As the laser, an Nd: YVO 4 laser having a wavelength of 266 nm was used. The laser irradiation conditions were an output power of 2.0 W, a frequency of 15 kHz, and a feed rate of 30 mm / sec. As a result of the experiment, it was possible to easily cut the glass substrate without causing cracks.
これらの結果から、ガラス基板にレーザービームを照射してガラス基板に溝を形成する場合、また、ガラス基板にレーザービームを照射してガラス基板を切断する場合、ガラス基板の厚さを制御したり、出力パワー、送り速度、照射回数等のレーザー照射条件を適宜調整する必要があることがわかる。 From these results, when the glass substrate is irradiated with a laser beam to form a groove in the glass substrate, or when the glass substrate is irradiated with the laser beam to cut the glass substrate, the thickness of the glass substrate is controlled. It can be seen that it is necessary to appropriately adjust the laser irradiation conditions such as output power, feed rate and number of irradiations.
また、ガラス基板にレーザービームを照射して、ガラス基板に溝を形成すると、その溝の切断面は、丸みを帯びている(図6(B)(C)参照)。切断面に角がある場合と比較すると、上記のように、切断面が丸みを帯びている場合、切断面の角部の欠けや、亀裂の発生を防止することができる。このような利点により、主にロボット等を使用したガラス基板の搬送の際に、その扱いを容易とすることができる。また、製品に実装する際も、欠けや亀裂の発生を抑制し、基板の損傷や破壊を抑制することができる。 In addition, when a glass substrate is irradiated with a laser beam to form a groove in the glass substrate, the cut surface of the groove is rounded (see FIGS. 6B and 6C). Compared with the case where the cut surface has corners, as described above, when the cut surface is rounded, it is possible to prevent the corners of the cut surface from being chipped and the occurrence of cracks. Due to such advantages, it is possible to easily handle the glass substrate when it is transported mainly using a robot or the like. Moreover, when mounting on a product, generation | occurrence | production of a chip and a crack can be suppressed and the damage and destruction of a board | substrate can be suppressed.
本発明の半導体装置の構成について、図7を参照して説明する。本発明の半導体装置100は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復調回路110、変調回路111を有する。半導体装置100は、アンテナ104と電源回路109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、適宜設けられる。 The structure of the semiconductor device of the present invention will be described with reference to FIG. The semiconductor device 100 of the present invention includes an arithmetic processing circuit 101, a memory circuit 103, an antenna 104, a power supply circuit 109, a demodulation circuit 110, and a modulation circuit 111. The semiconductor device 100 includes the antenna 104 and the power supply circuit 109 as essential components, and other components are provided as appropriate according to the use of the semiconductor device 100.
演算処理回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。 The arithmetic processing circuit 101 performs instruction analysis, control of the storage circuit 103, output of data to be transmitted to the modulation circuit 111, and the like based on a signal input from the demodulation circuit 110.
記憶回路103は、記憶素子を含む回路と、データの書き込みやデータの読み出しを行う制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有し、構造が単純であるため、少なくとも次の二つの利点がある。一つは作製工程を簡略化することができ、費用を削減することができることである。もう一つは積層体の面積を小型化することが容易であり、大容量化を容易に実現することができることである。また、不揮発性メモリであるため、電池を内蔵してもよいし、内蔵しなくてもよい。従って、記憶回路103として、有機メモリを用いることが好ましい。 The memory circuit 103 includes a circuit including a memory element and a control circuit that performs data writing and data reading. The memory circuit 103 stores at least an identification number of the semiconductor device itself. The identification number is used to distinguish from other semiconductor devices. The memory circuit 103 includes an organic memory, a DRAM (Dynamic Random Access Memory), an SRAM (Static Random Access Memory), an FeRAM (Ferroelectric Random Access Memory), a mask ROM (Read Only Memory ROM). It has one or more types selected from EPROM (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Programmable Read Only Memory) and flash memory. An organic memory has a structure in which a layer containing an organic compound is sandwiched between a pair of conductive layers. Since the structure is simple, the organic memory has at least the following two advantages. One is that the manufacturing process can be simplified and the cost can be reduced. The other is that the area of the laminated body can be easily reduced, and a large capacity can be easily realized. Further, since it is a non-volatile memory, a battery may or may not be incorporated. Therefore, it is preferable to use an organic memory as the memory circuit 103.
アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。 The antenna 104 converts the carrier wave supplied from the reader / writer 112 into an AC electrical signal. Further, load modulation is applied by the modulation circuit 111. The power supply circuit 109 generates a power supply voltage using the AC electrical signal converted by the antenna 104 and supplies the power supply voltage to each circuit.
復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。 The demodulation circuit 110 demodulates the AC electrical signal converted by the antenna 104 and supplies the demodulated signal to the arithmetic processing circuit 101. The modulation circuit 111 applies load modulation to the antenna 104 based on the signal supplied from the arithmetic processing circuit 101.
リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が受発信する電磁波であり、リーダ/ライタ112は変調回路111により変調された搬送波を受信する。 The reader / writer 112 receives the load modulation applied to the antenna 104 as a carrier wave. Further, the reader / writer 112 transmits a carrier wave to the semiconductor device 100. Note that the carrier wave is an electromagnetic wave transmitted and received by the reader / writer 112, and the reader / writer 112 receives the carrier wave modulated by the modulation circuit 111.
上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、RFID(Radio Frequency IDentification)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれる。本実施例は、他の実施の形態と自由に組み合わせることができる。 As described above, the semiconductor device of the present invention having a function of transmitting and receiving electromagnetic waves wirelessly includes an RFID (Radio Frequency IDentification), an RF chip, an RF tag, an IC chip, an IC tag, an IC label, a wireless chip, a wireless tag, and an electronic chip. Called electronic tag, wireless processor, wireless memory. This embodiment can be freely combined with any of the other embodiments.
本発明を適用した半導体装置100は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵(図8(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図8(B)参照)、書籍類、容器類(シャーレ等、図8(C)参照)、包装用容器類(包装紙やボトル等、図8(E)(F)参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図8(D)参照)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる。 The semiconductor device 100 to which the present invention is applied can be used for various articles and systems by utilizing the function of transmitting and receiving electromagnetic waves. Articles include, for example, keys (see FIG. 8A), banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc., see FIG. 8B), books, Containers (such as petri dishes, see FIG. 8C), packaging containers (such as wrapping paper and bottles, see FIGS. 8E and 8F), recording media (discs, video tapes, etc.), vehicles (bicycles) Etc.), accessories (such as bags and glasses, see FIG. 8D), foods, clothing, daily necessities, electronic devices (liquid crystal display devices, EL display devices, television devices, portable terminals, etc.) and the like. The semiconductor device of the present invention is fixed by being attached or embedded on the surface of an article having various shapes as described above. The system is an article management system, an authentication function system, a distribution system, or the like. By using the semiconductor device of the present invention, the system can be enhanced in function, multifunctional, and added value. This embodiment can be freely combined with other embodiment modes and other embodiments.
本実施例では、トランジスタの作製方法について、図9〜11を参照して説明する。 In this example, a method for manufacturing a transistor is described with reference to FIGS.
まず、基板551上に絶縁層552を形成する(図9(A)参照)。次に、絶縁層552上に絶縁層553を形成する。次に、絶縁層553上に、半導体層554を形成する。次に、半導体層554上にゲート絶縁層555を形成する。 First, the insulating layer 552 is formed over the substrate 551 (see FIG. 9A). Next, the insulating layer 553 is formed over the insulating layer 552. Next, the semiconductor layer 554 is formed over the insulating layer 553. Next, a gate insulating layer 555 is formed over the semiconductor layer 554.
絶縁層552、絶縁層553、半導体層554、ゲート絶縁層555等は、プラズマ処理を用いて形成するとよい。ここで行うプラズマ処理は、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行うことが好ましい。より詳しくは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行うことが好ましい。 The insulating layer 552, the insulating layer 553, the semiconductor layer 554, the gate insulating layer 555, and the like are preferably formed using plasma treatment. The plasma treatment performed here is preferably performed at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, it is preferable that the electron density is 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less and the plasma electron temperature is 0.5 eV or more and 1.5 eV or less.
プラズマの電子密度が高く、被処理物(例えば、絶縁層552、553、半導体層554、ゲート絶縁層555等)付近での電子温度が低いと、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高いため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化物は、CVD法やスパッタ法等により形成された薄膜と比較して膜厚等の均一性に優れ、且つ緻密な膜として形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。 When the electron density of plasma is high and the electron temperature in the vicinity of an object to be processed (eg, the insulating layers 552, 553, the semiconductor layer 554, the gate insulating layer 555, or the like) is low, damage to the object to be processed due to plasma can be prevented. it can. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or more, an oxide or a nitride formed by oxidizing or nitriding an object to be irradiated using plasma treatment is a CVD method or a sputtering method. Compared with the thin film formed by the above, etc., it is excellent in uniformity of the film thickness and the like, and can be formed as a dense film. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature lower by 100 degrees or more than the strain point of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed.
次に、ゲート絶縁層555上に、導電層501、導電層503を積層して形成する。導電層501、導電層503の各々は、タングステン、クロム、タンタル、窒化タンタル、モリブデン等の金属や前記金属を主成分とする合金または化合物を用いて形成する。なお、導電層501と導電層503は、互いに異なる材料を用いて形成する。具体的には、後に行うエッチング工程において、エッチングレートに差が生じる材料を用いる。 Next, a conductive layer 501 and a conductive layer 503 are stacked over the gate insulating layer 555. Each of the conductive layers 501 and 503 is formed using a metal such as tungsten, chromium, tantalum, tantalum nitride, or molybdenum, or an alloy or compound containing the metal as a main component. Note that the conductive layer 501 and the conductive layer 503 are formed using different materials. Specifically, a material that causes a difference in etching rate is used in an etching process performed later.
次に、導電層503上に、レジストからなるマスク506を形成する。マスク506は、遮光膜と半透膜を含む露光マスクを用いて形成される。このマスクの具体的な構成については後述する。 Next, a resist mask 506 is formed over the conductive layer 503. The mask 506 is formed using an exposure mask including a light shielding film and a semi-transmissive film. The specific configuration of this mask will be described later.
次に、マスク506を用いて、導電層503をエッチングして、マスク507と導電層504を形成する(図9(B)参照)。マスク507は、電界で加速されたイオンによりスパッタされ、2つのパターンに分割され、かつ、離れて配置される。次に、マスク507と導電層504を用いて、導電層501をエッチングして、導電層502を形成する(図9(C)参照)。 Next, the conductive layer 503 is etched using the mask 506 to form a mask 507 and a conductive layer 504 (see FIG. 9B). The mask 507 is sputtered by ions accelerated by an electric field, divided into two patterns, and arranged separately. Next, the conductive layer 501 is etched using the mask 507 and the conductive layer 504 to form the conductive layer 502 (see FIG. 9C).
次に、マスク507と導電層504を選択的にエッチングして、マスク508と導電層505を形成する(図9(D)参照)。マスク508は、電界で加速されたイオンによりスパッタされ、サイズが縮小される。この工程では、基板側に印加するバイアス電圧を調節することにより、導電層502がエッチングされないようにする。 Next, the mask 507 and the conductive layer 504 are selectively etched to form the mask 508 and the conductive layer 505 (see FIG. 9D). The mask 508 is sputtered by ions accelerated by an electric field to reduce its size. In this step, the conductive layer 502 is prevented from being etched by adjusting the bias voltage applied to the substrate side.
次に、半導体層554に、一導電型を付与する不純物元素を添加して、第1の濃度の不純物領域509、第1の濃度の不純物領域516、第1の濃度の不純物領域517を形成する(図10(A)参照)。この際、導電層502、導電層505を用いて、自己整合的に、半導体層554に不純物元素を添加する。 Next, an impurity element imparting one conductivity type is added to the semiconductor layer 554 to form a first concentration impurity region 509, a first concentration impurity region 516, and a first concentration impurity region 517. (See FIG. 10A). At this time, an impurity element is added to the semiconductor layer 554 in a self-aligning manner using the conductive layers 502 and 505.
次に、半導体層554に、一導電型を付与する不純物元素を添加して、第2の濃度の不純物領域510、第2の濃度の不純物領域511を形成する(図10(B)参照)。第2の濃度は第1の濃度よりも高くする。なお、導電層505と重なる半導体層554には、一導電型を付与する不純物元素が添加されない。従って、導電層505と重畳する領域の半導体層554は、チャネル形成領域として機能する。以上の工程を経て、薄膜トランジスタ520が完成する。 Next, an impurity element imparting one conductivity type is added to the semiconductor layer 554 to form a second concentration impurity region 510 and a second concentration impurity region 511 (see FIG. 10B). The second concentration is higher than the first concentration. Note that an impurity element imparting one conductivity type is not added to the semiconductor layer 554 which overlaps with the conductive layer 505. Therefore, the semiconductor layer 554 in a region overlapping with the conductive layer 505 functions as a channel formation region. Through the above steps, the thin film transistor 520 is completed.
次に、薄膜トランジスタ520を覆うように、絶縁層512、絶縁層513を形成する(図10(C)参照)。次に、絶縁層512、絶縁層513に設けられた開口部を介して、第2の濃度の不純物領域510、第2の濃度の不純物領域511に接続された導電層514、導電層515を形成する。 Next, an insulating layer 512 and an insulating layer 513 are formed so as to cover the thin film transistor 520 (see FIG. 10C). Next, the second concentration impurity region 510, the conductive layer 514 connected to the second concentration impurity region 511, and the conductive layer 515 are formed through the openings provided in the insulating layer 512 and the insulating layer 513. To do.
上記の工程では、厚さが異なる複雑な形状のマスク506を用いて、導電層501、導電層503をエッチングすることを特徴とする。マスク506を用いることにより、離れて配置されたマスク507を形成することができる。そして、2つのチャネル形成領域の間隔を狭くすることができる。具体的には、2つのチャネル形成領域の間隔を2μm未満とすることができる。従って、2つ以上のゲート電極を有するマルチゲート型の薄膜トランジスタを形成する場合に、その占有面積を縮小することができるので、高集積化を実現し、高精細な半導体装置を提供することができる。 The above process is characterized in that the conductive layer 501 and the conductive layer 503 are etched using a mask 506 having a complicated shape with different thicknesses. By using the mask 506, the masks 507 which are arranged separately can be formed. In addition, the interval between the two channel formation regions can be reduced. Specifically, the interval between the two channel formation regions can be less than 2 μm. Accordingly, when a multi-gate thin film transistor having two or more gate electrodes is formed, the occupation area can be reduced, so that high integration can be realized and a high-definition semiconductor device can be provided. .
次に、マスク506を形成する方法について、図11を参照して説明する。図11(A)は、露光マスクの一部を拡大した平面図である。また、図11(B)は、図11(A)に対応する露光マスクの一部の断面図と、基板551を含む積層体の断面図である。 Next, a method for forming the mask 506 will be described with reference to FIG. FIG. 11A is an enlarged plan view of a part of the exposure mask. FIG. 11B is a partial cross-sectional view of the exposure mask corresponding to FIG. 11A and a cross-sectional view of a stacked body including the substrate 551.
露光マスクは、透光性の基板560と、遮光膜561、遮光膜562と、半透膜563を有する。遮光膜561、遮光膜562は、クロム、タンタル、CrNx(xは正の整数)などの金属膜からなる。半透膜563は、露光波長に対して材料を適宜選択する必要があり、例えば、TaSixOy(x、yは正の整数)、CrOxNy(x、yは正の整数)、CrFxOy(x、yは正の整数)、MoSixNy(x、yは正の整数)、MoSixOy(x、yは正の整数)を用いればよい。半透膜563は、補助パターンとして機能する。 The exposure mask includes a light-transmitting substrate 560, a light-shielding film 561, a light-shielding film 562, and a semi-transmissive film 563. The light shielding film 561 and the light shielding film 562 are made of a metal film such as chromium, tantalum, or CrNx (x is a positive integer). For the semipermeable membrane 563, it is necessary to appropriately select a material with respect to the exposure wavelength. For example, TaSixOy (x and y are positive integers), CrOxNy (x and y are positive integers), CrFxOy (x and y are Positive integers), MoSixNy (x and y are positive integers), and MoSixOy (x and y are positive integers) may be used. The semipermeable membrane 563 functions as an auxiliary pattern.
上記の構成の露光マスクを用いて、レジストマスクの露光を行うと、露光されない領域521と露光される領域522とに大別される。この状態で、現像処理を行うと、露光された領域522のレジストが除去され、露光されない領域521の露光マスクにおける半透膜563に対応する部分のレジストの一部は除去される。図9(A)に示すような形状のマスク506が形成される。 When the resist mask is exposed using the exposure mask having the above structure, the resist mask is roughly classified into an unexposed area 521 and an exposed area 522. When development processing is performed in this state, the resist in the exposed region 522 is removed, and a part of the resist corresponding to the semi-permeable film 563 in the exposure mask in the unexposed region 521 is removed. A mask 506 having a shape as shown in FIG. 9A is formed.
11 基板
12 絶縁層
13 トランジスタ
14 絶縁層
15 絶縁層
16 絶縁層
17 導電層
25 絶縁層
26 点線で囲まれた領域
27 半導体層
29 導電層
30 不純物領域
31 チャネル形成領域
32 溝
33 積層体
34 フィルム
35 フィルム
100 半導体装置
101 演算処理回路
103 記憶回路
104 アンテナ
109 電源回路
110 復調回路
111 変調回路
112 リーダ/ライタ
501 導電層
502 導電層
503 導電層
504 導電層
505 導電層
506 マスク
507 マスク
508 マスク
509 第1の濃度の不純物領域
510 第2の濃度の不純物領域
511 第2の濃度の不純物領域
512 絶縁層
513 絶縁層
514 導電層
515 導電層
516 第1の濃度の不純物領域
517 第1の濃度の不純物領域
520 薄膜トランジスタ
521 露光されない領域
522 領域
551 基板
552 絶縁層
553 絶縁層
554 半導体層
555 ゲート絶縁層
560 基板
561 遮光膜
562 遮光膜
563 半透膜
11 Substrate 12 Insulating layer 13 Transistor 14 Insulating layer 15 Insulating layer 16 Insulating layer 17 Conductive layer 25 Insulating layer 26 Region 27 surrounded by dotted line 27 Semiconductor layer 29 Conductive layer 30 Impurity region 31 Channel formation region 32 Groove 33 Laminate 34 Film 35 Film 100 Semiconductor device 101 Arithmetic processing circuit 103 Memory circuit 104 Antenna 109 Power supply circuit 110 Demodulation circuit 111 Modulation circuit 112 Reader / writer 501 Conductive layer 502 Conductive layer 503 Conductive layer 504 Conductive layer 505 Conductive layer 506 Mask 507 Mask 508 Mask 509 First Impurity region 510 of the second concentration impurity region 511 of the second concentration impurity region 512 of the second concentration 512 insulating layer 513 insulating layer 514 conductive layer 515 conductive layer 516 first concentration impurity region 517 first concentration impurity region 520 Thin film transistor 521 Unexposed region 522 region 551 substrate 552 insulating layer 553 insulating layer 554 semiconductor layer 555 gate insulating layer 560 substrate 561 light shielding film 562 light shielding film 563 semi-transmissive film
Claims (4)
前記第1の絶縁層上に、半導体層を形成し、Forming a semiconductor layer on the first insulating layer;
前記半導体層上に、第2の絶縁層を形成し、Forming a second insulating layer on the semiconductor layer;
前記第2の絶縁層上に、第1の導電層、第2の導電層を積層して形成し、Forming a first conductive layer and a second conductive layer on the second insulating layer;
前記第2の導電層上に、遮光膜と透光膜を含む露光マスクを用いて形成された膜厚が異なるマスクをレジストより形成し、On the second conductive layer, a mask having a different film thickness formed using an exposure mask including a light-shielding film and a light-transmitting film is formed from a resist.
前記膜厚が異なるマスクを用いて前記第2の導電層をエッチングして、第3の導電層を形成すると同時に、前記膜厚が異なるマスクを2つの第1のマスクに形成し、Etching the second conductive layer using the masks having different thicknesses to form a third conductive layer, and simultaneously forming the masks having different thicknesses on the two first masks,
前記2つの第1のマスクと前記第3の導電層を用いて、前記第1の導電層をエッチングして、第4の導電層を形成し、Etching the first conductive layer using the two first masks and the third conductive layer to form a fourth conductive layer;
前記第3の導電層を選択的にエッチングして、2つの第5の導電層を形成し、Selectively etching the third conductive layer to form two fifth conductive layers;
前記第4の導電層及び前記2つの第5の導電層をマスクとして、前記半導体層に第1の一導電型を付与する不純物元素を添加して、第1の濃度の第1の不純物領域と、第1の濃度の第2の不純物領域と、第1の濃度の第3の不純物領域とを形成し、Using the fourth conductive layer and the two fifth conductive layers as a mask, an impurity element imparting a first conductivity type is added to the semiconductor layer, and a first impurity region having a first concentration is added. Forming a second impurity region having a first concentration and a third impurity region having a first concentration;
前記2つの第5の導電層をマスクとして、前記半導体層に第2の一導電型を付与する不純物元素を添加して、第2の濃度の第1の不純物領域と、第2の濃度の第2の不純物領域とを形成することを特徴とする半導体装置の作製方法。Using the two fifth conductive layers as masks, an impurity element imparting a second conductivity type is added to the semiconductor layer, so that a second impurity concentration first impurity region and a second concentration first impurity region are added. A method for manufacturing a semiconductor device, comprising forming two impurity regions.
前記2つの第5の導電層のぞれぞれに重畳する領域の半導体層は、それぞれチャネル形成領域として機能することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein a semiconductor layer in a region overlapping with each of the two fifth conductive layers functions as a channel formation region.
前記第2の濃度は第1の濃度よりも高いことを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device, wherein the second concentration is higher than the first concentration.
第2の一導電型を付与する不純物元素を添加された前記半導体層上に、第3の絶縁層を形成し、Forming a third insulating layer over the semiconductor layer to which the impurity element imparting the second conductivity type is added;
アブレーション加工を用いてレーザービームを選択的に照射して、前記第1の絶縁層、前記第2の絶縁層、前記第3の絶縁層及び前記基板を切断することを特徴とする半導体装置の作製方法。Fabrication of a semiconductor device, wherein the first insulating layer, the second insulating layer, the third insulating layer, and the substrate are cut by selectively irradiating a laser beam using ablation processing Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006146079A JP4845592B2 (en) | 2005-05-30 | 2006-05-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005156583 | 2005-05-30 | ||
| JP2005156583 | 2005-05-30 | ||
| JP2006146079A JP4845592B2 (en) | 2005-05-30 | 2006-05-26 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007013114A JP2007013114A (en) | 2007-01-18 |
| JP2007013114A5 JP2007013114A5 (en) | 2009-04-23 |
| JP4845592B2 true JP4845592B2 (en) | 2011-12-28 |
Family
ID=37751144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006146079A Expired - Fee Related JP4845592B2 (en) | 2005-05-30 | 2006-05-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4845592B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5956867B2 (en) * | 2012-08-21 | 2016-07-27 | 株式会社ジャパンディスプレイ | Manufacturing method of display device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4312680A (en) * | 1980-03-31 | 1982-01-26 | Rca Corporation | Method of manufacturing submicron channel transistors |
| JPH09216085A (en) * | 1996-02-07 | 1997-08-19 | Canon Inc | Substrate cutting method and cutting device |
| JP4014710B2 (en) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | Liquid crystal display |
| JP3478762B2 (en) * | 1999-07-21 | 2003-12-15 | 株式会社ユーティーケー・システム | Glass substrate cutting equipment |
| US7012008B1 (en) * | 2000-03-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Dual spacer process for non-volatile memory devices |
| JP2003066424A (en) * | 2001-08-24 | 2003-03-05 | Fuji Photo Film Co Ltd | Liquid crystal cell manufacturing method and liquid crystal cell |
| JP4627961B2 (en) * | 2002-09-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP4167094B2 (en) * | 2003-03-10 | 2008-10-15 | 浜松ホトニクス株式会社 | Laser processing method |
| GB2402230B (en) * | 2003-05-30 | 2006-05-03 | Xsil Technology Ltd | Focusing an optical beam to two foci |
| JP3842769B2 (en) * | 2003-09-01 | 2006-11-08 | 株式会社東芝 | Laser processing apparatus, laser processing method, and semiconductor device manufacturing method |
| JP5121145B2 (en) * | 2005-03-07 | 2013-01-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2006
- 2006-05-26 JP JP2006146079A patent/JP4845592B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007013114A (en) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1893094B (en) | Semiconductor device and manufacturing method thereof | |
| JP5331917B2 (en) | Semiconductor device | |
| CN1925109B (en) | Method for manufacturing semiconductor device | |
| TWI487068B (en) | Paper containing semiconductor device and its preparation method | |
| US8153511B2 (en) | Method for manufacturing semiconductor device | |
| US20110039394A1 (en) | Manufacturing method of semiconductor device | |
| JP5487257B2 (en) | Method for manufacturing semiconductor device | |
| US20110263087A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| CN100576480C (en) | Manufacturing method of semiconductor device | |
| JP4845592B2 (en) | Method for manufacturing semiconductor device | |
| US7719103B2 (en) | Semiconductor device | |
| JP5127167B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5004503B2 (en) | Semiconductor device | |
| JP5159053B2 (en) | Semiconductor device | |
| JP5352048B2 (en) | Method for manufacturing semiconductor device | |
| JP5084177B2 (en) | Semiconductor device | |
| JP2007059888A (en) | Method of fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |