Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4845592B2 - 半導体装置の作製方法 - Google Patents
[go: Go Back, main page]

JP4845592B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4845592B2
JP4845592B2 JP2006146079A JP2006146079A JP4845592B2 JP 4845592 B2 JP4845592 B2 JP 4845592B2 JP 2006146079 A JP2006146079 A JP 2006146079A JP 2006146079 A JP2006146079 A JP 2006146079A JP 4845592 B2 JP4845592 B2 JP 4845592B2
Authority
JP
Japan
Prior art keywords
substrate
insulating layer
layer
conductive layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006146079A
Other languages
English (en)
Other versions
JP2007013114A (ja
JP2007013114A5 (ja
Inventor
大幹 山田
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006146079A priority Critical patent/JP4845592B2/ja
Publication of JP2007013114A publication Critical patent/JP2007013114A/ja
Publication of JP2007013114A5 publication Critical patent/JP2007013114A5/ja
Application granted granted Critical
Publication of JP4845592B2 publication Critical patent/JP4845592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Description

本発明は、基板への溝の作製方法、基板の切断方法に関する。また本発明は、半導体装置の作製方法に関する。半導体装置は、トランジスタを含むものに相当する。
近年、トランジスタを含む半導体装置の開発が進められている。半導体装置は、基板上にトランジスタを形成し、次に、基板を切断することにより作製される。
基板の切断では、多くの場合において、まず、スクライブ装置を用いて、基板の表面に溝(スクライブラインともいう)を形成する。次に、カッティング装置を用いて、溝に沿って、強制的に基板を切断する。また、レーザービーム(レーザービームはレーザー光に含まれる。以下、同じ。)を用いた基板の切断では、まず、基板にレーザービームを選択的に照射し、局所的に基板を加熱する。次に、加熱した基板の表面を冷媒により局所的に冷却する。続いて、基板に発生する熱応力を利用して亀裂を形成することにより、基板を切断する(例えば、特許文献1参照)。
特開2001−64029号公報
スクライブ装置を用いて基板を切断すると、基板の表面に設けられた層によって、溝が所望の形状に形成されないことがある。その結果、基板を所望の形状に切断することができず、歩留まりを下げる要因となりうる。また、押し付ける力を用いて基板を切断するため、溝から亀裂が走り易く、切断面に悪影響を及ぼす(図6(D)のガラス基板の切断面の写真参照)。また、基板がプラスチックの場合には、バリを生じうる。バリとは、角部がなめらかに処理されていない状態をいい、ひげ状であることが多い。このように、スクライブ装置を用いて基板を切断すると、切断面の外観的な問題が生じ、歩留まりを下げる要因となっていた。また、スクライブ装置を用いた基板の切断では、多角形や丸みを帯びた形状のスクライブラインを形成することが困難であった。
また、スクライブ装置には、カッターを用いている。カッターは、複数回使用すると摩耗してしまい、交換する必要がある。このようなカッターが高価なため、カッターを用いると、作製費用の削減が困難であった。
また、レーザービームを用いた基板の切断では、基板を加熱するために基板が変形したり、基板内に応力が残るために基板に亀裂が発生したりすることがある。
上記の実情を鑑み、本発明は、歩留まりを向上することができる基板の溝の作製方法、基板の切断方法、半導体装置の作製方法を提供する。
本発明の基板の溝の作製方法は、レーザービームを選択的に照射して、基板に溝を形成する工程を有する。本発明は、アブレーション加工を用いることを特徴としており、アブレーション加工とは、レーザービームを照射した部分、つまり、レーザービームを吸収した部分の分子結合が切断されて光分解し、気化して蒸発する現象を用いた加工である。つまり、本発明の基板の溝の作製方法では、基板にレーザービームを照射して、レーザービームが照射された部分の分子結合を切断し、光分解し、気化して蒸発させることにより、基板に溝を形成する。
本発明の基板の切断方法は、レーザービームを選択的に照射して、基板に溝を形成する工程と、溝にレーザービームを選択的に照射して、前記基板を切断する工程を有する。本発明では、アブレーション加工を用いており、基板にレーザービームを照射して、レーザービームが照射された部分の分子結合を切断し、光分解し、気化して蒸発させることにより、基板を切断する。
また、研削装置と研磨装置の一方又は両方を用いて、基板に研削と研磨の一方又は両方を行うことにより、基板を薄片化してもよい。より詳しくは、研削装置と研磨装置の一方又は両方を用いて、基板を100μm以下に薄片化する。基板を薄片化することにより、基板への溝の形成、基板の切断を、容易にかつ短時間で行うことができる。
本発明の半導体装置の作製方法の一形態は、上記の基板の溝の作製方法と基板の切断方法を用いることを特徴とする。本発明の半導体装置の作製方法は、基板上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、レーザービームを選択的に照射してアブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。
本発明の半導体装置の作製方法の別形態は、基板上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、レーザービームを選択的に照射してアブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板から選択された一つ又は複数に溝を形成する工程と、形成した溝を用いて、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。
本発明の半導体装置の作製方法の別形態は、基板の一方の面上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、基板の他方の面を研磨する工程と、レーザービームを選択的に照射して、アブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。
本発明の半導体装置の作製方法の別形態は、基板上にトランジスタを含む層を形成する工程と、トランジスタを含む層上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層を形成する工程と、導電層を覆う第2の絶縁層を形成する工程と、基板の他方の面を研磨する工程と、レーザービームを選択的に照射してアブレーション加工を行うことで、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板から選択された一つ又は複数に溝を形成する工程と、形成した溝を用いて、第1の絶縁層、トランジスタを含む層に設けられた絶縁層、第2の絶縁層及び基板を切断する工程を有する。
なお、レーザーには、紫外光領域である1nm以上380nm以下の波長のレーザービームを発振することのできる固体レーザーを用いるとよい。紫外光領域の波長を有するNd:YVOレーザービームは、他の長波長側のレーザービームに比べ、基板に吸収されやすく、アブレーション加工が可能であるからである。
また、基板には、ガラス基板を用いるとよい。ガラス基板は、紫外光領域のレーザービームを吸収しやすいため、アブレーション加工が容易だからである。
また、基板には、プラスチック基板を用いてもよい。プラスチック基板を用いる場合、1nm以上350nm以下の波長のレーザービームを用いるとよい。プラスチック基板はポリエチレンテレフタラートからなることが好ましい。
また、レーザービームには、紫外領域の波長のNd:YVOレーザーから発振されるレーザービームを用いるとよい。
また、本発明において、基板の切断面の角部が丸みを帯びると好ましい。
本発明の基板の分断もしくは溝の形成方法は、基板の分断方法が必須の液晶表示装置やEL(OLED)表示装置等の作製方法にも適用可能である。また、本発明の基板の分断もしくは溝の方法は、アクティブマトリクス型表示装置だけでなく、パッシブマトリクス型表示装置にも適用可能である。なお、これらの装置も、絶縁層を含んでいる。
本発明は、アブレーション加工を用いることにより、基板と基板上に設けられた絶縁層への溝の形成、基板と基板上に設けられた絶縁層の切断を容易に、かつ、短時間に行うことができ、歩留まりを向上させることができる。また、本発明は、レーザービームを用いるため、単純な四角形状の加工だけでなく、多角形状や丸みを帯びた形状等、所望の形状への加工を容易に行うことができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
本発明の半導体装置の作製方法について図1〜図6を参照して説明する。なお、以下には、基板11上に6つの薄膜集積回路を作製する場合について説明する。また、図1(A)、図2(A)、図3(A)中、1つの薄膜集積回路が設けられる領域は、点線で囲まれた領域26に相当する。図1(B)、図2(B)、図3(B)の各々は、図1(A)、図2(A)、図3(A)の各々の点Aから点Bまでの断面図に相当する。
まず、基板11の一方の面上に、絶縁層12を形成する(図1(B)参照)。次に、絶縁層12上に、複数のトランジスタ13を含む層を形成する。続いて、複数のトランジスタ13を含む層上に、絶縁層15、絶縁層16を形成する。次に、絶縁層15、絶縁層16に設けられた開口部を介して、複数のトランジスタ13の各々のソース領域又はドレイン領域に接続された導電層17〜24を形成する。次に、導電層17〜24を覆うように、絶縁層25を形成する。
基板11は、ガラス基板、プラスチック基板、シリコン基板、石英基板等に相当する。好適には、基板11として、ガラス基板やプラスチック基板を用いるとよい。ガラス基板やプラスチック基板は、1辺が1メートル以上のものを作製することが容易であり、また、所望の形状のものを作製することが容易である。従って、例えば、四角形状で、1辺が1メートル以上である、大型のガラス基板やプラスチック基板を用いれば、生産性を大幅に向上させることができる。このような長所は、円形のシリコン基板を用いる場合と比較すると大きな優位点である。
絶縁層12は、基板11からの不純物の侵入を防止する役目を担う。絶縁層12は、スパッタリング法やプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を主成分として含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。なお、絶縁層12は、必要のない場合は、設けなくてもよい。
複数のトランジスタ13の各々は、半導体層27、絶縁層14、ゲート電極である導電層29を有する。半導体層27は、ソース領域又はドレイン領域として機能する不純物領域30、チャネル形成領域31を有する。不純物領域30には、N型又はP型を付与する不純物元素が添加されている。具体的には、N型を付与する不純物元素(15族に属する元素、例えばリン(P)、砒素(As))、P型を付与する不純物元素(例えばボロン(B))が添加されている。絶縁層14は、ゲート絶縁層に相当する。
なお、図示する構成では、複数のトランジスタ13のみを形成しているが、本発明はこの構成に制約されない。基板11上に設ける素子は、半導体装置の用途によって適宜調節するとよい。例えば、電磁波を送受信する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタのみ、又は基板11上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。なお、アンテナとして機能する導電層は、1層ではなく、複数の層を形成してもよい。また、データを記憶する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタと記憶素子(例えば、トランジスタ、メモリトランジスタ等)も形成するとよい。また、回路を制御する機能や信号を生成する機能等をもたせた半導体装置(例えば、CPU、信号生成回路等)を形成する場合、基板11上にトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗素子や容量素子などの他の素子を形成するとよい。なお、電磁波の送受信する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタを形成するのみでもよい。
絶縁層15、16は、SOG(スピンオングラス)法、液滴吐出法、スクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。例えば、絶縁層15として、酸素を含む珪素の窒化物を形成し、絶縁層16として、窒素を含む珪素の酸化物を形成するとよい。
次に、レーザービームを選択的に、すなわち所定の位置に照射して、基板11、絶縁層12、複数のトランジスタ13を含む層に設けられた絶縁層14、絶縁層15、絶縁層16、絶縁層25から選択された一つ又は複数に溝32を形成する(図2(A)(B)参照)。なお、図示する構成では、レーザービームにより、絶縁層12、絶縁層14、絶縁層15、絶縁層16が切断され、基板11に溝32が形成されている。
レーザーは、レーザー媒質、励起源、共振器により構成される。レーザーを、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。
気体レーザーには、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーには、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーには、アルゴン、クリプトン、キセノンの3種類の励起分子による発振がある。アルゴンイオンレーザーには、希ガスイオンレーザー、金属蒸気イオンレーザーがある。
液体レーザーには、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザー及び有機キレートレーザーは、固体レーザーに利用されているネオジムなどの希土類イオンをレーザー媒質として利用する。
固体レーザーが用いるレーザー媒質は、固体の母体にレーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、YAG(イットリウム・アルミニウム・ガーネット結晶)、YLF、YVO、YAlO、サファイア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)である。
なお、本発明に用いるレーザーには、連続発振型のレーザーやパルス発振型のレーザーを用いることができる。レーザービームの照射条件(例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等)は、基板11、絶縁層12、絶縁層14、絶縁層15、16、絶縁層25の厚さやその材料等を考慮して適宜制御する。
基板11がガラス基板の場合には、レーザーとして、好ましくは、紫外光領域である1nm以上380nm以下の波長を有する固体レーザーを用いるとよい。さらに好ましくは、紫外光領域である1nm以上380nm以下の波長を有するNd:YVOレーザーを用いるとよい。紫外光領域の波長のレーザーでは、他の長波長側のレーザーに比べて、基板(特にガラス基板)に光が吸収されやすく、アブレーション加工が容易だからである。また、Nd:YVOレーザーは、特に、アブレーション加工が容易だからである。基板11がプラスチック基板の場合には、1nm以上350nm以下の波長を有する固体レーザーを用いればよい。この場合にもNd:YVOレーザーを用いると好ましい。
なお、上記のレーザービームを照射するためのレーザー照射装置は、移動テーブル、基板、ヘッド部及び制御部を有する。移動テーブルには、吸着孔が設けられている。基板は、移動テーブル上の吸着孔に保持されている。ヘッド部は、レーザー発振装置から射出したレーザービームを、レーザーヘッドを介して照射する。制御部は、移動テーブルとヘッド部の一方又は両方を移動させることにより、基板表面の任意の場所にレーザーヘッドを位置させ、レーザービームを照射する。なお、制御部は、CCDカメラが撮像した基板上の位置決めマークを基準に相対的な位置から加工箇所を認識及び決定する。
次に、レーザービームを選択的に照射して、基板11、絶縁層12、絶縁層14、絶縁層15、絶縁層16、絶縁層25を切断する(図3(A)(B)参照)。または、形成した溝を用いて力学的に切断してもよい。上記工程を経て、基板11と複数のトランジスタを含む積層体33を得ることができる。
次に、必要に応じて、フィルム34、フィルム35を用いて、基板11と複数のトランジスタ13を含む積層体33を封止する(図4(A)参照)。フィルム34、フィルム35は、ポリエチレン、ポリカーボネート、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料、繊維質の材料(例えば紙)からなる。フィルムは、単層でもよいし、複数のフィルムが積層されてもよい。また、その表面には、接着層が設けられていてもよい。接着層は、ポリエステル、ポリオレフィン系の熱可塑性樹脂、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。
フィルム34、フィルム35の各々の表面は、二酸化珪素(シリカ)の粉末により、コーティングされていてもよい。コーティングにより、高温または高湿度の環境下においても防水性を保つことができる。つまり、耐湿性の機能を持たせることができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、複数のトランジスタ13を静電気から保護することができる。つまり、帯電防止の機能を持たせることができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモンドライクカーボンや窒素を含有した炭素等)によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルム34、フィルム35は、基材の材料(例えば樹脂)と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。また、フィルム34、フィルム35に界面活性剤を表面に塗布する、または界面活性剤を直接練り込むことで帯電防止の機能を持たせることができる。
フィルム34、フィルム35による複数のトランジスタ13の封止は、フィルム34、フィルム35の各々の表面の層、又はフィルム34、フィルム35の各々の表面の接着層を加熱処理によって溶かすことにより行われる。また必要に応じて、加圧処理を行って接着される。
本発明の半導体装置は、フィルム34、フィルム35の間に、基板11と複数のトランジスタ13を含む積層体が設けられていることを特徴とする。上記特徴により、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、複数のトランジスタ13の劣化や破壊を抑制し、信頼性を向上させることができる。
なお、フィルム34、フィルム35の一方又は両方にアンテナとして機能する導電層を設けておいてもよい。そして、フィルム34、フィルム35により複数のトランジスタ13を含む積層体33を封止する際、フィルム34、フィルム35上の導電層と、複数のトランジスタ13とを電気的に接続させるようにしてもよい。この際、複数のトランジスタ13を含む積層体には、露出された接続用の導電層を設けておくとよい。そして、封止する際に、前記接続用の導電層と、フィルム34、フィルム35上の導電層とが接するようにする。そうすると、電磁波の送受信が可能な半導体装置を提供することができる。
なお、基板11の他方の面を、研削装置(例えば、研削盤)と研磨装置(例えば、砥石)の一方又は両方を用いて、研削と研磨の一方又は両方を行うことにより、基板11を薄片化してもよい。その後、レーザービームを選択的に照射して、絶縁層12、絶縁層14、絶縁層15、絶縁層16及び薄片化した基板11を切断する。続いて、フィルム34、35を用いて、基板11と複数のトランジスタ13を含む積層体33を封止する(図4(B)参照)。なお、基板11の厚さは、100μm、好適には50μm以下、さらに好適には5μm以下となるように、研削と研磨の一方又は両方を行うとよい。
なお、研削と研磨の一方又は両方を行う際には、絶縁層25上に保護を目的としたフィルムを設けて固定するとよい。そして、その後、基板11の他方の面の研削と研磨の一方又は両方を行うとよい。なお、絶縁層25上に設けるフィルムは、表面に、UV硬化型接着剤が設けられたフィルムを用いるとよい。また、研削と研磨の一方又は両方を行った後は、絶縁層25上に設けたフィルムは設けたままでもよいし、除去してもよい。
このように、基板11を薄片化することにより、レーザービームを用いた、絶縁層12、絶縁層14、絶縁層15、絶縁層16と基板11の切断を容易にかつ短時間に行うことができる。また、基板を薄片化することにより、可撓性がある半導体装置を提供することができる。可撓性を持たせることにより、デザイン性を向上させ、フレキシブルな形状の物品に対する実装を容易に行うことができ、多種多様な分野で活用することができる。
また、上記の工程では、基板11を切断した形状は単純な四角形状だが、本発明は、これに限定されるものではない。例えば、レーザービームの走査と照射により、基板11を含む積層体に六角形状の溝32を形成し(図5(A)参照)、続いて、レーザービームを照射して、基板11を含む積層体を切断してもよい(図5(B)参照)。そうすると、六角形状の、基板11を含む積層体を形成することができる。また、レーザービームを照射して、基板11を含む積層体に円状の溝32を形成し(図5(C)参照)、レーザービームを照射して、基板11を含む積層体を切断してもよい(図5(D)参照)。これにより、基板11を含む円形の積層体を形成することができる。
このように形状を工夫することで、基板11を含む積層体の上面形状の内角を90度以上にしたり(例えば、六角形等の多角形状)、基板11を含む積層体の角をなくしたり(例えば円形、楕円形)することにより、搬送時にその扱いを容易にすることができる。また、製品に実装する際の欠けや亀裂、バリの発生を防止することができる。
本発明を用いた実験の結果について、図6を参照して説明する。図6(A)〜(C)は、ガラス基板の切断面を示す。
第1の実験として、ガラス基板にレーザービームを選択的に照射して、ガラス基板に溝を形成し、力学的にガラス基板の切断を試みた。なお、用いたガラス基板の大きさは、126.6mm×126.6mm×厚さ0.7mmであった。レーザーには、波長が266nmのNd:YVOレーザーを用いた。レーザービームの照射条件は、出力パワー2.0W、周波数15kHz、送り速度20mm/secであった。
ガラス基板にレーザービームを選択的に照射した結果、ガラス基板にV字型の溝が形成された(図6(A)参照)。続いて、ガラス基板にレーザービームを再度照射した結果、深さ方向にさらに大きな溝が形成された(図6(B)参照)。次に、送り速度を20mm/secから5mm/secに変えて、ガラス基板にレーザービームを再度照射した結果、深さ方向にさらに大きな溝が形成された(図6(C)参照)。続いて、力学的に、上記の溝が形成されたガラス基板の切断を試みたところ、容易に切断することができた。この際、レーザービームにより照射された溝の位置が切断面となった。
第2の実験として、ガラス基板へのレーザービームの選択的な照射のみで、ガラス基板の切断を試みた。レーザービームは、6回照射した。なお、用いたガラス基板の大きさは、126.6mm×126.6mm×厚さ0.7mmであった。レーザーには、波長が266nmのNd:YVOレーザーを用いた。レーザーの照射条件は、出力パワー2.0W、周波数15kHz、送り速度5mm/secであった。実験の結果、亀裂などが発生することなく、ガラス基板を容易に切断することができた。
第3の実験として、ガラス基板を、研磨装置を用いて100μm以下に研磨した。続いて、研磨したガラス基板へのレーザービームの選択的な照射のみで、ガラス基板の切断を試みた。なお、用いたガラス基板の大きさは、126.6mm×126.6mm×厚さ0.7mmであった。レーザーには、波長が266nmのNd:YVOレーザーを用いた。レーザーの照射条件は、出力パワー2.0W、周波数15kHz、送り速度30mm/secであった。実験の結果、亀裂などが発生することなく、ガラス基板を容易に切断することができた。
これらの結果から、ガラス基板にレーザービームを照射してガラス基板に溝を形成する場合、また、ガラス基板にレーザービームを照射してガラス基板を切断する場合、ガラス基板の厚さを制御したり、出力パワー、送り速度、照射回数等のレーザー照射条件を適宜調整する必要があることがわかる。
また、ガラス基板にレーザービームを照射して、ガラス基板に溝を形成すると、その溝の切断面は、丸みを帯びている(図6(B)(C)参照)。切断面に角がある場合と比較すると、上記のように、切断面が丸みを帯びている場合、切断面の角部の欠けや、亀裂の発生を防止することができる。このような利点により、主にロボット等を使用したガラス基板の搬送の際に、その扱いを容易とすることができる。また、製品に実装する際も、欠けや亀裂の発生を抑制し、基板の損傷や破壊を抑制することができる。
本発明の半導体装置の構成について、図7を参照して説明する。本発明の半導体装置100は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復調回路110、変調回路111を有する。半導体装置100は、アンテナ104と電源回路109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、適宜設けられる。
演算処理回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。
記憶回路103は、記憶素子を含む回路と、データの書き込みやデータの読み出しを行う制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有し、構造が単純であるため、少なくとも次の二つの利点がある。一つは作製工程を簡略化することができ、費用を削減することができることである。もう一つは積層体の面積を小型化することが容易であり、大容量化を容易に実現することができることである。また、不揮発性メモリであるため、電池を内蔵してもよいし、内蔵しなくてもよい。従って、記憶回路103として、有機メモリを用いることが好ましい。
アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。
リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が受発信する電磁波であり、リーダ/ライタ112は変調回路111により変調された搬送波を受信する。
上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、RFID(Radio Frequency IDentification)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれる。本実施例は、他の実施の形態と自由に組み合わせることができる。
本発明を適用した半導体装置100は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵(図8(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図8(B)参照)、書籍類、容器類(シャーレ等、図8(C)参照)、包装用容器類(包装紙やボトル等、図8(E)(F)参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図8(D)参照)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる。
本実施例では、トランジスタの作製方法について、図9〜11を参照して説明する。
まず、基板551上に絶縁層552を形成する(図9(A)参照)。次に、絶縁層552上に絶縁層553を形成する。次に、絶縁層553上に、半導体層554を形成する。次に、半導体層554上にゲート絶縁層555を形成する。
絶縁層552、絶縁層553、半導体層554、ゲート絶縁層555等は、プラズマ処理を用いて形成するとよい。ここで行うプラズマ処理は、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行うことが好ましい。より詳しくは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行うことが好ましい。
プラズマの電子密度が高く、被処理物(例えば、絶縁層552、553、半導体層554、ゲート絶縁層555等)付近での電子温度が低いと、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高いため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化物は、CVD法やスパッタ法等により形成された薄膜と比較して膜厚等の均一性に優れ、且つ緻密な膜として形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。
次に、ゲート絶縁層555上に、導電層501、導電層503を積層して形成する。導電層501、導電層503の各々は、タングステン、クロム、タンタル、窒化タンタル、モリブデン等の金属や前記金属を主成分とする合金または化合物を用いて形成する。なお、導電層501と導電層503は、互いに異なる材料を用いて形成する。具体的には、後に行うエッチング工程において、エッチングレートに差が生じる材料を用いる。
次に、導電層503上に、レジストからなるマスク506を形成する。マスク506は、遮光膜と半透膜を含む露光マスクを用いて形成される。このマスクの具体的な構成については後述する。
次に、マスク506を用いて、導電層503をエッチングして、マスク507と導電層504を形成する(図9(B)参照)。マスク507は、電界で加速されたイオンによりスパッタされ、2つのパターンに分割され、かつ、離れて配置される。次に、マスク507と導電層504を用いて、導電層501をエッチングして、導電層502を形成する(図9(C)参照)。
次に、マスク507と導電層504を選択的にエッチングして、マスク508と導電層505を形成する(図9(D)参照)。マスク508は、電界で加速されたイオンによりスパッタされ、サイズが縮小される。この工程では、基板側に印加するバイアス電圧を調節することにより、導電層502がエッチングされないようにする。
次に、半導体層554に、一導電型を付与する不純物元素を添加して、第1の濃度の不純物領域509、第1の濃度の不純物領域516、第1の濃度の不純物領域517を形成する(図10(A)参照)。この際、導電層502、導電層505を用いて、自己整合的に、半導体層554に不純物元素を添加する。
次に、半導体層554に、一導電型を付与する不純物元素を添加して、第2の濃度の不純物領域510、第2の濃度の不純物領域511を形成する(図10(B)参照)。第2の濃度は第1の濃度よりも高くする。なお、導電層505と重なる半導体層554には、一導電型を付与する不純物元素が添加されない。従って、導電層505と重畳する領域の半導体層554は、チャネル形成領域として機能する。以上の工程を経て、薄膜トランジスタ520が完成する。
次に、薄膜トランジスタ520を覆うように、絶縁層512、絶縁層513を形成する(図10(C)参照)。次に、絶縁層512、絶縁層513に設けられた開口部を介して、第2の濃度の不純物領域510、第2の濃度の不純物領域511に接続された導電層514、導電層515を形成する。
上記の工程では、厚さが異なる複雑な形状のマスク506を用いて、導電層501、導電層503をエッチングすることを特徴とする。マスク506を用いることにより、離れて配置されたマスク507を形成することができる。そして、2つのチャネル形成領域の間隔を狭くすることができる。具体的には、2つのチャネル形成領域の間隔を2μm未満とすることができる。従って、2つ以上のゲート電極を有するマルチゲート型の薄膜トランジスタを形成する場合に、その占有面積を縮小することができるので、高集積化を実現し、高精細な半導体装置を提供することができる。
次に、マスク506を形成する方法について、図11を参照して説明する。図11(A)は、露光マスクの一部を拡大した平面図である。また、図11(B)は、図11(A)に対応する露光マスクの一部の断面図と、基板551を含む積層体の断面図である。
露光マスクは、透光性の基板560と、遮光膜561、遮光膜562と、半透膜563を有する。遮光膜561、遮光膜562は、クロム、タンタル、CrNx(xは正の整数)などの金属膜からなる。半透膜563は、露光波長に対して材料を適宜選択する必要があり、例えば、TaSixOy(x、yは正の整数)、CrOxNy(x、yは正の整数)、CrFxOy(x、yは正の整数)、MoSixNy(x、yは正の整数)、MoSixOy(x、yは正の整数)を用いればよい。半透膜563は、補助パターンとして機能する。
上記の構成の露光マスクを用いて、レジストマスクの露光を行うと、露光されない領域521と露光される領域522とに大別される。この状態で、現像処理を行うと、露光された領域522のレジストが除去され、露光されない領域521の露光マスクにおける半透膜563に対応する部分のレジストの一部は除去される。図9(A)に示すような形状のマスク506が形成される。
本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 ガラス基板の切断面を示すSEM像。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。
符号の説明
11 基板
12 絶縁層
13 トランジスタ
14 絶縁層
15 絶縁層
16 絶縁層
17 導電層
25 絶縁層
26 点線で囲まれた領域
27 半導体層
29 導電層
30 不純物領域
31 チャネル形成領域
32 溝
33 積層体
34 フィルム
35 フィルム
100 半導体装置
101 演算処理回路
103 記憶回路
104 アンテナ
109 電源回路
110 復調回路
111 変調回路
112 リーダ/ライタ
501 導電層
502 導電層
503 導電層
504 導電層
505 導電層
506 マスク
507 マスク
508 マスク
509 第1の濃度の不純物領域
510 第2の濃度の不純物領域
511 第2の濃度の不純物領域
512 絶縁層
513 絶縁層
514 導電層
515 導電層
516 第1の濃度の不純物領域
517 第1の濃度の不純物領域
520 薄膜トランジスタ
521 露光されない領域
522 領域
551 基板
552 絶縁層
553 絶縁層
554 半導体層
555 ゲート絶縁層
560 基板
561 遮光膜
562 遮光膜
563 半透膜

Claims (4)

  1. 基板上に、第1の絶縁層を形成し、
    前記第1の絶縁層上に、半導体層を形成し、
    前記半導体層上に、第2の絶縁層を形成し、
    前記第2の絶縁層上に、第1の導電層、第2の導電層を積層して形成し、
    前記第2の導電層上に、遮光膜と透光膜を含む露光マスクを用いて形成された膜厚が異なるマスクをレジストより形成し、
    前記膜厚が異なるマスクを用いて前記第2の導電層をエッチングして、第3の導電層を形成すると同時に、前記膜厚が異なるマスクを2つの第1のマスクに形成し、
    前記2つの第1のマスクと前記第3の導電層を用いて、前記第1の導電層をエッチングして、第4の導電層を形成し、
    前記第3の導電層を選択的にエッチングして、2つの第5の導電層を形成し、
    前記第4の導電層及び前記2つの第5の導電層をマスクとして、前記半導体層に第1の一導電型を付与する不純物元素を添加して、第1の濃度の第1の不純物領域と、第1の濃度の第2の不純物領域と、第1の濃度の第3の不純物領域とを形成し、
    前記2つの第5の導電層をマスクとして、前記半導体層に第2の一導電型を付与する不純物元素を添加して、第2の濃度の第1の不純物領域と、第2の濃度の第2の不純物領域とを形成することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記2つの第5の導電層のぞれぞれに重畳する領域の半導体層は、それぞれチャネル形成領域として機能することを特徴とする半導体装置の作製方法。
  3. 請求項1または2において、
    前記第2の濃度は第1の濃度よりも高いことを特徴とする半導体装置の作製方法。
  4. 請求項1乃至3のいずれか一項において
    第2の一導電型を付与する不純物元素を添加された前記半導体層上に、第3の絶縁層を形成し、
    アブレーション加工を用いてレーザービームを選択的に照射して、前記第1の絶縁層、前記第2の絶縁層、前記第3の絶縁層及び前記基板を切断することを特徴とする半導体装置の作製方法。
JP2006146079A 2005-05-30 2006-05-26 半導体装置の作製方法 Expired - Fee Related JP4845592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146079A JP4845592B2 (ja) 2005-05-30 2006-05-26 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005156583 2005-05-30
JP2005156583 2005-05-30
JP2006146079A JP4845592B2 (ja) 2005-05-30 2006-05-26 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007013114A JP2007013114A (ja) 2007-01-18
JP2007013114A5 JP2007013114A5 (ja) 2009-04-23
JP4845592B2 true JP4845592B2 (ja) 2011-12-28

Family

ID=37751144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146079A Expired - Fee Related JP4845592B2 (ja) 2005-05-30 2006-05-26 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4845592B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5956867B2 (ja) * 2012-08-21 2016-07-27 株式会社ジャパンディスプレイ 表示装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
JPH09216085A (ja) * 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JP3478762B2 (ja) * 1999-07-21 2003-12-15 株式会社ユーティーケー・システム ガラス基板切断装置
US7012008B1 (en) * 2000-03-17 2006-03-14 Advanced Micro Devices, Inc. Dual spacer process for non-volatile memory devices
JP2003066424A (ja) * 2001-08-24 2003-03-05 Fuji Photo Film Co Ltd 液晶セルの製造方法および液晶セル
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4167094B2 (ja) * 2003-03-10 2008-10-15 浜松ホトニクス株式会社 レーザ加工方法
GB2402230B (en) * 2003-05-30 2006-05-03 Xsil Technology Ltd Focusing an optical beam to two foci
JP3842769B2 (ja) * 2003-09-01 2006-11-08 株式会社東芝 レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法
JP5121145B2 (ja) * 2005-03-07 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2007013114A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
CN1893094B (zh) 半导体器件以及其制造方法
JP5331917B2 (ja) 半導体装置
CN1925109B (zh) 半导体器件的制造方法
TWI487068B (zh) 內含半導體裝置之紙及其製法
US8153511B2 (en) Method for manufacturing semiconductor device
US20110039394A1 (en) Manufacturing method of semiconductor device
JP5487257B2 (ja) 半導体装置の作製方法
US20110263087A1 (en) Semiconductor Device and Manufacturing Method Thereof
CN100576480C (zh) 半导体器件的制造方法
JP4845592B2 (ja) 半導体装置の作製方法
US7719103B2 (en) Semiconductor device
JP5127167B2 (ja) 半導体装置及びその作製方法
JP5004503B2 (ja) 半導体装置
JP5159053B2 (ja) 半導体装置
JP5352048B2 (ja) 半導体装置の作製方法
JP5084177B2 (ja) 半導体装置
JP2007059888A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees