Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4858043B2 - A/d変換回路及び光ディスク装置 - Google Patents
[go: Go Back, main page]

JP4858043B2 - A/d変換回路及び光ディスク装置 - Google Patents

A/d変換回路及び光ディスク装置 Download PDF

Info

Publication number
JP4858043B2
JP4858043B2 JP2006261234A JP2006261234A JP4858043B2 JP 4858043 B2 JP4858043 B2 JP 4858043B2 JP 2006261234 A JP2006261234 A JP 2006261234A JP 2006261234 A JP2006261234 A JP 2006261234A JP 4858043 B2 JP4858043 B2 JP 4858043B2
Authority
JP
Japan
Prior art keywords
signal
stage
comparator
conversion circuit
average value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006261234A
Other languages
English (en)
Other versions
JP2008084393A (ja
Inventor
圭司 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP2006261234A priority Critical patent/JP4858043B2/ja
Priority to US11/859,632 priority patent/US7541955B2/en
Publication of JP2008084393A publication Critical patent/JP2008084393A/ja
Application granted granted Critical
Publication of JP4858043B2 publication Critical patent/JP4858043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

本発明はA/D変換回路及び光ディスク装置に関し、特に入力アナログ信号のアシンメトリあるいは上下非対称性の補正に関する。
HD DVDやBD(Blu-ray Disc)等の次世代光ディスクでは、ディスク上のピットとレーザスポット直径の関係から、再生信号は前後のピットから符号間干渉を受けることとなり、信号再生時にはこの干渉を積極的に利用してPRML(Partial Response Maximum Likelihood)方式で再生を行うことが提案されている。ここに、PRMLは、前後のピット間の干渉を前提として、再生信号から最も確からしいデータを読み取る信号処理方式であり、波形干渉を抑えずに狭い周波数帯域のままデータを記録再生するPR検出と、1ビット毎に判別するのではなく複数の再生信号列から最も確からしいビット列を復号するML復号の複合技術である。
HD DVDのPRクラスはメディアとピックアップ間の伝達特性からPR[1,2,2,2,1]とされているが、最短反転2T(Tは基準時間長)の変調コードが採用されており、PR[1,2,2,2,1]では、2T信号の振幅が得られない問題がある。光ディスクの再生方法としては一般にダイレクトスライス法が用いられるが、ピット長が2Tの場合は上記のように信号振幅が小さいため、ダイレクトスライス法では2T信号を抽出することが困難である。PRML法においては、再生信号に最も近い時間遷移をもつ目標信号を選択し、目標信号を生成するビット列をデコード結果として出力する。目標信号は指定したインパルスレスポンス(PRクラス)とビット列の畳み込みにより算出される。したがって、光ディスクの記録密度に応じた適切なPRクラスが選択される。PRクラスをPR[a,b]で表現するものとすると、PR[1,1]はインパルス応答が連続する2つの識別点に1:1の割合で出現する特性を示す。したがって、入力{0・・1・・・}に対する応答出力は{0・・11・・}となる。また、PR[1,2,1]はインパルス応答が連続する3つの識別点に1:2:1の割合で出現する特性を示す。したがって、入力{0・・1・・}に対する応答特性は{0・・121・・}となる。HD DVDの場合、PRクラスはPR[1,2,2,2,1]とされ、これはインパルス応答が連続する5個の識別点に1:2:2:2:1の割合で出現することを示す。
しかしながら、PRML法では、上下対称のシンメトリな再生信号に対しては精度よくデコードできるが、上下に非対称のアシンメトリな再生信号に対しては非常に脆く、悪影響を及ぼすことがある。
下記の特許文献1には、信号のアシンメトリの大小を検出し、アシンメトリが大きい場合にはスライサによる2値化を行い、アシンメトリが小さい場合にはPRMLで2値化を行うことが開示されている。
また、特許文献2には、PRML方式のデータ再生チャネルに使用されるフラッシュ型A/D変換回路において、基準電圧の中心電圧レベルを調整するための調整回路を設けることが開示されている。
特開2002−279736号公報 特開平8−83403号公報
しかしながら、上記特許文献1に開示された技術では、アシンメトリが大きな再生信号の場合にはスライサによる2値化が行われるため、2T信号をデコードすることが困難で本質的な解決に至っていない。
本発明の目的は、上下に非対称のアシンメトリな信号が入力された場合でも的確に2値化を行うことができるA/D変換回路及び光ディスク装置を提供することにある。
本発明は、光ディスクからの再生RF信号と基準電位とを比較する複数のコンパレータを有するA/D変換回路であって、前記複数のコンパレータのそれぞれの基準電位は互いに異なり、前記再生RF信号のレベルの平均値を検出するローパスフィルタと、前記平均値を用いてそれぞれ異なる前記基準電位の中心レベルを調整する回路とを有し、前記ローパスフィルタは、互いに接続された可変抵抗及びキャパシタから構成され、前記可変抵抗の抵抗値は、前記光ディスクの回転周波数に応じて可変設定され、前記回転周波数が増大するほど大きく設定されることを特徴とする。
また、本発明の他の実施形態では、前記コンパレータは、カスケードあるいはステージの各段において入力アナログ信号と基準電位とを比較し、前記コンパレータの比較結果をアナログ信号に変換するD/A変換器と、前記D/A変換器の出力を前記入力アナログ信号から減算して次段に出力する減算器とを有し、前記調整回路は、前記入力アナログ信号のレベルの平均値を検出して前記基準電位の中心レベルを調整する。
本発明のA/D変換回路は、並列型、インターポレーション型、パイプライン型、カスケード型、サブレンジング型、フォールディング型のいずれかとすることができる。
また、本発明のA/D変換回路は、光ディスクに対してデータを記録しあるいは再生する光ディスク装置に組み込むことができる。光ディスク装置は、光ディスクから読み出した再生RF信号をA/D変換回路でデジタル信号に変換して復調する。
本発明によれば、簡易な構成で非リニアなA/D特性を実現することができる。したがって、このようなA/D変換回路を用いることで、上下に非対称な、あるいはアシンメトリな再生RF信号も的確にデジタル信号に変換することができる。
以下、図面に基づき本発明の実施形態について説明する。
<第1実施形態>
図1に、HD DVDやBD(Blu-ray Disc)等の次世代光ディスクを再生する光ディスク装置に用いられるA/D変換回路1の構成を示す。光ディスク装置の光ピックアップにより光ディスクから読み出された再生RF信号は、イコライザにより等化処理された後、A/D変換回路1によりA/D変換され、PRML処理部にてPRML処理されデコードされる。従来の光ディスク装置では、A/D変換回路としてリニアなA/D変換特性を有するが、図1に示すA/D変換回路1は、入力RF信号のアシンメトリを解消するために非リニアな特性を有する。
図1に示すA/D変換回路1の説明に先立ち、まず比較のため、リニアな変換特性を有する従来のA/D変換回路について説明する。
図6に、従来のA/D変換回路1を示す。再生RF信号を8ビットのデジタル信号に変換する回路である。A/D変換回路1は、再生RF信号が供給されるコンパレータC1〜C255を有する。コンパレータC1〜C255のそれぞれの非反転入力端子(+)に再生RF信号が供給される。また、コンパレータC1〜C255のそれぞれの反転入力端子(−)に基準電位が供給される。基準電位は、複数の基準抵抗Rの両端に所定の上限電位Vref1、下限電位Vref2を供給し、基準抵抗Rにより等分割されて与えられる。コンパレータC1〜C255は、再生RF信号と等分割された基準電圧とを比較し、それぞれエンコーダ50に出力する。エンコーダ50は、各コンパレータC1〜C255の出力を符号化して8ビットデータとして出力する。
一方、図1のA/D変換回路1は、図6に示すA/D変換回路1に対して、基準電位の中心値をローパスフィルタ(LPF)10及びアンプ12により調整する。LPF10は、再生RF信号の平均電位Vrfaveを抽出して基準電位の中心値とする。コンパレータC1〜C255の中間にあるコンパレータC128の反転入力端子にはこの平均値Vrfaveが基準電位として与えられる。一方、コンパレータC1〜C127には平均値Vrfaveと下限のVref2の間の電位差を等分割した電位が基準電位として与えられ、コンパレータC129〜C255には上限のVref1と平均値Vrfaveの間の電位差を等分割した電位が基準電位として与えられる。したがって、コンパレータC1〜C255には異なる基準電位が与えられるため、A/D変換特性は非リニアな特性となり、再生RF信号が上下に非対称のアシンメトリ信号であっても、それに応じて平均値Vrfaveが変動してA/D変換特性を変化させるため、非対称性を補正したデジタル信号を出力することができ、光ディスクのデータ読取精度が向上する。
図2に、入力電圧に対する出力A/D値の関係を示す。特性aは従来のリニアな特性を有するA/D変換回路1であり、特性bは本実施形態のA/D変換回路1の特性である。本実施形態では、平均値Vrfaveを基準電位の中心値として与えているため、Vref2〜Vrfaveの特性(傾き)とVrfave〜Vref1の特性(傾き)とは異なる。
図3に、LPF10の構成を示す。一般のLPFは固定抵抗及びキャパシタで構成されるが、本実施形態のLPF10は可変抵抗VRとキャパシタで構成され、可変抵抗VRの値は光ディスクの回転周波数に応じて設定される。再生RF信号の平均値はアシンメトリの度合いを示すが、アシンメトリの変動周波数は光ディスクの回転周波数に応じて変動する。一般に、光ディスクの回転周波数が増大するほどアシンメトリの変動周波数は増大する。そこで、光ディスクの回転周波数に応じて可変抵抗VRの値を設定することで平均値を確実に抽出できる。
本実施形態では、再生RF信号の平均値Vrfaveを抽出するためにLPFを用いているが、平均値を検出する任意の回路、例えば平滑フィルタ等を用いることができる。
<第2実施形態>
図4に、本実施形態におけるA/D変換回路1の構成を示す。図1の構成に加え、再生RF信号のピーク値を検出するピーク検波回路14及びアンプ16、再生RF信号のボトム値を検出するボトム検波回路18及びアンプ20をさらに有する。図1において、所定の上限電位Vref1の代わりに再生RF信号のピーク値Vrfpkが、所定の下限電位Vref2の代わりに再生RF信号のボトム値Vrfbtmが複数の抵抗Rの両端に与えられる。
このような構成によっても、基準電位の中心値はLPF10により再生RF信号の平均値に調整されるため、非リニアなA/D変換特性が得られる。図4の構成で得られる特性は、図2においてピーク値をVrfpk、ボトム値をVrfbtmとしたものに相当する。
<第3実施形態>
第1及び第2実施形態では、並列型のA/D変換回路を示したが、本実施形態ではカスケード型のA/D変換回路を示す。
図5に、本実施形態のA/D変換回路1の構成ブロック図を示す。A/D変換回路1は、複数段から構成される。各段はコンパレータとD/A変換器から構成される。最上位ビット(MSB)を出力する第1段はコンパレータC8及びD/A変換器D8から構成され、コンパレータC8の非反転入力端子(+)に再生RF信号が供給され、コンパレータC8の反転入力端子(−)に再生RF信号の平均値Vrfaveが供給される。再生RF信号の平均値は、例えばLPFで検出される。コンパレータC8は再生RF信号と平均値Vrfaveとを比較し、比較結果をMSB値として出力する。また、コンパレータC8は比較結果をD/A変換器D8に出力する。D/A変換器D8は、比較結果のデジタル値をアナログ信号に変換して減算器22に出力する。減算器22は、元の再生RF信号からD/A変換器D8で得られたアナログ信号を減算して2段以降に出力する。2段以降に供給される信号は、(再生RF信号−Vrfave)に相当する信号である。
一方、第2段以降は2系統から構成される。第1系統は、所定の上限電位Vref1と平均値電位Vrfaveとの電位差Vref1−Vrfaveを比較の基準とする系統であり、第2系統は平均値電位Vrfaveと所定の下限電位Vref2との電位差Vrfave−Vref2を比較の基準とする系統である。これら2つの系統は択一的に選択される。
まず、第1系統について説明する。第2段はコンパレータC7a及びD/A変換器D7aから構成され、コンパレータC7aの非反転入力端子には再生RF信号−Vrfaveが供給され、反転入力端子には(Vref1−Vrfave)/2が供給される。コンパレータC7aはこれら両信号を比較し、比較結果をMSBより1つ下の位であるMSB−1のビット値として出力する。また、D/A変換器D7aはデジタル値をアナログ信号に変換して減算器24aに出力する。減算器24aは{再生RF信号−Vrfave−(Vref1−Vrfave)/2}を次段に供給する。第3段はコンパレータC6a及びD/A変換器D6aから構成され、コンパレータC6aの非反転入力端子には{再生RF信号−Vrfave−(Vref1−Vrfave)/2}が供給され、反転入力端子には(Vref1−Vrfave)/4が供給される。コンパレータC6aはこれら両信号を比較し、比較結果をMSBより2つ下の位であるMSB−2のビット値として出力する。また、D/A変換器D6aはデジタル値をアナログ信号に変換して減算器26aに出力する。減算器26aは{再生RF信号−Vrfave−(Vref1−Vrfave)/2−(Vref1−Vrfave)/4}を次段に供給する。以下、同様にして第7段まで処理を実行する。第7段の処理結果は最終段のコンパレータC1aに供給される。コンパレータC1aは入力信号と基準電位である(Vref1−Vrfave)/128を比較し、その結果をLSB(最下位)値として出力する。
次に、第2系統について説明する。第2段はコンパレータC7b及びD/A変換器D7bから構成され、コンパレータC7bの非反転入力端子には再生RF信号−Vrfaveが供給され、反転入力端子には(Vrfave−Vref2)/2が供給される。コンパレータC7bはこれら両信号を比較し、比較結果をMSBより1つ下の位であるMSB−1のビット値として出力する。また、D/A変換器D7bはデジタル値をアナログ信号に変換して減算器24bに出力する。減算器24bは{再生RF信号−Vrfave−(Vrfave−Vref2)/2}を次段に供給する。第3段はコンパレータC6b及びD/A変換器D6bから構成され、コンパレータC6bの非反転入力端子には{再生RF信号−Vrfave−(Vrfave−Vref2)/2}が供給され、反転入力端子には(Vrfave−Vref2)/4が供給される。コンパレータC6bはこれら両信号を比較し、比較結果をMSBより2つ下の位であるMSB−2のビット値として出力する。また、D/A変換器D6bはデジタル値をアナログ信号に変換して減算器26bに出力する。減算器26bは{再生RF信号−Vrfave−(Vrfave−Vref2)/2−(Vrfave−Vref2)/4}を次段に供給する。以下、同様にして第7段まで処理を実行する。第7段の処理結果は最終段のコンパレータC1bに供給される。コンパレータC1bは入力信号と基準電位である(Vrfave−Vref2)/128を比較し、その結果をLSB(最下位)値として出力する。
第1系統からのMSB−1〜LSBのビット値はスイッチSW1のA端子に供給され、第2系統からのMSB−1〜LSBのビット値はスイッチSW1のB端子に供給される。SW1の端子は、MSBのビット値に応じて切替制御され、MSBが「1」、すなわち再生RF信号のレベルが平均値Vrfaveより大きい場合にはA端子に切り替わり第1系統からのMSB−1〜LSBが出力され、MSBが「0」、すなわち再生RF信号のレベルが平均値Vrfaveより小さい場合にはB端子に切り替わり第2系統からのMSB−1〜LSBが出力され、MSBと合わせた8ビットデータが出力される。第1系統はVref1〜Vrfaveを等分割して得られる基準電位をコンパレータで比較してデジタル化したものであり、第2系統はVref〜Vref2を等分割して得られる基準電位をコンパレータで比較してデジタル化したものである。したがって、本実施形態においても平均値Vrfaveを境界として異なるA/D変換特性でデジタル化されることになり、非リニアな特性が得られる。本実施形態の特性は図2に示す特性と同一である。このような非リニアなA/D特性により、再生RF信号のアシンメトリを補正することができ、光ディスクのデータ読取精度が向上する。
本実施形態ではVref1及びVref2を用いているが、第2実施形態と同様にVref1の代わりに再生RF信号のピーク値、Vref2の代わりに再生RF信号のボトム値を用いてもよい。
上記の実施形態では、並列型、及びカスケード型のA/D変換回路について例示したが、他の型のA/D変換回路、例えばインターポレーション型、パイプライン型、サブレンジング型、フォールディング型にも同様に適用することができる。インターポレーション型A/D変換回路は並列型の変形であり、コンパレータの前段にコンパレータの数より少ないプリアンプを設け、隣接するプリアンプ出力間に電圧を補間する抵抗ストリングを接続し、そのタップ電圧をコンパレータに供給する。通常、プリアンプには基準電位差を等分割した電位が与えられるが、図1と同様に再生RF信号の平均電位を検出し基準電位の中心値としてプリアンプに供給すればよい。また、パイプライン型A/D変換回路はカスケース型と同様にMSBからLSBまで1ビットずつ順番にA/D変換を行う、つまり最初のステージでA/D変換してMSBをまず決定し、その量子化誤差を次段のステージでA/D変換して2ビット目を決定し、同様の処理を繰り返してLSBまで決定するのであるが、各段あるいは各ステージ間にサンプルホールド回路を設けたものである。図5と同様に再生RF信号の平均電圧を検出し各段のコンパレータ及びD/A変換器に供給すればよい。サブレンジング型あるいはフォールディング型A/D変換回路は、並列型を2つ設け、それぞれに上位ビットと下位ビットのA/D変換を分担させて2ステージでA/D変換するものである。
図7に、8ビットのサブレンジング型A/D変換回路を示す。サブレンジング型A/D変換回路は、まず上位ビットをA/D変換し、続いて残差分の下位ビットをA/D変換する。上位ビットをA/D変換するためのコンパレータ基準電圧は、図1と同様に再生RF信号の平均値で与えられる。そして、上位ビット変換結果をD/Aコンバータ70でD/A変換し、差分器72でアナログ信号から差し引いて下位ビット相当分の残差を得る。上位が4ビットである場合、残差のダイナミックレンジは入力の1/16になっているから、アンプ74で16倍してダイナミックレンジを揃えておくことが好ましい。下位ビットのA/D変換特性は、図8に示すように最上位ビットで変化させる。すなわち、最上位ビットをスイッチ76に供給し、最上位ビットの値に応じて基準電位を変化させる。最上位ビットが「0」のときにVref3を選択し、最上位ビットが「1」のときにVref4を選択する。ここで、
Vref3=Vrfave
Vref4=Vref2+(Vref1−Vrfave)
とする。以後はコンパレータC16〜C30で残差アナログ信号とそれぞれの基準電位とを比較し、エンコーダ76で符号化して下位ビットを出力する。エンコーダ50からの上位ビットとエンコーダ76からの下位ビットを併せてA/D変換結果として出力する。なお、アンプ74のゲインAに応じてVref3、4の値を変化させることが好ましい。フォールディング型についても同様である。
実施形態の構成図である。 実施形態のA/D変換特性図である。 ローパスフィルタの構成図である。 他の実施形態の構成図である。 さらに他の実施形態の構成図である。 従来のA/D変換回路の構成図である。 さらに他の実施形態の構成図である。 図7の構成におけるA/D変換特性図である。
符号の説明
10 ローパスフィルタ(LPF)、C1〜C255 コンパレータ、50 エンコーダ。

Claims (5)

  1. 光ディスクからの再生RF信号と基準電位とを比較する複数のコンパレータを有するA/D変換回路であって、
    前記複数のコンパレータのそれぞれの基準電位は互いに異なり、
    前記再生RF信号のレベルの平均値を検出するローパスフィルタと、
    前記平均値を用いてそれぞれ異なる前記基準電位の中心レベルを調整する回路と、
    を有し、
    前記ローパスフィルタは、互いに接続された可変抵抗及びキャパシタから構成され、
    前記可変抵抗の抵抗値は、前記光ディスクの回転周波数に応じて可変設定され、前記回転周波数が増大するほど大きく設定される
    ことを特徴とするA/D変換回路。
  2. 請求項記載の回路において、
    前記コンパレータは、カスケードあるいはステージの各段において入力アナログ信号と基準電位とを比較し、
    前記コンパレータの比較結果をアナログ信号に変換するD/A変換器と、
    前記D/A変換器の出力を前記入力アナログ信号から減算して次段に出力する減算器と、
    を有し、前記調整回路は、前記入力アナログ信号のレベルの平均値を検出して前記基準電位の中心レベルを調整することを特徴とするA/D変換回路。
  3. 請求項記載の回路において、
    前記ステージあるいはカスケードの第1段の前記コンパレータは前記入力アナログ信号と前記平均値とを比較してMSBのビット値として出力し、
    第2段以降は第1系統及び第2系統から構成され、
    前記第1系統の各段のコンパレータは、上限電位と前記平均値との電位差を分割して得られる基準電位を用いて比較することでMSBより下位のビットのビット値を出力し、
    前記第2系統の各段のコンパレータは、前記平均値と下限電位との電位差を分割して得られる基準電位を用いて比較することでMSBより下位のビットのビット値を出力し、
    前記第1系統と前記第2系統を選択的に切り替えて出力するスイッチと、
    を有することを特徴とするA/D変換回路。
  4. 請求項1〜3のいずれかに記載の回路において、
    前記A/D変換回路は、並列型、インターポレーション型、パイプライン型、カスケード型、サブレンジング型、フォールディング型のいずれかであることを特徴とするA/D変換回路。
  5. 請求項1〜4のいずれかに記載のA/D変換回路を有し、光ディスクから読み出したアナログ信号をデジタル信号に変換して復調する光ディスク装置。
JP2006261234A 2006-09-26 2006-09-26 A/d変換回路及び光ディスク装置 Expired - Fee Related JP4858043B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006261234A JP4858043B2 (ja) 2006-09-26 2006-09-26 A/d変換回路及び光ディスク装置
US11/859,632 US7541955B2 (en) 2006-09-26 2007-09-21 A/D conversion circuit and optical disk drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006261234A JP4858043B2 (ja) 2006-09-26 2006-09-26 A/d変換回路及び光ディスク装置

Publications (2)

Publication Number Publication Date
JP2008084393A JP2008084393A (ja) 2008-04-10
JP4858043B2 true JP4858043B2 (ja) 2012-01-18

Family

ID=39355106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261234A Expired - Fee Related JP4858043B2 (ja) 2006-09-26 2006-09-26 A/d変換回路及び光ディスク装置

Country Status (1)

Country Link
JP (1) JP4858043B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674868B2 (en) * 2011-06-08 2014-03-18 Analog Devices, Inc. Signal conversion

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858290B2 (ja) * 1995-11-01 2006-12-13 ソニー株式会社 ディスク記録信号再生装置およびその方法

Also Published As

Publication number Publication date
JP2008084393A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
US7541955B2 (en) A/D conversion circuit and optical disk drive
JP4858043B2 (ja) A/d変換回路及び光ディスク装置
US6922384B2 (en) Information reproducing apparatus
TWI398765B (zh) 電子裝置
JP2004326952A (ja) 情報記憶再生装置
JP2000243032A (ja) オフセットコントロール回路及びオフセットコントロール方法
JP4785007B2 (ja) ディジタル等化装置
EP1496515B1 (en) Method for adaptive recovery
JP2008090947A (ja) A/d変換回路及び光ディスク装置
US20050053174A1 (en) Device and method for data reproduction
US7441177B2 (en) Information reproduction apparatus and method using maximum likelihood decoding
JP2007506216A (ja) 信号特性測定装置及び方法
US6597295B1 (en) Decoding apparatus and decoding method
JP2008084394A (ja) A/d変換回路及び光ディスク装置
JP4109219B2 (ja) 再生信号処理装置、及びそれを備えた光ディスク再生装置
JP4230937B2 (ja) ディジタル等化装置
JP4234042B2 (ja) 多値情報記録媒体,多値情報波形等化装置,多値情報再生装置
JP2000276848A (ja) 波形等化装置および再生装置
JP2002015515A (ja) 情報記録再生装置及び情報記録再生方法、情報再生装置及び情報再生方法、情報記録媒体
JPH07296524A (ja) デイジタルデータ再生装置
JP4776604B2 (ja) 信号処理装置および信号処理方法
JPH0883403A (ja) データ記録再生装置及びそのデータ再生方法
JP4103320B2 (ja) 情報再生装置及び再生方法
JP2002032961A (ja) 情報再生装置又は情報記録媒体の評価方法、所定の評価基準を満たした情報記録媒体、及び所定の評価基準を満たした情報記録媒体を再生する情報再生装置
JPH09128892A (ja) ディスク再生装置およびその方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees