JP7101334B2 - Snubber circuit - Google Patents
Snubber circuit Download PDFInfo
- Publication number
- JP7101334B2 JP7101334B2 JP2018130672A JP2018130672A JP7101334B2 JP 7101334 B2 JP7101334 B2 JP 7101334B2 JP 2018130672 A JP2018130672 A JP 2018130672A JP 2018130672 A JP2018130672 A JP 2018130672A JP 7101334 B2 JP7101334 B2 JP 7101334B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- sub
- circuit
- capacitor
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
本発明はスナバ回路に関するものである。 The present invention relates to a snubber circuit.
DC-DCコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、スナバ回路が設けられている。 In a power supply device such as a DC-DC converter, a snubber circuit is provided in order to protect the switching element itself and other circuit elements from a surge voltage generated when the switching element is switched or a short circuit accident occurs.
従来のスナバ回路として、例えば特許文献1に開示されているように、互いに直列接続された抵抗及びコンデンサをスイッチング素子に並列に設けたものが知られている。このスナバ回路では、サージ電圧のエネルギーはコンデンサに蓄えられた後に抵抗素子で熱として消費される。
As a conventional snubber circuit, for example, as disclosed in
上記した従来のスナバ回路では、不測の短絡事故等により過度のサージ電圧が生じた場合には、コンデンサに定格電圧を超える過電圧が印加されることによりスナバ回路に異常をきたす恐れがあった。 In the above-mentioned conventional snubber circuit, when an excessive surge voltage is generated due to an unexpected short circuit accident or the like, an overvoltage exceeding the rated voltage may be applied to the capacitor, which may cause an abnormality in the snubber circuit.
本発明は、上記問題に鑑みてなされたものであり、サージ電圧に対する耐久性に優れたスナバ回路を提供することを主たる課題とするものである。 The present invention has been made in view of the above problems, and its main object is to provide a snubber circuit having excellent durability against surge voltage.
すなわち本発明に係るスナバ回路は、直流電源から負荷への電流の供給を制御する主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのスナバ回路であって、前記主スイッチング素子に並列接続された主コンデンサと、前記主コンデンサに並列接続されたサージエネルギー消費回路とを備え、前記サージエネルギー消費回路が、前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、前記副コンデンサに並列接続され、互いに直列接続された補助スイッチング素子及び抵抗素子とを備えており、前記主コンデンサの電圧が所定の閾値を超えた場合に、前記副スイッチング素子がオンであるとともに前記補助スイッチング素子がオフである第1状態と、前記副スイッチング素子がオフであるとともに前記補助スイッチング素子がオンである第2状態とが、交互に切り替わるように構成されている。 That is, the snubber circuit according to the present invention is a snubber circuit for absorbing the surge voltage generated at the turn-off of the main switching element that controls the supply of current from the DC power supply to the load, and is connected in parallel to the main switching element. A sub-switching element and a sub-capacitor having a main capacitor and a surge energy consuming circuit connected in parallel to the main capacitor, the surge energy consuming circuit being connected in parallel to the main capacitor and connected in series with each other, and the sub-capacitor. It includes an auxiliary switching element and a resistance element that are connected in parallel to the capacitor and connected in series with each other. When the voltage of the main capacitor exceeds a predetermined threshold value, the sub-switching element is turned on and the auxiliary switching is performed. The first state in which the element is off and the second state in which the sub-switching element is off and the auxiliary switching element is on are alternately switched.
このようなスナバ回路であれば、前記主コンデンサの電圧が所定の閾値を超えた場合には、第1状態において主コンデンサに溜まったサージ電圧のエネルギーを副コンデンサに分配し、次いで第2状態において副コンデンサに溜まったサージ電圧のエネルギーを抵抗素子で消費することができる。そしてこのような第1状態と第2状態とが交互に切り替わることにより、主コンデンサに溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子まで移送し、この抵抗素子において消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサに定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路の耐久性を高めることができる。
また、サージ電圧のエネルギーを主コンデンサに溜めている最中に抵抗素子において消費できるので、主コンデンサを大きくする必要がなく、スナバ回路自体を小型化することができる。
In such a snubber circuit, when the voltage of the main capacitor exceeds a predetermined threshold value, the energy of the surge voltage accumulated in the main capacitor in the first state is distributed to the sub-capacitor, and then in the second state. The energy of the surge voltage accumulated in the auxiliary capacitor can be consumed by the resistance element. By alternately switching between the first state and the second state, the energy of the surge voltage accumulated in the main capacitor can be transferred to the resistance element one after another like a bucket relay and consumed in this resistance element. can. Therefore, even if an excessive surge voltage is generated due to an unexpected short-circuit accident or the like, it is possible to prevent an overvoltage exceeding the rated voltage from being applied to the main capacitor, and the durability of the snubber circuit against the surge voltage can be improved. Can be enhanced.
Further, since the energy of the surge voltage can be consumed in the resistance element while being stored in the main capacitor, it is not necessary to increase the size of the main capacitor, and the snubber circuit itself can be miniaturized.
前記スナバ回路は、副スイッチング素子及び補助スイッチング素子が半導体スイッチであることが好ましい。
このようなものであれば、機械式スイッチである場合に比べて、副スイッチング素子及び補助スイッチング素子のスイッチング速度を高速にできるので、第1状態と第2状態とを高速で切り替えることができ、主コンデンサに溜まったサージ電圧のエネルギーを速やかに消費することができる。これにより、主コンデンサが過電圧になることをより確実に防ぐことができる。
In the snubber circuit, it is preferable that the sub-switching element and the auxiliary switching element are semiconductor switches.
In such a case, the switching speed of the sub-switching element and the auxiliary switching element can be increased as compared with the case of a mechanical switch, so that the first state and the second state can be switched at a higher speed. The energy of the surge voltage accumulated in the main capacitor can be quickly consumed. This makes it possible to more reliably prevent the main capacitor from becoming overvoltage.
前記スナバ回路はまた、前記主スイッチング素子のターンオフ時において、前記サージエネルギー消費回路が第1状態であることが好ましい。
このようなものであれば、主スイッチング素子への印加電圧を副コンデンサと副スイッチング素子に分圧する形で負担できるので、それぞれのスイッチング素子の必要耐圧を低減し、より一層小型化することができる。
The snubber circuit also preferably has the surge energy consumption circuit in the first state at the time of turn-off of the main switching element.
In such a case, the voltage applied to the main switching element can be borne by dividing the voltage between the sub-capacitor and the sub-switching element, so that the required withstand voltage of each switching element can be reduced and the size can be further reduced. ..
前記スナバ回路はまた、前記主コンデンサに並列接続された前記サージエネルギー消費回路を複数備えており、前記主コンデンサの電圧が所定の閾値を超えた場合に、前記複数のサージエネルギー消費回路のそれぞれの副スイッチング素子がインターリーブ動作するように構成されていることが好ましい。
このようなものであればサージエネルギー消費回路が一つだけ備えるものに比べて、各サージエネルギー消費回路における副スイッチング素子及び補助スイッチング素子のスイッチング周波数を低減することができる。また、サージエネルギー消費回路が一つだけ備えるものに比べて、インターリーブ化によって、主スイッチへの印加電圧のピークが小さくなるので、主コンデンサと副コンデンサの電圧の差異に比例する各サージエネルギー消費回路における副スイッチング素子及び補助スイッチング素子を流れる電流を小さくできる。
The snubber circuit also includes a plurality of the surge energy consuming circuits connected in parallel to the main capacitor, and when the voltage of the main capacitor exceeds a predetermined threshold value, each of the plurality of surge energy consuming circuits is provided. It is preferable that the sub-switching element is configured to operate in an interleaved manner.
In such a case, the switching frequency of the sub-switching element and the auxiliary switching element in each surge energy consuming circuit can be reduced as compared with the one provided with only one surge energy consuming circuit. Also, compared to the one equipped with only one surge energy consumption circuit, the peak of the voltage applied to the main switch becomes smaller due to interleaving, so each surge energy consumption circuit is proportional to the difference in voltage between the main capacitor and the sub capacitor. The current flowing through the sub-switching element and the auxiliary switching element in the above can be reduced.
このように構成した本発明によれば、サージ電圧に対する耐久性に優れたスナバ回路を提供することができる。 According to the present invention configured as described above, it is possible to provide a snubber circuit having excellent durability against surge voltage.
以下に本発明に係るスナバ回路の一実施形態について、図面を参照して説明する。 Hereinafter, an embodiment of the snubber circuit according to the present invention will be described with reference to the drawings.
本実施形態のスナバ回路100は、図1に示すように、図示しない電力変換回路等の主回路に設けられた主スイッチング素子Sに並列接続されて、主スイッチング素子Sをターンオフした時等に生じるサージ電圧から主スイッチング素子Sや周辺の回路素子を保護するためのものである。
なお図示しない主回路には、コイルL及び抵抗素子Rが直列接続されており、主スイッチング素子Sのターンオフ前には、主回路のコイルL及び抵抗素子Rにはそれぞれ電流が流れている。
As shown in FIG. 1, the
A coil L and a resistance element R are connected in series to a main circuit (not shown), and a current flows through the coil L and the resistance element R of the main circuit before the main switching element S is turned off.
具体的にこのスナバ回路100は、スイッチング素子に並列接続された主コンデンサ1と、主コンデンサ1に並列接続されたサージエネルギー消費回路2とを備えている。サージエネルギー消費回路2は、主コンデンサ1に並列接続され、互いに直列接続された副スイッチング素子211及び副コンデンサ212と、副コンデンサ212に並列接続され、互いに直列接続された補助スイッチング素子221及び抵抗素子222とを備えている。
Specifically, this
主コンデンサ1及び副コンデンサ212は、サージ電圧のエネルギーを吸収するためのものであり、具体的には例えばセラミックコンデンサ等である。
The
副スイッチング素子211は、副コンデンサ212に流れる電流のオン・オフを切り替えるものである。補助スイッチング素子221は、抵抗素子222に流れる電流のオン・オフを切り替えるものである。本実施形態の副スイッチング素子211及び補助スイッチング素子221はいずれも半導体スイッチであり、例えばMOSFET等である。
The
抵抗素子222は、サージ電圧のエネルギーを消費するためのものであり、V1/Im[Ω]以下の抵抗値を有するものである。ここでV1は後述する主コンデンサ1に印加される電圧値に対して設定される閾値であり、Imは主回路を流れる電流値である。
The
スナバ回路100は、副スイッチング素子211及び補助スイッチング素子221のオン・オフを制御するための制御回路3を更に有する。制御回路3は、主コンデンサ1及び副コンデンサ212に印加された電圧値を検出するともに、この検出した電圧値に基づいて副スイッチング素子211及び補助スイッチング素子221のオン・オフを切り替えるように構成されている。
The
しかして本実施形態のスナバ回路100は、制御回路3が副スイッチング素子211及び補助スイッチング素子221のオン・オフを制御することにより、サージエネルギー消費回路2が、副スイッチング素子211がオンであるとともに補助スイッチング素子221がオフである第1状態と、副スイッチング素子211がオフであるとともに補助スイッチング素子221がオンである第2状態とが交互に切り替わるように構成されている。
In the
具体的には、制御回路3は、主コンデンサ1に印加される電圧値が所定の閾値V1より大きく、かつ副コンデンサ212に印加される電圧値が所定の閾値V2よりも大きい場合にのみ、サージエネルギー消費回路2を第2状態にし、それ以外の場合には、サージエネルギー消費回路2を第1状態にするように構成されている。ここで、閾値V1は、閾値V2よりも大きくなるように設定されている。
Specifically, the
次に、主回路において短絡事故が生じた際の本実施形態のスナバ回路100のサージ電圧吸収動作について、図2~4を参照して説明する。なお以下の説明では、短絡事故が生じる直前にはサージエネルギー消費回路2は第1状態になっている。
Next, the surge voltage absorption operation of the
短絡事故の発生等により主回路にサージ電圧が生じる。主回路を流れる電流の電流値Imが整定値を超えた場合に、図示しない過電流保護回路が主スイッチング素子Sをターンオフする。すると、図2及び図3に示すように、サージ電圧のエネルギーが主コンデンサ1及び副コンデンサ212に溜まり、主コンデンサ1に印加される電圧値VC1及び副コンデンサ212に印加される電圧値VC2がともに、閾値V2を超えて上昇する。
A surge voltage is generated in the main circuit due to the occurrence of a short circuit accident or the like. When the current value Im of the current flowing through the main circuit exceeds the set value, the overcurrent protection circuit (not shown) turns off the main switching element S. Then, as shown in FIGS. 2 and 3, the energy of the surge voltage is accumulated in the
図2及び図4に示すように、主コンデンサ1に印加される電圧値VC1(及び副コンデンサ212に印加される電圧値VC2)が上昇し続けて閾値V1を超えると、制御回路3が副スイッチング素子211をオフにするとともに補助スイッチング素子221をオンにし、サージエネルギー消費回路2を第2状態に切り替える。すると副コンデンサ212が溜まった電荷を放電して抵抗素子222に電流が流れる。これにより副コンデンサ212に溜まったサージ電圧のエネルギーは、抵抗素子222において消費される。副コンデンサ212の電圧値VC2は、放電により閾値V2まで下降する。ここで、放電により副コンデンサ212の電圧値VC2が閾値V1から閾値V2まで下降するのにかかる時間t1は、以下の式(1)で表される。なお式(1)において、RAは抵抗素子222の抵抗値であり、C2は副コンデンサ212の静電容量である。
As shown in FIGS. 2 and 4, when the voltage value VC1 applied to the main capacitor 1 (and the voltage value VC2 applied to the sub-capacitor 212) continues to rise and exceeds the threshold value V1, the
なおこの間に、主コンデンサ1にはIm×t1[q]の電荷が流れ込み、主コンデンサ1の電圧値VC1は以下の式(2)で表される。
During this period, a charge of Im × t 1 [q] flows into the
副コンデンサ212が放電し続けてその電圧値VC2がV2未満になると、制御回路3は、図2及び図3に示すように、副スイッチング素子211をオンにするとともに補助スイッチング素子221をオフにし、サージエネルギー消費回路2を再び第1状態に切り替える。すると、主コンデンサ1に溜まった電荷が副コンデンサ212に流れ込み、主コンデンサ1の電圧値VC1と副コンデンサ212の電圧値VC2は等しくなり、以下の式(3)で表されるようになる。ここで、C1は主コンデンサ1の静電容量である。
When the sub-capacitor 212 continues to discharge and its voltage value VC2 becomes less than V 2 , the
その後、主コンデンサ1の電圧値VC1と副コンデンサ212の電圧値VC2が昇圧して閾値V1を超えると、制御回路3がサージエネルギー消費回路2を第2状態に再び切り替えて、上記動作を繰り返す。
After that, when the voltage value VC1 of the main capacitor 1 and the voltage value VC2 of the sub-capacitor 212 are boosted and exceed the threshold value V1, the
上記のように、主コンデンサ1の電圧値VC1が閾値V1を超えてから降圧後に再び閾値V1を超えるまでを1サイクルとして、複数サイクル繰り返される。この1サイクルの間に抵抗素子222で消費されるエネルギーEは、以下の式(4)で表される。
As described above, a plurality of cycles are repeated with one cycle being the period from when the voltage value VC1 of the main capacitor 1 exceeds the threshold value V1 to when the voltage value VC1 exceeds the threshold value V1 again after stepping down. The energy E consumed by the
そして主回路を流れる電流の電流値Imが所定の値以下になると、スナバ回路100は停止する。
Then, when the current value Im of the current flowing through the main circuit becomes equal to or less than a predetermined value, the
<本実施形態の効果>
このように構成した本実施形態のスナバ回路100によれば、主コンデンサ1の電圧が閾値V1を超えた場合には、第1状態において主コンデンサ1に溜まったサージ電圧のエネルギーを副コンデンサ212に分配し、次いで第2状態において副コンデンサ212に溜まったサージ電圧のエネルギーを抵抗素子222で消費することができる。そしてこのような第1状態と第2状態とが交互に切り替わることにより、主コンデンサ1に溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子222まで移送し、この抵抗素子222において消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサ1に定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路100の耐久性を高めることができる。
また、サージ電圧のエネルギーを主コンデンサ1に溜めながら、サージ電圧のエネルギーを抵抗素子222において消費できるので、主コンデンサ1を大きくする必要がなく、スナバ回路100自体を小型化することができる。
<Effect of this embodiment>
According to the
Further, since the surge voltage energy can be consumed in the
また、主スイッチング素子Sのターンオフ時においてサージエネルギー消費回路2が第1状態であるので、主スイッチング素子Sへの印加電圧を副コンデンサ212と副スイッチング素子211に分圧する形で負担できるので、それぞれのスイッチング素子の必要耐圧を低減し、より一層小型化することができる。
Further, since the surge
また、副スイッチング素子211及び補助スイッチング素子221が半導体スイッチであるので、副スイッチング素子211及び補助スイッチング素子221のスイッチング速度を高速にでき、第1状態と第2状態とを高速で切り替えることができる。これにより、主コンデンサ1に溜まったサージ電圧のエネルギーを速やかに消費することができる。
Further, since the
なお、本発明は前記実施形態に限られるものではない。 The present invention is not limited to the above embodiment.
前記したスナバ回路100のサージ電圧吸収動作の説明において、短絡事故が生じる直前にはサージエネルギー消費回路2は第1状態になっていたが、これに限らず第2状態になっていてもよい。
In the description of the surge voltage absorption operation of the
他の実施形態のスナバ回路100は、主コンデンサ1に並列接続されたサージエネルギー消費回路2をn個(ここで、nは2以上の自然数)備えていてもよい。例えば図5に示すように、主コンデンサ1に並列接続された、同一の構成を有する2つのサージエネルギー消費回路2a及び2bを備えてもよい。
The
この実施形態のスナバ回路100では、制御回路3は、主コンデンサ1の電圧値を検出し、この検出した電圧値に基づいて複数の副スイッチング素子211及び複数の補助スイッチング素子221のオン・オフを制御するように構成されている。
In the
具体的にこのスナバ回路100は、主コンデンサ1の電圧値が所定の値を超えた場合に、第1サージエネルギー消費回路2a及び第2サージエネルギー消費回路2bのそれぞれの副スイッチング素子211がインターリーブ動作するように構成されている。すなわち、第1サージエネルギー消費回路2aにおいて第2状態が第1状態に切り替わる周期と、第2サージエネルギー消費回路2bにおいて第2状態が第1状態に切り替わる周期とが、360/n°(すなわち、ここでは180°)ずつシフトするように構成されている。
Specifically, in this
この実施形態のスナバ回路100の、主回路において短絡事故が生じた際のサージ電圧吸収動作を図6~図8を参照して説明する。なおここでは、図6に示すように、短絡事故が生じる直前には第1サージエネルギー消費回路2a及び第2サージエネルギー消費回路2bのいずれも第2状態になっている。
The surge voltage absorption operation when a short-circuit accident occurs in the main circuit of the
短絡事故の発生等により主回路にサージ電圧が生じ、主回路を流れる電流の電流値Imが整定値を超えると、図示しない過電流保護回路が主スイッチング素子Sをターンオフする。すると、図6に示すように、サージ電圧のエネルギーが主コンデンサ1に溜まり、主コンデンサ1の電圧値が上昇する。
When a surge voltage is generated in the main circuit due to a short circuit accident or the like and the current value Im of the current flowing through the main circuit exceeds the set value, an overcurrent protection circuit (not shown) turns off the main switching element S. Then, as shown in FIG. 6, the energy of the surge voltage is accumulated in the
主コンデンサ1の電圧値が所定の閾値V3を超えると、図7に示すように、第1サージエネルギー消費回路2aが第2状態から第1状態に切り替わる。すると、主コンデンサ1に溜まった電荷が第1副コンデンサ212aに流れ込んで主コンデンサ1の電圧値は降下し、その後主コンデンサ1の電圧値は再び上昇する。
When the voltage value of the main capacitor 1 exceeds a predetermined threshold value V3, the first surge
主コンデンサ1の電圧値が再び所定の閾値V3を超えると、図8に示すように、第1サージエネルギー消費回路2aが第1状態から第2状態に切り替わるとともに、第2サージエネルギー消費回路2bが第2状態から第1状態に切り替わる。すると、主コンデンサ1に溜まった電荷が第2副コンデンサ212bに流れ込んで主コンデンサ1の電圧値は降下するとともに、第1副コンデンサ212aに溜まった電荷は放電されて、第1抵抗素子222aにおいてエネルギーが消費される。
When the voltage value of the main capacitor 1 exceeds the predetermined threshold value V3 again, as shown in FIG. 8, the first surge
その後主コンデンサ1の電圧値は再び上昇し、上記した第1サージエネルギー消費回路2aと第2サージエネルギー消費回路2bのスイッチング動作が繰り返される。これにより、サージ電圧のエネルギーは、第1サージエネルギー消費回路2aの第1抵抗素子222aと第2サージエネルギー消費回路2bの第2抵抗素子222bによって交互に消費される。主回路を流れる電流の電流値Imが所定の値以下になるとスナバ回路100は停止する。
After that, the voltage value of the
なお、サージエネルギー消費回路2を複数備える場合、放電のための抵抗素子222を、複数のサージエネルギー消費回路2で共用するように構成してもよい。このようなものであれば、スナバ回路100の部品点数を低減することができ、それに伴い実装面積を低減することができる。
When a plurality of surge
前記実施形態に係るスナバ回路100及びこれを適用した主スイッチング素子Sの組み合わせは、複数組が互いに直列接続されてもよく、複数組が互いに並列接続されてもよく、それらが組み合わされていてもよい。
In the combination of the
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。 In addition, the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.
100・・・スナバ回路
1 ・・・主コンデンサ
2 ・・・サージエネルギー消費回路
211・・・副スイッチング素子
212・・・副コンデンサ
221・・・補助スイッチング素子
222・・・抵抗素子
3 ・・・制御回路
S ・・・主スイッチング素子
100 ...
Claims (4)
前記主スイッチング素子に並列接続された主コンデンサと、
前記主コンデンサに並列接続されたサージエネルギー消費回路とを備え、
前記サージエネルギー消費回路が、
前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、
前記副コンデンサに並列接続され、互いに直列接続された補助スイッチング素子及び抵抗素子とを備えており、
前記主コンデンサの電圧が所定の閾値を超えた場合に、前記副スイッチング素子がオンであるとともに前記補助スイッチング素子がオフである第1状態と、前記副スイッチング素子がオフであるとともに前記補助スイッチング素子がオンである第2状態とが、交互に切り替わるように構成されたスナバ回路。 It is a snubber circuit for absorbing the surge voltage generated at the turn-off of the main switching element that controls the supply of current from the DC power supply to the load.
The main capacitor connected in parallel to the main switching element,
It is equipped with a surge energy consumption circuit connected in parallel to the main capacitor.
The surge energy consumption circuit
Sub-switching elements and sub-capacitors connected in parallel to the main capacitor and connected in series with each other,
It includes an auxiliary switching element and a resistance element that are connected in parallel to the sub-capacitor and connected in series with each other.
When the voltage of the main capacitor exceeds a predetermined threshold value, the first state in which the sub-switching element is on and the auxiliary switching element is off, and the sub-switching element is off and the auxiliary switching element is off. A snubber circuit configured to switch alternately with the second state in which is on.
前記主コンデンサの電圧が所定の閾値を超えた場合に、前記複数のサージエネルギー消費回路のそれぞれの副スイッチング素子がインターリーブ動作するように構成された、請求項1~3のいずれか1項に記載のスナバ回路。
It is equipped with a plurality of the surge energy consumption circuits connected in parallel to the main capacitor.
The invention according to any one of claims 1 to 3, wherein each of the sub-switching elements of the plurality of surge energy consuming circuits is configured to perform interleave operation when the voltage of the main capacitor exceeds a predetermined threshold value. Snubber circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018130672A JP7101334B2 (en) | 2018-07-10 | 2018-07-10 | Snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018130672A JP7101334B2 (en) | 2018-07-10 | 2018-07-10 | Snubber circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020010532A JP2020010532A (en) | 2020-01-16 |
| JP7101334B2 true JP7101334B2 (en) | 2022-07-15 |
Family
ID=69152661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018130672A Active JP7101334B2 (en) | 2018-07-10 | 2018-07-10 | Snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7101334B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7417079B2 (en) * | 2020-03-02 | 2024-01-18 | 日新電機株式会社 | clamp circuit |
| JP7339544B2 (en) * | 2020-03-02 | 2023-09-06 | 日新電機株式会社 | clamp circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004007982A (en) | 2003-05-28 | 2004-01-08 | Mitsubishi Electric Corp | Power converter |
| US20110109282A1 (en) | 2008-07-03 | 2011-05-12 | Pascal Nauroy | Active damping circuit for electric chopper circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276650A (en) * | 1992-03-19 | 1993-10-22 | Shin Kobe Electric Mach Co Ltd | Snubber circuit for protecting semiconductor switching element |
| JPH09275674A (en) * | 1996-04-02 | 1997-10-21 | Toshiba Corp | Power converter |
-
2018
- 2018-07-10 JP JP2018130672A patent/JP7101334B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004007982A (en) | 2003-05-28 | 2004-01-08 | Mitsubishi Electric Corp | Power converter |
| US20110109282A1 (en) | 2008-07-03 | 2011-05-12 | Pascal Nauroy | Active damping circuit for electric chopper circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020010532A (en) | 2020-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4447655B1 (en) | Magnetic energy regenerative switch with protection circuit | |
| KR102227376B1 (en) | Switching device to isolate the current path | |
| JP5228886B2 (en) | Snubber circuit | |
| US20180351448A1 (en) | Dc-dc converter | |
| JP7101334B2 (en) | Snubber circuit | |
| EP2779392B1 (en) | DC voltage conversion circuit | |
| AU2018223885B2 (en) | Apparatus for limiting voltage for a DC voltage network | |
| JP4662022B2 (en) | Matrix converter | |
| JP7339544B2 (en) | clamp circuit | |
| JP7215370B2 (en) | snubber circuit | |
| JP7154439B2 (en) | Inrush current control circuit for DC power supply air conditioner | |
| JP2004537942A (en) | Series power switch bridge with automatic voltage distribution | |
| JP4859528B2 (en) | Snubber circuit | |
| JP5454993B2 (en) | Matrix converter protection device | |
| JPH10174424A (en) | Power converter | |
| JP7417079B2 (en) | clamp circuit | |
| JP2006042498A (en) | Power converter | |
| JP3757030B2 (en) | Surge voltage suppressor | |
| JP2014087144A (en) | Bleeder resistor energization circuit | |
| JP2016082545A (en) | Electric circuit, motor compressor and control method of electric circuit | |
| EP4622032A1 (en) | Method for fault current limiting between solid-state circuit breakers | |
| JP2026072030A (en) | Electrical circuit device | |
| JP2004320977A (en) | Power conversion circuit | |
| WO2026083647A1 (en) | Electric circuit device | |
| EP4443685A1 (en) | Aircraft solid power controller, aircraft power supply system, and method of switching an aircraft solid state power controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210706 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220606 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7101334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |