JP4873145B2 - 半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法 - Google Patents
半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法 Download PDFInfo
- Publication number
- JP4873145B2 JP4873145B2 JP2006285788A JP2006285788A JP4873145B2 JP 4873145 B2 JP4873145 B2 JP 4873145B2 JP 2006285788 A JP2006285788 A JP 2006285788A JP 2006285788 A JP2006285788 A JP 2006285788A JP 4873145 B2 JP4873145 B2 JP 4873145B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic device
- wiring board
- wiring
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された、少なくとも上端面が凸曲面である樹脂突起と、前記上端面の少なくとも一部を覆う導電層と、を有する半導体装置を用意する工程と、
光透過性基板と、前記光透過性基板上に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記導電層を前記配線基板に接触させて、前記半導体チップと前記配線基板とによって前記樹脂突起を押しつぶす工程と、
前記半導体装置と前記配線基板とを接着剤を介して接着する工程と、
を含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記半導体装置で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御する。
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御してもよい。
前記半導体装置は、
前記樹脂突起よりも高さが低い樹脂部材と、
前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、
をさらに含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電部材が前記配線基板に接触しないように、前記配線基板を前記半導体チップに搭載してもよい。
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記配線パターンに接触させてもよい。
前記導電層は、前記電極と電気的に接続されていてもよい。
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記光透過性基板に接触させてもよい。
電子デバイスの実装状態を検査する方法であって、
前記電子デバイスは、
光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、を有し、前記導電層が前記配線基板に接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実装状態を検査する。
前記導電層で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実装状態を検査してもよい。
光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、前記樹脂突起よりも高さが低い樹脂部材と、前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、を有し、前記導電層が前記配線基板と接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記導電部材が前記配線基板と接触しないように、前記配線基板に搭載されている。
電極が形成された半導体チップと、
前記半導体チップの前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記樹脂突起よりも高さが高い第1の樹脂部材と、
前記第1の樹脂部材の上端面の少なくとも一部を覆う第1の導電部材と、
前記樹脂突起よりも高さが低い第2の樹脂部材と、
前記第2の樹脂部材の上端面の少なくとも一部を覆う第2の導電部材と、
を有する。
前記第1の樹脂部材の上端面及び前記第2の樹脂部材の上端面は、凸曲面であってもよい。
以下、本発明を適用した実施の形態に係る半導体装置1について説明する。図1(A)〜図4(C)は、本実施の形態に係る半導体装置の構成、及び、その製造方法について説明するための図である。
以下、本発明を適用した実施の形態に係る半導体装置1の構成について説明する。図1(A)及び図1(B)は、半導体装置1の構成について説明するための図である。ここで、図1(A)は半導体装置1の上視図であり、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。
以下、本実施の形態に係る半導体装置1の製造方法について説明する。図2(A)〜図4(C)は、半導体装置1を製造する方法について説明するための図である。
以下、本発明を適用した実施の形態に係る電子デバイス2について説明する。図5〜図11は、本発明を適用した実施の形態に係る電子デバイス2について説明するための図である。
以下、本発明を適用した実施の形態に係る電子デバイス2の製造方法について説明する。図5〜図6(D)は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。
以下、電子デバイスの製造装置について説明する。
以下、本実施の形態に係る電子デバイスの検査方法について説明する。図8は、電子デバイスの検査方法について説明するためのフローチャート図である。
電子デバイス2は、配線基板50を有する。配線基板50は、光透過性基板52と配線パターン54とを含む。電子デバイス2は、半導体装置1を有する。そして、電子デバイス2によると、半導体装置1は、配線基板50に搭載されている。半導体装置1は、電気的接続部32が配線パターン54と接触するように配線基板50に搭載されている。半導体装置1は、第1の導電部材43が配線基板50に接触するように、配線基板50に搭載されている。半導体装置1は、第2の導電部材45が配線基板50と接触しないように、配線基板50に搭載されている。電子デバイス2は、半導体装置1と配線基板50とを接着する接着剤70を含む。接着剤70によって、半導体装置1と配線基板50とが接着され、両者の間隔が維持される。なお、電子デバイス2では、配線30と第1の導電部材43とをあわせて、導電層と称してもよい。
先に説明したように、この電子デバイスの製造方法によると、半導体装置1(半導体チップ10)と配線基板50との間隔を容易に制御することが可能になるため、信頼性の高い電子デバイスを効率よく製造することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
Claims (9)
- 電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された、少なくとも上端面が凸曲面である樹脂突起と、前記上端面の少なくとも一部を覆う導電層と、を有する半導体装置を用意する工程と、
光透過性基板と、前記光透過性基板上に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記導電層を前記配線基板に接触させて、前記半導体チップと前記配線基板とによって前記樹脂突起を押しつぶす工程と、
前記半導体装置と前記配線基板とを接着剤を介して接着する工程と、
を含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御する電子デバイスの製造方法。 - 請求項1記載の電子デバイスの製造方法において、
前記半導体装置は、
前記樹脂突起よりも高さが低い樹脂部材と、
前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、
をさらに含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電部材が前記配線基板に接触しないように、前記配線基板を前記半導体チップに搭載する電子デバイスの製造方法。 - 請求項1または2に記載の電子デバイスの製造方法において、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記配線パターンに接触させる電子デバイスの製造方法。 - 請求項3記載の電子デバイスの製造方法において、
前記導電層は、前記電極と電気的に接続されている電子デバイスの製造方法。 - 請求項1または2に記載の電子デバイスの製造方法において、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記光透過性基板に接触させる電子デバイスの製造方法。 - 電子デバイスを検査する方法であって、
前記電子デバイスは、
光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、を有し、前記導電層が前記配線基板に接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記導電層で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実
装状態を検査する電子デバイスの検査方法。 - 光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、前記樹脂突起よりも高さが低い樹脂部材と、前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、を有し、前記導電層が前記配線基板と接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記導電部材が前記配線基板と接触しないように、前記配線基板に搭載されている電子デバイス。 - 電極が形成された半導体チップと、
前記半導体チップの前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記樹脂突起よりも高さが高い第1の樹脂部材と、
前記第1の樹脂部材の上端面の少なくとも一部を覆う第1の導電部材と、
前記樹脂突起よりも高さが低い第2の樹脂部材と、
前記第2の樹脂部材の上端面の少なくとも一部を覆う第2の導電部材と、
を有する半導体装置。 - 請求項8記載の半導体装置において、
前記第1の樹脂部材の上端面及び前記第2の樹脂部材の上端面は、凸曲面である半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006285788A JP4873145B2 (ja) | 2006-10-20 | 2006-10-20 | 半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006285788A JP4873145B2 (ja) | 2006-10-20 | 2006-10-20 | 半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008103583A JP2008103583A (ja) | 2008-05-01 |
| JP4873145B2 true JP4873145B2 (ja) | 2012-02-08 |
Family
ID=39437683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006285788A Expired - Fee Related JP4873145B2 (ja) | 2006-10-20 | 2006-10-20 | 半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4873145B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106879179A (zh) * | 2017-04-06 | 2017-06-20 | 合肥达悦电子科技有限公司 | 一种电子产品用胶带的压合机 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312713A (ja) * | 1998-04-30 | 1999-11-09 | Seiko Epson Corp | 半導体素子の接続方法 |
| JP3998014B2 (ja) * | 2004-09-29 | 2007-10-24 | セイコーエプソン株式会社 | 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 |
-
2006
- 2006-10-20 JP JP2006285788A patent/JP4873145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008103583A (ja) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8962440B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100600304B1 (ko) | 이미지 센서 모듈, 및 웨이퍼 레벨 패키지 제조 방법 | |
| TWI229401B (en) | A wafer lever test and bump process and a chip structure with test pad | |
| US20090242122A1 (en) | Method for mounting semiconductor device, as well as circuit board, electrooptic device, and electronic device | |
| JP4218622B2 (ja) | 半導体装置の製造方法 | |
| JP4328970B2 (ja) | 半導体装置 | |
| US7525201B2 (en) | Semiconductor chip having solder bumps and dummy bumps | |
| US9613894B2 (en) | Electronic package | |
| US7271024B2 (en) | Method for fabricating sensor semiconductor device | |
| CN109979891A (zh) | 晶片级芯片尺寸封装结构 | |
| CN101308802A (zh) | 感测式半导体装置及其制法 | |
| JP6335513B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| US8384174B2 (en) | Chip package | |
| JP2017204619A (ja) | モジュール、その製造方法および電子機器 | |
| US9362245B2 (en) | Package structure and fabrication method thereof | |
| US8426303B2 (en) | Manufacturing method of semiconductor device, and mounting structure thereof | |
| US20100065956A1 (en) | Packaging structure, packaging method and photosensitive device | |
| JP4873145B2 (ja) | 半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法 | |
| TWI395280B (zh) | 用於晶圓級半導體測試之測試座及測試板 | |
| JP4888650B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
| TWI612650B (zh) | 電子封裝結構 | |
| JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
| JP2013058604A (ja) | 半導体装置の製造方法 | |
| JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
| JP5299626B2 (ja) | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4873145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |