JP4882132B2 - Multilayer wiring board - Google Patents
Multilayer wiring board Download PDFInfo
- Publication number
- JP4882132B2 JP4882132B2 JP2007303911A JP2007303911A JP4882132B2 JP 4882132 B2 JP4882132 B2 JP 4882132B2 JP 2007303911 A JP2007303911 A JP 2007303911A JP 2007303911 A JP2007303911 A JP 2007303911A JP 4882132 B2 JP4882132 B2 JP 4882132B2
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- wiring board
- multilayer wiring
- pattern
- layer side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002344 surface layer Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、表層や内層に所定の配線パターンが形成され、表層に複数の電子部品を備える多層配線板に関する。 The present invention relates to a multilayer wiring board in which a predetermined wiring pattern is formed on a surface layer or an inner layer, and a plurality of electronic components are provided on the surface layer.
一般的に、各種電気製品に用いられる配線基板は、回路の高密度化に伴って配線パターンを多層化させて、これらの間に絶縁層を介在させた構造の多層配線板がある（例えば、特許文献１に記載）。 In general, wiring boards used in various electrical products include multilayer wiring boards having a structure in which wiring patterns are multilayered with increasing circuit density and an insulating layer is interposed between them (for example, Described in Patent Document 1).
また、多層配線板は、電子部品のノイズ対策として、電子部品と半田付けされる電極部と内層の接地パターンとをスルーホールを介して接続させるようにしたものがある（例えば、特許文献２に記載）。
しかしながら、これらの多層配線板にあっては、ノイズ対策として接地パターンが広域に形成される。この接地パターンと熱容量の大きな電子部品とを半田接続によって実装する際には、前記接地パターンの熱容量も大きいため、半田を溶解させるための大きな熱量が必要となり、半田接続する工程に時間を要してしまうといった問題があった。 However, in these multilayer wiring boards, a ground pattern is formed over a wide area as a noise countermeasure. When this ground pattern and an electronic component having a large heat capacity are mounted by solder connection, since the heat capacity of the ground pattern is large, a large amount of heat is required to dissolve the solder, and the solder connection process takes time. There was a problem such as.
そこで本発明の目的とするところは、上述した問題に着目してなされたものであって、短時間にて半田接続可能な多層配線板を提供することにある。 Accordingly, an object of the present invention is to provide a multilayer wiring board that can be soldered in a short time, and has been made paying attention to the above-described problems.
本発明の多層配線板は、請求項１に記載したように、表層や内層に所定の配線パターンが形成され、表層に複数の電子部品を備える多層配線板であって、所定の電子部品の接地側端子と表層側接地パターンとを接続するための接地電極部と、前記接地電極部の近傍に前記表層側接地パターンの一部を切り欠いたスリット部と、前記表層側接地パターンと内層に設けられる内層側接地パターンとを接続する接続部と、を備え、前記接続部は、前記接地電極部と前記スリット部との間に備えてなることを特徴とする多層配線板。
The multilayer wiring board of the present invention is a multilayer wiring board having a predetermined wiring pattern formed on a surface layer or an inner layer and having a plurality of electronic components on the surface layer, as described in
また、請求項２に記載したように、請求項１に記載の多層配線板において、前記スリット部は、前記接地電極部を不連続に囲むように設けられてなることを特徴とする請求項１に記載の多層配線板。
Moreover, as described in
本発明は、表層や内層に所定の配線パターンが形成され、表層に複数の電子部品を備える多層配線板に関し、短時間にて半田接続可能な多層配線板となる。 The present invention relates to a multilayer wiring board in which a predetermined wiring pattern is formed on a surface layer or an inner layer and a plurality of electronic components are provided on the surface layer, and the multilayer wiring board can be soldered in a short time.
以下、本発明が適用された実施の形態について添付図面を用いて説明する。 Embodiments to which the present invention is applied will be described below with reference to the accompanying drawings.
本発明の多層配線板は、比較的に熱容量の大きな電子部品（所定の電子部品）の実装箇所において、図１，２に示すように、ランド１と、スリット部２と、スルーホール（接続部）３と、を備えている。また、多層配線板は、表層（表面側層）や内層に銅箔からなる所定の配線パターンが形成され、表層に電解コンデンサ４や抵抗体など図示しない多種の電子部品を実装してなる。
As shown in FIGS. 1 and 2, the multilayer wiring board of the present invention has a
ランド１は、電解コンデンサ（所定の電子部品）４の端子４１を半田接続により実装するために多層配線板の表層に設けられる。ランド１は、電解コンデンサ４の電源側端子４１と電源側の配線パターン５とを接続する電極部１１と、電解コンデンサ４の接地側端子４２と接地側の配線パターン（以下、接地パターンと記す）６と接続する接地電極部１２と、を設けている。
The
スリット部２は、接地電極部の近傍に多層配線板の表面側に設けられる表層側接地パターン６１の一部を切り欠いて設けられる。スリット部２は、この場合、接地電極部１２を不連続に囲むようにして「Ｌ」字状の非銅箔形成領域が２つ設けてなる。
The
スルーホール３は、接地電極部１２とスリット部との間における表層側接地パターンにおいて、この表層側接地パターン６１と、多層配線板の内層に設けられる内層側接地パターン６２と、を電気的に接続するように設けられる。なお、スルーホール３は、円形または四角など適宜な形状及び寸法は０．３〜１ｍｍ等様々なものが適用できる。
The through
斯かる多層配線板は、表層や内層に所定の配線パターンが形成され、表層に複数の電子部品を備える多層配線板であって、電解コンデンサ４の接地側端子４２と表層側接地パターン６１とを接続するための接地電極部１２と、接地電極部１２の近傍に表層側接地パターン６１の一部を切り欠いたスリット部２と、接地電極部１２とスリット部２との間において表層側接地パターン６１と内層に設けられる内層側接地パターン６２とを接続するスルーホール３と、を備えてなる。
Such a multilayer wiring board is a multilayer wiring board in which a predetermined wiring pattern is formed on a surface layer or an inner layer, and a plurality of electronic components are provided on the surface layer, and includes a
また、スリット部２は、接地電極部１２を不連続に囲むように設けられてなる。
The
したがって、熱容量の大きな電子部品を半田接続によって実装する場合であっても、スリット部２により接地パターンの熱伝導がある程度妨げられ、半田を溶解させるための熱量を低減することができるため、半田接続する工程において、より短時間にて半田接続可能な多層配線板となる。また、接地電極部１２とスリット部２との間においてスルーホール３を設けたことによって、電解コンデンサ４からノイズが発せられてしまう場合であっても、効率よく内層側接地パターン６２へ伝搬させることができ、表層側に実装される他の電子部品への影響を防止できる。
Therefore, even when an electronic component having a large heat capacity is mounted by solder connection, the heat conduction of the ground pattern is hindered to some extent by the
なお、本発明の車両用表示装置を上述した実施の形態の構成にて例に挙げて説明したが、本発明はこれに限定されるものではなく、他の構成においても、本発明の要旨を逸脱しない範囲において種々の改良、並びに設計の変更が可能なことは勿論である。例えば、上述した実施の形態においては、多層配線板を貫通するスルーホール３によって、表層側接地パターン６１と内層側接地パターン６２を電気的に接続するものを示したが、ビルドアップビアなどのビアによって接続部を構成するものであってもよい。
The vehicle display device of the present invention has been described by way of example in the configuration of the embodiment described above, but the present invention is not limited to this, and the gist of the present invention is also achieved in other configurations. It goes without saying that various improvements and design changes can be made without departing from the scope. For example, in the above-described embodiment, the surface layer
１ ランド
１２ 接地電極部
２ スリット部
３ スルーホール（接続部）
４ 電解コンデンサ（所定の電子部品）
４２ 接地側端子
６１ 表層側接地パターン
６２ 内層側接地パターン
1
4 Electrolytic capacitors (predetermined electronic components)
42
Claims (2)
所定の電子部品の接地側端子と表層側接地パターンとを接続するための接地電極部と、
前記接地電極部の近傍に前記表層側接地パターンの一部を切り欠いたスリット部と、
前記表層側接地パターンと内層に設けられる内層側接地パターンとを接続する接続部と、
を備え、
前記接続部は、前記接地電極部と前記スリット部との間に備えてなることを特徴とする多層配線板。 A predetermined wiring pattern is formed on the surface layer and the inner layer, and a multilayer wiring board having a plurality of electronic components on the surface layer,
A ground electrode portion for connecting a ground side terminal of a predetermined electronic component and a surface layer side ground pattern;
A slit portion in which a part of the surface layer side ground pattern is cut out in the vicinity of the ground electrode portion,
A connection portion for connecting the surface layer side ground pattern and an inner layer side ground pattern provided in an inner layer;
With
The multilayer wiring board according to claim 1, wherein the connection portion is provided between the ground electrode portion and the slit portion .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007303911A JP4882132B2 (en) | 2007-11-26 | 2007-11-26 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007303911A JP4882132B2 (en) | 2007-11-26 | 2007-11-26 | Multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009130150A JP2009130150A (en) | 2009-06-11 |
| JP4882132B2 true JP4882132B2 (en) | 2012-02-22 |
Family
ID=40820765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007303911A Expired - Fee Related JP4882132B2 (en) | 2007-11-26 | 2007-11-26 | Multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4882132B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5668621B2 (en) * | 2011-06-30 | 2015-02-12 | 株式会社デンソー | Electronic component mounting structure |
| JP5964745B2 (en) * | 2012-12-26 | 2016-08-03 | 京セラ株式会社 | Thermal head and thermal printer equipped with the same |
| JP7371340B2 (en) * | 2019-03-20 | 2023-10-31 | 富士通株式会社 | Power amplification equipment and electromagnetic radiation equipment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265291A (en) * | 1988-08-31 | 1990-03-05 | Matsushita Electric Ind Co Ltd | Printed board |
| JP2002252468A (en) * | 2001-02-26 | 2002-09-06 | Kubota Corp | Multilayer board |
| JP2005072954A (en) * | 2003-08-25 | 2005-03-17 | Murata Mfg Co Ltd | High frequency circuit equipment |
-
2007
- 2007-11-26 JP JP2007303911A patent/JP4882132B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009130150A (en) | 2009-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319116B2 (en) | Rib reinforcement of plated thru-holes | |
| JP4283327B2 (en) | Printed wiring board | |
| JP2016171118A (en) | Circuit board and manufacturing method thereof | |
| US20100236823A1 (en) | Ring of power via | |
| JP2016171119A (en) | Circuit board and method of manufacturing the same | |
| JP4882132B2 (en) | Multilayer wiring board | |
| WO2009037145A3 (en) | Method for the production of an electronic assembly, and electronic assembly | |
| US20110094788A1 (en) | Printed circuit board with insulating areas | |
| JP2007059803A (en) | Printed circuit board, electronic substrate, and electronic apparatus | |
| JP4650948B2 (en) | Through-hole soldering structure | |
| JP2002344092A (en) | Printed board | |
| US20070089903A1 (en) | Printed circuit board | |
| JP2017157606A (en) | Print circuit board, electronic device, and method of manufacturing electronic device | |
| JP2016025690A (en) | Electronic module | |
| JP4760393B2 (en) | Printed wiring board and semiconductor device | |
| JP4952904B2 (en) | Printed wiring board and motor control apparatus provided with the same | |
| JP2006179809A (en) | Electronic circuit unit | |
| JP4685660B2 (en) | Wiring structure of semiconductor parts | |
| JP2010114738A (en) | Printed circuit board mounted part | |
| JP4069097B2 (en) | Electronic component for embedded board, electronic component-embedded substrate, and method of manufacturing electronic component-embedded substrate | |
| KR20160123525A (en) | Printed circuit board | |
| JP5821085B2 (en) | Manufacturing method of wiring board module | |
| KR101926729B1 (en) | The printed circuit board | |
| JP2006040967A (en) | Multilayer flexible printed board and pressure welding connection structure | |
| JP3091781U (en) | Electronic circuit unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111107 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4882132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |