JP4884121B2 - Semiconductor device for power control - Google Patents
Semiconductor device for power control Download PDFInfo
- Publication number
- JP4884121B2 JP4884121B2 JP2006210831A JP2006210831A JP4884121B2 JP 4884121 B2 JP4884121 B2 JP 4884121B2 JP 2006210831 A JP2006210831 A JP 2006210831A JP 2006210831 A JP2006210831 A JP 2006210831A JP 4884121 B2 JP4884121 B2 JP 4884121B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- power control
- semiconductor device
- frame
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07631—Techniques
- H10W72/07636—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
- H10W72/631—Shapes of strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
- H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、電力制御用半導体装置に関し、特に、電力を制御する半導体素子とフレームとを備えた電力制御用半導体装置に関するものである。 The present invention relates to a power control semiconductor device, and more particularly to a power control semiconductor device including a semiconductor element for controlling power and a frame.
電力制御用半導体装置の一つとして、電力を制御する半導体素子を射出成形により封止したいわゆるトランスファー型の電力制御用半導体装置がある。この種の電力制御用半導体装置は、電力を制御する半導体素子と、その半導体素子を駆動させるための電気回路が形成されたフレームとを備えて構成される。半導体素子とフレームとは、半導体装置に作用する熱ストレスを抑えるためにフレームとは別部材のダイレクトリードを介して接合されている。なお、半導体素子と電極との接続構造を開示した文献として、たとえば特許文献1〜3がある。
しかしながら、従来の電力制御用半導体装置では次のような問題点があった。上述したように、トランスファー型の電力制御用半導体装置では、半導体素子とフレームとが別部材のダイレクトリードを介して電気的に接続されている。そのために、半導体素子が載置されるヒートスプレッダとフレームとの間の距離の影響を受けてインダクタンスが大きくなったり、配線抵抗も高くなりやすい傾向にあった。また、そのような付加的なダイレクトリードが部品として必要とされ、また、組立て工数の削減を阻害していた。 However, the conventional power control semiconductor device has the following problems. As described above, in the transfer type power control semiconductor device, the semiconductor element and the frame are electrically connected to each other through a separate direct lead. Therefore, the inductance tends to increase and the wiring resistance tends to increase due to the influence of the distance between the heat spreader on which the semiconductor element is placed and the frame. Further, such additional direct leads are required as parts, and the reduction of assembly man-hours has been hindered.
本発明は上記問題点を解決するためになされたものであり、その目的は、インダクタンスの低減と配線低抵抗化が図られる電力制御用半導体装置を提供することである。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a power control semiconductor device capable of reducing inductance and reducing wiring resistance.
本発明に係る電力制御用半導体装置は、ヒートスプレッダと電力を制御するための半導体素子とフレームとを有している。半導体素子はヒートスプレッダの上に第1はんだを介在させて配設されている。フレームは半導体素子と電気的に接続され、半導体素子を駆動させるための所定の電気回路が形成されている。そのフレームは、フレーム本体と突出部とを備えている。突出部はフレーム本体の厚みよりも薄い部分を含んでフレーム本体と一体的に形成され、半導体素子の表面に第2はんだにより接合されている。 A power control semiconductor device according to the present invention includes a heat spreader, a semiconductor element for controlling power, and a frame. The semiconductor element is disposed on the heat spreader with the first solder interposed. The frame is electrically connected to the semiconductor element, and a predetermined electric circuit for driving the semiconductor element is formed. The frame includes a frame body and a protrusion. The projecting portion is formed integrally with the frame body including a portion thinner than the thickness of the frame body, and is joined to the surface of the semiconductor element by the second solder.
本発明に係る電力制御用半導体装置によれば、フレーム本体に一体的に形成される突出部が半導体素子の表面に接合される。これにより、メインフレームが別部材を介して半導体素子の表面に接続される場合と比べて、そのような別部材の取付け精度に起因するフレーム本体と半導体素子との間隔のばらつき等がなくなるとともにその間隔が狭めらて、インダクタンスの低減を図ることができる。また、フレーム本体と半導体素子との間に付加的な部材が介在しないことで、配線抵抗の低抵抗化も図ることができる。また、突出部は、フレーム本体の厚みよりも薄く形成されていることで熱ストレスを吸収しやすくなって、熱ストレスによって半導体素子の表面の接続部分が損傷を受けるのを抑制することができる。 According to the semiconductor device for power control according to the present invention, the protrusion formed integrally with the frame body is joined to the surface of the semiconductor element. Thereby, compared with the case where the main frame is connected to the surface of the semiconductor element via another member, there is no variation in the distance between the frame body and the semiconductor element due to the mounting accuracy of such another member and the By reducing the interval, the inductance can be reduced. Further, since no additional member is interposed between the frame body and the semiconductor element, the wiring resistance can be reduced. Further, since the protruding portion is formed thinner than the thickness of the frame main body, it becomes easy to absorb the thermal stress, and the connection portion on the surface of the semiconductor element can be prevented from being damaged by the thermal stress.
実施の形態1
本発明の実施の形態1に係る電力制御用半導体装置について説明する。図1および図2に示すように、この電力制御用半導体装置1では、ヒートスプレッダ2の一方の主表面上に、電力を制御するための半導体素子5がはんだ(第1はんだ)4によって接合されている。そのヒートスプレッダ2の他方の主表面は絶縁シート3によって被覆されている。
A power control semiconductor device according to the first embodiment of the present invention will be described. As shown in FIGS. 1 and 2, in this power
半導体素子5における所定の領域の表面に、フレーム7が電気的に接続されている。フレーム7はフレーム本体8と突出部9を備えて構成される。フレーム本体8には、半導体素子5を駆動させるための所定の電気回路(図示せず)が形成されている。フレーム本体8は所定の厚みt0を有している。突出部9はフレーム本体8から半導体素子5の側に向って突出している。その突出部9は、フレーム7にたとえば絞り加工を施すことによりフレーム7と一体的に形成されている。
A
突出部9をフレーム7に絞り加工を施すことによって形成することで、突出部9の厚みt1は、フレーム7の厚みt0よりも薄くされる。突出部9の厚みt1は、半導体素子5の厚みとほぼ同じ厚みにすることが望ましく、たとえば、フレーム本体8の厚みt0を約0.7mmとすると、突出部9の厚みt1は約0.25mmとされる。その突出部9がはんだ(第2はんだ)6によって半導体素子5の表面に接合されている。突出部9の高さHは、約0.7mmとされる。なお、図2を含め各断面図では、突出部9の構造をわかりやすく図示するために縦方向が拡大されて示されている。
By forming by
この電力制御用半導体装置1では、一つの半導体素子5に対し4つの突出部9が所定の領域の表面に接合されている。本発明の実施の形態に係る電力制御用半導体装置1は上記のように構成される。
In this power
次に、比較例に係る電力制御用半導体装置について説明する。図3〜図5に示すように、比較例に係る電力制御用半導体装置101では、ヒートスプレッダ102の一方の主表面上に、電力を制御するための半導体素子105がはんだ104によって接合されている。その半導体素子105に対し、これを駆動させるための電気回路が形成されたメインフレーム107が電気的に接続されている。メインフレーム107にはダイレクトリード110が装着され、そのダイレクトリード110がはんだ106によって半導体素子105の表面に接合されている。
Next, a power control semiconductor device according to a comparative example will be described. As shown in FIGS. 3 to 5, in the power
このように、比較例に係る電力制御用半導体装置101では、半導体素子105とメインフレーム107とは、半導体素子105に作用する熱ストレスを抑えるために、メインフレーム107とは別部材のダイレクトリード110を介して電気的に接続されている。そのため、たとえばダイレクトリード110をメインフレーム107に取付ける際の取付け精度のばらつき等に起因して、半導体素子105とメインフレーム107との間隔が変動し、インダクタンスが大きくなる傾向があった。また、メインフレーム107とは別部材のダイレクトリード110が半導体素子105との間に介在することで、配線抵抗が大きくなる傾向があった。さらには、ダイレクトリード110という付加的な部品が必要とされて、部品点数が増えるとともに、組立て工数も増えて生産コストの削減を阻害する要因となっていた。
As described above, in the power
これに対して、上述した実施の形態1に係る電力制御用半導体装置1では、フレーム本体8に一体的に形成される突出部9が半導体素子5の表面に接合される。これにより、メインフレーム107がメインフレーム107とは別部材のダイレクトリード110を介して半導体素子105の表面に接続された比較例に係る電力制御用半導体装置101と比べて、そのようなダイレクトリードの取付け精度に起因するフレーム本体8と半導体素子5との間隔のばらつき等がなくなるとともにその間隔が狭めらて、インダクタンスの低減を図ることができる。また、フレーム本体8と半導体素子5との間に付加的な部材が介在しないことで、配線抵抗の低抵抗化も図ることができる。
On the other hand, in the power
ここで、そのインダクタンスについて簡単に説明する。電力制御用半導体装置1が動作しているときには、半導体素子5がオンオフを繰り返してスイッチング動作が行なわれており、回路内の電流の向きが常に変化する。そのスイッチング時には、図6に示すように、サージ電圧が発生する。電力制御用半導体装置1の性能として、そのサージ電圧20を押えることが重要とされる。
Here, the inductance will be briefly described. When the power
サージ電圧Vと電力制御用半導体装置1内のインダクタンスLには、V=L・di/dtの関係があり、電力制御用半導体装置1内のインダクタンスLを低減することによってサージ電圧を低減することが可能になる。電力制御用半導体装置1におけるフレーム7とヒートスプレッダ2との間の距離hとインダクタンスとの間には、図7に示すような関係があり、距離hが短くなるとインダクタンスは小さくなる傾向にある。
The surge voltage V and the inductance L in the power
図8に示すように、本電力制御用半導体装置1を流れる電流30においては、フレーム7を流れる電流30の向きとヒートスプレッダ2を流れる電流30の向きとは互いに反対向きになるように構成される。両者の電流30の向きが互いに反対向きになることで、フレーム7を流れる電流30によって発生する磁束と、ヒートスプレッダ2を流れる電流30によって発生する磁束とが互いに打ち消しあってインダクタンスが低減される。
As shown in FIG. 8, the current 30 flowing through the power
そして、本電力制御用半導体装置1では、上述したようにフレーム7と半導体素子5との間の距離をより縮めることができることで、フレーム7とヒートスプレッダ2との距離hをさらに縮めることができる。これにより、両者を流れる電流によって生じる磁束がより効果的に打ち消しあって、インダクタンスをさらに低減することができる。
In the power
また、上述した電力制御用半導体装置1では、突出部9は、フレーム本体8に絞り加工を施すことによりフレーム本体8の厚みt0よりも薄く(t1)形成されていることで熱ストレスを吸収しやすくなって、熱ストレスによって半導体素子5の表面の接続部分(電極部材)が損傷を受けるのを抑制することができる。この熱ストレスは、たとえば銅から形成されるフレーム7とシリコンを主成分とする半導体素子5とで線膨張係数が異なることに起因する。フレーム7の突出部9の厚みが厚いと線膨張係数が大きく、線膨張係数の比較的小さい半導体素子5との線膨張係数の差が大きくなって熱ストレス(歪)が大きくなる。一方、突出部9の厚みを薄くすると線膨張係数が小さくなって半導体素子5の線膨張係数の値に近づき、熱ストレスを小さくすることができる。
Further, in the power
そして、上述した電力制御用半導体装置1では、比較例に係る電力制御用半導体装置101と比べて、付加的なダイレクトリード110が不要とされる。これにより、電力制御用半導体装置1の部品点数の削減と組立て工数の削減を図ることができて、生産コストを低減することができる。
In the power
実施の形態2
次に、実施の形態2に係る電力制御用半導体装置について説明する。図9および図10に示すように、この電力制御用半導体装置1では、フレーム本体8に絞り加工を施すことによって一体的に形成される突出部9に開口部10が設けられて、突出部9の先端部分9aが解放端とされている。その解放端とされた先端部分9aが、はんだ6によって半導体素子5の表面に接合されている。なお、これ以外の構成については、図1および図2に示す電力制御用半導体装置1と同様なので、同一部材には同一符号を付しその説明を省略する。
Next, a power control semiconductor device according to the second embodiment will be described. As shown in FIGS. 9 and 10, in this power
上述した電力制御用半導体装置1では、実施の形態1において述べた効果に加えて次のような効果が得られる。すなわち、フレーム7の突出部9に開口部10を設けることによって先端部分9aが解放端とされ、その解放端とされた先端部分9aがはんだ6によって半導体素子5の表面に接合されることで、先端部分9aとはんだ6との接合部分に作用する歪(熱ストレス)を容易に吸収することができる。その結果、電力制御用半導体装置1の信頼性を向上させることができるとともにその寿命も延ばすことができる。なお、開口部10としては、突出部9の先端部分9aがフレーム本体8に対して解放端となるような態様の開口部であれば、特に開口形状等は限定されない。
In the power
変形例
突出部の先端部分に開口部を設ける態様の電力制御用半導体装置の変形例について説明する。図11および図12に示すように、変形例に係る電力制御用半導体装置1では、突出部9の先端部分9aに平面(上面)形状がほぼ円形となる開口部10が形成されている。フレーム7の突出部9は、はんだ6によりその開口部10からはんだ6が盛り上がる態様で半導体素子5の表面に接合されている。なお、これ以外の構成については、図1および図2に示す電力制御用半導体装置1と同様なので、同一部材には同一符号を付しその説明を省略する。
Modified Example A modified example of the power control semiconductor device in which an opening is provided at the tip of the protruding part will be described. As shown in FIGS. 11 and 12, in the power
この変形例に係る電力制御用半導体装置1では、線膨張係数の比較的大きいフレーム7と、線膨張係数の比較的小さい半導体素子5とが直接接触する面積を小さくすることができ、温度サイクルによる熱ストレス(歪)を低減することができる。
In the power
参考例
次に、本発明に関連する参考例に係る電力制御用半導体装置について説明する。図13および図14に示すように、この電力制御用半導体装置1では、突出部9の先端部分9aが、先端に向うにしたがって徐々に細くなる先細り形状とされている。また、突出部9には、フレーム本体8から先端部分9aに向って階段状に細くなるように、フレーム本体8と先端部分9aとの間に段差部11が設けられている。その段差11によって、たとえば突出部9の幅W1(約15mm)は幅W2(約5mm)にまで狭められる。なお、これ以外の構成については、図1および図2に示す電力制御用半導体装置1と同様なので、同一部材には同一符号を付しその説明を省略する。
Reference Example Next, a power control semiconductor device according to a reference example related to the present invention will be described. As shown in FIGS. 13 and 14, in the power
上述した電力制御用半導体装置1では、実施の形態1において述べた効果に加えて次のような効果が得られる。すなわち、突出部9の先端部分9aが、先端に向うにしたがって徐々に細くなる先細り形状とされている。これにより、図15に示すように、先端部分9aが半導体素子5の表面に接触した位置から半導体素子5の周辺部までの距離h(約1mm)を確保して、先端部分9aと半導体素子5とを接合するはんだ6をその接触した部分から半導体素子5の周辺部に至る領域にわって位置させることができる。その結果、半導体素子5の表面近傍においてより広い領域にわたって位置するはんだ6により、温度サイクルによる熱ストレスに伴って、はんだ6の外周部にクラックが広がるのを抑制することができる。
In the power
また、突出部8に段差部11を設けることで、絞り加工の深さを変えることなく、段差部11の位置(h1)を変更するだけで、フレーム本体8とヒートスプレッダ2との間隔(h2)を容易に変更することができる。なお、段差部11は、本実施の形態に係る電力制御用半導体装置1のほかに、他の実施の形態に係る電力制御用半導体装置にも適用することができる。
Further, by providing the protruding
実施の形態3
次に、実施の形態3に係る電力制御用半導体装置について説明する。図16および図17に示すように、この電力制御用半導体装置1では、フレーム本体8に一つの半導体素子5に接合される複数の突出部9が形成されている。一方、一つの半導体素子5には、ガードリング12およびスリット13によって分割された複数の領域が形成されている。複数の突出部9は、半導体素子5における分割された領域の対応する領域にそれぞれ接合されている。なお、これ以外の構成については、図1および図2に示す電力制御用半導体装置1と同様なので、同一部材には同一符号を付しその説明を省略する。
Next, a power control semiconductor device according to the third embodiment will be described. As shown in FIGS. 16 and 17, in the power
上述した電力制御用半導体装置1では、実施の形態1において述べた効果に加えて次のような効果が得られる。すなわち、一つの半導体素子5に対して複数の突出部9を接触させることで、突出部9一つあたりの接合面積が小さくなり、半導体素子5に作用する熱ストレスを低減することができる。また、半導体素子5がガードリング12およびスリット13により分割されているような場合に、その分割された領域に対応した複数の突出部をフレーム本体8に絞り加工によって形成することで、そのような半導体素子における分割された領域のそれぞれに突出部を容易に接合させることができる。
In the power
実施の形態4
次に、実施の形態4に係る電力制御用半導体装置について説明する。図18および図19に示すように、この電力制御用半導体装置1では、突出部9のほぼ全体がフレーム本体8の厚みよりも薄い一様な厚みをもって形成されている。突出部9の大きさとして、たとえば幅Wは約5mmとされ、高さHは約0.7mmとされる。なお、これ以外の構成については、図1および図2に示す電力制御用半導体装置1と同様なので、同一部材には同一符号を付しその説明を省略する。
Next, a power control semiconductor device according to the fourth embodiment will be described. As shown in FIGS. 18 and 19, in this power
上述した電力制御用半導体装置1では、実施の形態1において述べた効果に加えて次のような効果が得られる。すなわち、突出部9がフレーム本体8の厚みよりも薄い厚みをもってほぼ一様に形成されていることにより、半導体素子5に作用する熱ストレスをより効果的に低減することができる。
In the power
実施の形態5
次に、実施の形態5に係る電力制御用半導体装置について説明する。図20および図21に示すように、この電力制御用半導体装置1では、突出部9は、半導体素子5に接合される平板状の平板部9cと、その平板部9cとフレーム本体8とを繋ぐ側板部9dとによって構成される。平板部9cはフレーム本体8の厚み(t0)とほぼ同じ厚みに形成され、側板部9dはフレーム本体8の厚みよりも薄く(厚みt1)形成されている。
Next, a power control semiconductor device according to the fifth embodiment will be described. As shown in FIGS. 20 and 21, in the power
なお、平板部9cは完全な平面を意図するものではなく、半導体素子5に対してより大きな接合面を確保することができるように形成されていればよい。突出部9の大きさとして、たとえば幅W1は約15mm、幅W2は約5mm、高さHは約0.7mmとされる。なお、これ以外の構成については、図1および図2に示す電力制御用半導体装置1と同様なので、同一部材には同一符号を付しその説明を省略する。
The
上述した電力制御用半導体装置1では、実施の形態1において述べた効果に加えて次のような効果が得られる。すなわち、突出部9の半導体素子5に対する接合面積が増えることによって、放熱を効果的に行なうことができる。また、側板部9dの厚みがフレーム本体8の厚みよりも薄く(厚みt1)形成されていることによって、平板部9cと半導体素子5との接合部に作用する熱ストレス(歪)を吸収することができて、電力制御用半導体装置1の信頼性を向上させることができるとともにその寿命も延ばすことができる。
In the power
なお、上述した各実施の形態では、突出部9としてはフレーム本体8に絞り加工を施すことによってフレーム本体8に一体的に形成される場合を例に挙げて説明したが、フレーム本体7aに一体的に形成され、かつ、フレーム本体8よりも薄く形成される部分を有しているのであれば、絞り加工に限られるものではない。また、各実施の形態において挙げられた寸法の値は一例であって、これらの寸法に限定されるものではない。
In each of the above-described embodiments, the case where the projecting
今回開示された実施の形態は例示にすぎず、これに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is merely an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 電力制御用半導体装置、2 ヒートスプレッダ、3 絶縁シート、4,6 はんだ、5 半導体素子、7 フレーム、8 フレーム本体、9 突出部、10 開口部、11 段差部、12 ガードリング、13 スリット。
DESCRIPTION OF
Claims (7)
前記ヒートスプレッダの上に第1はんだを介在させて配設された、電力を制御するための半導体素子と、
前記半導体素子と電気的に接続され、前記半導体素子を駆動させるための所定の電気回路が形成されたフレームと
を有し、
前記フレームは、
フレーム本体と、
前記フレーム本体の厚みよりも薄い部分を含んで前記フレーム本体と一体的に形成され、前記半導体素子の表面に第2はんだにより接合される突出部と
を備え、
前記突出部の先端部分に開口部が設けられた、電力制御用半導体装置。 A heat spreader,
A semiconductor element for controlling electric power, disposed on the heat spreader with a first solder interposed;
A frame electrically connected to the semiconductor element and formed with a predetermined electric circuit for driving the semiconductor element;
The frame is
The frame body,
Including a portion that is thinner than the thickness of the frame body, and is integrally formed with the frame body, and includes a protrusion that is joined to the surface of the semiconductor element by a second solder ,
A power control semiconductor device, wherein an opening is provided at a tip of the protrusion .
前記複数の突出部は、それぞれ対応する分割された領域に接合された、請求項3記載の電力制御用半導体装置。 The surface of the semiconductor element is divided into a plurality of regions,
The power control semiconductor device according to claim 3 , wherein the plurality of protrusions are joined to the corresponding divided regions .
前記ヒートスプレッダの上に第1はんだを介在させて配設された、電力を制御するための半導体素子と、
前記半導体素子と電気的に接続され、前記半導体素子を駆動させるための所定の電気回路が形成されたフレームと
を有し、
前記フレームは、
フレーム本体と、
前記フレーム本体の厚みよりも薄い部分を含んで前記フレーム本体と一体的に形成され、前記半導体素子の表面に第2はんだにより接合される突出部と
を備え、
前記突出部は、前記フレーム本体の厚みよりも薄い厚みをもって前記突出部の全体にわたって一様に形成された、電力制御用半導体装置。 A heat spreader,
A semiconductor element for controlling electric power, disposed on the heat spreader with a first solder interposed;
A frame electrically connected to the semiconductor element and formed with a predetermined electric circuit for driving the semiconductor element;
Have
The frame is
The frame body,
A protrusion formed integrally with the frame body including a portion thinner than the thickness of the frame body and joined to the surface of the semiconductor element by a second solder;
With
The protrusion is a semiconductor device for power control , wherein the protrusion is uniformly formed over the entire protrusion with a thickness smaller than the thickness of the frame body .
前記ヒートスプレッダの上に第1はんだを介在させて配設された、電力を制御するための半導体素子と、
前記半導体素子と電気的に接続され、前記半導体素子を駆動させるための所定の電気回路が形成されたフレームと
を有し、
前記フレームは、
フレーム本体と、
前記フレーム本体の厚みよりも薄い部分を含んで前記フレーム本体と一体的に形成され、前記半導体素子の表面に第2はんだにより接合される突出部と
を備え、
前記突出部は、
前記半導体素子に接合される平板部と、
前記平板部と前記フレーム本体と繋ぐ側板部と
を含み、
前記側板部の厚みは前記平板部の厚みよりも薄くされた、電力制御用半導体装置。 A heat spreader,
A semiconductor element for controlling electric power, disposed on the heat spreader with a first solder interposed;
A frame electrically connected to the semiconductor element and formed with a predetermined electric circuit for driving the semiconductor element;
Have
The frame is
The frame body,
A protrusion formed integrally with the frame body including a portion thinner than the thickness of the frame body and joined to the surface of the semiconductor element by a second solder;
With
The protrusion is
A flat plate portion bonded to the semiconductor element;
A side plate portion connecting the flat plate portion and the frame body;
Including
The power control semiconductor device , wherein the side plate portion is thinner than the flat plate portion .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006210831A JP4884121B2 (en) | 2006-08-02 | 2006-08-02 | Semiconductor device for power control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006210831A JP4884121B2 (en) | 2006-08-02 | 2006-08-02 | Semiconductor device for power control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008041743A JP2008041743A (en) | 2008-02-21 |
| JP4884121B2 true JP4884121B2 (en) | 2012-02-29 |
Family
ID=39176460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006210831A Expired - Fee Related JP4884121B2 (en) | 2006-08-02 | 2006-08-02 | Semiconductor device for power control |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4884121B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016018866A (en) * | 2014-07-08 | 2016-02-01 | 三菱電機株式会社 | Power module |
| WO2017073233A1 (en) * | 2015-10-28 | 2017-05-04 | 三菱電機株式会社 | Power semiconductor device |
| WO2023119837A1 (en) * | 2021-12-24 | 2023-06-29 | 富士電機株式会社 | Semiconductor module, semiconductor device, and vehicle |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277557A (en) * | 1999-03-26 | 2000-10-06 | Fujitsu Ten Ltd | Semiconductor device |
| JP4220731B2 (en) * | 2002-06-19 | 2009-02-04 | 三菱電機株式会社 | Power semiconductor device |
| JP4586508B2 (en) * | 2004-10-06 | 2010-11-24 | 富士電機システムズ株式会社 | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-08-02 JP JP2006210831A patent/JP4884121B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008041743A (en) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3750680B2 (en) | Package type semiconductor device | |
| US7456492B2 (en) | Semiconductor device having semiconductor element, insulation substrate and metal electrode | |
| JP6345300B2 (en) | Power semiconductor device, power semiconductor device embedded device, and manufacturing method of power semiconductor device embedded device | |
| JP2013021254A (en) | Semiconductor device and manufacturing method of the same | |
| CN105529314B (en) | semiconductor device | |
| JP6308300B2 (en) | Semiconductor device | |
| JP2007035670A (en) | Semiconductor device | |
| CN103021979A (en) | Semiconductor device | |
| CN110771027B (en) | Power semiconductor device and power conversion device using the same | |
| WO2017073233A1 (en) | Power semiconductor device | |
| JP7176397B2 (en) | Semiconductor device and its manufacturing method | |
| CN101681906B (en) | power module | |
| JP5217015B2 (en) | Power converter and manufacturing method thereof | |
| JP4884121B2 (en) | Semiconductor device for power control | |
| CN105633024A (en) | Semiconductor device | |
| JP5585518B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2008141140A (en) | Semiconductor device | |
| JP2008124176A (en) | Power semiconductor device | |
| JP2013113638A (en) | Semiconductor device | |
| JP4695041B2 (en) | Semiconductor device | |
| CN100514634C (en) | Semiconductor device | |
| JP6796666B2 (en) | Semiconductor device | |
| JP2012114455A (en) | Semiconductor device for electric power | |
| JP7694167B2 (en) | Semiconductor Device | |
| JP2014216458A (en) | Beam lead and power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4884121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |