Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4906747B2 - 信頼性試験に用いられるテストボード及び信頼性試験方法 - Google Patents
[go: Go Back, main page]

JP4906747B2 - 信頼性試験に用いられるテストボード及び信頼性試験方法 - Google Patents

信頼性試験に用いられるテストボード及び信頼性試験方法 Download PDF

Info

Publication number
JP4906747B2
JP4906747B2 JP2008017827A JP2008017827A JP4906747B2 JP 4906747 B2 JP4906747 B2 JP 4906747B2 JP 2008017827 A JP2008017827 A JP 2008017827A JP 2008017827 A JP2008017827 A JP 2008017827A JP 4906747 B2 JP4906747 B2 JP 4906747B2
Authority
JP
Japan
Prior art keywords
terminal
tab
test
tab package
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008017827A
Other languages
English (en)
Other versions
JP2009180541A (ja
Inventor
将太 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008017827A priority Critical patent/JP4906747B2/ja
Priority to US12/314,141 priority patent/US20090189632A1/en
Publication of JP2009180541A publication Critical patent/JP2009180541A/ja
Application granted granted Critical
Publication of JP4906747B2 publication Critical patent/JP4906747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、半導体装置の信頼性試験に関する。特に、本発明は、半導体チップが搭載されたTAB(Tape Automated Bonding)パッケージの信頼性試験に関する。
半導体装置の製品信頼性を高める信頼性試験として、バーンインテスト(Burn-In Test)が知られている。バーインテストは、製品サンプルあるいは製品そのものを高温・高電圧環境下で動作させ、実使用状態よりも厳しいストレスを与える加速試験である。これにより、初期不良や製造工程での不具合を短時間で発見することができる。その結果、市場不良率が低減され、また、製品信頼性が保証される。
バーンインテストでは、テスト対象の半導体装置がバーンインテストボード上に載置され、そのバーンインテストボードがチャンバ内に収納される。特許文献1には、半導体装置の着脱を容易化することを目的としたバーンインテストボードが記載されている。そのバーンインテストボードのプリント配線基板には、半導体装置の位置決めと電気的接続を得るためのICケースが設けられている。ICケースのガイドにより、半導体装置の位置決めが行われ、接触レバーによって電気的接続が確実に行われる。
特許文献2には、TAB(Tape Automated Bonding)テープを用いた半導体素子に対するバーンインテストが開示されている。長手方向に延びるTABテープの両側辺には、その長手方向に沿って多数のスプロケットホールが配列されている。半導体素子はTABテープの中央付近に配置されており、半導体素子のテスト端子は、半導体素子の両側のスプロケットホールの近傍に配置されている。つまり、テスト端子から半導体素子へ向かう方向は、TABテープの長手方向と直交している。バーンインテスト時に上記テスト端子に信号を印加するための信号印加装置は、半導体素子が搭載されたTABテープを表裏両面から挟み込むように構成されている。信号印加装置の形状は、TABテープの長手方向に沿って湾曲していてもよい。その場合、信号印加装置によって挟み込まれるTABテープも、長手方向(テスト端子から半導体素子へ向かう方向に直交する方向)に沿って湾曲する。
特許文献3には、バーンインテストボードやソケットを使用することなくバーンインテストを実施する技術が開示されている。それによれば、多数の半導体チップが搭載されたTABテープが、リールに巻き付いた状態でバーンイン装置に投入される。
特開2000−55980号公報 特開平5−160221号公報 特開平11−312714号公報
本願発明者は、次の点に着目した。TABテープを利用した半導体パッケージであるTABパッケージは、その性質上、曲がった状態で製品に実装されることが多い。その一例を、図1〜図3を参照して説明する。図1〜図3は、TABパッケージ1が液晶表示装置に実装される場合を示している。
図1は、TABパッケージ1が曲げられる前の状態を示している。液晶表示装置100は、LCDパネル110と電源等の外部装置120を備えている。TABパッケージ1は、LCDパネル110と外部装置120の間をつなぐように液晶表示装置100に実装される。TABパッケージ1には、半導体チップ(ICチップ)2が搭載されている。
図2は、図1中の線A−A’に沿った断面を示している。TABパッケージ1は、TABテープ3を利用した半導体チップ2のパッケージである。TABテープ3上にはリード線4及びソルダーレジスト5といった配線が形成されており、半導体チップ2はその配線に電気的に接続されている。また、半導体チップ2や配線の保護、及び機械的強度の補強のため、半導体チップ2の周囲や配線上には封止樹脂6が設けられている。更に、TABパッケージ1の両端部のリード線4上には、第1接続端子7a及び第2接続端子7bがそれぞれ形成されている。第1接続端子7a及び第2接続端子7bはそれぞれ外部装置120及びLCDパネル110に電気的に接続される。このようにして、TABパッケージ1はLCDパネル110と外部装置120との間を接続する。LCDパネル110と外部装置120は、第1接続端子7a、第2接続端子7b、配線及び半導体チップ2を介して、互いに電気的に接続される。
図3は、市場に出荷される製品の状態を概略的に示している。図3に示されるように、外部装置120はLCDパネル110の背面に配置され、結果としてTABパッケージ1が湾曲する。特に、TABパッケージ1が、第1接続端子7aから第2接続端子7bへ向かう方向に沿って湾曲していることに留意されたい。
TABパッケージ1が湾曲すると、封止樹脂6とその周り(リード線4,ソルダーレジスト5など)との接着部分に曲げストレスが生じる。この曲げストレスに起因して、封止樹脂6が剥がれる現象である「樹脂剥がれ」が発生する場合がある。また、TABパッケージ1の湾曲による機械的ストレスや通電による電気的ストレスが、半導体チップ2と接続端子7a、7bとの間の配線接続に影響を及ぼすことも考えられる。これらのことは全て、半導体装置(TABパッケージ1)の寿命に影響を及ぼす。すなわち、TABパッケージ1の湾曲が、出荷される製品の寿命に影響を及ぼす。
従って、出荷される製品の信頼性を高めるためには、半導体チップ2の信頼性試験だけではなく、実装形態になるべく近い状態におかれたTABパッケージ1に対して信頼性試験を行うことが望ましい。言い換えれば、図3に示されるようにTABパッケージ1が第1接続端子7aから第2接続端子7bへ向かう方向に沿って湾曲した状態で、信頼性試験を行うことが望ましい。しかしながら、上述の関連文献では、そのような製品への実装形態に近い状態での信頼性評価は想定されていなかった。
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、[課題を解決するための手段]を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の第1の観点において、TABパッケージ(1)の信頼性試験に用いられるテストボード(10)が提供される。TABパッケージ(1)は、TABテープ(3)と、TABテープ(3)上に搭載された半導体チップ(2)と、TABテープ(3)の両端部に設けられ半導体チップ(2)に配線(4)を介して電気的に接続された第1端子(7a)及び第2端子(7b)とを備える。本発明に係るテストボード(10)は、基板(20)と、基板(20)上に対向して設置されTABパッケージ(1)の両端部のそれぞれを保持するように構成された一組の保持部材(30−1,30−2)と、その保持部材(30−1,30−2)のそれぞれに設けられ第1端子(7a)及び第2端子(7b)のそれぞれに接触する保持部端子(35)と、を備えている。一組の保持部材(30−1,30−2)の間隔(L2)は、TABパッケージ(1)の表面に沿った第1端子(7a)と第2端子(7b)との間の距離(L1)よりも小さい。従って、信頼性試験時、TABパッケージ(1)は、第1端子(7a)から第2端子(7b)へ向かう方向に沿って湾曲する。
本発明の第2の観点において、TABパッケージ(1)の信頼性試験方法が提供される。TABパッケージ(1)は、TABテープ(3)と、TABテープ(3)上に搭載された半導体チップ(2)と、TABテープ(3)の両端部に設けられ半導体チップ(2)に配線(4)を介して電気的に接続された第1端子(7a)及び第2端子(7b)とを備える。本発明に係る信頼性試験方法は、(A)TABパッケージ(1)が第1端子(7a)から第2端子(7b)へ向かう方向に沿って湾曲するように、TABパッケージ(1)の両端部をテストボード(10)に固定するステップと、(B)第1端子(7a)及び第2端子(7b)を通して半導体チップ(2)に給電しながら、信頼性試験を実施するステップと、を含む。
本発明によれば、製品への実装形態に近い状態でTABパッケージの信頼性試験を行うことが可能である。その結果、信頼性試験の精度が向上し、出荷される製品の信頼性が向上する。
添付図面を参照して、本発明の実施の形態を説明する。
1.TABパッケージ
TABパッケージは、TAB技術に基づく半導体パッケージであり、プリント配線基板の代わりにフィルム状のTABテープが用いられる。1本のTABテープに多数の半導体チップが載置され、ボンディング及びパッケージングが実施される。その後、所定の間隔でTABテープを切断することにより、複数のTABパッケージが出来上がる。1つのTABパッケージは、少なくとも1つの半導体チップを有している。
図4は、本実施の形態におけるTABパッケージ1の一例を示している。TABパッケージ1には、半導体チップ(ICチップ)2が搭載されている。より詳細には、TABテープ3上にリード線4及びソルダーレジスト5といった配線が形成されており、半導体チップ2はその配線に電気的に接続されている。また、半導体チップ2や配線の保護、及び機械的強度の補強のため、半導体チップ2の周囲や配線上には封止樹脂6が設けられている。更に、TABパッケージ1の両端部のリード線4上には、第1接続端子7a及び第2接続端子7bがそれぞれ形成されている。つまり、TABパッケージ1の両端部には、半導体チップ2に配線を介して電気的に接続された第1接続端子7a及び第2接続端子7bが設けられている。TABパッケージ1の表面に沿った第1接続端子7aと第2接続端子7bとの間の距離は、「L1」である。
TABパッケージ1は、その性質上、曲がった状態で製品に実装されることが多い。例えば、既出の図1〜図3で示されたように、TABパッケージ1は液晶表示装置100に実装される。このとき、第1接続端子7a及び第2接続端子7bはそれぞれ外部装置120及びLCDパネル110に電気的に接続される。図3で示されたように、市場に出荷される製品では、TABパッケージ1は、第1接続端子7aから第2接続端子7bへ向かう方向に沿って湾曲する。上述の通り、このようなTABパッケージ1の湾曲は製品の寿命に影響を及ぼす。
出荷される製品の信頼性を高めるためには、半導体チップ2の信頼性試験だけではなく、実装形態になるべく近い状態におかれたTABパッケージ1に対して信頼性試験を行うことが望ましい。言い換えれば、TABパッケージ1が第1接続端子7aから第2接続端子7bへ向かう方向に沿って湾曲した状態で、信頼性試験を行うことが望ましい。本実施の形態によれば、その目的を達成することができる信頼性試験用のテストボードが提供される。以下、信頼性試験としてバーンインテストを例示し、そのバーンインテストで使用されるバーンインテストボードを説明する。
2.バーンインテストボード
図5は、本実施の形態に係るバーンインテストボード10を示す平面図である。バーンインテスト時、TABパッケージ1が装着されたバーンインテストボード10が、バーンインテストを実施するバーンインテスト装置(信頼性試験装置)60のチャンバ内に収納される。
図5に示されるように、バーンインテストボード10は、基板20と、その基板20上に設置された第1ソケット30−1及び第2ソケット30−2を備えている。第1ソケット30−1と第2ソケット30−2は、TABパッケージ1を保持するための保持部材であり、互いに対向するように基板20上に設置されている。1つの第1ソケット30−1と1つの第2ソケット30−2が、1つのTABパッケージ1を保持するためのソケットペアとして用いられる。TABパッケージ1の両端部は、対向する一組のソケット30−1、30−2にそれぞれ装着される。
また、基板20中にはボード配線40が形成されている。ボード配線40は、ソケット30−1、30−2に設けられた端子に電気的に接続されており、また、バーンインテスト装置60との接続のためのコネクタ50につながっている。バーンインテスト時、コネクタ50はバーンインテスト装置60に接続され、バーンインテスト装置60からボード配線40を通して電力や信号が供給される。
図6は、図5中の線A−A’に沿った断面図であり、1つのソケット30の構造を拡大して示している。ソケット30は、固定部31と可動部32を有している。固定部31は、基板20に固着されている。一方、可動部32は、軸部33を介して固定部31につながっており、固定部31に対して可動である。つまり、ソケット30は開閉可能に構成されており、固定部31と可動部32によってTABパッケージ1が挟み込まれる。
図7には、一組のソケット30−1、30−2が閉じた状態と開いた状態が示されている。閉じた状態のとき、TABパッケージ1の両端部は、第1ソケット30−1と第2ソケット30−2のそれぞれによって挟まれ、固定される。閉じた状態を維持するためのロック機構(図示されず)が各ソケット30に設けられていてもよい。尚、図7に示されるように、一組のソケット30−1、30−2の間隔は、「L2」である。
再度図6を参照して、各ソケット30にはソケット端子(保持部端子)35が設けられている。より詳細には、各ソケット30の固定部31の側壁上にソケット端子35が形成されている。このソケット端子35は、上述のボード配線40に接続されており、TABパッケージ1に電力や信号を供給するために用いられる。つまり、ソケット端子35は、TABパッケージ1の第1接続端子7aあるいは第2接続端子7bに接触する。第1ソケット30−1のソケット端子35は、TABパッケージ1の一端部の第1接続端子7aに接触し、第2ソケット30−2のソケット端子35は、TABパッケージ1の他端部の第2接続端子7bに接触する。
3.バーンインテスト
次に、図8〜図10を参照して、本実施の形態におけるバーンインテストを説明する。図8は、既出の図6に対応する図であり、TABパッケージ1の端部がソケット30によって固定されている状態を示している。図9は、バーンインテスト時のTABパッケージ1の外観を模式的に示している。図10は、バーンインテスト時のTABパッケージ1の状態を示す側面図である。
バーンインテスト時、TABパッケージ1の両端部は、バーンインテストボード10に固定される。より詳細には、1つのTABパッケージ1の両端部が、対向する1つの第1ソケット30−1と1つの第2ソケット30−2のそれぞれによって保持される。このとき、図8に示されるように、TABパッケージ1の一端部の第1接続端子7aは、第1ソケット30−1のソケット端子35に接触する。同様に、TABパッケージ1の他端部の第2接続端子7bは、第2ソケット30−2のソケット端子35に接触する。TABパッケージ1の端部が固定部31と可動部32によって挟まれることにより、ソケット端子35と接続端子7a、7bとの電気的接続が確実に行われる。
図9及び図10に示されるように、1つのTABパッケージ1を保持する一組のソケット30−1、30−2の間隔「L2」は、そのTABパッケージ1の表面に沿った第1接続端子7aと第2接続端子7bとの間の距離「L1」よりも小さい。従って、TABパッケージ1の両端部が一組のソケット30−1、30−2によって固定されると、TABパッケージ1が湾曲する。特に図10に示されるように、TABパッケージ1は、第1接続端子7aから第2接続端子7bへ向かう方向に沿って湾曲する。すなわち、図3で示されたような製品への実装形態に近い状態が再現されている。このTABパッケージ1の湾曲は、実装状態を意識して能動的に作り出されたものであり、その曲率は、例えばTABテープの搬送に使用されるリールの曲率よりもはるかに大きい。
このような状態でTABパッケージ1が装着されたバーンインテストボード10が、バーンインテスト装置60のチャンバ内に収納される。バーンインテストボード10のコネクタ50は、バーンインテスト装置60に接続される。ソケット端子35及びボード配線40を通して、TABパッケージ1とバーンインテスト装置60との間の電気的接続が確立される。バーンインテスト装置60から出力される電力や信号は、バーンインテストボード10、ソケット端子35、第1接続端子7a及び第2接続端子7bを通して、半導体チップ2に供給される。このように半導体チップ2に給電された状態で、バーンインテストが実施される。
4.効果
以上に説明されたように、本実施の形態によれば、単なる半導体チップ2のバーンインテストではなく、製品への実装形態を意識したTABパッケージ1のバーンインテストが実施される。
そのために、本実施の形態に係るバーンインテストボード10では、TABパッケージ1を保持する一組のソケット30−1、30−2の間隔「L2」が、そのTABパッケージ1の表面に沿った第1接続端子7aと第2接続端子7bとの間の距離「L1」よりも小さくなるように設計されている。そのようなバーンインテストボード10を用いることによって、TABパッケージ1を、第1接続端子7aから第2接続端子7bへ向かう方向に沿って湾曲するように固定することができる。すなわち、図3で示されたような製品への実装形態に近い状態でバーンインテストを行うことが可能となる。
尚、上述の特許文献2では、信号印加装置の形状がTABテープの長手方向に沿って湾曲している実施例が開示されている。その場合、信号印加装置によって挟み込まれるTABテープも、その長手方向に沿って湾曲する。しかしながら、その長手方向は、テスト端子から半導体素子へ向かう方向に直交する方向である。湾曲方向が本実施の形態と異なるため、本実施の形態による効果は得られない。
本実施の形態によれば、製品への実装形態に近い状態でTABパッケージ1の信頼性試験を行うことが可能である。その結果、信頼性試験の精度が向上し、出荷される製品の信頼性が向上する。また、バーンインテストボード10が簡易な構成で実現できているため、安価であり、且つ、部品の交換も容易である。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
図1は、TABパッケージが液晶表示装置に実装される場合を説明するための概念図である。 図2は、図1中の線A−A’に沿った断面を示している。 図3は、製品においてTABパッケージが湾曲している状態を示す概略図である。 図4は、本発明の実施の形態におけるテスト対象であるTABパッケージを示す断面図である。 図5は、本発明の実施の形態に係るバーンインテストボードを示す平面図である。 図6は、本発明の実施の形態に係るバーンインテストボードのソケットの構造を示す断面図である。 図7は、本発明の実施の形態に係る一組のソケットの開閉状態を示す模式図である。 図8は、本発明の実施の形態に係るバーンインテスト時のソケットの状態を示す断面図である。 図9は、本発明の実施の形態に係るバーンインテスト時のTABパッケージの外観を示す模式図である。 図10は、本発明の実施の形態に係るバーンインテスト時のTABパッケージの状態を示す側面図である。
符号の説明
1 TABパッケージ
2 半導体チップ
3 TABテープ
4 リード線
5 ソルダーレジスト
6 封止樹脂
7 接続端子
7a 第1接続端子
7b 第2接続端子
10 バーンインテストボード
20 基板
30 ソケット
30−1 第1ソケット
30−2 第2ソケット
31 固定部
32 可動部
33 軸部
35 ソケット端子
40 ボード配線
50 コネクタ
60 バーンインテスト装置
100 液晶表示装置
110 LCDパネル
120 外部装置
L1 接続端子間距離
L2 ソケット間隔

Claims (7)

  1. TAB(Tape Automated Bonding)テープと、前記TABテープ上に搭載された半導体チップと、前記TABテープの両端部に設けられ前記半導体チップに配線を介して電気的に接続された第1端子及び第2端子とを備えるTABパッケージの信頼性試験に用いられるテストボードであって、
    基板と、
    前記基板上に対向して設置され、前記TABパッケージの前記両端部のそれぞれを保持するように構成された一組の保持部材と、
    前記保持部材のそれぞれに設けられ、前記第1端子及び前記第2端子のそれぞれに接触する保持部端子と
    を備え、
    前記一組の保持部材の間隔は、前記TABパッケージの表面に沿った前記第1端子と前記第2端子との間の距離よりも小さい
    テストボード。
  2. 請求項1に記載のテストボードであって、
    前記信頼性試験時、前記TABパッケージが前記第1端子から前記第2端子へ向かう方向に沿って湾曲するように、前記一組の保持部材は前記両端部を保持する
    テストボード。
  3. 請求項1又は2に記載のテストボードであって、
    前記信頼性試験時、前記保持部端子、前記第1端子及び前記第2端子を通して、前記半導体チップに電力が供給される
    テストボード。
  4. 請求項1乃至3のいずれか一項に記載のテストボードであって、
    前記一組の保持部材の各々は、
    前記基板に固着された固定部と、
    前記固定部に対して可動な可動部と
    を備え、
    前記固定部と前記可動部は、前記TABパッケージを挟むように形成された
    テストボード。
  5. 請求項1乃至4のいずれか一項に記載のテストボードであって、
    前記TABパッケージは、表示装置に実装される
    テストボード。
  6. TAB(Tape Automated Bonding)テープと、前記TABテープ上に搭載された半導体チップと、前記TABテープの両端部に設けられ前記半導体チップに配線を介して電気的に接続された第1端子及び第2端子とを備えるTABパッケージの信頼性試験に用いられるテストボードであって、
    基板と、
    前記基板上に対向して設置され、前記TABパッケージの前記両端部のそれぞれを保持するように構成された一組の保持部材と、
    前記保持部材のそれぞれに設けられ、前記第1端子及び前記第2端子のそれぞれに接触する保持部端子と
    を備え、
    前記信頼性試験時、前記TABパッケージが前記第1端子から前記第2端子へ向かう方向に沿って湾曲するように、前記一組の保持部材は前記両端部を保持する
    テストボード。
  7. TAB(Tape Automated Bonding)テープと、前記TABテープ上に搭載された半導体チップと、前記TABテープの両端部に設けられ前記半導体チップに配線を介して電気的に接続された第1端子及び第2端子とを備えるTABパッケージの信頼性試験方法であって、
    前記TABパッケージが前記第1端子から前記第2端子へ向かう方向に沿って湾曲するように、前記TABパッケージの前記両端部をテストボードに固定するステップと、
    前記第1端子及び前記第2端子を通して前記半導体チップに給電しながら、信頼性試験を実施するステップと
    を含む
    信頼性試験方法。
JP2008017827A 2008-01-29 2008-01-29 信頼性試験に用いられるテストボード及び信頼性試験方法 Expired - Fee Related JP4906747B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008017827A JP4906747B2 (ja) 2008-01-29 2008-01-29 信頼性試験に用いられるテストボード及び信頼性試験方法
US12/314,141 US20090189632A1 (en) 2008-01-29 2008-12-04 Test board used for a reliability test and reliability test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008017827A JP4906747B2 (ja) 2008-01-29 2008-01-29 信頼性試験に用いられるテストボード及び信頼性試験方法

Publications (2)

Publication Number Publication Date
JP2009180541A JP2009180541A (ja) 2009-08-13
JP4906747B2 true JP4906747B2 (ja) 2012-03-28

Family

ID=40898580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017827A Expired - Fee Related JP4906747B2 (ja) 2008-01-29 2008-01-29 信頼性試験に用いられるテストボード及び信頼性試験方法

Country Status (2)

Country Link
US (1) US20090189632A1 (ja)
JP (1) JP4906747B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150728A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd テ−プキヤリアおよびそれを用いた半導体装置
JPH02275376A (ja) * 1989-04-18 1990-11-09 Seiko Epson Corp バーンイン方法
JPH0582610A (ja) * 1991-09-19 1993-04-02 Toshiba Corp 半導体装置並びにその試験方法及びその試験装置
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JPH1123650A (ja) * 1997-06-27 1999-01-29 Nkk Corp バーンインボード
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
JP2001188213A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 液晶表示装置
JP2006202921A (ja) * 2005-01-19 2006-08-03 Sharp Corp 半導体装置及びそれを用いた表示用モジュール

Also Published As

Publication number Publication date
US20090189632A1 (en) 2009-07-30
JP2009180541A (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
JPWO2009004894A1 (ja) 表示モジュール、液晶表示装置、及び表示モジュールの製造方法
JP2008180716A (ja) プローブ及びこれを持つプローブカード
JP4864126B2 (ja) Tcp型半導体装置
JP2014169964A (ja) 半導体装置の製造方法
KR100884475B1 (ko) 디스플레이 패널 검사장치
CN102998576B (zh) 连接器连接检查电路及方法、显示装置及其制造方法
JP4906747B2 (ja) 信頼性試験に用いられるテストボード及び信頼性試験方法
JPH11287846A (ja) テスト・プローブ・アセンブリ
CN101688885A (zh) 探针及探针卡
JP2003262884A (ja) 液晶表示装置
JP2016086109A (ja) プリント配線基板、プリント配線基板の製造方法およびプリント配線基板の検査方法
CN100555604C (zh) 显示设备模块和制造该模块的方法
KR101063187B1 (ko) 필름타입 프로브유닛
JP2006276115A (ja) 液晶モジュール
JP4417793B2 (ja) 配線基板
KR101912843B1 (ko) 인쇄 회로 기판
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
JP4464237B2 (ja) バーンイン試験方法,及び,それに用いるバーンイン用測定プログラム
JPH09292439A (ja) 回路素子用検査装置
JP4417192B2 (ja) 接続治具の製造方法
JP4126127B2 (ja) 電気的機能検査方法
JP2011075554A (ja) フィルムタイプのプローブユニットとその製造方法及び被検査体の検査方法
JP3978142B2 (ja) 検査用基板
JP2004045325A (ja) バーンインボードとバーンイン試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees