Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4935867B2 - 電子制御装置 - Google Patents
[go: Go Back, main page]

JP4935867B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP4935867B2
JP4935867B2 JP2009180329A JP2009180329A JP4935867B2 JP 4935867 B2 JP4935867 B2 JP 4935867B2 JP 2009180329 A JP2009180329 A JP 2009180329A JP 2009180329 A JP2009180329 A JP 2009180329A JP 4935867 B2 JP4935867 B2 JP 4935867B2
Authority
JP
Japan
Prior art keywords
data
terminal
electronic control
writing
voltage terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009180329A
Other languages
English (en)
Other versions
JP2011034369A (ja
Inventor
恒男 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009180329A priority Critical patent/JP4935867B2/ja
Priority to US12/849,199 priority patent/US20110029722A1/en
Publication of JP2011034369A publication Critical patent/JP2011034369A/ja
Application granted granted Critical
Publication of JP4935867B2 publication Critical patent/JP4935867B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Description

本発明は、データの書き込みに際してデータの読み出し時と比較して絶対値の大きい電圧である書き込み用電圧を利用する電気的に書き換え可能な不揮発性メモリを備える電子制御装置に関する。
給電の有無にかかわらずデータを保持する不揮発性メモリとしては、電気的にデータを書き換え可能なEEPROMが周知である。ただし、EEPROMに一旦書き込まれたデータの中には、その書き換えが禁止されることが望まれるものもある。
そこで従来、例えば下記特許文献1に見られるように、レジスタを備え、データの書き換えを禁止する旨を示す禁止フラグをレジスタに記憶する電子制御装置も提案されている。これによれば、外部から制御装置内の制御部に対してデータの書き込みが指示されることで、制御部では、EEPROMにデータを書き込むとともにレジスタに禁止フラグをセットする。これにより、外部から同一の記憶領域にデータの書き込みが指示されたとしても、制御部では、禁止フラグによって、データの書き込みが禁止されている領域であることを認識することができる。
なお、この種の電子制御装置としては、他にも例えば下記特許文献2,3に記載のものがある。
特開平8−249237号公報 特開2002−99468号公報 特開2008−140018号公報
ところで、電子機器においては、一般に、誤動作を完全に回避することはできない。このため、上記電子制御装置にあっては、制御部の誤動作等によって、禁止フラグが誤って消去されデータの書き換えがなされたり、禁止フラグがセットされているにもかかわらずデータの書き換えがなされたりする可能性を完全に無くすことはできない。電子機器の誤動作は、例えば、供給される電源電圧が定格電圧よりも低下する際に生じる可能性が高まる。
本発明は、上記課題を解決するためになされたものであり、その目的は、電気的に書き換え可能な不揮発性メモリ内に記憶されたデータが誤って書き換えられることをより確実に回避することのできる電子制御装置を提供することにある。
以下、上記課題を解決するための手段、およびその作用効果について記載する。
請求項記載の発明は、請求項1記載の発明において、前記書き込み用電圧端子は、当該電子制御装置の外部との接続用端子に接続されていることを特徴とする。
上記発明では、電子制御装置の製造時等において、接続用端子を利用することで、不揮発性メモリに書き込み用の電圧を容易に印加することができる。
請求項記載の発明は、データの書き込みに際してデータの読み出し時と比較して絶対値の大きい電圧である書き込み用電圧を利用する電気的に書き換え可能な不揮発性メモリと、前記不揮発性メモリにアクセスすることでデータの書き込みおよび読み出しを行う制御部とを備え、前記不揮発性メモリは、前記書き込み用電圧の生成手段を備えることなく、前記書き込み用電圧が印加される端子である書き込み用電圧端子を備えるものであり、前記書き込み用電圧端子には、前記生成手段が接続されておらず、前記不揮発性メモリの端子のうち前記書き込み用電圧端子以外の電源端子と前記書き込み用電圧端子とをダイオードおよび抵抗体の少なくとも一方を介して接続する電位固定手段をさらに備えることを特徴とする。
上記発明では、書き込み用電圧端子に生成手段が接続されていないため、不揮発性メモリ内に記憶されたデータが誤って書き換えられることを回避することができる。
また、上記発明では、抵抗体やダイオードを用いることで、電位固定手段を適切に構成することができる。
請求項記載の発明は、請求項1または2記載の発明において、当該電子制御装置は、車両制御システムに搭載されるものであることを特徴とする。
車両制御システムにおいては、車載バッテリの電圧に変動が生じやすいことに起因して制御部の動作が不安定化するおそれがあることなどから、不揮発性メモリのデータが誤って書き換えられる可能性がある。このため、上記発明は、請求項1〜5記載の発明の利用価値が特に大きい。
請求項記載の発明は、請求項記載の発明において、前記不揮発性メモリには、感温ダイオードの個体差に関する情報が書き込まれてなることを特徴とする。
感温ダイオードの個体差に関する情報データは、一旦書き込まれた後には、書き換えが望まれない。この点、上記発明では、こうした情報データが書き換えられることを好適に回避することができる。
第1の実施形態にかかるシステム構成図。 同実施形態にかかるECUの内部構造を示す図。 同実施形態にかかる制御システムの組み合わせ時の処理の手順を示す流れ図。 同実施形態にかかる制御システムの製造時の処理の手順を示す流れ図。 第2の実施形態にかかるECUの内部構造を示す図。 第3の実施形態にかかるECUの内部構造を示す図。
(第1の実施形態)
以下、本発明にかかる電子制御装置をハイブリッド車の制御システム内の電子制御装置に適用した第1の実施の形態について、図面を参照しつつ説明する。
図1に、本実施形態にかかる制御システムの全体構成を示す。
図示されるように、モータジェネレータ10の3つの相(U相、V相、W相)には、インバータ12が接続されている。このインバータ12は、3相インバータであり、高電圧バッテリ14の電圧をモータジェネレータ10の3つの相に適宜印加する。詳しくは、インバータ12は、3つの相のそれぞれと高電圧バッテリ14の正極側または負極側とを導通させるべく、スイッチング素子SW1、SW2とスイッチング素子SW3,SW4とスイッチング素子SW5,SW6との並列接続体を備えて構成されている。そして、スイッチング素子SW1およびスイッチング素子SW2を直列接続する接続点がモータジェネレータ10のU相と接続されている。また、スイッチング素子SW3およびスイッチング素子SW4を直列接続する接続点がモータジェネレータ10のV相と接続されている。更に、スイッチング素子SW5およびスイッチング素子SW6を直列接続する接続点がモータジェネレータ10のW相と接続されている。ちなみに、これらスイッチング素子SW1〜SW6は、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)によって構成されている。また、インバータ12は、各スイッチング素子SW1〜SW6に逆並列に接続されたフリーホイールダイオードD1〜D6を備えている。
更に、インバータ12には、インバータ12の温度を感知する感温ダイオードDSが設けられている。
上記スイッチング素子SW1〜SW6は、インターフェース16を介して、低電圧バッテリ18を電力源とする電子制御装置(ECU20)により操作される。この際、ECU20では、インターフェース16を介して感温ダイオードDSの感知する温度を取り込み、同温度を上記操作に反映させる。
ただし、感温ダイオードDSの出力特性が基準となる特性からずれている場合には、感温ダイオードDSの出力によっては、インバータ12の正確な温度を把握することができない。このように、制御システムにおいては、一般に、各部材の個体差等に起因してその特性が基準となる特性からずれることで、制御量の制御性が低下するおそれがある。そこで本実施形態では、各個体差を学習し、制御システムを製品出荷するに先立ち、学習結果をECU20に記憶させる。
図2(a)に、ECU20の内部構成のうち、特に上記学習結果の記憶にかかる部分の構成を示す。
図示されるように、ECU20は、上記学習結果を記憶する電気的に書き換え可能な不揮発性メモリ(EEPROM30)と、中央処理装置(CPU40)とを備えている。ここで、EEPROM30は、フローティングゲート型のPROMであり、データの消去および書き換えが可能な不揮発性メモリである。このEEPROM30が、上記学習結果を記憶する手段となっている。
EEPROM30は、制御部32と、メモリセル34とを備えている。ここで、メモリセル34は、複数のチップを備えており、各チップのデータ記憶領域には同一のアドレスが付与されている。制御部32は、外部からの指令に基づき、メモリセル34内の特定のチップの特定のアドレスに対応する記憶領域にアクセスすることで、データの書き込み、読み出し等を行う。
EEPROM30は、外部と通信するためのインターフェースとして、ライト指令信号が入力されるライト端子WTと、リード指令信号が入力されるリード端子RTとを備えている。また、EEPROM30は、書き込まれるデータを入力して且つ読み出されるデータを出力するためのデータ端子DTと、上記チップのアドレス指令のための信号が入力されるアドレス端子ATと、チップを指定する信号が入力されるチップ選択端子STとを備えている。さらに、EEPROM30は、EEPROM30の動作の基準となる電位である基準電位とされるグランド端子GTと、EEPROM30の動作電源端子である低電圧端子LVTとを備えている。くわえて、EEPROM30は、メモリセル34内にデータを書き込んだり消去したりする際に利用する高電圧が印加される高電圧端子HVTを備えている。すなわち、制御部32の動作電圧や、メモリセル34からのデータの読み出しに要する電圧(例えば「5V」)よりも、データの書き込みや消去に要する電圧(例えば「14V」)の方が高いため、データの書き込みや消去に際しては動作電圧とは別途高電圧を要する。
ここで、高電圧端子HVTは、テストポイントTPに接続されている。図2(b)に、ECU20が備える基板の上方から高電圧端子HVTとテストポイントTPとの接続態様を見た図を示す。図示されるように、高電圧端子HVTは、テストポイントTPに接続されており、ここが電気経路の終端となっている。すなわち、テストポイントTPは、ECU20内部の給電手段には接続されていない。テストポイントTPは、外部との電気的なコンタクトを可能とする部材であり、高電圧端子よりもその上面からみた表面積が十分に大きくなっている。テストポイントTPは、基板20aの中ほどに設けられている。これは、テストポイントTPが、ECU20が外部と通信するためのインターフェースとは別に半導体基板20aに設けられるものであり、ECU20が実際に使用される際には外部とのコンタクトを目的としないものであることによる。
さらに、高電圧端子HVTは、抵抗体48を介してグランド端子GTに接続されている。これは、EEPROM30のノイズに対する耐性を向上させるべく、高電圧端子HVTの電位を固定するための設定である。すなわち、高電圧端子HVTは、給電手段と接続されているわけではないため、仮にグランド端子GTに接続しないなら、フローティング状態となる。そしてこの場合には、EEPROM30のノイズに対する耐性が低くなる。
上記CPU40内には、メモリ42が備えられている。そして、制御システムの組み付けがなされると、ECU20の内部と外部とのインターフェースとしてのコネクタCから取り込まれるプログラムがメモリ42に書き込まれる。このプログラムにより、CPU40は、上記学習にかかる処理を行う。
図3に、本実施形態にかかる学習処理の手順を示す。この処理は、ECU20とインバータ12とが組みつけられる際等、制御システムの組み付け時に、製造ライン用のコンピュータ(製造ライン用PC)によって実行される。
この一連の処理では、まずステップS10において、CPU40内のメモリ42に、感温ダイオードDSの出力特性等、制御システムの各種部材の特性の学習用プラグラムを書き込む。すなわち、製造ライン用PCからECU20のコネクタCを介してCPU40内のメモリ42に学習用プログラムを書き込む。そして、CPU40から学習用プログラムに従った学習の終了の通知がなされると(ステップS12:YES)、ステップS14において、メモリ42から学習用プログラムを消去する。
続くステップS16においては、CPU40内のメモリ42に、学習データ記録用のプログラムを書き込む。すなわち、製造ライン用PCからECU20のコネクタCを介してCPU40内のメモリ42に学習データ記録用プログラムを書き込む。続くステップS18においては、製造ライン用PCによって電圧印加手段を操作することで、テストポイントTPに高電圧を印加する。これにより、抵抗体48の電圧降下によって、高電圧端子HVTにもテストポイントTPと同様の高電圧が印加されることとなる。そして、CPU40から書き込み終了の通知がなされると(ステップS20:YES)、ステップS22において、メモリ42から学習データ記録用プログラムを消去するとともに、テストポイントTPへの書き込み用電圧の印加を停止する。
図4に、上記ステップS16においてメモリ42に書き込まれたプログラムの処理手順を示す。この処理は、CPU40によって、例えば所定周期で繰り返し実行される。
この一連の処理では、まずステップS30において、EEPROM30へのデータの書き込みを実行する。この処理は、チップ選択信号およびアドレス信号によって、EEPROM30内のメモリセル34の特定のチップ内のアドレスを選択し、選択されたアドレスの記憶領域にデータ端子DTを介してデータを記憶する処理である。この際、制御部32では、テストポイントTP(高電圧端子HVT)に印加されている高電圧を利用することとなる。続くステップS32においては、書き込みデータが正常であるか否かをチェックする。この処理は、チップ選択信号およびアドレス信号によって、メモリセル34の上記特定のチップ内のアドレスを選択し、データ端子DTを介してそのアドレスに対応する記憶領域に記憶されたデータをCPU40に読み出し、CPU40の認識しているデータと照合する処理である。
上記ステップS32において否定判断される場合、ステップS34において、書き込まれたデータを消去し、ステップS30に戻る。これに対し、ステップS32において肯定判断される場合、ステップS36において、上記コネクタCを介して製造ライン用PCに、書き込みが終了した旨を通知する。
なお、ステップS36の処理が完了した場合には、この一連の処理を一旦終了する。
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
(1)EEPROM30として、データの書き込みや消去に要する高電圧を生成する手段を備えないものを用い、しかも、このEEPROM30の高電圧端子HVTを高電圧を生成する手段に接続しない構成とした。これにより、EEPROM30内に記憶されたデータが誤って書き換えられることを回避することができる。
(2)高電圧端子HVTを、テストポイントTPに接続した。これにより、EEPROM30に書き換え用の電圧を容易に印加することができる。
(3)高電圧端子HVTを、抵抗体48を介してグランド端子GTに接続した。これにより、高電圧端子HVTをフローティング状態とした場合と比較して、ノイズに対する耐性を向上させることができる。しかも、グランド端子GTに対する高電圧端子HVTの電位差を、データの書き込みや消去に要する電圧と比較して十分に小さくすることができるため、データが誤って書き換えられる事態をより確実に回避することができる。
(4)ECU20を、車両制御システムに搭載した。この場合、車載バッテリの電圧に変動が生じやすいことに起因して制御部32の動作が不安定化するおそれがあることなどから、EEPROM30のデータが誤って書き換えられる可能性がある。このため、データの書き込みや消去に要する電圧が印加される事態を回避する上記構成の利用価値が特に大きい。
(5)EEPROM30に、感温ダイオードDSの個体差に関する情報を書き込んだ。この情報は、書き換えを確実に回避することが望まれるデータであるため、データの書き込みや消去に要する電圧が印加される事態を回避する上記構成の利用価値が特に大きい。
(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図5に、本実施形態にかかるECU20の内部構成のうち、特に上記学習結果の記憶にかかる部分の構成を示す。なお、図5において、先の図2に示した部材に対応する部材については、便宜上同一の符号を付している。
図示されるように、本実施形態では、高電圧端子HVTの電位を固定する手段を、低電圧端子LVTを備えて構成する。すなわち、低電圧端子LVTから高電圧端子HVTへと進む方向を順方向とするダイオード50を用いて、低電圧端子LVTと高電圧端子HVTとを接続する。これにより、低電圧端子LVTを用いて高電圧端子HVTの電位を固定することができ、しかも、テストポイントTPに高電圧を印加する際には、この電圧が低電圧端子LVTに印加されることを回避することができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)、(2)、(4)、(5)の効果に加えて、更に以下の効果が得られるようになる。
(6)高電圧端子HVTの電位を低電圧端子LVTを利用して固定した。これにより、高電圧端子HVTのノイズに対する耐性を向上させることができる。
(第3の実施形態)
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
図6に、本実施形態にかかるECU20の内部構成のうち、特に上記学習結果の記憶にかかる部分の構成を示す。なお、図6において、先の図5に示した部材に対応する部材については、便宜上同一の符号を付している。
図示されるように、本実施形態では、高電圧端子HVTと低電圧端子LVTとを抵抗体52を備えて構成した。ここで、抵抗体52の抵抗値は、テストポイントTPに高電圧を印加する期間における抵抗体52による電力消費量を低減することができるように極力大きな値とすることが望ましい。
以上説明した本実施形態によっても、先の第1の実施形態の上記(1)、(2)、(4)、(5)の効果や、先の第2の実施形態の上記(6)の効果に準じた効果を得ることができる。
(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
・上記各実施形態では、EEPROM30が書き込みや消去に用いる電圧以上の高電圧を生成する手段をECU20内に備えない構成としたが、これに限らない。例えばモータジェネレータ10の回転角度を検出するための手段としてレゾルバを用いる場合、ECU20は、レゾルバに印加する比較的高い電圧(例えば「20V」)を生成する手段を備える。この場合であっても、テストポイントTPを介してECU20の外部から書き込み用電圧を印加するなら、書き込み用電圧の印加を好適に行うことができる。ただし、レゾルバに電圧を印加する手段とEEPROM30の高電圧端子HVTとを接続する配線を基板20aに備えてこれを介して電圧を印加してもよい。この場合、電圧の印加後には、配線を切断するなどして、レゾルバに電圧を印加する手段とEEPROM30の高電圧端子HVTとを電気的に遮断する。
・上記各実施形態では、テストポイントTPを用いて外部から電圧を印加したがこれに限らない。例えば、基板20a内の電子部品と外部とのインターフェースであるコネクタを介して外部から電圧を印加してもよい。さらに、EEPROM30の高電圧端子HVTに外部の電圧印加部材を直接接触させることで電圧を印加してもよい。
・上記各実施形態では、高電圧端子HVTを所定の電位に固定したがこれに限らない。例えば、想定されるノイズ周波数を除去するフィルタに高電圧端子HVTを接続してもよい。もっとも、高電圧端子HVTをいずれの部材とも電気的に接続しない構成であっても、先の第1の実施形態の上記(1)、(2)、(4)、(5)の効果を得ることはできる。
・上記各実施形態では、学習用プログラムや学習データ記録用プログラムをCPU40内のメモリに記憶し、製品出荷前に消去する構成としたが、これに限らず、例えばECU20内の読み出し専用メモリ(ROM)に記憶するようにしてもよい。
・上記各実施形態では、学習データをEEPROM30に記憶したがこれに限らない。例えばECU20の行なう制御プログラム(モータジェネレータ10の制御量の制御プログラム等)であってもよい。要は、一旦書き込んだ後には消去の禁止が所望されるデータであればよい。ただし、この際、制御システムを組み合わせた後初めて取得されるデータについては、ECU20自身によって取得することとなる傾向があることや、その後にECU20内のROMに格納することが困難であることから、EEPROM30内に書き込むことが特に便宜である。特に、上記感温ダイオードDSのようなシリコン系の素子については、その特性の経年変化がほとんどないため、その特性ずれ情報に関するデータとしての学習データ(校正データ)を記憶することは有効である。
・車両制御システムとしては、ハイブリッド車の制御システムに限らず、例えばガソリン機関やディーゼル機関を原動機とする車両の制御システムであってもよい。この場合であっても、例えば、燃料噴射弁の個体差に起因する噴射特性のずれ(経年変化前の初期値)に関するデータや、燃料噴射弁を駆動する駆動回路の温度を検出する素子(感温ダイオード等)の特性ずれに関する情報等を、EEPROM30に記憶することは有効である。
20…ECU、30…EEPROM,32…制御部、34…メモリセル、40…CPU。

Claims (4)

  1. データの書き込みに際してデータの読み出し時と比較して絶対値の大きい電圧である書き込み用電圧を利用する電気的に書き換え可能な不揮発性メモリと、
    前記不揮発性メモリにアクセスすることでデータの書き込みおよび読み出しを行う制御部とを備え、
    前記不揮発性メモリは、前記書き込み用電圧の生成手段を備えることなく、前記書き込み用電圧が印加される端子である書き込み用電圧端子を備えるものであり、
    前記書き込み用電圧端子には、前記生成手段が接続されておらず、
    前記不揮発性メモリの端子のうち前記書き込み用電圧端子以外の電源端子と前記書き込み用電圧端子とをダイオードおよび抵抗体の少なくとも一方を介して接続する電位固定手段をさらに備えることを特徴とする電子制御装置。
  2. 前記書き込み用電圧端子は、当該電子制御装置の外部との接続用端子に接続されていることを特徴とする請求項記載の電子制御装置。
  3. 当該電子制御装置は、車両制御システムに搭載されるものであることを特徴とする請求項1または2記載の電子制御装置。
  4. 前記不揮発性メモリには、感温ダイオードの個体差に関する情報が書き込まれてなることを特徴とする請求項記載の電子制御装置。
JP2009180329A 2009-08-03 2009-08-03 電子制御装置 Expired - Fee Related JP4935867B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009180329A JP4935867B2 (ja) 2009-08-03 2009-08-03 電子制御装置
US12/849,199 US20110029722A1 (en) 2009-08-03 2010-08-03 Electronic control apparatus including electrically rewritable non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009180329A JP4935867B2 (ja) 2009-08-03 2009-08-03 電子制御装置

Publications (2)

Publication Number Publication Date
JP2011034369A JP2011034369A (ja) 2011-02-17
JP4935867B2 true JP4935867B2 (ja) 2012-05-23

Family

ID=43528070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009180329A Expired - Fee Related JP4935867B2 (ja) 2009-08-03 2009-08-03 電子制御装置

Country Status (2)

Country Link
US (1) US20110029722A1 (ja)
JP (1) JP4935867B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749237B2 (ja) * 1989-02-15 1995-05-31 凸版印刷株式会社 Icカード
JPH05120501A (ja) * 1991-10-24 1993-05-18 Mitsubishi Electric Corp Icカード及びicカード製造方法
JPH0653661A (ja) * 1992-07-31 1994-02-25 Fujitsu Ltd 多層プリント回路基板
JPH06131267A (ja) * 1992-10-15 1994-05-13 Matsushita Electric Ind Co Ltd 車載用電装品の記憶装置
US5432741A (en) * 1994-03-17 1995-07-11 Texas Instruments Incorporated Circuit for permanently disabling EEPROM programming
JP3568704B2 (ja) * 1996-09-26 2004-09-22 株式会社デンソー 電子制御装置,メモリ書換装置及び電子制御装置のメモリ書換システム
JP2000339063A (ja) * 1999-05-26 2000-12-08 Nissan Motor Co Ltd 通信装置
US6404017B1 (en) * 1999-10-19 2002-06-11 Citizen Watch Co., Ltd. Protection circuit for semiconductor integrated circuit that can discriminate between program voltage and static electricity
JP4144523B2 (ja) * 2003-12-26 2008-09-03 セイコーエプソン株式会社 不意の書き込みを抑制する記憶装置を備える消耗品容器
JP2006210723A (ja) * 2005-01-28 2006-08-10 Denso Corp 半導体装置
DE102005019587B4 (de) * 2005-04-27 2007-05-10 Infineon Technologies Ag Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff
JP4706626B2 (ja) * 2006-11-30 2011-06-22 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
US20110029722A1 (en) 2011-02-03
JP2011034369A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
TW556227B (en) Steering gate and bit line segmentation in non-volatile memories
US10725792B2 (en) Non-volatile storage device with multiple boot partitions
US9442787B2 (en) Three dimensional (3D) memory including error detection circuitry
WO2016137546A1 (en) Method and apparatus for configuring a memory device
CN101178934A (zh) 半导体存储器件
CN104425029B (zh) 存储器编程方法和设备
CN1435845A (zh) 具有加电读模式的非易失半导体存储器
CN104810055A (zh) Flash芯片读写控制电路和方法、AMOLED应用电路
JP3156636B2 (ja) 不揮発性半導体記憶装置
JP4935867B2 (ja) 電子制御装置
JP4706626B2 (ja) 電子制御装置
JP2013515330A (ja) マルチレベル・ライトワンス・メモリ・セルを備える書き換え可能メモリデバイス
US6182190B1 (en) Automobile controller
CN101297372B (zh) 用于编程/擦除非易失性存储器的方法和设备
KR20090054958A (ko) 논리적 섹터 기반 인터페이스를 엑스포팅하는 nand 플래시 메모리 컨트롤러
US9368217B2 (en) Voltage generator, integrated circuit, and voltage generating method
JP2008108326A (ja) 記憶装置およびその自己テスト方法
CN115083498A (zh) 存储器装置及其操作方法、配置方法及存储器系统
US20170125069A1 (en) Semiconductor device including multiple planes
JP5546476B2 (ja) 電気回路
KR20180056977A (ko) 크로스 포인트 어레이 타입 상변화 메모리 장치 및 그 구동방법
US20250166692A1 (en) Power management integrated circuit and memory module includng the same
JP2003331585A (ja) 不揮発性半導体記憶装置
JP2006210723A (ja) 半導体装置
CN1691206A (zh) 非易失性半导体存储器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees