Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4942971B2 - Driving method of light emitting device - Google Patents
[go: Go Back, main page]

JP4942971B2 - Driving method of light emitting device - Google Patents

Driving method of light emitting device Download PDF

Info

Publication number
JP4942971B2
JP4942971B2 JP2005276699A JP2005276699A JP4942971B2 JP 4942971 B2 JP4942971 B2 JP 4942971B2 JP 2005276699 A JP2005276699 A JP 2005276699A JP 2005276699 A JP2005276699 A JP 2005276699A JP 4942971 B2 JP4942971 B2 JP 4942971B2
Authority
JP
Japan
Prior art keywords
period
light
transistor
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005276699A
Other languages
Japanese (ja)
Other versions
JP2006119626A5 (en
JP2006119626A (en
Inventor
恵介 宮川
良太 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005276699A priority Critical patent/JP4942971B2/en
Publication of JP2006119626A publication Critical patent/JP2006119626A/en
Publication of JP2006119626A5 publication Critical patent/JP2006119626A5/ja
Application granted granted Critical
Publication of JP4942971B2 publication Critical patent/JP4942971B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は発光素子を有する表示装置(発光装置)において、正確な階調表示を行うための構成、及びその駆動方法に関する。 The present invention relates to a structure for performing accurate gradation display in a display device (light emitting device) having a light emitting element, and a driving method thereof.

従来の発光装置には、図9に示すように、信号線814から入力されるビデオ信号によりオン又はオフが制御されるスイッチング素子810、発光素子813を駆動するためのトランジスタ811、トランジスタ811のゲート・ソース間電圧を保持するため、電源線815とトランジスタ811のゲート電極との間に設けられた容量素子812を有する画素構成が提案されている(特許文献1参照)。
特開2001−343933号公報
In the conventional light emitting device, as shown in FIG. 9, a switching element 810 that is controlled to be turned on or off by a video signal input from a signal line 814, a transistor 811 for driving the light emitting element 813, and a gate of the transistor 811 A pixel configuration including a capacitor 812 provided between a power supply line 815 and a gate electrode of a transistor 811 in order to maintain a source-to-source voltage has been proposed (see Patent Document 1).
JP 2001-343933 A

特許文献1に記載の発光素子の等価回路を図9に示す。図9に示すように、発光素子はダイオード816と容量(CEL)との並列回路で表すことができる。 An equivalent circuit of the light-emitting element described in Patent Document 1 is shown in FIG. As shown in FIG. 9, the light emitting element can be represented by a parallel circuit of a diode 816 and a capacitor (C EL ).

ここで、発光素子813に供給される電流の電流値が変動したときの動作を説明する。まず、発光素子813に定常的に電流値I0の電流が流れていたとする。次に、発光素子813に流れる電流の電流値がI0からI1に増加したとき、その直後ダイオード816に流れる電流の電流値はI1とならない。これは、電流値の増加分が、ダイオード816に流れる電流の電流値の増加分と、容量(CEL)に流れ込む電流の電流値との合計になるからである。そのため容量(CEL)への充電が全て完了したときに、ダイオード816に流れる電流の電流値がI1に等しくなる。 Here, an operation when the current value of the current supplied to the light emitting element 813 varies will be described. First, it is assumed that a current having a current value I 0 constantly flows through the light emitting element 813. Next, when the current value of the current flowing through the light emitting element 813 increases from I 0 to I 1 , the current value of the current flowing through the diode 816 immediately after that does not become I 1 . This is because the increase in the current value is the sum of the increase in the current value of the current flowing through the diode 816 and the current value of the current flowing into the capacitor (C EL ). Therefore, the current value of the current flowing through the diode 816 becomes equal to I 1 when the charging of the capacitor (C EL ) is completed.

また、発光素子813に定常的に電流値I0の電流が流れており、電流値がI0からI2に減少したときを考えると、このとき、ダイオード816に流れる電流の電流値と容量(CEL)から放電される電流の電流値との合計がI2となり、容量(CEL)からの放電が終了したときにダイオード816に流れる電流の電流値がI2に等しくなる。このような場合、ダイオード816に流れる定常的な電流の電流値が変化するまでの時間は、発光素子813のアノード電極と、カソード電極と間の電位の変動が終了するまでの時間と等しく、そして容量(CEL)の大きさが大きいほど時間を要し、また、電流値の変動が大きいほど時間を要する。 Further, considering that the current of the current value I 0 constantly flows through the light emitting element 813 and the current value decreases from I 0 to I 2 , the current value and the capacity ( The total value of the current discharged from C EL ) is I 2 , and the current value of the current flowing through the diode 816 when discharge from the capacitor (C EL ) ends is equal to I 2 . In such a case, the time until the current value of the steady current flowing through the diode 816 changes is equal to the time until the change in potential between the anode electrode and the cathode electrode of the light emitting element 813 ends, and The larger the capacitance (C EL ), the longer it takes, and the longer the current value, the longer it takes.

また図9に示す画素回路では、発光素子813の両電極間の容量(CEL)に加えて、駆動用トランジスタ811のゲート電極とドレイン電極との間のオーバーラップ容量(Cgd)、さらにレイアウトによってゲート電極とアノード電極の重なり等に起因する寄生容量(Cp)が存在する。 Further, in the pixel circuit shown in FIG. 9, in addition to the capacitance (C EL ) between both electrodes of the light emitting element 813, the overlap capacitance (C gd ) between the gate electrode and the drain electrode of the driving transistor 811, and further the layout Therefore, there is a parasitic capacitance (Cp) caused by the overlap between the gate electrode and the anode electrode.

このとき、スイッチング素子810がオンとなり、トランジスタ811のゲートに入力される階調信号に応じた電流が発光素子813に供給され、アノード電位が変動する。しかし、発光素子813の容量(CEL)が大きく、発光素子813に供給される電流の電流値の変動が大きいときには、容量(CEL)への充放電が終了しアノード電極の電位の変動が終了するまでに長い時間を要してしまう。そのため、スイッチング素子810がオンとなっている間にアノード電極の電位の変動が終了しない場合がある。 At this time, the switching element 810 is turned on, a current corresponding to the gradation signal input to the gate of the transistor 811 is supplied to the light emitting element 813, and the anode potential varies. However, when the capacitance (C EL ) of the light-emitting element 813 is large and the current value of the current supplied to the light-emitting element 813 varies greatly, charging / discharging to the capacitor (C EL ) ends, and the variation in the potential of the anode electrode occurs. It takes a long time to finish. Therefore, the fluctuation of the potential of the anode electrode may not end while the switching element 810 is on.

そして、図9においてスイッチング素子810がオフとなった後で、発光素子813のアノード電極の電位が変動(変動値△VA)したとすると、寄生容量(Cp)、オーバーラ
ップ容量(Cgd)、及び保持容量(CS)812による容量結合により、トランジスタ811のゲート電極の電位は変動する。この、変動値△VB
△VB=(Cp+Cgd)/(Cp+Cgd+Cs)×△VA と表される。
Then, if the potential of the anode electrode of the light emitting element 813 fluctuates (fluctuation value ΔV A ) after the switching element 810 is turned off in FIG. 9, parasitic capacitance (Cp), overlap capacitance (C gd ) , And the capacitive coupling by the storage capacitor (C S ) 812, the potential of the gate electrode of the transistor 811 varies. The fluctuation value ΔV B is expressed as ΔV B = (C p + C gd ) / (C p + C gd + C s ) × ΔV A.

上記のように、階調信号が各画素へ入力された後に、トランジスタ811のゲート電極の電位が変動してしまった場合には、発光素子813に供給する電流の電流値が変動してしまい、正しい階調表示を得ることができないという問題がある。特に、黒表示を行うときに、発光素子に電流が流れてしまうことがあり、きれいな黒表示を行うことが難しくなってしまう。 As described above, when the potential of the gate electrode of the transistor 811 fluctuates after the gradation signal is input to each pixel, the current value of the current supplied to the light emitting element 813 fluctuates. There is a problem that correct gradation display cannot be obtained. In particular, when black display is performed, a current may flow through the light emitting element, which makes it difficult to perform clean black display.

そこで本発明は、正確な階調表示をおこなうことができる発光装置、及びその駆動方法を提供することを課題とする。 In view of the above, an object of the present invention is to provide a light-emitting device capable of performing accurate gradation display and a driving method thereof.

上記課題を鑑み、本発明は、表示のための信号を所定のタイミング期間内で、複数回書き込む、又は書き込み動作期間を長くすることを特徴とする。その結果、発光素子の陽極の電位が安定した後にゲート電圧が決定するため、正確な階調表示を行うことができる。 In view of the above problems, the present invention is characterized in that a signal for display is written a plurality of times within a predetermined timing period, or the writing operation period is lengthened. As a result, since the gate voltage is determined after the potential of the anode of the light-emitting element is stabilized, accurate gradation display can be performed.

具体的な本発明の形態は、1フレーム期間を複数のサブフレーム期間SF1、SF2、・・・SFn(nは自然数)に分割し、サブフレーム期間SFnは、それぞれ書き込み動作期間Taを有し、少なくとも1つのサブフレーム期間において、消去信号を入力する期間Teを複数回設けたタイミングチャートを有することを特徴とする発光装置であり、当該タイミングチャートを適用した発光装置の駆動方法である。 A specific form of the present invention divides one frame period into a plurality of subframe periods SF1, SF2,... SFn (n is a natural number), and each subframe period SFn has a write operation period Ta, A light-emitting device having a timing chart in which a period Te for inputting an erasing signal is provided a plurality of times in at least one subframe period, and a driving method of the light-emitting device to which the timing chart is applied.

本発明の別形態は、1フレーム期間を複数のサブフレーム期間SF1、SF2、・・・SFn(nは自然数)に分割し、サブフレーム期間SFnは、それぞれ書き込み動作期間Taを有し、少なくとも1つのサブフレーム期間において、書き込み動作期間Taを複数回設けたタイミングチャートを有することを特徴とする発光装置であり、当該タイミングチャートを適用した発光装置の駆動方法である。 In another embodiment of the present invention, one frame period is divided into a plurality of subframe periods SF1, SF2,... SFn (n is a natural number), and each of the subframe periods SFn has a write operation period Ta, and at least 1 A light-emitting device having a timing chart in which a writing operation period Ta is provided a plurality of times in one subframe period, and a driving method of the light-emitting device to which the timing chart is applied.

本発明の別形態は、1フレーム期間に、デジタル信号からなる映像信号及び消去信号を入力して階調表示を行う発光装置の駆動方法であって、消去信号を入力する期間は、映像信号を入力する期間より長く設けたタイミングチャートを有することを特徴とする発光装置で有り、当該タイミングチャートを適用した発光装置の駆動方法である。 Another embodiment of the present invention is a method for driving a light-emitting device that performs gradation display by inputting a video signal and an erasure signal, which are digital signals, in one frame period. A light-emitting device having a timing chart provided longer than an input period, and a driving method of the light-emitting device to which the timing chart is applied.

具体的な駆動方法の一形態は、1フレーム期間をn個(nは自然数)に分割されたサブフレーム期間において、n個のサブフレーム期間のうち期間では、画素部に映像信号を入力した後、複数回の消去信号を入力する方法である。 In a specific driving method, in a subframe period obtained by dividing one frame period into n (n is a natural number), a video signal is input to the pixel portion in the n subframe periods. In this method, an erase signal is input a plurality of times.

別形態の駆動方法は、1フレーム期間をn個(nは自然数)に分割されたサブフレーム期間において、n個のサブフレーム期間のうち期間では、画素部に映像信号を入力した後、映像信号を入力する期間より長い期間をかけて消去信号を入力する方法である。 In another driving method, in a subframe period obtained by dividing one frame period into n (n is a natural number), a video signal is input to a pixel portion in a period out of the n subframe periods, and then the video signal This is a method of inputting the erase signal over a period longer than the period for inputting.

本発明のタイミングチャートは、発光装置の記憶素子に書き込まれている。 The timing chart of the present invention is written in the memory element of the light emitting device.

このような発光装置の画素構成は、信号線にソース電極又はドレイン電極が接続され、走査線にゲート電極が接続されたスイッチング用トランジスタと、スイッチング用トランジスタに、ゲート電極が接続された駆動用トランジスタと、駆動用トランジスタのソース電極又はドレイン電極に接続された発光素子とを有する。 A pixel configuration of such a light emitting device includes a switching transistor in which a source electrode or a drain electrode is connected to a signal line, a gate electrode is connected to a scanning line, and a driving transistor in which a gate electrode is connected to the switching transistor. And a light emitting element connected to a source electrode or a drain electrode of the driving transistor.

また画素構成は、加えて、駆動用トランジスタのゲートとソース間の電圧(以下、ゲート・ソース間電圧と記す)に相当する電荷を放電するための消去用トランジスタを有してもよい。 In addition, the pixel configuration may further include an erasing transistor for discharging a charge corresponding to a voltage between the gate and the source of the driving transistor (hereinafter referred to as a gate-source voltage).

また画素構成は、さらに加えて、駆動用トランジスタに直列に接続され、ゲート電位が固定されたトランジスタを有してもよい。 Further, the pixel configuration may further include a transistor connected in series to the driving transistor and having a fixed gate potential.

本発明の駆動方法により、正確な階調表示を行うことができる発光装置を提供することができる。 With the driving method of the present invention, a light-emitting device capable of performing accurate gradation display can be provided.

以下に、本発明の実施の形態と実施例を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態と実施例を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments and examples of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that the same portions or portions having similar functions are denoted by the same reference symbols throughout the drawings for describing the embodiments and examples, and the repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では、所定の信号を複数回書き込む場合の駆動方法について説明する。
(Embodiment 1)
In this embodiment, a driving method in the case where a predetermined signal is written a plurality of times will be described.

図1(A)には、デジタル階調表示(デジタル階調方式)において、消去信号を2回入力する場合の動作を示す。まず、所定のタイミングで、表示のために書き込むデジタル信号(映像信号)が入力され、所定時間経過後、1回目の消去信号が入力される。このとき、容量(CEL)や寄生容量(Cp)が存在すると、1回目の消去信号だけでは、駆動用トランジスタのゲート電極の電位(ゲート電位)が、相対的にゼロとならないため、オフ動作ができなくなる。このままでは、正確な階調表示を行うことが難しく、階調ずれが生じてしまう。そこで、本発明では、所定時間経過後、再び消去信号を入力、つまり2回目の消去信号を入力する。すると、再度ゲート電位を相対的にゼロとすることができ、オフ動作を行うことができる。その結果、階調ずれが低減され、正確な階調表示を行うことができる。 FIG. 1A shows an operation when an erase signal is input twice in digital gradation display (digital gradation method). First, a digital signal (video signal) to be written for display is input at a predetermined timing, and a first erase signal is input after a predetermined time has elapsed. At this time, if there is a capacitance (C EL ) or a parasitic capacitance (Cp), the gate electrode potential (gate potential) of the driving transistor does not become relatively zero only by the first erase signal. Can not be. If it remains as it is, it is difficult to perform accurate gradation display, and gradation deviation occurs. Therefore, in the present invention, after a predetermined time elapses, the erase signal is input again, that is, the second erase signal is input. Then, the gate potential can be made relatively zero again, and the off operation can be performed. As a result, gradation shift is reduced and accurate gradation display can be performed.

なお図1(A)では、消去信号を2回入力する場合を示したが、3回以上入力しても構わない。また消去信号ではなく、同じ映像信号を2回、又はそれ以上入力してもよい。 Although FIG. 1A shows the case where the erase signal is input twice, it may be input three or more times. Further, the same video signal may be input twice or more instead of the erase signal.

図1(B)には、アナログ階調表示(アナログ階調方式)において、表示のために書き込むアナログ信号(階調信号)を2回書き込む場合における、駆動用トランジスタのゲート電位、発光素子へ流れる電流を示す。また点線は、従来通り階調信号を1回書き込む場合の状態を示す。 In FIG. 1B, in analog gradation display (analog gradation method), when an analog signal (gradation signal) written for display is written twice, the gate potential of the driving transistor flows to the light emitting element. Indicates current. A dotted line indicates a state in which a gradation signal is written once as in the past.

まず、1回目の階調信号(SW)を入力する。すると、駆動用トランジスタのゲート電位は、所定値となる。このとき、容量(CEL)が存在すると、ゲート電位が徐々に低下してしまう。その結果と、寄生容量(Cp)の影響により、発光素子に流れる電流が所定値に維持されず、徐々に上昇してしまう。このままでは、点線で示すように、発光素子に流れる電流が高いままとなり、階調ずれが生じてしまう。そこで、本発明では、所定時間経過後、再び階調信号を入力、つまり2回目の階調信号を入力する。すると、駆動用トランジスタのゲート電位は、所定値に戻り、発光素子に流れる電流も所定値となる。 First, the first gradation signal (SW) is input. Then, the gate potential of the driving transistor becomes a predetermined value. At this time, if the capacitance (C EL ) exists, the gate potential gradually decreases. As a result, and due to the influence of the parasitic capacitance (Cp), the current flowing through the light emitting element is not maintained at a predetermined value and gradually increases. In this state, as indicated by the dotted line, the current flowing through the light emitting element remains high, resulting in a gradation shift. Therefore, in the present invention, after a predetermined time has elapsed, the gradation signal is input again, that is, the second gradation signal is input. Then, the gate potential of the driving transistor returns to a predetermined value, and the current flowing through the light emitting element also becomes a predetermined value.

なお2回目の階調信号を入力するときには、発光素子の陽極の電位は、ある程度安定しているため、その後のゲート電位の変動は少なく、発光素子へ流れる電流の上昇も少ない。 Note that when the second gradation signal is input, the potential of the anode of the light-emitting element is stable to some extent, so that the gate potential does not fluctuate thereafter and the current flowing to the light-emitting element does not increase.

図1(B)では、階調信号を2回入力する場合を説明したが、これに限定されず、階調信号を2回以上入力してもよい。 Although FIG. 1B illustrates the case where the gradation signal is input twice, the present invention is not limited to this, and the gradation signal may be input twice or more.

以上のように、消去信号や階調信号等の所定の信号を複数回入力する駆動方法により、正確な階調表示を行う発光装置を提供することができる。 As described above, a light-emitting device that performs accurate gradation display can be provided by a driving method in which a predetermined signal such as an erasure signal or a gradation signal is input a plurality of times.

(実施の形態2)
本実施の形態では、デジタル階調表示において、映像信号を入力する期間及び、複数回の消去信号を入力する期間を有する場合のタイミングチャートを説明する。
(Embodiment 2)
In this embodiment mode, a timing chart in the case of having a period for inputting a video signal and a period for inputting a plurality of erase signals in digital gray scale display will be described.

1フレーム期間をn個のサブフレーム期間SF1、SF2、・・・SFn(nは自然数)に分割することができるが、図2(A)には、1フレーム期間を3つのサブフレーム期間(SF1、SF2、SF3)に分割し、6階調を表示する場合のタイミングチャートであって、サブフレーム期間SF3で消去信号を2回入力する例を示す。なお図2(B)は、i行目の走査線に着目したときのタイミングチャートを示す。 Although one frame period can be divided into n subframe periods SF1, SF2,... SFn (n is a natural number), FIG. 2 (A) shows that one frame period is divided into three subframe periods (SF1 , SF2, SF3), and is a timing chart in the case of displaying 6 gradations, and shows an example in which the erase signal is input twice in the subframe period SF3. FIG. 2B shows a timing chart when focusing on the i-th scanning line.

各サブフレーム期間(SF1、SF2、SF3)はそれぞれ、映像信号が入力される、書き込み動作期間(Ta1、Ta2、Ta3)(書き込み信号入力期間ともいう)を有し、さらに書き込まれた映像信号に基づく発光が行われる発光期間(Ts1、Ts2、Ts3)を有する。各発光期間の長さは、Ts1:Ts2:Ts3=22:21:20を満たすように設定される。 Each sub-frame period (SF1, SF2, SF3) has a write operation period (Ta1, Ta2, Ta3) (also referred to as a write signal input period) in which a video signal is input, and the written video signal It has a light emission period (Ts1, Ts2, Ts3) in which the light emission based on is performed. The length of each light emission period is set to satisfy Ts1: Ts2: Ts3 = 2 2 : 2 1 : 2 0 .

もっとも短いサブフレーム期間SF3には、2回の消去信号を入力する期間Te3(1)、Te3(2)が設けられている。2回の消去信号を入力する期間Te3(1)、Te3(2)を設けることにより、容量(CEL)の存在があっても、駆動用トランジスタのゲート電位を正確に決めることができる。その結果、きれいな階調表示を行うことができる。 The shortest subframe period SF3 is provided with periods Te3 (1) and Te3 (2) for inputting two erase signals. By providing the periods Te3 (1) and Te3 (2) for inputting the erase signal twice, the gate potential of the driving transistor can be accurately determined even if there is a capacitor (C EL ). As a result, clear gradation display can be performed.

このようなタイミングチャートは、発光装置に設けられた記憶素子であるDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FRAM(Ferroelectric Random Access Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)、フラッシュメモリ等に記録されている。 Such timing charts include a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FRAM (Ferroelectric Random Access Memory), and a PROM (Probable Memory Memory) provided in the light emitting device. (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Read Only Memory), flash memory, and the like.

なおサブフレーム期間SF3で消去信号を入力すると、次のフレームのサブフレーム期間SF1の書き込み信号をすぐに入力することができ、デューティー比を高めることができる。 Note that when the erase signal is input in the subframe period SF3, the write signal in the subframe period SF1 of the next frame can be input immediately, and the duty ratio can be increased.

駆動用トランジスタのゲート・ソース間電圧に相当する電荷を放電するための消去用トランジスタを有する画素回路を用いることで、本実施の形態の駆動方法を実現できる。例えば、以下に示す図5(B)の画素回路を用いることができる。 By using a pixel circuit having an erasing transistor for discharging a charge corresponding to the gate-source voltage of the driving transistor, the driving method of this embodiment can be realized. For example, the pixel circuit in FIG. 5B described below can be used.

なお本実施の形態では、サブフレーム期間SF3に、2回の消去信号を入力する期間を設ける場合を説明したが、これに限定されない。例えば、3回以上の消去信号を入力する期間を設けてもよいし、サブフレーム期間SF3以外に設けてもよい。また同じ書き込み信号を複数回入力するために書き込み動作期間を複数設けてもよい。すなわち本発明は、容量(CEL)の存在によって正確な階調表示を行うことが難しいとき、それを解消するために所定の信号を複数回入力するために、入力期間を複数設けることを特徴とする。 Note that although a case where a period for inputting two erase signals is provided in the subframe period SF3 is described in this embodiment mode, the present invention is not limited to this. For example, a period for inputting the erasure signal three times or more may be provided, or may be provided other than the subframe period SF3. A plurality of write operation periods may be provided in order to input the same write signal multiple times. That is, according to the present invention, when it is difficult to perform accurate gradation display due to the presence of the capacitor (C EL ), a plurality of input periods are provided in order to input a predetermined signal a plurality of times in order to eliminate this. And

(実施の形態3)
本実施の形態では、デジタル階調表示において、書き込み動作期間(書き込み信号入力期間ともいう)を複数回設ける場合のタイミングチャートを説明する。
(Embodiment 3)
In this embodiment, a timing chart in the case where a writing operation period (also referred to as a writing signal input period) is provided a plurality of times in digital gray scale display will be described.

1フレーム期間を複数のサブフレーム期間SF1、SF2、・・・SFn(nは自然数)に分割することができるが、図3(A)には、1フレーム期間を3つのサブフレーム期間(SF1、SF2、SF3)に分割し、6階調を表示する場合のタイミングチャートであって、加えて逆方向電圧を印加する期間を有する例を示す。なお図3(B)は、i行目の走査線に着目したときのタイミングチャートを示す。 Although one frame period can be divided into a plurality of subframe periods SF1, SF2,... SFn (n is a natural number), FIG. 3 (A) shows that one frame period is divided into three subframe periods (SF1, SF1,. FIG. 6 is a timing chart in the case of dividing into SF2 and SF3) and displaying 6 gradations, and additionally shows an example having a period in which a reverse voltage is applied. FIG. 3B shows a timing chart when focusing on the i-th scanning line.

各サブフレーム期間(SF1、SF2、SF3)はそれぞれ、書き込み動作期間(Ta1(W)、Ta2(W)、Ta3(W))を有し、さらに書き込まれた信号に基づく発光が行われる発光期間(Ts1、Ts2、Ts3)を有する。各発光期間の長さは、Ts1:Ts2:Ts3=22:21:20を満たすように設定される。加えて最も短いサブフレーム期間SF3は、消去信号入力期間(Ta3(E))が設けられる。消去信号入力期間では、書き込まれた信号が消去される。 Each subframe period (SF1, SF2, SF3) has a write operation period (Ta1 (W), Ta2 (W), Ta3 (W)), and a light emission period in which light emission based on the written signal is performed. (Ts1, Ts2, Ts3). The length of each light emission period is set to satisfy Ts1: Ts2: Ts3 = 2 2 : 2 1 : 2 0 . In addition, the shortest subframe period SF3 is provided with an erase signal input period (Ta3 (E)). In the erase signal input period, the written signal is erased.

例えば、もっとも長いサブフレーム期間SF1に書き込み動作期間Ta1を2回設ける(それぞれTa1(1)、Ta1(2)と表記する)。Ta1(1)、Ta1(2)はそれぞれ、映像信号を入力する期間Ta1(W)(1)、Ta1(W)(2)、が設けられている。1回目の書き込み動作期間Ta1(1)では、映像信号を書き込み(Ta1(W)(1)に相当)、2回目の書き込み動作期間Ta1(2)でも映像信号を書き込む(Ta1(W)(2)に相当)ことができる。このようにして、映像信号を複数回にわたって書き込むことができる。その結果、容量(CEL)の存在があっても、駆動用トランジスタのゲート電位を正確に制御することができる。 For example, the write operation period Ta1 is provided twice in the longest subframe period SF1 (represented as Ta1 (1) and Ta1 (2), respectively). Ta1 (1) and Ta1 (2) are provided with periods Ta1 (W) (1) and Ta1 (W) (2) for inputting video signals, respectively. In the first writing operation period Ta1 (1), a video signal is written (corresponding to Ta1 (W) (1)), and in the second writing operation period Ta1 (2), a video signal is written (Ta1 (W) (2 )). In this way, the video signal can be written a plurality of times. As a result, the gate potential of the driving transistor can be accurately controlled even in the presence of the capacitor (C EL ).

このようなタイミングチャートは、発光装置に設けられた記憶素子であるDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FRAM(Ferroelectric Random Access Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)、フラッシュメモリ等に記録されている。 Such timing charts include a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FRAM (Ferroelectric Random Access Memory), and a PROM (Probable Memory Memory) provided in the light emitting device. (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Read Only Memory), flash memory, and the like.

駆動用トランジスタのゲート・ソース間電圧に相当する電荷を放電するための消去用トランジスタがなくとも、本実施の形態の駆動方法を実現することができる。消去用トランジスタが不要なので、画素部の開口率を向上できる。例えば、以下に示す図5(A)の画素回路を画素部に用いることができる。但し書き込み動作期間Ta(W)と、消去信号を入力する期間Ta(E)とを設けるための駆動回路が必要となる。 Even if there is no erasing transistor for discharging the charge corresponding to the gate-source voltage of the driving transistor, the driving method of this embodiment can be realized. Since the erasing transistor is unnecessary, the aperture ratio of the pixel portion can be improved. For example, the pixel circuit in FIG. 5A described below can be used for the pixel portion. However, a driving circuit for providing the writing operation period Ta (W) and the period Ta (E) for inputting the erase signal is required.

逆方向電圧を印加する期間(FRB)は、逆方向電圧を発光素子へ印加する(RB)。また、逆方向電圧印加期間の前には、消去信号入力期間(Ta(E))が設けられている。消去信号入力期間は、消去信号入力期間直前のサブフレーム期間、本実施の形態ではSF3で書き込まれたデータを、順に消去する動作が行われる。なぜなら、逆方向電圧は発光素子へ一斉に印加するため、データが残っていると、逆方向電圧を印加するときに発光する素子がある恐れがあるからである。このような逆方向電圧を発光素子へ印加することにより、発光素子の不良状態を改善し、信頼性を向上させることができる。特に発光素子は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極がショートする初期不良が生じることがある。このような初期不良が発生すると、信号に応じた発光及び非発光が行われず、電流のほとんどがショートした部分に流れてしまう。その結果、画像の表示が良好に行われないという問題が発生する。また、この不良は任意の画素に生じる恐れがある。 During the period of applying the reverse voltage (FRB), the reverse voltage is applied to the light emitting element (RB). Further, an erasing signal input period (Ta (E)) is provided before the reverse voltage application period. In the erase signal input period, an operation of sequentially erasing data written in SF3 in this embodiment, a subframe period immediately before the erase signal input period is performed. This is because reverse voltage is applied to the light emitting elements all at once, and if data remains, there is a possibility that some elements emit light when the reverse voltage is applied. By applying such a reverse voltage to the light emitting element, the defective state of the light emitting element can be improved and the reliability can be improved. In particular, a light emitting element may have an initial failure in which the anode and the cathode are short-circuited due to adhesion of foreign matters, pinholes due to fine protrusions on the anode or cathode, and non-uniformity of the electroluminescent layer. When such an initial failure occurs, light emission and non-light emission corresponding to the signal are not performed, and most of the current flows in a shorted portion. As a result, there arises a problem that the image is not displayed favorably. In addition, this defect may occur in any pixel.

そこで本実施の形態のように、発光素子に逆方向電圧を印加すると、ショートした部分に局所的な電流が流れ、該ショートした部分が発熱し、酸化又は炭化させることができる。その結果、ショートした部分を絶縁化させることができ、その部分以外の領域に電流が流れ、発光素子として、正常に動作させることが可能となる。このように逆方向電圧を印加することにより、初期不良が生じても、その不良を解消することができる。なお、このような短絡部の絶縁化は、出荷前に行うとよい。 Therefore, as in this embodiment, when a reverse voltage is applied to the light emitting element, a local current flows through the shorted portion, and the shorted portion generates heat and can be oxidized or carbonized. As a result, the short-circuited portion can be insulated, and a current flows in a region other than that portion, so that the light emitting element can be operated normally. By applying the reverse voltage in this way, even if an initial failure occurs, the failure can be eliminated. Such insulation of the short-circuit portion is preferably performed before shipment.

また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極のショートが発生することがある。このような不良は、進行性不良とも呼ばれる。そこで本実施の形態のように、定期的に発光素子に逆方向電圧を印加することにより、進行性不良が生じても、その不良を解消することができ、正常に動作させることが可能となる。 In addition to the initial failure, a short circuit between the anode and the cathode may occur as time passes. Such a defect is also called a progressive defect. Therefore, by periodically applying a reverse voltage to the light emitting element as in this embodiment, even if a progressive failure occurs, the failure can be eliminated and normal operation can be performed. .

また加えて、逆方向電圧を印加することによって、画像の焼き付きを防止することができる。画像の焼き付きとは、発光素子の劣化状態により生じるが、逆方向電圧を印加することにより、劣化状態を低減することができる。その結果、画像の焼き付きが防止できる。 In addition, image burn-in can be prevented by applying a reverse voltage. Image burn-in occurs due to the deterioration state of the light-emitting element, but the deterioration state can be reduced by applying a reverse voltage. As a result, image burn-in can be prevented.

この発光素子の劣化は、初期に大きく進むが、時間と共に劣化の進行度合いが小さくなってくる。すなわち、一旦劣化した発光素子は、さらなる経時劣化が生じにくくなってしまう。その結果、初期段階の劣化と、経時劣化が生じているものとが混在し、発光素子の劣化状態にバラツキが生じる。そのため、出荷前、又は画像を表示しないとき等に、すべての発光素子を発光させ、初期劣化が生じていない発光素子に劣化を生じさせることによって、劣化状態を平均化することができる。このような、全発光素子を発光させる構成を、発光装置にさらに設けてもよい。 Although the deterioration of the light emitting element greatly progresses in the initial stage, the progress of the deterioration decreases with time. In other words, once the light emitting element has deteriorated, further deterioration with time is unlikely to occur. As a result, deterioration in the initial stage and deterioration with time are mixed, and the deterioration state of the light emitting element varies. Therefore, the deterioration state can be averaged by causing all the light emitting elements to emit light before shipping or when no image is displayed and causing the light emitting elements that have not undergone initial deterioration to deteriorate. Such a structure for causing all the light emitting elements to emit light may be further provided in the light emitting device.

なお逆方向電圧を印加する期間は、図3に限定されない。例えば、1フレーム期間の最初に設けてもよい。また、逆方向電圧を印加する期間は、必ずしも1フレーム期間毎に設ける必要はない。 Note that the period for applying the reverse voltage is not limited to that shown in FIG. For example, it may be provided at the beginning of one frame period. Further, the period during which the reverse voltage is applied is not necessarily provided for each frame period.

以上のような逆方向電圧を印加する期間は、図2のタイミングチャートを用いる場合にも、設けることができる。 The period for applying the reverse voltage as described above can be provided also when the timing chart of FIG. 2 is used.

なお本実施の形態では、サブフレーム期間SF1に、2回の書き込み動作期間を設ける場合を説明したが、これに限定されない。例えば、2回以上の書き込み動作期間を設けてもよい。またその他のサブフレーム期間に、複数の書き込み動作期間を設けてもよい。すなわち本発明は、容量(CEL)の存在によって正確な階調表示が行うことが難しいとき、それを解消するために、所定の信号を入力する期間を複数設けることを特徴とする。 Note that although the case where two write operation periods are provided in the subframe period SF1 has been described in this embodiment mode, the present invention is not limited to this. For example, two or more write operation periods may be provided. Further, a plurality of write operation periods may be provided in other subframe periods. That is, the present invention is characterized in that a plurality of periods for inputting a predetermined signal are provided in order to eliminate the case where it is difficult to perform accurate gradation display due to the presence of the capacitor (C EL ).

図13(A)(B)には、消去信号を入力する期間Ta(E)を複数、例えば2つ設ける場合のタイミングチャートを説明する。図13(A)には、1フレーム期間を3つのサブフレーム期間(SF1、SF2、SF3)に分割し、6階調を表示する場合のタイミングチャートであって、加えて逆方向電圧を印加する期間を有する例を示す。なお図13(B)は、i行目の走査線に着目したときのタイミングチャートを示す。 FIGS. 13A and 13B illustrate timing charts in the case where a plurality of, for example, two periods Ta (E) for inputting the erase signal are provided. FIG. 13A is a timing chart in the case where one frame period is divided into three subframe periods (SF1, SF2, and SF3) and six gradations are displayed, and in addition, a reverse voltage is applied. An example having a period is shown. FIG. 13B shows a timing chart when focusing on the i-th scanning line.

各サブフレーム期間(SF1、SF2、SF3)はそれぞれ、書き込み動作期間(Ta1(W)、Ta2(W)、Ta3(W))を有し、さらに書き込まれた信号に基づく発光が行われる発光期間(Ts1、Ts2、Ts3)を有する。各発光期間の長さは、Ts1:Ts2:Ts3=22:21:20を満たすように設定される。 Each subframe period (SF1, SF2, SF3) has a write operation period (Ta1 (W), Ta2 (W), Ta3 (W)), and a light emission period in which light emission based on the written signal is performed. (Ts1, Ts2, Ts3). The length of each light emission period is set to satisfy Ts1: Ts2: Ts3 = 2 2 : 2 1 : 2 0 .

もっとも短いサブフレーム期間SF3の書き込み動作期間Ta3(W)では映像信号が入力され、2回の消去信号を入力する期間Ta3(E)(2)、Ta3(E)(3)では消去信号が入力される。その結果、容量(CEL)の存在があっても、駆動用トランジスタのゲート電位を正確に制御することができる。 A video signal is input in the write operation period Ta3 (W) of the shortest subframe period SF3, and an erase signal is input in the periods Ta3 (E) (2) and Ta3 (E) (3) in which two erase signals are input. Is done. As a result, the gate potential of the driving transistor can be accurately controlled even in the presence of the capacitor (C EL ).

このようなタイミングチャートは、発光装置に設けられた記憶素子であるDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FRAM(Ferroelectric Random Access Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)、フラッシュメモリ等に記録されている。 Such timing charts include a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FRAM (Ferroelectric Random Access Memory), and a PROM (EPROM), which are memory elements provided in the light emitting device. (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Read Only Memory), flash memory, and the like.

また図13(A)(B)では、図3(A)(B)と同様に逆方向電圧を発光素子に印加する期間を設けているため、上述したように素子の劣化状態を低減することができる。 In FIGS. 13A and 13B, a period in which a reverse voltage is applied to the light-emitting element is provided as in FIGS. 3A and 3B, so that the deterioration state of the element is reduced as described above. Can do.

(実施の形態4)
本実施の形態では、所定の信号を入力する時間を長くする場合の駆動方法について説明する。
(Embodiment 4)
In this embodiment, a driving method in the case where the time for inputting a predetermined signal is extended will be described.

図4(A)には、デジタル階調表示において、映像信号を入力する期間より、消去信号を入力する期間を長くする場合の動作を示す。消去信号を入力する期間を長くすることにより、映像信号入力後のゲート電位の変動を抑制し、また消去後の発光素子の微発光を低減することができる。その結果、正確な黒表示を行うことができる。勿論、映像信号を入力する期間を、消去信号を入力する期間より長くし、正確な映像を提供することもできうる。 FIG. 4A shows an operation in the case where the period for inputting the erase signal is made longer than the period for inputting the video signal in the digital gradation display. By extending the period during which the erase signal is input, fluctuations in the gate potential after the video signal is input can be suppressed, and the light emission of the light emitting element after the erase can be reduced. As a result, accurate black display can be performed. Of course, it is possible to provide an accurate video by making the period for inputting the video signal longer than the period for inputting the erasure signal.

図4(B)には、アナログ階調表示において、階調信号を入力する期間を長くする場合を示す。特に、低階調表示では発光素子へ流れる電流が小さいため、容量(CEL)の存在が顕著となる。そのため、高階調表示より、低階調表示において、階調信号を入力する期間を長くするとよい。 FIG. 4B shows a case where a period for inputting a gradation signal is extended in analog gradation display. In particular, in low gradation display, since the current flowing to the light emitting element is small, the presence of a capacitor (C EL ) becomes remarkable. Therefore, it is preferable to extend the period for inputting the gradation signal in the low gradation display rather than the high gradation display.

なお階調信号を入力する期間は、フレーム周波数、画素数、同時に信号を書き込む列の数(以下、書き込み並列数と表記する)によって決定する。フレーム周波数と画素数は、表示性能に関係する部分であり、数値が大きいほど、階調信号を入力する期間は短くなる。 Note that the period for inputting the gradation signal is determined by the frame frequency, the number of pixels, and the number of columns in which signals are simultaneously written (hereinafter referred to as the number of parallel writing). The frame frequency and the number of pixels are related to display performance. The larger the numerical value, the shorter the period for inputting the gradation signal.

書き込み並列数は、ハードウェア構成に関係する部分であり、並列数が少ないほど、階調信号を入力する期間は短くなる。また線順次書き込み方式では、書き込み並列数は横画素数と等しい。 The write parallel number is a part related to the hardware configuration, and the smaller the parallel number, the shorter the period for inputting the gradation signal. In the line sequential writing method, the number of parallel writing is equal to the number of horizontal pixels.

以上のように、高画質化による画素数の増加に伴い、階調信号を入力する期間は短くなる。 As described above, with the increase in the number of pixels due to high image quality, the period for inputting a gradation signal is shortened.

一方、発光素子の高効率化によって、該素子に流れる電流は小さくなるため、階調信号を入力する期間を長くすることが望まれる。 On the other hand, since the current flowing through the light emitting element is reduced by increasing the efficiency of the light emitting element, it is desired to extend the period for inputting the grayscale signal.

そこで、特に低階調表示において、階調信号を入力する期間を長くする。これは、フレーム周波数を低くすることにより達成できる。その結果、階調ずれが低下し、正確な階調表示を行うことができる。 Therefore, the period for inputting the gradation signal is lengthened particularly in the low gradation display. This can be achieved by lowering the frame frequency. As a result, gradation shift is reduced and accurate gradation display can be performed.

以上のように、所定の信号を入力する時間を長くする駆動方法により、正確な階調表示を行う発光装置を提供することができる。 As described above, a light-emitting device that performs accurate grayscale display can be provided by a driving method that extends a time for inputting a predetermined signal.

(実施の形態5)
本実施の形態では、デジタル階調表示において、所定の信号を入力する時間を長くする場合のタイミングチャートについて説明する。
(Embodiment 5)
In this embodiment mode, a timing chart in the case where the time for inputting a predetermined signal is extended in digital gradation display will be described.

所定の信号を入力する時間を長くする場合も、図2に示したように、1つのフレーム期間を複数のサブフレーム期間に分割されたタイミングチャートや、図3に示したように、逆方向印加電圧を印加する場合のタイミングチャート等を用いることができる。 Even in the case where the time for inputting a predetermined signal is lengthened, as shown in FIG. 2, a timing chart in which one frame period is divided into a plurality of subframe periods, or reverse application as shown in FIG. A timing chart or the like in the case of applying a voltage can be used.

例えば、図11に示したタイミングチャートのように、サブフレーム期間SF3の消去信号を入力する期間Te3(1)を1回とし、その期間を長くすればよい。また例えば、図12に示したタイミングチャートのように、サブフレーム期間SF3での、書き込み動作期間Ta3と、消去信号を入力する期間Ta3(E)を長くすればよい。 For example, as shown in the timing chart of FIG. 11, the period Te3 (1) for inputting the erase signal in the subframe period SF3 may be set once and the period may be lengthened. For example, as shown in the timing chart of FIG. 12, the write operation period Ta3 and the erase signal input period Ta3 (E) in the subframe period SF3 may be lengthened.

このようなタイミングチャートは、発光装置に設けられた記憶素子であるDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FRAM(Ferroelectric Random Access Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)、フラッシュメモリ等に記録されている。 Such timing charts include a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FRAM (Ferroelectric Random Access Memory), and a PROM (Probable Memory Memory) provided in the light emitting device. (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Read Only Memory), flash memory, and the like.

なお本実施の形態のタイミングチャートのその他の構成は、図2、図3と同様とすることができるため、説明を省略する。 Note that the other components of the timing chart of this embodiment can be the same as those in FIGS.

(実施の形態6)
本実施の形態では、本発明の発光装置が有する画素の等価回路図について、図5を用いて説明する。
(Embodiment 6)
In this embodiment mode, an equivalent circuit diagram of a pixel included in the light-emitting device of the present invention will be described with reference to FIGS.

図5(A)は、画素の等価回路図の一例を示したものであり、信号線6114、電源線6115、走査線6116、発光素子6113、スイッチング用トランジスタ6110、該発光素子を制御する駆動用トランジスタ6111、容量素子6112を有する。信号線6114には信号線駆動回路によってビデオ信号が入力され、該ビデオ信号により、スイッチング用トランジスタ6110のオン又はオフが制御される。スイッチング用トランジスタ6110は、走査線6116に入力される選択信号に従って、駆動用トランジスタ6111のゲートへの、該ビデオ信号の電位の供給を制御することができる。駆動用トランジスタ6111は、該ビデオ信号の電位に従って、発光素子6113への電流の供給を制御することができる。容量素子6112は、駆動用トランジスタ6111のゲート・ソース間の電圧を保持することができる。なお、図5(A)では、容量素子6112を図示したが、トランジスタ6111のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。 FIG. 5A illustrates an example of an equivalent circuit diagram of a pixel. A signal line 6114, a power supply line 6115, a scanning line 6116, a light-emitting element 6113, a switching transistor 6110, and a driver for controlling the light-emitting element are illustrated. A transistor 6111 and a capacitor 6112 are included. A video signal is input to the signal line 6114 by a signal line driver circuit, and the switching transistor 6110 is turned on or off by the video signal. The switching transistor 6110 can control supply of the potential of the video signal to the gate of the driving transistor 6111 in accordance with a selection signal input to the scan line 6116. The driving transistor 6111 can control supply of current to the light-emitting element 6113 in accordance with the potential of the video signal. The capacitor 6112 can hold the voltage between the gate and the source of the driving transistor 6111. Note that although the capacitor 6112 is illustrated in FIG. 5A, the capacitor 6112 is not necessarily provided when it can be covered by the gate capacitance of the transistor 6111 or another parasitic capacitance.

図5(B)は、図5(A)に示した画素に、消去用トランジスタ6118と走査線6119を新たに設けた画素の等価回路図である。消去用トランジスタ6118により、駆動用トランジスタ6111のゲートとソースを同電位とし、強制的に発光素子6113に電流が流れない状態を作ることができるため、全ての画素にビデオ信号が入力される期間よりも、サブフレーム期間の長さを短くすることができる。その結果、デューティー比を高めることができる。 FIG. 5B is an equivalent circuit diagram of a pixel in which an erasing transistor 6118 and a scanning line 6119 are newly provided in the pixel shown in FIG. Since the gate and the source of the driving transistor 6111 have the same potential by the erasing transistor 6118 and a state in which no current flows through the light-emitting element 6113 can be forcibly created, the period from when video signals are input to all pixels In addition, the length of the subframe period can be shortened. As a result, the duty ratio can be increased.

図5(C)は、図5(B)に示した画素に、新たにトランジスタ6125と、配線6126を設けた画素の等価回路図である。トランジスタ6125は、そのゲートの電位が、配線6126によって固定されている。そして、駆動用トランジスタ6111とトランジスタ6125は、電源線6115と発光素子6113との間に直列に接続されている。よって図5(C)では、トランジスタ6125により発光素子6113に供給される電流の値が制御され、駆動用トランジスタ6111により発光素子6113への該電流の供給の有無が制御できる。 FIG. 5C is an equivalent circuit diagram of a pixel in which a transistor 6125 and a wiring 6126 are newly provided in the pixel illustrated in FIG. The potential of the gate of the transistor 6125 is fixed by the wiring 6126. The driving transistor 6111 and the transistor 6125 are connected in series between the power supply line 6115 and the light emitting element 6113. Therefore, in FIG. 5C, the value of the current supplied to the light-emitting element 6113 is controlled by the transistor 6125, and whether or not the current is supplied to the light-emitting element 6113 can be controlled by the driving transistor 6111.

なお、本発明の発光装置が有する画素回路は、本実施の形態で示した構成に限定されない。また本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 Note that the pixel circuit included in the light-emitting device of the present invention is not limited to the structure shown in this embodiment mode. This embodiment can be freely combined with the above embodiment.

(実施の形態7)
本実施の形態では、駆動用トランジスタがp型薄膜トランジスタ(TFT)の場合における、画素の断面構造について、図6を用いて説明する。なお本発明では、発光素子が有する陽極と陰極の2つの電極のうち、トランジスタによって電位を制御することができる一方の電極を第1の電極、他方の電極を第2の電極とする。そして図6では、第1の電極が陽極、第2の電極が陰極の場合について説明するが、第1の電極が陰極、第2の電極が陽極であってもよい。
(Embodiment 7)
In this embodiment, a cross-sectional structure of a pixel in the case where a driving transistor is a p-type thin film transistor (TFT) is described with reference to FIGS. Note that in the present invention, of the two electrodes of the anode and the cathode included in the light-emitting element, one electrode whose potential can be controlled by a transistor is a first electrode and the other electrode is a second electrode. 6 illustrates the case where the first electrode is an anode and the second electrode is a cathode, the first electrode may be a cathode and the second electrode may be an anode.

図6(A)に、TFT6001がp型で、発光素子6003から発せられる光を第1の電極6004側から取り出す場合の、画素の断面図を示す。図6(A)では、発光素子6003の第1の電極6004と、TFT6001が電気的に接続されている。 FIG. 6A is a cross-sectional view of a pixel in the case where the TFT 6001 is p-type and light emitted from the light-emitting element 6003 is extracted from the first electrode 6004 side. In FIG. 6A, the first electrode 6004 of the light-emitting element 6003 and the TFT 6001 are electrically connected.

TFT6001は層間絶縁膜6007で覆われており、層間絶縁膜6007上には開口部を有する隔壁6008が形成されている。隔壁6008の開口部において第1の電極6004が一部露出しており、該開口部において第1の電極6004、電界発光層6005、第2の電極6006が順に積層されている。 The TFT 6001 is covered with an interlayer insulating film 6007, and a partition wall 6008 having an opening is formed over the interlayer insulating film 6007. A part of the first electrode 6004 is exposed in the opening of the partition wall 6008, and the first electrode 6004, the electroluminescent layer 6005, and the second electrode 6006 are sequentially stacked in the opening.

層間絶縁膜6007は、有機樹脂膜、無機絶縁膜又はシロキサン系材料を出発材料として形成された、Si−O−Si結合を含む、絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)を用いて形成することができる。なお、シロキサンとは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また層間絶縁膜6007に、低誘電率材料(low−k材料)と呼ばれる材料を用いていてもよい。 The interlayer insulating film 6007 is formed using an insulating film containing an Si—O—Si bond (hereinafter referred to as a siloxane insulating film) formed using an organic resin film, an inorganic insulating film, or a siloxane-based material as a starting material. can do. Note that siloxane corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. A material called a low dielectric constant material (low-k material) may be used for the interlayer insulating film 6007.

隔壁6008は、有機樹脂膜、無機絶縁膜又はシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁6008に用い、第1の電極6004上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第1の電極6004と第2の電極6006とが接続してしまうのを防ぐことができる。 The partition wall 6008 can be formed using an organic resin film, an inorganic insulating film, or a siloxane-based insulating film. For example, acrylic resin, polyimide, polyamide, or the like can be used for the organic resin film, and silicon oxide, silicon nitride oxide, or the like can be used for the inorganic insulating film. In particular, a photosensitive organic resin film is used for the partition wall 6008, an opening is formed on the first electrode 6004, and the side wall of the opening is formed to have an inclined surface formed with a continuous curvature. Thus, the connection between the first electrode 6004 and the second electrode 6006 can be prevented.

第1の電極6004は、光を透過する材料又は光を透過する程度の膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などの透光性酸化物導電材料を第1の電極6004に用いることが可能である。また酸化珪素を含む酸化インジウムスズ(以下、ITSOと記す)や、酸化珪素を含んだ酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したものを第1の電極6004に用いてもよい。また上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つ又は複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第1の電極6004に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で第1の電極6004を形成する。 The first electrode 6004 is formed with a material that transmits light or a thickness that transmits light, and a material that is suitable for use as an anode. For example, a light-transmitting oxide conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or zinc oxide to which gallium is added (GZO) is used for the first electrode 6004. Is possible. Alternatively, indium tin oxide containing silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used for the first electrode 6004. . In addition to the light-transmitting oxide conductive material, for example, a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., titanium nitride film and aluminum Alternatively, the first electrode 6004 can be formed using a stack of a film mainly containing silicon, a three-layer structure of a titanium nitride film, a film mainly containing aluminum, and a titanium nitride film. Note that in the case where a material other than the light-transmitting oxide conductive material is used, the first electrode 6004 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm).

また第2の電極6006は、光を反射もしくは遮蔽する材料又は光を反射もしくは遮蔽する程度の膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、及びこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、及びMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、及びこれらの化合物(CaF2などのフッ化カルシウム、Ca32などの窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの導電層を用いることも可能である。 The second electrode 6006 is formed of a material that reflects or blocks light, or a film thickness that reflects or blocks light, and is made of a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. Can be formed. Specifically, alkali metals such as Li and Cs, alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to calcium fluoride such as CaF 2 and calcium nitride such as Ca 3 N 2 , rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, a conductive layer such as Al can be used.

電界発光層6005は、単数又は複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層6005が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第1の電極6004から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数(重合度)が2から20程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性(正孔移動度)が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。 The electroluminescent layer 6005 is composed of one or a plurality of layers. When composed of a plurality of layers, these layers can be classified into a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like from the viewpoint of carrier transport characteristics. In the case where the electroluminescent layer 6005 includes any of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer in addition to the light emitting layer, the first electrode 6004 to the positive hole injection layer, A hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are laminated in this order. Note that the boundaries between the layers are not necessarily clear, and there are cases where the materials constituting the layers are partially mixed and the interface is unclear. For each layer, an organic material or an inorganic material can be used. As the organic material, any of a high molecular weight material, a medium molecular weight material, and a low molecular weight material can be used. The medium molecular weight material corresponds to a low polymer having a number of repeating structural units (degree of polymerization) of about 2 to 20. The distinction between a hole injection layer and a hole transport layer is not necessarily strict, and these are the same in the sense that hole transportability (hole mobility) is a particularly important characteristic. For convenience, the hole injection layer is a layer in contact with the anode, and the layer in contact with the hole injection layer is referred to as a hole transport layer to be distinguished. The same applies to the electron transport layer and the electron injection layer. The layer in contact with the cathode is called an electron injection layer, and the layer in contact with the electron injection layer is called an electron transport layer. The light emitting layer may also serve as an electron transport layer, and is also referred to as a light emitting electron transport layer.

図6(A)に示した画素の場合、発光素子6003から発せられる光を、白抜きの矢印で示すように、第1の電極6004側から取り出すことができる。 In the case of the pixel shown in FIG. 6A, light emitted from the light-emitting element 6003 can be extracted from the first electrode 6004 side as shown by a hollow arrow.

次に図6(B)に、TFT6011がp型で、発光素子6013から発せられる光を第2の電極6016側から取り出す場合の、画素の断面図を示す。図6(B)では、発光素子6013の第1の電極6014と、TFT6011が電気的に接続されている。また第1の電極6014上に電界発光層6015、第2の電極6016が順に積層されている。 Next, FIG. 6B is a cross-sectional view of a pixel in the case where the TFT 6011 is a p-type and light emitted from the light-emitting element 6013 is extracted from the second electrode 6016 side. In FIG. 6B, the first electrode 6014 of the light-emitting element 6013 and the TFT 6011 are electrically connected. In addition, an electroluminescent layer 6015 and a second electrode 6016 are sequentially stacked over the first electrode 6014.

第1の電極6014は、光を反射もしくは遮蔽する材料又は膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つ又は複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第1の電極6014に用いることができる。 The first electrode 6014 is formed using a material that reflects or shields light or a film thickness, and is formed using a material that is suitable for use as an anode. For example, in addition to a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., a laminate of titanium nitride and a film containing aluminum as a main component, a titanium nitride film A three-layer structure of a film mainly containing aluminum and aluminum and a titanium nitride film can be used for the first electrode 6014.

また第2の電極6016は、光を透過する材料又は光を透過する程度の膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、及びこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、及びMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、及びこれらの化合物(CaF2などのフッ化カルシウム、Ca32などの窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの導電層を用いることも可能である。そして第2の電極6016を、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。なお、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などの透光性酸化物導電材料を用いることも可能である。また酸化珪素を含む酸化インジウムスズ(ITSO)や、酸化珪素を含んだ酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したものを用いてもよい。透光性酸化物導電材料を用いる場合、電界発光層6015に電子注入層を設けるのが望ましい。 The second electrode 6016 can be formed using a light-transmitting material or a light-transmitting film thickness, and can be formed using a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. it can. Specifically, alkali metals such as Li and Cs, alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to calcium fluoride such as CaF 2 and calcium nitride such as Ca 3 N 2 , rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, a conductive layer such as Al can be used. Then, the second electrode 6016 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm). Note that a light-transmitting oxide conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or zinc oxide added with gallium (GZO) can also be used. Alternatively, indium tin oxide containing silicon oxide (ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is preferable to provide an electron injection layer in the electroluminescent layer 6015.

電界発光層6015は、図6(A)の電界発光層6005と同様に形成することができる。 The electroluminescent layer 6015 can be formed in a manner similar to that of the electroluminescent layer 6005 in FIG.

図6(B)に示した画素の場合、発光素子6013から発せられる光を、白抜きの矢印で示すように第2の電極6016側から取り出すことができる。 In the case of the pixel shown in FIG. 6B, light emitted from the light-emitting element 6013 can be extracted from the second electrode 6016 side as shown by a hollow arrow.

次に図6(C)に、TFT6021がp型で、発光素子6023から発せられる光を第1の電極6024側及び第2の電極6026側から取り出す場合の、画素の断面図を示す。図6(C)では、発光素子6023の第1の電極6024と、TFT6021が電気的に接続されている。また第1の電極6024上に電界発光層6025、第2の電極6026が順に積層されている。 Next, FIG. 6C is a cross-sectional view of a pixel in the case where the TFT 6021 is p-type and light emitted from the light-emitting element 6023 is extracted from the first electrode 6024 side and the second electrode 6026 side. In FIG. 6C, the first electrode 6024 of the light-emitting element 6023 and the TFT 6021 are electrically connected. Further, an electroluminescent layer 6025 and a second electrode 6026 are sequentially stacked over the first electrode 6024.

第1の電極6024は、図6(A)の第1の電極6004と同様に形成することができる。また第2の電極6026は、図6(B)の第2の電極6016と同様に形成することができる。電界発光層6025は、図6(A)の電界発光層6005と同様に形成することができる。 The first electrode 6024 can be formed in a manner similar to that of the first electrode 6004 in FIG. The second electrode 6026 can be formed in a manner similar to that of the second electrode 6016 in FIG. The electroluminescent layer 6025 can be formed in a manner similar to that of the electroluminescent layer 6005 in FIG.

図6(C)に示した画素の場合、発光素子6023から発せられる光を、白抜きの矢印で示すように第1の電極6024側及び第2の電極6026側から取り出すことができる。 In the case of the pixel shown in FIG. 6C, light emitted from the light-emitting element 6023 can be extracted from the first electrode 6024 side and the second electrode 6026 side as indicated by white arrows.

本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態8)
本実施の形態では、発光素子への電流の供給を制御するトランジスタがn型TFTの場合における、画素の断面構造について、図7を用いて説明する。なお図7では、第1の電極が陰極、第2の電極が陽極の場合について説明するが、第1の電極が陽極、第2の電極が陰極であってもよい。
(Embodiment 8)
In this embodiment, a cross-sectional structure of a pixel in the case where an n-type TFT is used as a transistor that controls supply of current to a light-emitting element will be described with reference to FIGS. Note that although FIG. 7 illustrates the case where the first electrode is a cathode and the second electrode is an anode, the first electrode may be an anode and the second electrode may be a cathode.

図7(A)に、TFT6031がn型で、発光素子6033から発せられる光を第1の電極6034側から取り出す場合の、画素の断面図を示す。図7(A)では、発光素子6033の第1の電極6034と、TFT6031が電気的に接続されている。また第1の電極6034上に電界発光層6035、第2の電極6036が順に積層されている。 FIG. 7A is a cross-sectional view of a pixel in the case where the TFT 6031 is an n-type and light emitted from the light-emitting element 6033 is extracted from the first electrode 6034 side. In FIG. 7A, the first electrode 6034 of the light-emitting element 6033 and the TFT 6031 are electrically connected. Further, an electroluminescent layer 6035 and a second electrode 6036 are sequentially stacked over the first electrode 6034.

第1の電極6034は、光を透過する材料又は光を透過する程度の膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、及びこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、及びMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、及びこれらの化合物(CaF2などのフッ化カルシウム、Ca32などの窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの導電層を用いることも可能である。そして第1の電極6034を、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上又は下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第1の電極6034のシート抵抗を抑えるようにしてもよい。なお、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などの透光性酸化物導電材料を用いた導電層だけを第一の電極6034に用いることも可能である。また酸化珪素を含む酸化インジウムスズ(ITSO)や、酸化珪素を含んだ酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したものを用いてもよい。透光性酸化物導電材料を用いる場合、電界発光層6035に電子注入層を設けるのが望ましい。 The first electrode 6034 can be formed using a light-transmitting material or a light-transmitting film thickness, and can be formed using a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. . Specifically, alkali metals such as Li and Cs, alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to calcium fluoride such as CaF 2 and calcium nitride such as Ca 3 N 2 , rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, a conductive layer such as Al can be used. Then, the first electrode 6034 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm). Further, a light-transmitting conductive layer is formed using a light-transmitting oxide conductive material so as to be in contact with or under the conductive layer having a thickness enough to transmit light, and the first electrode 6034 is formed. The sheet resistance may be suppressed. Note that only the first conductive layer using a light-transmitting oxide conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or zinc oxide to which gallium is added (GZO) is used. It can also be used for the electrode 6034. Alternatively, indium tin oxide containing silicon oxide (ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is preferable to provide an electron injection layer in the electroluminescent layer 6035.

また第2の電極6036は、光を反射もしくは遮蔽する材料又は光を反射もしくは遮蔽する程度の膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つ又は複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第2の電極6036に用いることができる。 The second electrode 6036 is formed of a material that reflects or shields light or a thickness that reflects or shields light, and is formed using a material that is suitable for use as an anode. For example, in addition to a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., a laminate of a titanium nitride film and a film containing aluminum as a main component, titanium nitride A three-layer structure of a film, a film containing aluminum as its main component, and a titanium nitride film can be used for the second electrode 6036.

電界発光層6035は、図6(A)の電界発光層6005と同様に形成することができる。ただし、電界発光層6035が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第1の電極6034から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。 The electroluminescent layer 6035 can be formed in a manner similar to that of the electroluminescent layer 6005 in FIG. However, in the case where the electroluminescent layer 6035 includes any one of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer in addition to the light emitting layer, the first electrode 6034 to the electron injection layer The electron transport layer, the light emitting layer, the hole transport layer, and the hole injection layer are laminated in this order.

図7(A)に示した画素の場合、発光素子6033から発せられる光を、白抜きの矢印で示すように第1の電極6034側から取り出すことができる。 In the case of the pixel shown in FIG. 7A, light emitted from the light-emitting element 6033 can be extracted from the first electrode 6034 side as shown by a hollow arrow.

次に図7(B)に、TFT6041がn型で、発光素子6043から発せられる光を第2の電極6046側から取り出す場合の、画素の断面図を示す。図7(B)では、発光素子6043の第1の電極6044と、TFT6041が電気的に接続されている。また第1の電極6044上に電界発光層6045、第2の電極6046が順に積層されている。 Next, FIG. 7B is a cross-sectional view of a pixel in the case where the TFT 6041 is an n-type and light emitted from the light-emitting element 6043 is extracted from the second electrode 6046 side. In FIG. 7B, the first electrode 6044 of the light-emitting element 6043 and the TFT 6041 are electrically connected. Further, an electroluminescent layer 6045 and a second electrode 6046 are sequentially stacked over the first electrode 6044.

第1の電極6044は、光を反射もしくは遮蔽する材料又は光を反射もしくは遮蔽する程度の膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、及びこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、及びMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、及びこれらの化合物(CaF2などのフッ化カルシウム、Ca32などの窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの導電層を用いることも可能である。 The first electrode 6044 is formed of a material that reflects or shields light or a film thickness that reflects or shields light, and is formed of a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. can do. Specifically, alkali metals such as Li and Cs, alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to calcium fluoride such as CaF 2 and calcium nitride such as Ca 3 N 2 , rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, a conductive layer such as Al can be used.

また第2の電極6046は、光を透過する材料又は膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などの透光性酸化物導電材料を第2の電極6046に用いることが可能である。また酸化珪素を含む酸化インジウムスズ(ITSO)や、酸化珪素を含んだ酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したものを第2の電極6046に用いてもよい。また上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つ又は複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第2の電極6046に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で第2の電極6046を形成する。 The second electrode 6046 is formed using a light-transmitting material or film thickness, and is formed using a material suitable for use as an anode. For example, a light-transmitting oxide conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or zinc oxide added with gallium (GZO) is used for the second electrode 6046. Is possible. Alternatively, indium tin oxide containing silicon oxide (ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used for the second electrode 6046. In addition to the light-transmitting oxide conductive material, for example, a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., titanium nitride film and aluminum Alternatively, the second electrode 6046 can be formed using a stack of a film mainly containing silicon, a three-layer structure of a titanium nitride film, a film mainly containing aluminum, and a titanium nitride film. Note that in the case where a material other than the light-transmitting oxide conductive material is used, the second electrode 6046 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm).

電界発光層6045は、図7(A)の電界発光層6035と同様に形成することができる。 The electroluminescent layer 6045 can be formed in a manner similar to that of the electroluminescent layer 6035 in FIG.

図7(B)に示した画素の場合、発光素子6043から発せられる光を、白抜きの矢印で示すように第2の電極6046側から取り出すことができる。 In the case of the pixel shown in FIG. 7B, light emitted from the light-emitting element 6043 can be extracted from the second electrode 6046 side as shown by a hollow arrow.

次に図7(C)に、TFT6051がn型で、発光素子6053から発せられる光を第1の電極6054側及び第2の電極6056側から取り出す場合の、画素の断面図を示す。図7(C)では、発光素子6053の第1の電極6054と、TFT6051が電気的に接続されている。また第1の電極6054上に電界発光層6055、第2の電極6056が順に積層されている。 Next, FIG. 7C is a cross-sectional view of a pixel in the case where the TFT 6051 is an n-type and light emitted from the light-emitting element 6053 is extracted from the first electrode 6054 side and the second electrode 6056 side. In FIG. 7C, the first electrode 6054 of the light-emitting element 6053 and the TFT 6051 are electrically connected. Further, an electroluminescent layer 6055 and a second electrode 6056 are stacked over the first electrode 6054 in this order.

第1の電極6054は、図7(A)の第1の電極6034と同様に形成することができる。また第2の電極6056は、図7(B)の第2の電極6046と同様に形成することができる。電界発光層6055は、図7(A)の電界発光層6035と同様に形成することができる。 The first electrode 6054 can be formed in a manner similar to that of the first electrode 6034 in FIG. The second electrode 6056 can be formed in a manner similar to that of the second electrode 6046 in FIG. The electroluminescent layer 6055 can be formed in a manner similar to that of the electroluminescent layer 6035 in FIG.

図7(C)に示した画素の場合、発光素子6053から発せられる光を、白抜きの矢印で示すように第1の電極6054側及び第2の電極6056側から取り出すことができる。 In the case of the pixel shown in FIG. 7C, light emitted from the light-emitting element 6053 can be extracted from the first electrode 6054 side and the second electrode 6056 side as indicated by white arrows.

本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態9)
本発明の発光装置を用いた電子機器として、テレビジョン装置(テレビ、テレビジョン受信機)、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置(携帯電話機)、PDA等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図8を参照して説明する。
(Embodiment 9)
As electronic equipment using the light emitting device of the present invention, a television device (television, television receiver), a camera such as a digital camera or a digital video camera, a mobile phone device (mobile phone), a portable information terminal such as a PDA, a mobile phone Type game machines, monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. A specific example will be described with reference to FIG.

図8(A)に示す本発明の発光装置を用いた携帯情報端末は、本体9201、表示部9202等を含む。本発明により、正確な階調表示を行うことができる。 A portable information terminal using the light-emitting device of the present invention illustrated in FIG. 8A includes a main body 9201, a display portion 9202, and the like. According to the present invention, accurate gradation display can be performed.

図8(B)に示す本発明の発光装置を用いたデジタルビデオカメラは、表示部9701、9702等を含む。本発明により、正確な階調表示を行うことができる。 A digital video camera using the light-emitting device of the present invention illustrated in FIG. 8B includes display portions 9701 and 9702 and the like. According to the present invention, accurate gradation display can be performed.

図8(C)に示す本発明の発光装置を用いた携帯端末は、本体9101、表示部9102等を含む。本発明により、正確な階調表示を行うことができる。 A portable terminal using the light-emitting device of the present invention illustrated in FIG. 8C includes a main body 9101, a display portion 9102, and the like. According to the present invention, accurate gradation display can be performed.

図8(D)に示す本発明の発光装置を用いた携帯型のテレビジョン装置は、本体9301、表示部9302等を含む。本発明により、正確な階調表示を行うことができる。 A portable television device using the light-emitting device of the present invention illustrated in FIG. 8D includes a main body 9301, a display portion 9302, and the like. According to the present invention, accurate gradation display can be performed.

図8(E)に示す本発明の発光装置を用いた携帯型のコンピュータは、本体9401、表示部9402等を含む。本発明により、正確な階調表示を行うことができる。 A portable computer using the light-emitting device of the present invention illustrated in FIG. 8E includes a main body 9401, a display portion 9402, and the like. According to the present invention, accurate gradation display can be performed.

図8(F)に示す本発明の発光装置を用いたテレビジョン装置は、本体9501、表示部9502等を含む。本発明により、正確な階調表示を行うことができる。 A television device using the light-emitting device of the present invention illustrated in FIG. 8F includes a main body 9501, a display portion 9502, and the like. According to the present invention, accurate gradation display can be performed.

以上のように、本発明の発光装置は、あらゆる電子機器に適用することができる。 As described above, the light-emitting device of the present invention can be applied to any electronic device.

(実施例)
本実施例では、発光素子の陽極の電圧(アノード電圧)を約8Vとし、1bit全白で発光行数を変化させたときの、発光素子の陰極の電流(カソード電流)を測定した。そして320行分の画素に書き込みを行う期間(書き込み動作期間)を1μs、500ns、250nsとし、それぞれの時間で消去信号を1回のみ入力した場合(点線)と、2回(2回目は20行遅れで入力)入力した場合(実線)とで、カソード電流を比較した。
(Example)
In this example, the cathode current (cathode current) of the light emitting element was measured when the anode voltage (anode voltage) of the light emitting element was about 8 V and the number of light emitting rows was changed with 1 bit all white. The period for writing to the pixels for 320 rows (write operation period) is 1 μs, 500 ns, and 250 ns, and the erase signal is input only once (dotted line) at each time, and twice (the second time is 20 rows). Cathode current was compared with input (solid line).

図10には、発光行数(320行分)をX軸、カソード電流をY軸として結果を示す。発光行数とカソード電流は、比例関係になることが理想的であるが、消去信号を1回のみ入力する場合、点線で示すように、書き込み動作期間が短くなるにつれて、発光行数が少ないときのカソード電流が多くなる。これは、低階調表示が正確に行われていないことを表している。一方、消去信号を2回入力する場合、実線で示すように、理想的な比例関係に近くなることがわかる。 FIG. 10 shows the results with the number of light emitting rows (for 320 rows) as the X axis and the cathode current as the Y axis. Ideally, the number of light-emitting rows and the cathode current should be in a proportional relationship, but when the erase signal is input only once, as shown by the dotted line, the number of light-emitting rows decreases as the write operation period becomes shorter. The cathode current increases. This indicates that low gradation display is not performed accurately. On the other hand, when the erase signal is input twice, as shown by the solid line, it can be seen that it is close to an ideal proportional relationship.

以上から、消去信号の入力が少ない、つまり消去信号を入力する期間が短い場合、容量(CEL)の存在により、駆動用トランジスタのゲート・ソース間の電圧を保持している容量を変動させてしまい、特に書き込み動作期間が短いとその影響が顕著になると考えられる。また発光行数が少ないところでも、その影響が顕著になると考えられる。そのため、書き込み動作期間が短くなるにつれ、消去信号を2回以上入力する駆動方法が望まれる。 From the above, when the input of the erase signal is small, that is, when the period for inputting the erase signal is short, the capacitance holding the voltage between the gate and the source of the driving transistor is changed due to the presence of the capacitance (C EL ). Therefore, it is considered that the influence becomes remarkable especially when the write operation period is short. In addition, it is considered that the influence becomes remarkable even when the number of light emitting rows is small. Therefore, a driving method in which an erase signal is input twice or more is desired as the write operation period becomes shorter.

本発明の駆動方法を示した図であるIt is the figure which showed the drive method of this invention 本発明のタイミングチャートを示した図であるIt is the figure which showed the timing chart of this invention 本発明のタイミングチャートを示した図であるIt is the figure which showed the timing chart of this invention 本発明の駆動方法を示した図であるIt is the figure which showed the drive method of this invention 本発明の画素回路を示した図であるIt is the figure which showed the pixel circuit of this invention 本発明の画素構成を示した断面図であるIt is sectional drawing which showed the pixel structure of this invention 本発明の画素構成を示した断面図であるIt is sectional drawing which showed the pixel structure of this invention 本発明の電子機器を示した図であるIt is the figure which showed the electronic device of this invention 発光装置の画素構成を示した図であるIt is the figure which showed the pixel structure of the light-emitting device. 本発明の実験結果を示したグラフであるIt is the graph which showed the experimental result of this invention 本発明のタイミングチャートを示した図であるIt is the figure which showed the timing chart of this invention 本発明のタイミングチャートを示した図であるIt is the figure which showed the timing chart of this invention 本発明のタイミングチャートを示した図であるIt is the figure which showed the timing chart of this invention

Claims (2)

信号線にソース又はドレインの一方が電気的に接続され、走査線にゲートが電気的に接続された第1のトランジスタと、
前記第1のトランジスタのソース又はドレインの他方に、ゲートが電気的に接続された第2のトランジスタと、
前記第2のトランジスタのゲートに、ソース又はドレインの一方が電気的に接続され、かつ前記第2のトランジスタのソース又はドレインの一方に、ソース又はドレインの他方が電気的に接続された第3のトランジスタと、
前記第2のトランジスタのソース又はドレインの他方に電気的に接続された発光素子とを有する発光装置の駆動方法であって、
1フレーム期間をn個(nは自然数)に分割されたサブフレーム期間SF1、SF2、・・・、SFnを有し、
前記サブフレーム期間SF1は映像信号が入力される書き込み期間Ta1と、発光期間Ts1とを順に有し、
前記サブフレーム期間SF2は映像信号が入力される書き込み期間Ta2と、発光期間Ts2とを順に有し、
前記サブフレーム期間SFnは映像信号が入力される書き込み期間Tanと、発光期間Tsnとを順に有し、
前記発光期間Ts1、Ts2、・・・、Tsnは順に短くなり、
前記サブフレーム期間SFnは、前記発光期間Tsnの後に消去信号を入力する消去期間Teを有し、
前記消去期間Teは第1の消去期間Te(1)と、第2の消去期間Te(2)とを有し、
前記第1の消去期間Te(1)及び前記第2の消去期間Te(2)において、前記第3のトランジスタがオンとなることを特徴とする発光装置の駆動方法。
A first transistor having one of a source and a drain electrically connected to the signal line and a gate electrically connected to the scan line;
A second transistor having a gate electrically connected to the other of the source and the drain of the first transistor;
A third source in which one of a source and a drain is electrically connected to the gate of the second transistor, and the other of the source and the drain is electrically connected to one of the source and the drain of the second transistor; A transistor,
A light emitting device having a light emitting element electrically connected to the other of the source and the drain of the second transistor,
Subframe periods SF1, SF2,..., SFn divided into n (n is a natural number) one frame period,
The subframe period SF1 has a writing period Ta1 in which a video signal is input and a light emission period Ts1 in order.
The sub-frame period SF2 includes a writing period Ta2 in which a video signal is input and a light emission period Ts2 in order.
The subframe period SFn includes a writing period Tan in which a video signal is input and a light emission period Tsn in order.
The light emission periods Ts1, Ts2,..., Tsn become shorter in order.
The subframe period SFn has an erasing period Te for inputting an erasing signal after the light emitting period Tsn.
The erasing period Te has a first erasing period Te (1) and a second erasing period Te (2),
The method for driving a light-emitting device, wherein the third transistor is turned on in the first erasing period Te (1) and the second erasing period Te (2).
信号線にソース又はドレインの一方が電気的に接続され、走査線にゲートが電気的に接続された第1のトランジスタと、
前記第1のトランジスタのソース又はドレインの他方に、ゲートが電気的に接続された第2のトランジスタと、
前記第2のトランジスタのゲートに、ソース又はドレインの一方が電気的に接続され、かつ前記第2のトランジスタのソース又はドレインの一方に、ソース又はドレインの他方が電気的に接続された第3のトランジスタと、
前記第2のトランジスタのソース又はドレインの他方に電気的に接続された発光素子とを有する発光装置の駆動方法であって、
1フレーム期間をn個(nは自然数)に分割されたサブフレーム期間SF1、SF2、・・・、SFnを有し、
前記サブフレーム期間SF1はデジタル映像信号が入力される書き込み期間Ta1と、発光期間Ts1とを順に有し、
前記サブフレーム期間SF2はデジタル映像信号が入力される書き込み期間Ta2と、発光期間Ts2とを順に有し、
前記サブフレーム期間SFnはデジタル映像信号が入力される書き込み期間Tanと、発光期間Tsnとを順に有し、
前記発光期間Ts1、Ts2、・・・、Tsnは順に短くなり、
前記サブフレーム期間SFnは、前記発光期間Tsnの後に消去信号を入力する消去期間Teを有し、
前記消去期間Teは第1の消去期間Te(1)と、第2の消去期間Te(2)とを有し、
前記第1の消去期間Te(1)及び前記第2の消去期間Te(2)において、前記第3のトランジスタがオンとなることを特徴とする発光装置の駆動方法。
A first transistor having one of a source and a drain electrically connected to the signal line and a gate electrically connected to the scan line;
A second transistor having a gate electrically connected to the other of the source and the drain of the first transistor;
A third source in which one of a source and a drain is electrically connected to the gate of the second transistor, and the other of the source and the drain is electrically connected to one of the source and the drain of the second transistor; A transistor,
A light emitting device having a light emitting element electrically connected to the other of the source and the drain of the second transistor,
Subframe periods SF1, SF2,..., SFn divided into n (n is a natural number) one frame period,
The subframe period SF1 includes a writing period Ta1 in which a digital video signal is input and a light emission period Ts1 in order.
The sub-frame period SF2 includes a writing period Ta2 in which a digital video signal is input and a light emission period Ts2 in order.
The sub-frame period SFn has a writing period Tan for inputting a digital video signal and a light emitting period Tsn in order.
The light emission periods Ts1, Ts2,..., Tsn become shorter in order.
The subframe period SFn has an erasing period Te for inputting an erasing signal after the light emitting period Tsn.
The erasing period Te has a first erasing period Te (1) and a second erasing period Te (2),
The method for driving a light-emitting device, wherein the third transistor is turned on in the first erasing period Te (1) and the second erasing period Te (2).
JP2005276699A 2004-09-24 2005-09-22 Driving method of light emitting device Expired - Fee Related JP4942971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005276699A JP4942971B2 (en) 2004-09-24 2005-09-22 Driving method of light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004278492 2004-09-24
JP2004278492 2004-09-24
JP2005276699A JP4942971B2 (en) 2004-09-24 2005-09-22 Driving method of light emitting device

Publications (3)

Publication Number Publication Date
JP2006119626A JP2006119626A (en) 2006-05-11
JP2006119626A5 JP2006119626A5 (en) 2008-08-21
JP4942971B2 true JP4942971B2 (en) 2012-05-30

Family

ID=36537507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005276699A Expired - Fee Related JP4942971B2 (en) 2004-09-24 2005-09-22 Driving method of light emitting device

Country Status (1)

Country Link
JP (1) JP4942971B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12217676B2 (en) 2022-03-11 2025-02-04 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5449785B2 (en) * 2009-01-06 2014-03-19 株式会社ジャパンディスプレイ Active matrix organic light emitting display
KR20230102885A (en) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 Light Emitting Display Device and Driving Method of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525122B (en) * 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP3732477B2 (en) * 2001-10-26 2006-01-05 株式会社半導体エネルギー研究所 Pixel circuit, light emitting device, and electronic device
JP4498669B2 (en) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 Semiconductor device, display device, and electronic device including the same
JP2004191752A (en) * 2002-12-12 2004-07-08 Seiko Epson Corp Electro-optical device, electro-optical device driving method, and electronic apparatus
JP4855652B2 (en) * 2004-05-17 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12217676B2 (en) 2022-03-11 2025-02-04 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2006119626A (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US10672329B2 (en) Light emitting device and method of driving the light emitting device
JP5448263B2 (en) Display device, semiconductor device, module, and electronic device
US7595775B2 (en) Light emitting display device with reverse biasing circuit
JP2004145257A (en) Light emitting device device and production system of the same
US8872868B2 (en) Driving method of light emitting device
US8581805B2 (en) Display device and driving method thereof
JP5392963B2 (en) Electro-optical device and electronic apparatus
JP4942971B2 (en) Driving method of light emitting device
JP4860143B2 (en) Display device
JP2005202365A (en) Display device, driving method thereof, and element substrate
JP4693757B2 (en) Display device
JP4974492B2 (en) Light emitting device
JP5322343B2 (en) Light emitting device and driving method thereof
JP4879515B2 (en) Display device and electronic device
JP5392965B2 (en) Display device
JP2010250210A (en) Electro-optical device, driving method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R150 Certificate of patent or registration of utility model

Ref document number: 4942971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees