JP4956992B2 - ｎ型窒化アルミニウムの製造方法 - Google Patents
ｎ型窒化アルミニウムの製造方法 Download PDFInfo
- Publication number
- JP4956992B2 JP4956992B2 JP2005373079A JP2005373079A JP4956992B2 JP 4956992 B2 JP4956992 B2 JP 4956992B2 JP 2005373079 A JP2005373079 A JP 2005373079A JP 2005373079 A JP2005373079 A JP 2005373079A JP 4956992 B2 JP4956992 B2 JP 4956992B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- aln
- temperature
- annealing
- type aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Led Devices (AREA)
Description
本発明は、III族窒化物系化合物半導体である、ｎ型窒化アルミニウムの製造方法に関する。
III族窒化物系化合物半導体は、ＬＥＤ及びＬＤと言った発光素子を初めとして、ＨＥＭＴ等の電界効果トランジスタその他の機能素子が種々開発されている。ここにおいて、ｐ型層及びｎ型層を形成するためには、有機金属気相成長法（以下、ＭＯＣＶＤと称す）により半導体層を形成する場合は、アクセプタやドナーを母材原料化合物と共に供給する方法が用いられている。
ＬＥＤやＬＤにおいては、ＭＯＣＶＤにより半導体層を単純に積層する構造で形成でき、ドナーやアクセプタの供給は比較的容易である。しかし、トランジスタ等の素子では、半導体層の単純な積層では形成できず、場所によって異なる深さにｐ型領域やｎ型領域を所望に形成する必要がある。この際、例えばマスクを使用してＭＯＣＶＤを領域ごとに実施すると、マスクとの境界近傍において形成されるエピタキシャル層が厚くなり、その後の素子形成プロセスで障害となってしまう。
ｎ型層を形成する技術として、下記非特許文献１及び２においてはＧａＮへのＳｉイオン注入が、非特許文献３においてはＡｌ0.13Ｇａ0.87ＮへのＳｉイオン注入が報告されている。ｉ層又は高抵抗層の一部にイオン注入により低抵抗ｎ型層を形成することで、ＨＥＭＴその他の素子を形成する技術も公知である。
J. C. Zolper, H. H. Tan, J. S. Williams, J. Zou, D. J. H. Cockayne, S. J. Pearton, M. Hagerott Crawford, and R. F. Karlicek, Jr., "Electrical and structual analysis of high-dose Si implantation in GaN," Appl. Phys. Lett., 70 (1997) pp. 2729-2731 X. A.Cao, C. R. Abernathy, R. K. Singh, S. J. Pearton, M. Fu, V.Sarvepalli, J. A. Sekhar, J. C. Zolper, D. J. Rieger, J. Han, T. J. Drummond, R. J. Shul, and R. G. Wilson, "Ultrahigh Si+ implant activation efficiency inGaN using a high-temperature rapid thermal process system," Appl. Phys. Lett., 73 (1998) pp. 229-231 Y. Irokawa, O. Fujishima, T. Kachi. S. J. Pearton, and F. Ren, "Activation characteristics of ion-implanted Si+ in AlGaN," Appl. Phys. Lett., 86 (2005) 192102 (downloaded document)
J. C. Zolper, H. H. Tan, J. S. Williams, J. Zou, D. J. H. Cockayne, S. J. Pearton, M. Hagerott Crawford, and R. F. Karlicek, Jr., "Electrical and structual analysis of high-dose Si implantation in GaN," Appl. Phys. Lett., 70 (1997) pp. 2729-2731 X. A.Cao, C. R. Abernathy, R. K. Singh, S. J. Pearton, M. Fu, V.Sarvepalli, J. A. Sekhar, J. C. Zolper, D. J. Rieger, J. Han, T. J. Drummond, R. J. Shul, and R. G. Wilson, "Ultrahigh Si+ implant activation efficiency inGaN using a high-temperature rapid thermal process system," Appl. Phys. Lett., 73 (1998) pp. 229-231 Y. Irokawa, O. Fujishima, T. Kachi. S. J. Pearton, and F. Ren, "Activation characteristics of ion-implanted Si+ in AlGaN," Appl. Phys. Lett., 86 (2005) 192102 (downloaded document)
さて、窒化アルミニウム（ＡｌＮ）はバンドギャップが６．１ｅＶと高く、破壊電界が他の半導体より大きいと期待される。比較すれば、４Ｈ−ＳｉＣはバンドギャップが３．２６ｅＶ、ＧａＮは３．３９ｅＶである。しかし、Ｇａを含まない窒化アルミニウム（ＡｌＮ）へのＳｉイオン注入によりｎ型の窒化アルミニウム（ＡｌＮ）を得ることは未だ報告が無く、現時点の技術では不可能ではないかと考えられている。
本発明者らは上記現状を打破するため、検討を行い、下記に示す条件でｎ型窒化アルミニウムを製造可能であることを見出した。
請求項１に係る発明は、窒化アルミニウム（ＡｌＮ）に、シリコン（Ｓｉ）をドーズ量１０15 ｃｍ -2以上１０17 ｃｍ-2以下でイオン注入するイオン注入工程と、イオン注入工程の後に、温度１３００℃を越え１５００℃未満、５分以上２時間以下でアニーリングするアニーリング工程とを有することを特徴とするｎ型窒化アルミニウムの製造方法である。
また、発明では、窒化アルミニウムの表面の一部に形成した、電子濃度が３×１０16 ｃｍ -3以上となる測定温度が、１５０℃以下であるｎ型領域を有することを特徴とする半導体素子を形成することができる。
窒化アルミニウム（ＡｌＮ）へのＳｉイオン注入を大量のドーズ量で行い、その後の高温且つ長時間のアニールによって、測定温度１５０℃以下で電子濃度が３×１０16 ｃｍ -3以上となることが見出された。注入されたＳｉは、高温アニールで活性化し、Ａｌと置換するものと考えられる。この時、ドナー準位が３１１ｍｅＶとなることも見出された。本発明により、領域を選択しての、窒化アルミニウム（ＡｌＮ）へのＳｉイオン注入が可能となり、種々の素子構成に適用することができる。尚、窒化ガリウム（ＧａＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）を１０００℃以上でアニールする際は分解から保護するために絶縁膜等で被覆する必要があるが、窒化アルミニウム（ＡｌＮ）ではそのような絶縁膜を形成せずとも活性化が可能である。尚、絶縁膜で被膜してから活性化することを排除するものではない。
本発明を適用すべき窒化アルミニウムは、単結晶であればその製造方法は任意である。結晶性の極めて良い単結晶を得るためには、例えばサファイアその他の異種基板上にバッファ層を介してＭＯＣＶＤを用いると良い。その他、単結晶の窒化アルミニウムは任意の方法で構成することができる。尚、本発明を適用すべき窒化アルミニウムは、実質的に他の元素を含有していないものを想定している。ここで実質的に他元素を含有していないとは、その製造工程において意図的に他の元素化合物等の供給をしていないことを言い、製造工程におけるコンタミネーションによる避けることのできないドープをも排除するものではない。例えば痕跡量の他元素を含むものを排除するものではない。
シリコンイオンのイオン注入装置は、本発明のドーズ量を達成できるような公用の装置を用いることができる。また、アニールに際しては、減圧された窒素中等の、不活性ガス中で行うことが望ましい。
サファイア基板上に、バッファ層を介して、ＭＯＣＶＤにより単結晶窒化アルミニウム（ＡｌＮ）層を膜厚１μｍ形成した。次に単結晶窒化アルミニウム（ＡｌＮ）層の表面に、加速エネルギー９０ｋｅＶ、ドーズ量５×１０15ｃｍ-2でシリコンイオン（Ｓｉ+）を注入した。これを減圧して、１０ＴｏｒｒのＮ2雰囲気下で１４００℃、１０分間熱処理した。ＳＩＭＳ測定により、シリコンは単結晶窒化アルミニウム（ＡｌＮ）層の表面から０．２μｍの深さに渡って注入されたことが確認された。
このように形成した、窒化アルミニウム（ＡｌＮ）のシリコン注入層をホール測定し、得られたシートキャリア濃度（単位ｃｍ-2）と、注入層の厚さ０．２μｍとにより、電子濃度（単位ｃｍ-3）を算出した。尚、室温（〜２５℃）では測定限界未満であったので、５０℃〜３００℃の範囲で、２５℃間隔でサンプルを保温してホール測定を行った。この結果を図１に示す。尚図１においては横軸を絶対温度Ｔ（単位Ｋ）の逆数として、アレニウスプロットとした。測定温度５０℃において電子濃度が２．０×１０15ｃｍ-3、測定温度１５０℃において電子濃度が３．０×１０16ｃｍ-3、測定温度３００℃において電子濃度が２．８×１０17ｃｍ-3と算出された。また、窒化アルミニウム（ＡｌＮ）中のシリコンのドナー準位は３１１ｍｅＶであると結論付けられた。このように、本発明によりｎ型の窒化アルミニウム（ＡｌＮ）を得ることができた。
次に、単結晶窒化アルミニウム（ＡｌＮ）層の表面に注入するシリコンイオン（Ｓｉ+）のドーズ量を１×１０14〜１×１０16ｃｍ-2の範囲で変化させ、実施例１と同様にアニールして得られたｎ型の窒化アルミニウム（ＡｌＮ）の、測定温度１５０℃での電子濃度を算出した。この結果を図２に示す。ドーズ量が１×１０15ｃｍ-2以下では電子濃度が０、即ちホール測定の検出限界以下であった。ドーズ量が５×１０15ｃｍ-2以上ではホール測定が可能であった。
次に、アニール温度を変化させた場合の、ｎ型の窒化アルミニウム（ＡｌＮ）の、測定温度１５０℃での電子濃度を算出した。アニール温度以外は上記実施例１と同じ条件とした。この結果を図３に示す。アニール温度が１３００℃以下と、１５００℃以上では、ホール測定の検出限界以下であった。アニール温度を１４００℃とした場合、１５０℃における電子濃度は３．０×１０16ｃｍ-3、アニール温度を１４５０℃とした場合、１５０℃における電子濃度は８．８×１０15ｃｍ-3であった。
本発明のｎ型窒化アルミニウム（ＡｌＮ）は、ＭＯＳＦＥＴなどのソース、ドレイン領域、或いはショットキーダイオードに用いることができる。いずれの場合も、ｎ型窒化アルミニウム（ＡｌＮ）を用いているため、窒化ガリウム(ＧａＮ）を用いた場合よりも微小なサイズで耐圧を高くすることが可能であり、従来のシリコンパワーデバイスよりも低損失化が期待できる。
図４．Ａは、ＭＯＳＦＥＴ１００の構造を示す断面図である。ＭＯＳＦＥＴ１００は、真性窒化アルミニウム基板１０の表面の２箇所を、本発明のシリコンイオン注入によりｎ型窒化アルミニウム領域（ｎ−ＡｌＮ）として、一方をソース領域Ｓ、他方をドレイン領域Ｄとした。また、これらにはさまれた領域をチャネル領域Ｃとする。チャネル領域Ｃ上部とソース領域Ｓ及びドレイン領域Ｄをも一部覆うようにＳｉＯ2から成るゲート絶縁膜Ｉを形成し、その上に金属から成るゲート電極Ｇを形成したものである。
図４．Ｂは、ショットキーダイオード２００の構造を示す断面図である。ショットキーダイオード２００は、真性窒化アルミニウム基板２０の表面の１箇所を、本発明のシリコンイオン注入によりｎ型窒化アルミニウム領域（ｎ−ＡｌＮ）２５とする。この領域に、オーミック電極３１とショットキー電極３２を形成したものである。
１０、２０：真性窒化アルミニウム基板（ｉ−ＡｌＮ）
２５：ｎ型窒化アルミニウム領域（ｎ−ＡｌＮ）
３１：オーミック電極
３２：ショットキー電極
２５：ｎ型窒化アルミニウム領域（ｎ−ＡｌＮ）
３１：オーミック電極
３２：ショットキー電極
Claims (1)
- 窒化アルミニウム（ＡｌＮ）に、シリコン（Ｓｉ）をドーズ量１０15 ｃｍ -2以上１０17 ｃｍ -2以下でイオン注入するイオン注入工程と、
イオン注入工程の後に、温度１３００℃を越え１５００℃未満、５分以上２時間以下でアニーリングするアニーリング工程とを有することを特徴とするｎ型窒化アルミニウムの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005373079A JP4956992B2 (ja) | 2005-12-26 | 2005-12-26 | ｎ型窒化アルミニウムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005373079A JP4956992B2 (ja) | 2005-12-26 | 2005-12-26 | ｎ型窒化アルミニウムの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007173744A JP2007173744A (ja) | 2007-07-05 |
| JP4956992B2 true JP4956992B2 (ja) | 2012-06-20 |
Family
ID=38299861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005373079A Expired - Fee Related JP4956992B2 (ja) | 2005-12-26 | 2005-12-26 | ｎ型窒化アルミニウムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4956992B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084951A (ja) * | 2011-09-30 | 2013-05-09 | Asahi Kasei Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| EP2811526B1 (en) * | 2012-01-30 | 2020-11-18 | National Institute for Materials Science | AlN MONOCRYSTALLINE SCHOTTKY BARRIER DIODE AND METHOD FOR PRODUCING SAME |
| JP7671444B2 (ja) * | 2020-11-26 | 2025-05-02 | 国立大学法人 筑波大学 | 導電性ＡｌＮエピタキシャル膜付き基板及びその製造方法 |
| CN112687526B (zh) * | 2020-12-25 | 2023-07-11 | 广东省科学院半导体研究所 | 氮化物半导体材料的制备方法及其退火处理方法 |
| CN113668061B (zh) * | 2021-07-27 | 2023-02-03 | 奥趋光电技术(杭州)有限公司 | 一种提高氮化铝晶片紫外透过率的方法 |
| CN113913771A (zh) * | 2021-10-09 | 2022-01-11 | 中紫半导体科技(东莞)有限公司 | 一种高激活率掺杂氮化铝单晶薄膜的制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092270A (ja) * | 2001-09-19 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 化合物半導体の処理方法 |
| JP2005183668A (ja) * | 2003-12-19 | 2005-07-07 | Hitachi Cable Ltd | 化合物半導体素子の作製方法 |
| JP2005252075A (ja) * | 2004-03-05 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2006052123A (ja) * | 2004-07-12 | 2006-02-23 | Sumitomo Electric Ind Ltd | ｎ型ＡｌＮ結晶、ｎ型ＡｌＧａＮ固溶体及びそれらの製造方法 |
-
2005
- 2005-12-26 JP JP2005373079A patent/JP4956992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007173744A (ja) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oikawa et al. | Formation of definite GaN p–n junction by Mg-ion implantation to n−-GaN epitaxial layers grown on a high-quality free-standing GaN substrate | |
| CN101611473B (zh) | 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件 | |
| CN107068749B (zh) | 在异质基底上的第III族氮化物缓冲层结构的p型掺杂 | |
| JP5782033B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 | |
| JP5266679B2 (ja) | Ｉｉｉ族窒化物電子デバイス | |
| JP5358955B2 (ja) | ｐ型窒化ガリウム系半導体領域を形成する方法 | |
| CN109564855B (zh) | 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长 | |
| US20140054680A1 (en) | Method of forming group iii nitride semiconductor, method of fabricating semiconductor device, group iii nitride semiconductor device, method of performing thermal treatment | |
| KR20120002985A (ko) | 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조 | |
| US9287389B2 (en) | Method and system for doping control in gallium nitride based devices | |
| US10763333B2 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
| WO2018098952A1 (zh) | 氮化镓基外延结构、半导体器件及其形成方法 | |
| JP2004356257A (ja) | ｐ型ＩＩＩ族窒化物半導体の製造方法 | |
| JP4852786B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子 | |
| JP4956992B2 (ja) | ｎ型窒化アルミニウムの製造方法 | |
| US11588096B2 (en) | Method to achieve active p-type layer/layers in III-nitrtde epitaxial or device structures having buried p-type layers | |
| WO2015190406A1 (ja) | 半導体積層構造およびその製造方法 | |
| US20160268134A1 (en) | Method for manufacturing semiconductor device | |
| Liu et al. | Improved breakdown characteristics of monolithically integrated III-nitride HEMT–LED devices using carbon doping | |
| JP4682541B2 (ja) | 半導体の結晶成長方法 | |
| CN115004342A (zh) | 碳化硅半导体装置以及碳化硅半导体装置的制造方法 | |
| JP6416705B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2007273649A (ja) | 半導体装置および半導体装置製造用基板並びにその製造方法 | |
| US20120248577A1 (en) | Controlled Doping in III-V Materials | |
| KR20230032751A (ko) | 반도체 소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4956992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |