Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4990711B2 - Icチップの製造方法及びicチップの実装方法 - Google Patents
[go: Go Back, main page]

JP4990711B2 - Icチップの製造方法及びicチップの実装方法 - Google Patents

Icチップの製造方法及びicチップの実装方法 Download PDF

Info

Publication number
JP4990711B2
JP4990711B2 JP2007196084A JP2007196084A JP4990711B2 JP 4990711 B2 JP4990711 B2 JP 4990711B2 JP 2007196084 A JP2007196084 A JP 2007196084A JP 2007196084 A JP2007196084 A JP 2007196084A JP 4990711 B2 JP4990711 B2 JP 4990711B2
Authority
JP
Japan
Prior art keywords
chip
height
mounting
mounting terminal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007196084A
Other languages
English (en)
Other versions
JP2009032949A (ja
Inventor
美佐夫 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2007196084A priority Critical patent/JP4990711B2/ja
Publication of JP2009032949A publication Critical patent/JP2009032949A/ja
Application granted granted Critical
Publication of JP4990711B2 publication Critical patent/JP4990711B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、接続端子としてバンプを有するICチップ、及びICチップを用いた実装方法に関する。
従来より、例えば液晶表示装置等の配線(ガラス)基板上にICチップを実装する手段として、異方導電性接着フィルムが用いられている(例えば、特許文献1参照)。
この異方導電性接着フィルムを用いてICチップの実装を行うには、ICチップの接続端子(バンプ)と配線基部の電極端子との間に異方導電性接着フィルムを介在させ、熱圧着ヘッドによってICチップを加熱するとともに押圧することによって熱圧着を行う。
しかし、従来、ICチップに設けられたバンプのうち、特定のバンプに関して接続不良が生ずる場合がある。
例えば、図7(a)に示すように、ICチップ101のチップ本体102縁部に設けられたバンプ103、104のうち、短辺側に設けられたバンプ(楕円A、B内)に接続不良が生ずる場合がある。
また、図7(b)に示すように、ICチップ201のチップ本体202長辺部に設けられたバンプ203〜205のうち、一方の長辺側においてバンプが千鳥状に設けられたICチップ201にあっては、外側のバンプ204(楕円C内)に接続不良が生ずる場合がある。
さらに、近年、ICチップのバンプの接続面形状が細長いものがあり、そのようなバンプにおいては、チップ縁部の近傍の部分において接続不良が生ずる場合もある。
特開平8−7658号公報
本発明は、このような従来技術の課題を解決するためになされたもので、接続不良が発生せず導通信頼性を向上させることが可能な異方導電性接着剤を用いたICチップの接続技術を提供することを目的とする。
上記目的を達成するためになされた請求項1記載の発明は、接続電極としてチップ本体に複数の実装端子を有し、異方導電性接着剤によって実装されるICチップを製造する方法であって、前記複数の実装端子のうち、長方形状の接続側面の短辺側縁部に設けた実装端子について、他の実装端子の厚さより厚く形成しておき、その後、頂部を形成する領域以外の領域の表層部分をエッチングによって除去して当該領域の高さを前記頂部を形成する領域の高さより低くすることにより、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部が他の実装端子の高さより高い高低差実装端子を設ける工程を有するものである。
請求項2記載の発明は、接続電極としてチップ本体に複数の実装端子を有し、異方導電性接着剤によって実装されるICチップを製造する方法であって、
前記複数の実装端子を接続側面の縁部に沿って複数の列状に設け、当該複数列の実装端子のうち、当該接続側面の縁部外側に配置された実装端子について、他の実装端子の厚さより厚く形成しておき、その後、頂部を形成する領域以外の領域の表層部分をエッチングによって除去して当該領域の高さを前記頂部を形成する領域の高さより低くすることにより、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部が他の実装端子の高さより高い高低差実装端子を設ける工程を有するICチップの製造方法
請求項3記載の発明は、請求項1記載の発明において、前記接続側面の短辺側縁部に設けられた実装端子の高さと、前記他の実装端子の高さとの差が、使用する異方導電性接着剤の導電粒子の粒径の5%〜95%であるものである。
請求項4記載の発明は、請求項記載の発明において、前記接続側面の縁部外側に設けられた実装端子の高さと、前記他の実装端子の高さとの差が、使用する異方導電性接着剤の導電粒子の粒径の5%〜95%であるものである。
請求項5記載の発明は、所定の接続電極が形成された配線基板と、請求項1乃至4のいずれか1項記載の方法によって製造されたICチップとの間に異方導電性接着剤を配置し、加熱及び加圧を行うことにより、前記配線基板と前記ICチップを接着するとともに当該電極同士を電気的に接続する工程を有するICチップの実装方法である。
本発明の場合、接続電極としてチップ本体に設けられた複数の実装端子のうち、長方形状の接続側面の短辺側縁部や、接続側面の縁部に沿って実装端子が複数の列状に設けられた場合の縁部外側の実装端子について、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部が他の実装端子の高さより高い高低差実装端子を設けるようにしたことから、異方導電性接着剤を用いて熱圧着を行った場合に、従来技術ではつぶれ状態が不十分であった特定の導電粒子を十分に圧縮することができる。
その結果、本発明によれば、各実装端子上における導電粒子の圧縮状態を均一にすることができるので、種々のタイプのICチップにおいて、導通信頼性を向上させることができる。
特に、本発明によれば、径の大きな導電粒子を用いることなく、また実装端子の接続面形状が細長い場合であっても、導通信頼性を向上させることができるので、ファインピッチのバンプ状実装端子を有するICチップに有用となるものである。
しかも、本発明によれば、長方形状の接続側面の短辺側縁部に設けた実装端子又は接続側面の縁部に沿って実装端子が複数の列状に設けられた場合の縁部外側の実装端子について、他の実装端子の厚さより厚く形成しておき、その後、頂部を形成する領域以外の領域の表層部分をエッチングによって除去して当該領域の高さを前記頂部を形成する領域の高さより低くすることにより高低差実装端子を設けることから、一つの実装端子内において接続部の高さが異なるICチップを簡易な工程によって製造することができる。
本発明によれば、接続不良が発生せず導通信頼性を向上させることができる異方導電性接着剤を用いたICチップの接続技術を提供することができるとともに、簡易な工程でこのようなICチップが得られる製造技術を提供することができる
以下、本発明に係るICチップの製造方法及びICチップの実装方法の好ましい形態について図面を用いて説明する。
なお、後述するように、本発明に用いる異方導電性接着剤7は、絶縁性接着剤樹脂8中に導電粒子9が分散されているものであるが、その態様としては、ペースト状又はフィルム状のいずれにも適用することができる。
図1(a)(b)は、本発明に用いるICチップの実施の形態を示す概略図で、図1(a)は平面図、図1(b)は正面図である。また、図2(a)(b)及び図3(a)(b)は、本発明の原理を示す説明図である。
図1(a)(b)に示すように、本実施の形態のICチップ1は、例えば、COG(Cip On Glass)方式に用いられるもので、長方体形状のチップ本体2を有し、その接続側面2aが長方形形状に形成されている。
ICチップ1の接続側面2aの縁部(長辺及び短辺)には、接続電極として、以下のようなバンプを用いた実装端子3、4が、所定のピッチをおいて複数個設けられている。なお、実装端子3、4は、その平面形状が長方形形状で、その短辺側がICチップ1の接続側面2aの縁部に対向するように配置されている。
本実施の形態の場合、実装端子3、4は、それぞれパターン状のAl(アルミニウム)からなる電極部上に、Au(金)からなるバンプを形成することにより構成されている。
ここで、Al電極部上にAuバンプを形成するには、例えば以下に説明する公知のめっき法(例えば特許2936680号公報参照)を用いることができる。
すなわち、めっき法では、Al配線(電極部)と絶縁膜が形成されたSi基板を用意し、この絶縁膜にAl配線を外部に接続するための開孔を形成し、その全面にTi(チタン)をスパッタしてTi膜を形成し、Pd(パラジウム)をスパッタしてPd膜を形成する。次いで、その上にレジストを被着しこれをパターニングすることによって、Auバンプ形成用の開孔を有するレジストマスクを形成する。
さらに、前述の開孔からPd膜の上にAuめっきを施してAuめっき層を形成し、その後、前述のレジストマスクを除去し、さらに金めっき層をマスクにしてPd膜とTi膜をエッチングする。これによりAl電極部上に形成されたAuバンプを得る。
本発明では、複数の実装端子3、4のうち、予め特定された領域の実装端子について、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部が他の実装端子の高さより高くされている。
本実施の形態においては、図1(a)(b)に示すように、ICチップ1の接続側面2aの短辺側縁部(楕円A,Bで示す領域)に設けられた実装端子4は、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部4aが長辺側縁部の実装端子3の高さより高くなるように構成されている(以下「高低差実装端子」という)。
本発明の場合、ICチップ1の短辺側縁部の高低差実装端子4の頂部4aの高さを長辺側縁部の実装端子3の高さより高くする方法は、特に限定されることはないが、製造工程の簡易さの観点からは、当初高低差実装端子4を厚く形成しておき、頂部4aを形成する領域以外の領域のバンプ表層部分をエッチング等によって除去してその領域の高さを低くすることが好ましい。
この場合、例えば、図3(b)に示すように、ICチップ1の接続側面2a上にパッシベーション膜21を形成した後、Al電極部20上に、上記方法によって、バンプ部40を形成し、さらに、その表層部分をエッチングによって部分的に低くする(符号4bにより示す領域)。
これにより、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部4aが長辺側縁部の実装端子3の高さより高くなるように構成された高低差実装端子4を有するICチップ1が得られる。
本発明の場合、高低差実装端子4において頂部4aを設ける位置は特に限定されることはないが、導電粒子9の圧縮率をより確実に高める観点からは、高低差実装端子4の、ICチップ1の接続側面2aの(短)縁部に近い部分に頂部4aを設けることが好ましい。
以下、本発明の原理を図2(a)(b)及び図3(a)(b)を用いて説明する。
ここでは、接続電極13、14が設けられた配線基板11上に、ICチップ1を実装する場合を考える。配線基板11の接続電極13、14は、ICチップ1の実装端子3、高低差実装端子4にそれぞれ対応するものである。
ICチップ1の実装時には、図2(a)に示すように、配線基板11とICチップ1との間に、異方導電性接着剤7を配置して熱圧着を行うが、その際、ICチップ1側から加熱及び加圧を行う。
この場合、ICチップ1の到達温度は200〜250℃程度となるが、配線基板11側の到達温度は100〜150℃程度とICチップ1に比べて低いため、加熱時にはICチップ1の方が延びた状態となっている。このため、実装後、冷却の際にICチップ1のチップ本体2の収縮が大きく、例えば、図2(b)に示すように、配線基板11よりICチップ1の反りが大きくなり、結果として、実装部分全体に反りが発生する。
この状態では、ICチップ1の接続側面2aの縁部のうち短辺側縁部2bに応力が加わりやすいので、図3(a)に示すように、異方導電性接着剤7の導電粒子9に対する押圧力、特に短辺側縁部2bに最も近い領域の導電粒子9bが接続側面2a内方側の領域の導電粒子9に比べて小さく、導電粒子9bの変形(圧縮)率が不足する傾向にある。
そこで、例えば、図3(b)に示すように、ICチップ1の接続側面2aの短辺側縁部2bにおいて、上述した頂部4aを有する高低差実装端子4を設け、この頂部4aの高さを、接続側面2aの長辺側縁部に設けられた実装端子3の高さより高くすることにより、ICチップ1の短辺側縁部の高低差実装端子4において導電粒子9に対して均一の力で押圧して圧縮率を均一にすることができる。そして、その結果、ICチップ1の接続側面2aの各縁部における導電粒子9の圧縮率を均一にすることができる。
図4(a)(b)、図5(a)(b)及び図6(a)(b)は、本発明の他の実施の形態を示すものであり、以下、上記実施の形態と同一の部分については同一の符号を付しその詳細な説明を省略する。
図4(a)(b)に示すように、本実施の形態のICチップ1Aは、チップ本体2の接続側面2aの長辺側縁部に、接続電極としての実装端子3、4A、5が設けられているものである。
すなわち、本実施の形態では、ICチップ1Aの接続側面2aの長辺側縁部の一方において、この長辺側縁部に沿って2列の実装端子4A、5が千鳥状に配列されている。
そして、ICチップ1Aの接続側面2aの一方の長辺側縁部外側(楕円Cで示す領域)に、上述した高低差実装端子4Aが設けられている。すなわち、この高低差実装端子4Aは、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部4aが長辺側縁部の実装端子3の高さより高くなるように構成されている。
この場合、高低差実装端子4Aの頂部4aは、ICチップ1Aの接続側面2aの長縁部に近い部分に設けられている。また、高低差実装端子4Aに頂部4aを設ける方法は、上記実施の形態と同様の方法を採用することができる。
なお、本実施の形態の場合、ICチップ1Aの接続側面2aの短辺側縁部には、実装端子は設けられていない。
本実施の形態において、ICチップ1Aの実装時にICチップ1A側から加熱及び加圧を行うと、図5(b)に示すように、チップ本体2の中央部分が長辺側縁部と比較して沈み込む傾向がある。
このため、ICチップ1Aの実装後において、チップ本体2の中央部分と長辺側縁部との高さに差が生ずる。この差は、2列の実装端子4A、5が設けられた側の長辺側縁部において、特に大きくなる(数μm程度)。
その結果、この長辺側縁部外側の実装端子4Aの導電粒子9に対する押圧力が、他の領域の導電粒子9に比べて小さくなり、図6(a)に示すように、特に長辺側縁部2cに最も近い領域の導電粒子9cの変形(圧縮)率が不足する傾向にある。
そこで、ICチップ1Aの接続側面2aの長辺側縁部2c外側における実装端子として、上述した頂部4aを有する高低差実装端子4Aを設け、この頂部4aの高さを、接続側面2aの長辺側縁部2c内側の実装端子3の高さより高くすることにより(図6(b)参照)、上記実施の形態と同様に、ICチップ1Aの縁部の各部分において導電粒子9に対して均一の力で押圧して圧縮率を均一にすることができる。
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、頂部を有する高低差実装端子については、上述の実施の形態のように接続側面の縁部(短辺部又は長辺辺部)に配列されたものの全部には限られず、一部の実装端子であってもよい。
この場合、チップ本体の接続側面の隅部分に高低差実装端子を設けるなどICチップに応じて種々の変更を行うことができる。
また、高低差実装端子の頂部の形状、高さ等については、使用するICチップの大きさ形状に応じて適宜変更することができる。
また、高低差実装端子に頂部を設ける方法については、上述したように、当初電極部を厚く形成しておき、実装端子の高さを高くする領域以外の領域の電極部の表層部分をエッチング等によって除去してその領域の高さを低くする方法のほか、高低差実装端子の頂部を設ける部分について、電極部上に金属によるかさ上げ部を設けて多層化することもできる。
この場合、かさ上げ部の形成方法としては、例えば、アルミニウムを用いたスパッタリング法を採用することができる。
さらに、本発明は、上記実施の形態のタイプのICチップのみならず、種々のタイプのICチップに適用することができるものである。
(a):本発明に用いるICチップの実施の形態を外観構成を示す概略平面図である。(b):同ICチップの外観構成を示す概略正面図である。 (a)(b):本発明の原理を示す説明図である。 (a)(b):本発明の原理を示す説明図である。 (a):本発明に用いるICチップの他の実施の形態を外観構成を示す概略平面図である。(b):同ICチップの外観構成を示す概略側面図である。 (a)(b):本発明の原理を示す説明図である。 (a)(b):本発明の原理を示す説明図である。 (a):従来例に係るICチップの外観構成を示す概略平面図である。(b):他の従来例に係るICチップの外観構成を示す概略平面図である。
符号の説明
1 ICチップ
2 チップ本体
2a 接続側面
2b 短辺側縁部
3 実装端子
4 高低差実装端子
4a 頂部
7 異方導電性接着剤
9 導電粒子

Claims (5)

  1. 接続電極としてチップ本体に複数の実装端子を有し、異方導電性接着剤によって実装されるICチップを製造する方法であって、
    前記複数の実装端子のうち、長方形状の接続側面の短辺側縁部に設けた実装端子について、他の実装端子の厚さより厚く形成しておき、その後、頂部を形成する領域以外の領域の表層部分をエッチングによって除去して当該領域の高さを前記頂部を形成する領域の高さより低くすることにより、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部が他の実装端子の高さより高い高低差実装端子を設ける工程を有するICチップの製造方法
  2. 接続電極としてチップ本体に複数の実装端子を有し、異方導電性接着剤によって実装されるICチップを製造する方法であって、
    前記複数の実装端子を接続側面の縁部に沿って複数の列状に設け、当該複数列の実装端子のうち、当該接続側面の縁部外側に配置された実装端子について、他の実装端子の厚さより厚く形成しておき、その後、頂部を形成する領域以外の領域の表層部分をエッチングによって除去して当該領域の高さを前記頂部を形成する領域の高さより低くすることにより、一つの実装端子内において接続部の高さが異なり、かつ、当該実装端子の頂部が他の実装端子の高さより高い高低差実装端子を設ける工程を有するICチップの製造方法
  3. 前記接続側面の短辺側縁部に設けられた実装端子の高さと、前記他の実装端子の高さとの差が、使用する異方導電性接着剤の導電粒子の粒径の5%〜95%である請求項1記載のICチップの製造方法
  4. 前記接続側面の縁部外側に設けられた実装端子の高さと、前記他の実装端子の高さとの差が、使用する異方導電性接着剤の導電粒子の粒径の5%〜95%である請求項2記載のICチップの製造方法。
  5. 所定の接続電極が形成された配線基板と、請求項1乃至4のいずれか1項記載の方法によって製造されたICチップとの間に異方導電性接着剤を配置し、
    加熱及び加圧を行うことにより、前記配線基板と前記ICチップを接着するとともに当該電極同士を電気的に接続する工程を有するICチップの実装方法。
JP2007196084A 2007-07-27 2007-07-27 Icチップの製造方法及びicチップの実装方法 Expired - Fee Related JP4990711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007196084A JP4990711B2 (ja) 2007-07-27 2007-07-27 Icチップの製造方法及びicチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196084A JP4990711B2 (ja) 2007-07-27 2007-07-27 Icチップの製造方法及びicチップの実装方法

Publications (2)

Publication Number Publication Date
JP2009032949A JP2009032949A (ja) 2009-02-12
JP4990711B2 true JP4990711B2 (ja) 2012-08-01

Family

ID=40403139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196084A Expired - Fee Related JP4990711B2 (ja) 2007-07-27 2007-07-27 Icチップの製造方法及びicチップの実装方法

Country Status (1)

Country Link
JP (1) JP4990711B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075569B2 (ja) * 2007-10-18 2012-11-21 ソニーケミカル&インフォメーションデバイス株式会社 配線基板及びicチップの実装方法
JP5720287B2 (ja) * 2011-02-14 2015-05-20 トヨタ自動車株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624729B2 (ja) * 1998-04-06 2005-03-02 セイコーエプソン株式会社 Icチップ、ic構造体、液晶装置及び電子機器
JP4025165B2 (ja) * 2002-10-02 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP4056374B2 (ja) * 2002-12-03 2008-03-05 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005303176A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006041011A (ja) * 2004-07-23 2006-02-09 Optrex Corp Icチップおよび表示装置

Also Published As

Publication number Publication date
JP2009032949A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
US6784554B2 (en) Semiconductor device and manufacturing method thereof
CN100423258C (zh) 半导体器件及其制造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
US7994638B2 (en) Semiconductor chip and semiconductor device
JP4990711B2 (ja) Icチップの製造方法及びicチップの実装方法
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
CN203481215U (zh) 芯片型电子部件
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
JP5075569B2 (ja) 配線基板及びicチップの実装方法
KR101610827B1 (ko) 본딩 구조물의 형성 방법
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2009032948A (ja) Icチップ及びicチップの実装方法
JP2005259848A (ja) 半導体装置及びその製造方法
CN101635290A (zh) 金属凸块结构及其应用于封装结构
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5335978B2 (ja) Icチップの製造方法及びicチップの実装方法
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP4110421B2 (ja) 半導体装置の製造方法
CN105308732B (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JP4520052B2 (ja) 半導体装置およびその製造方法
JP2007067134A (ja) 実装部品、実装構造、及び実装構造の製造方法
JP3901681B2 (ja) 半導体装置およびその実装構造
CN119601477A (zh) 热超声球形金丝键合的金凸点制备方法、倒装键合结构及芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees