JP4997464B2 - Quantum point contact, quantum dot, quantum wire, memory device, and quantum computer - Google Patents
Quantum point contact, quantum dot, quantum wire, memory device, and quantum computer Download PDFInfo
- Publication number
- JP4997464B2 JP4997464B2 JP2004009083A JP2004009083A JP4997464B2 JP 4997464 B2 JP4997464 B2 JP 4997464B2 JP 2004009083 A JP2004009083 A JP 2004009083A JP 2004009083 A JP2004009083 A JP 2004009083A JP 4997464 B2 JP4997464 B2 JP 4997464B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- carbon nanotube
- pair
- metal gates
- cnts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
カーボンナノチューブを用いた量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータに関する。 The present invention relates to a quantum point contact, a quantum dot, a quantum wire, a memory device, and a quantum computer using carbon nanotubes.
従来、カーボンナノチューブ(以下、「CNT」と称する。)を用いた半導体技術として、ゲートが金属性のCNTで作られている電界効果トランジスタが、特許文献1に記載されている。この電界効果トランジスタによると、ゲートの微細化が可能となり、寸法の揺らぎのない微細ゲートとなるとされている。 Conventionally, Patent Document 1 discloses a field effect transistor in which a gate is made of metallic CNT as a semiconductor technology using a carbon nanotube (hereinafter referred to as “CNT”). According to this field-effect transistor, the gate can be miniaturized, and the gate does not fluctuate in size.
また、電子を貯蔵する電子貯蔵材料で充填されたナノサイズの複数の量子ドットを含むメモリセルを備えたメモリ素子が、引用文献2に記載されている。この量子ドットは、基板に形成された酸化膜の上部にアルミニウム膜を形成する工程と、電解装置によって電気分解することでアルミニウム膜の一部を酸化させる工程と、酸化により形成した10nm以下のサイズのホールに電子貯蔵材料を蒸着する工程とにより形成されている。 Further, Patent Document 2 discloses a memory element including a memory cell including a plurality of nano-sized quantum dots filled with an electron storage material that stores electrons. This quantum dot has a step of forming an aluminum film on top of an oxide film formed on a substrate, a step of oxidizing a part of the aluminum film by electrolysis with an electrolytic device, and a size of 10 nm or less formed by oxidation. And a step of depositing an electron storage material in the holes.
ところで、CNTは、強度としなやかさとを有し、さらに電気伝導性を径に応じて変化させることができることが知られている。このため、様々な用途が考えられ、量子レベルでの伝導を制御する量子伝導素子などにおける分野においても、研究・開発されている。 By the way, it is known that CNT has strength and flexibility, and can change electric conductivity according to the diameter. For this reason, various applications are conceivable, and research and development are also being conducted in the field of quantum conduction devices that control conduction at the quantum level.
また、例えば量子コンピュータは、ハードの製造方法が困難とされており、引用文献2に記載されているように、種々の製造工程を経て、やっと10nm程度の量子ドットが形成されるに止まる。 In addition, for example, in a quantum computer, a hardware manufacturing method is difficult, and as described in the cited document 2, a quantum dot of about 10 nm is finally formed through various manufacturing processes.
そこで、本発明は、量子レベルでのキャリアの伝導を制御することを課題とする。 Therefore, an object of the present invention is to control carrier conduction at the quantum level.
具体的には、電界効果トランジスタの製造工程と同程度で、しかも小型の量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータを安価に提供することを課題とする。 Specifically, it is an object of the present invention to provide inexpensive quantum point contacts, quantum dots, quantum wires, memory elements, and quantum computers that are similar to the manufacturing steps of a field effect transistor.
上記課題を解決するために、本発明の量子ポイントコンタクトは、半導体基板と、前記半導体基板上に形成された一対の金属ゲートと、前記金属ゲートに端部間相互がフェルミ波長程度の間隔を空けて接続された一対のカーボンナノチューブとを備えることを特徴とする。 In order to solve the above problems, a quantum point contact according to the present invention includes a semiconductor substrate, a pair of metal gates formed on the semiconductor substrate, and a gap between the end portions of the metal gate that is about the Fermi wavelength. And a pair of carbon nanotubes connected to each other.
また、本発明の量子ドットは、半導体基板と、前記半導体基板上に形成された一対の金属ゲートと、前記金属ゲートに端部間相互がフェルミ波長程度の間隔を空けて接続された一対のカーボンナノチューブとを備え、前記カーボンナノチューブの一方はY字状又は端部がω字状であり、前記カーボンナノチューブの他方はT字状であり、当該各カーボンナノチューブの分岐側相互をフェルミ波長程度の間隔を空けて対向させていることを特徴とする。 In addition, the quantum dot of the present invention includes a semiconductor substrate, a pair of metal gates formed on the semiconductor substrate, and a pair of carbons whose ends are connected to the metal gates with an interval of about the Fermi wavelength. One of the carbon nanotubes is Y-shaped or ω-shaped at the end, the other of the carbon nanotubes is T-shaped, and the branch sides of the carbon nanotubes are spaced apart from each other by a Fermi wavelength. It is characterized by facing each other.
なお、前記各カーボンナノチューブを、Y字状又は端部がω字状としてもよい。 Each carbon nanotube may have a Y shape or an ω shape at the end.
さらに、本発明の単チャネル量子細線は、半導体基板と、前記半導体基板上に順次形成された第1及び第2の半導体層と、前記第2の半導体層に設けられたトレンチ内に形成された一対の金属ゲートと、前記金属ゲートに接続されたカーボンナノチューブとを備えることを特徴とする。 Furthermore, the single channel quantum wire of the present invention is formed in a semiconductor substrate, first and second semiconductor layers sequentially formed on the semiconductor substrate, and a trench provided in the second semiconductor layer. A pair of metal gates and carbon nanotubes connected to the metal gates are provided.
さらにまた、本発明のメモリ素子は、上記量子ドットを複数備えることを特徴とする。 Furthermore, the memory element of the present invention is characterized by comprising a plurality of the quantum dots.
また、本発明の量子コンピュータは、上記量子ドット、又は、上記単チャネル量子細線を備えることを特徴とする。 In addition, a quantum computer of the present invention includes the quantum dot or the single channel quantum wire.
以上説明したように、本発明によると、量子レベルでのキャリアの伝導を制御することが可能となるので、電界効果トランジスタの製造工程と同程度で、しかも小型の量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータを安価に提供することができる。 As described above, according to the present invention, it is possible to control the conduction of carriers at the quantum level, so that it is the same as the manufacturing process of a field effect transistor, and a small quantum point contact, quantum dot, quantum Thin wires, memory elements, and quantum computers can be provided at low cost.
以下、本発明の実施形態について図面を参照して説明する。
(実施形態1)
図1は、本発明の実施形態1の量子ポイントコンタクト100の模式的な斜視図である。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a schematic perspective view of a quantum point contact 100 according to Embodiment 1 of the present invention.
図1に示すように、本実施形態の量子ポイントコンタクト100は、AlGaAs/GaAsheヘテロ基板等の半導体基板10と、半導体基板10上に形成された一対の金属ゲート12,14と、金属ゲート12,14に端部間相互がフェルミ波長程度の間隔を空けて接続された一対のCNT16,18とを備えている。半導体基板10には2次元電子層20が存在している。 As shown in FIG. 1, the quantum point contact 100 of this embodiment includes a semiconductor substrate 10 such as an AlGaAs / GaAshe hetero substrate, a pair of metal gates 12 and 14 formed on the semiconductor substrate 10, a metal gate 12, 14 is provided with a pair of CNTs 16 and 18 that are connected to each other with an interval of about the Fermi wavelength. A two-dimensional electron layer 20 is present on the semiconductor substrate 10.
図2(a)は、CNT16,18に付近の電圧を印加していない状態での図1の一部を示す斜視図である。図2(b)は、CNT16,18に付近の電圧を印加している状態での図1の一部を示す斜視図である。図2(a),図2(b)を用いて図1に示す量子ポイントコンタクト100の原理について説明する。 FIG. 2A is a perspective view showing a part of FIG. 1 in a state in which a nearby voltage is not applied to the CNTs 16 and 18. FIG. 2B is a perspective view showing a part of FIG. 1 in a state in which a nearby voltage is applied to the CNTs 16 and 18. The principle of the quantum point contact 100 shown in FIG. 1 will be described with reference to FIGS. 2 (a) and 2 (b).
CNT16,18に電圧を印加していない状態では、以下説明する場合と違い、図2(a)に示すように、CNT16,18の存在によって、2次元電子層20における2次元電子の動作が妨げられることはない。 In the state where no voltage is applied to the CNTs 16 and 18, unlike the case described below, the operation of the two-dimensional electrons in the two-dimensional electron layer 20 is hindered by the presence of the CNTs 16 and 18, as shown in FIG. It will never be done.
一方、金属ゲート12,14を経てCNT16,18に電圧を印加している状態では、図2(b)に示すように、金属ゲート12,14及びCNT16,18の直下に、これらの形状に相似形の空乏層22,24が形成される。このため、2次元電子層20における2次元電子は、空乏層22,24の形成されていない領域でしか動作することができなくなり、量子ポイントコンタクト100を構成することができる。 On the other hand, in the state where the voltage is applied to the CNTs 16 and 18 through the metal gates 12 and 14, similar to these shapes just below the metal gates 12 and 14 and the CNTs 16 and 18, as shown in FIG. Shaped depletion layers 22, 24 are formed. Therefore, the two-dimensional electrons in the two-dimensional electron layer 20 can operate only in a region where the depletion layers 22 and 24 are not formed, and the quantum point contact 100 can be configured.
つぎに、量子ポイントコンタクト100の製造方法について説明する。まず、半導体基板10を用意する。そして、半導体基板10上に図示しないオーミックコンタクト層及びホールバーを形成する。 Next, a method for manufacturing the quantum point contact 100 will be described. First, the semiconductor substrate 10 is prepared. Then, an ohmic contact layer and a hole bar (not shown) are formed on the semiconductor substrate 10.
それから、半導体基板10上に、CNT16,18をそれぞれ配置する。つづいて、CNT16,18を、それぞれマニピュレーション技術により、所要の位置に移動させる。その後、CNT16,18上に、フォトリソグラフィー等を用いて、金属ゲート12,14を取り付ける。なお、金属ゲート12,14を半導体基板10上に先に形成しておき、金属ゲート12,14上にCNT16,18を形成するようにしてもよい。 Then, the CNTs 16 and 18 are disposed on the semiconductor substrate 10, respectively. Subsequently, the CNTs 16 and 18 are respectively moved to required positions by manipulation techniques. Thereafter, the metal gates 12 and 14 are attached on the CNTs 16 and 18 by using photolithography or the like. The metal gates 12 and 14 may be formed on the semiconductor substrate 10 in advance, and the CNTs 16 and 18 may be formed on the metal gates 12 and 14.
以上説明したように、本実施形態では、CNT16,18の配置を工夫し、CNT16,18に電圧を印加するという簡単な作業だけで、量子ポイントコンタクト100を実現している。換言すると、量子ポイントコンタクト100によると、キャリアを複数輸送可能な状態と、1つだけ輸送可能な状態とを実現できる。 As described above, in this embodiment, the quantum point contact 100 is realized only by a simple operation of devising the arrangement of the CNTs 16 and 18 and applying a voltage to the CNTs 16 and 18. In other words, according to the quantum point contact 100, a state where a plurality of carriers can be transported and a state where only one carrier can be transported can be realized.
なお、本実施形態では、CNT16,18を備えた量子ポイントコンタクト100を例に説明したが、CNT16,18をマスク材料として用いることによって、CNT16,18に相当する大きさの金属層などを形成することによって、量子ポイントコンタクト100を製造するようにしてもよい。このことは、以下説明する量子ドット等についても同様である。 In the present embodiment, the quantum point contact 100 including the CNTs 16 and 18 has been described as an example. However, by using the CNTs 16 and 18 as a mask material, a metal layer having a size corresponding to the CNTs 16 and 18 is formed. Thus, the quantum point contact 100 may be manufactured. The same applies to the quantum dots and the like described below.
(実施形態2)
図3(a)は、CNT16,18,26,28に付近の電圧を印加していない状態での斜視図であり、図2(a)に対応するものである。図3(b)は、CNT16,18,26,28に付近の電圧を印加している状態での斜視図であり、図2(b)に対応するものである。なお、図3において、図1等に示す部分と同様の部分には同一符号を付している。
(Embodiment 2)
FIG. 3A is a perspective view in a state in which a nearby voltage is not applied to the CNTs 16, 18, 26, and 28, and corresponds to FIG. FIG. 3B is a perspective view in a state where a nearby voltage is applied to the CNTs 16, 18, 26, and 28, and corresponds to FIG. In FIG. 3, the same parts as those shown in FIG.
図2(a),図2(b)に示すように、CNT16の端部にはU字状のCNT26を接続し、CNT18の端部にはI字状のCNT28を接続している。これらの接続は、例えば、接続対象のCNT相互を接触させた状態で、接触点にチタン等から成るSTMプローブを近づけ或いは接触させながら、STMプローブに大電流を流すことでプローブの一部を溶かすという、溶接に似た要領で行っている。また、CNT26,28端部間相互の間隔は、フェルミ波長程度としている。なお、CNTが相互に接触するだけで導通が取れ動作可能であるので、上記接続方法に限定されない。 As shown in FIGS. 2A and 2B, a U-shaped CNT 26 is connected to the end of the CNT 16, and an I-shaped CNT 28 is connected to the end of the CNT 18. In these connections, for example, in a state where the CNTs to be connected are in contact with each other, a part of the probe is melted by flowing a large current through the STM probe while bringing the STM probe made of titanium or the like close to or in contact with the contact point. The procedure is similar to welding. Further, the interval between the end portions of the CNTs 26 and 28 is set to about the Fermi wavelength. In addition, since conduction | electrical_connection can be taken and operation | movement is possible only by CNT mutually contacting, it is not limited to the said connection method.
CNT16,18,26,28に電圧を印加していない状態では、図3(a)に示すように、CNT16,18,26,28の存在によって、2次元電子層20における2次元電子の動作が妨げられることはない。 In a state where no voltage is applied to the CNTs 16, 18, 26, and 28, as shown in FIG. 3A, the operation of the two-dimensional electrons in the two-dimensional electron layer 20 is caused by the presence of the CNTs 16, 18, 26, and 28. There is no hindrance.
一方、金属ゲート12,14を経て、CNT16,18,26,28に電圧を印加している状態では、図3(b)に示すように、金属ゲート12,14及びCNT16,18,26,28の直下に、これらの形状に相似形でこれらよりやや小さい領域の空乏層22,24が形成される。このため、2次元電子層20における2次元電子は、空乏層22,24の形成されていない領域でしか動作することができなくなる。 On the other hand, in the state where the voltage is applied to the CNTs 16, 18, 26, and 28 through the metal gates 12 and 14, as shown in FIG. 3B, the metal gates 12 and 14 and the CNTs 16, 18, 26, and 28 are provided. The depletion layers 22 and 24 in a region that is similar to these shapes and slightly smaller than these shapes are formed immediately below. For this reason, the two-dimensional electrons in the two-dimensional electron layer 20 can operate only in a region where the depletion layers 22 and 24 are not formed.
この際、空乏層22,24で囲まれた領域である電子貯蔵領域30では、空乏層22,24間を通った電子を貯蔵することが可能となり、このため、単一量子ドット200を構成することができる。 At this time, the electron storage region 30, which is a region surrounded by the depletion layers 22 and 24, can store electrons passing between the depletion layers 22 and 24, and thus forms a single quantum dot 200. be able to.
量子ドット200の製造方法は、量子ポイントコンタクト100の製造方法と同様であるが、本実施形態では、金属ゲート12,14上には、それぞれCNT26,28がそれぞれ接続されたCNT16,18を配置するようにしている。 The manufacturing method of the quantum dot 200 is the same as the manufacturing method of the quantum point contact 100, but in this embodiment, the CNTs 16 and 18 to which the CNTs 26 and 28 are connected are arranged on the metal gates 12 and 14, respectively. I am doing so.
以上説明したように、本実施形態では、CNT16,18の配置及びCNT26,28の形状を工夫し、CNT16,18,26,28に電圧を印加するという簡単な作業だけで、単一量子ドット200を実現している。 As described above, in this embodiment, the arrangement of the CNTs 16 and 18 and the shape of the CNTs 26 and 28 are devised, and only a simple operation of applying a voltage to the CNTs 16, 18, 26, 28 is performed. Is realized.
なお、ここでは、CNT16,18,26,28という4つのCNTを用いた例を説明したが、一端が二股のCNTを用いてもよい。すなわち、CNT16,26側がY字状であり、CNT18,28をT字状であればよい。もちろん、CNT18,28側もY字状としてもよい。 Here, an example using four CNTs CNT16, 18, 26, and 28 has been described, but a CNT with one end bifurcated may be used. That is, the CNTs 16 and 26 may be Y-shaped, and the CNTs 18 and 28 may be T-shaped. Of course, the CNTs 18 and 28 may also be Y-shaped.
(実施形態3)
図4(a)は、CNT16,18,26,28に付近の電圧を印加していない状態での斜視図であり、図2(a)に対応するものである。図4(b)は、CNT16,18,26,28に付近の電圧を印加している状態での斜視図であり、図2(b)に対応するものである。なお、図4において、図1等に示す部分と同様の部分には同一符号を付している。
(Embodiment 3)
FIG. 4A is a perspective view in a state in which no nearby voltage is applied to the CNTs 16, 18, 26, and 28, and corresponds to FIG. FIG. 4B is a perspective view in a state where a nearby voltage is applied to the CNTs 16, 18, 26, and 28, and corresponds to FIG. In FIG. 4, the same parts as those shown in FIG.
図3(a),図3(b)に示すように、CNT16の端部にはω字状のCNT26を接続し、CNT18の端部にはI字状のCNT28を接続している。これらの接続は、実施形態2で説明した手法で行っている。また、CNT16,18の端部間相互の間隔は、フェルミ波長程度としている。CNT26,28の端部間相互の間隔も、フェルミ波長程度としている。もちろん、CNT18,28側も端部をω字状としてもよい。 As shown in FIGS. 3A and 3B, an ω-shaped CNT 26 is connected to the end of the CNT 16, and an I-shaped CNT 28 is connected to the end of the CNT 18. These connections are made by the method described in the second embodiment. Further, the interval between the end portions of the CNTs 16 and 18 is set to about the Fermi wavelength. The distance between the end portions of the CNTs 26 and 28 is also set to about the Fermi wavelength. Of course, the ends of the CNTs 18 and 28 may be ω-shaped.
CNT16,18,26,28に電圧を印加していない状態では、図4(a)に示すように、CNT16,18,26,28の存在によって、2次元電子層20における2次元電子の動作が妨げられることはない。 In a state where no voltage is applied to the CNTs 16, 18, 26, 28, as shown in FIG. 4A, the operation of the two-dimensional electrons in the two-dimensional electron layer 20 is caused by the presence of the CNTs 16, 18, 26, 28. There is no hindrance.
一方、金属ゲート12,14を経て、CNT16,18,26,28に電圧を印加している状態では、図4(b)に示すように、金属ゲート12,14及びCNT16,18,26,28の直下に、これらの形状に相似形でこれらよりやや小さい領域の空乏層22,24が形成される。このため、2次元電子層20における2次元電子は、空乏層22,24の形成されていない領域でしか動作することができなくなる。 On the other hand, in the state where the voltage is applied to the CNTs 16, 18, 26, and 28 through the metal gates 12 and 14, as shown in FIG. 4B, the metal gates 12 and 14 and the CNTs 16, 18, 26, and 28 are applied. The depletion layers 22 and 24 in a region that is similar to these shapes and slightly smaller than these shapes are formed immediately below. For this reason, the two-dimensional electrons in the two-dimensional electron layer 20 can operate only in a region where the depletion layers 22 and 24 are not formed.
この際、空乏層22,24で囲まれた領域である電子貯蔵領域30,32では、それぞれ空乏層22,24間を通った電子を貯蔵することが可能となり、このため、結合量子ドット300を構成することができる。 At this time, the electron storage regions 30 and 32, which are regions surrounded by the depletion layers 22 and 24, can store electrons passing between the depletion layers 22 and 24, respectively. Can be configured.
本実施形態では、CNT16,18の配置及びCNT26,28の形状を工夫し、CNT16,18,26,28に電圧を印加するという簡単な作業だけで、結合量子ドット300を実現している。 In the present embodiment, the coupled quantum dots 300 are realized only by a simple operation of devising the arrangement of the CNTs 16 and 18 and the shape of the CNTs 26 and 28 and applying a voltage to the CNTs 16, 18, 26, and 28.
なお、ここでは、CNT16,18,26,28という4つのCNTを用いた例を説明したが、一端が二股のCNTを用いてもよく、さらには三股以上のCNTを用いて複数結合量子ドットを形成してもよい。また、CNT16,26側を2組以上用意してもよい。 In addition, although the example using four CNTs of CNT16, 18, 26, and 28 has been described here, one end may be a bifurcated CNT, and furthermore, a multi-coupled quantum dot is formed by using three or more CNTs. It may be formed. Two or more sets of the CNTs 16 and 26 may be prepared.
実施形態2,3で説明した量子ドットを複数備えれば、メモリ素子を構成することも可能となる。さらに、実施形態2,3で説明した量子ドット、或いはこれらをそれぞれ複数備える、又はこれらを組み合わせることによって、ユリタリ変換ゲートタイプ又は制御NOTゲートタイプの量子コンピュータの構成が可能となる。 If a plurality of quantum dots described in the second and third embodiments are provided, a memory element can be configured. Furthermore, the quantum dot described in the second and third embodiments, or a plurality of these, or a combination of them, can be used to form a quantum computer of a unitary conversion gate type or a control NOT gate type.
量子コンピュータでは、上記量子ドットを、主として量子演算回路として用いることが可能であるが、その他にも、量子演算回路の演算結果を読み出すスピンフィルタ等にも用いることが可能である。 In the quantum computer, the quantum dots can be used mainly as a quantum operation circuit, but can also be used for a spin filter or the like that reads out the operation result of the quantum operation circuit.
(実施形態4)
図5(a)〜図5(d)は、本発明の実施形態4の単チャネル量子細線400の模式的な構成図である。図5(a)は、金属ゲート12,14に電圧を印加しないときの単チャネル量子細線400の断面図である。図5(b)は、図5(a)の平面図である。図5(c)は、金属ゲート12,14に電圧を印加しているときの単チャネル量子細線400の断面図である。図5(d)は、5(c)の平面図である。
(Embodiment 4)
FIG. 5A to FIG. 5D are schematic configuration diagrams of a single channel quantum wire 400 according to the fourth embodiment of the present invention. FIG. 5A is a cross-sectional view of the single channel quantum wire 400 when no voltage is applied to the metal gates 12 and 14. FIG. 5B is a plan view of FIG. FIG. 5C is a cross-sectional view of the single channel quantum wire 400 when a voltage is applied to the metal gates 12 and 14. FIG. 5D is a plan view of 5C.
図5には、i−GaAs半導体基板等の半導体基板10と、半導体基板10上に順次形成された第1及び第2の半導体層であるi−AlGaAs層34及びn−AlGaAs層36と、隣接する素子相互を接続するオーミックコンタクト層38と、n−AlGaAs層36の一部を除去することによって設けられたトレンチ35と、トレンチ35内に形成された一対の金属ゲート12,14と、金属ゲート12,14に接続されたCNT40と、金属ゲート12,14に電圧を印加しないときに2次元電子層20a,20b間に形成される空乏層42と、金属ゲート12,14に電圧を印加しているときに空乏層42内を横切るように形成される単チャネル44とを示している。なお、金属ゲート12,14に印加する電圧は、実施形態1〜3において印加している電圧に対する逆電圧である。 In FIG. 5, a semiconductor substrate 10 such as an i − GaAs semiconductor substrate, an i − AlGaAs layer 34 and an n − AlGaAs layer 36 which are first and second semiconductor layers sequentially formed on the semiconductor substrate 10, are adjacent to each other. An ohmic contact layer 38 for connecting elements to be connected to each other, a trench 35 provided by removing a part of the n − AlGaAs layer 36, a pair of metal gates 12 and 14 formed in the trench 35, and a metal gate The voltage is applied to the CNT 40 connected to 12 and 14, the depletion layer 42 formed between the two-dimensional electron layers 20 a and 20 b when no voltage is applied to the metal gates 12 and 14, and the metal gates 12 and 14. A single channel 44 formed so as to cross the depletion layer 42 is shown. The voltage applied to the metal gates 12 and 14 is a reverse voltage with respect to the voltage applied in the first to third embodiments.
5(a)、図5(b)に示すように、金属ゲート12,14に電圧を印加しないときには、トレンチ35の存在により、2次元電子層20a,20b間に空乏層42が形成されている。このため、2次元電子層20a,20b間での2次元電子の移動は生じない。 As shown in FIGS. 5A and 5B, when no voltage is applied to the metal gates 12 and 14, a depletion layer 42 is formed between the two-dimensional electron layers 20a and 20b due to the presence of the trench 35. . For this reason, the movement of the two-dimensional electrons between the two-dimensional electron layers 20a and 20b does not occur.
一方、5(c)、図5(d)に示すように、金属ゲート12,14に電圧を印加しているときには、空乏層42のうち金属ゲート12,14及びCNT40直下に、これらと相似形の単チャネル44が形成される。このため、単チャネル44を通じて、2次元電子層20a,20b間での2次元電子の移動が生じる。 On the other hand, as shown in FIG. 5 (c) and FIG. 5 (d), when a voltage is applied to the metal gates 12 and 14, the depletion layer 42 has a similar shape to those immediately below the metal gates 12 and 14 and the CNT 40. Single channel 44 is formed. For this reason, movement of the two-dimensional electrons between the two-dimensional electron layers 20 a and 20 b occurs through the single channel 44.
この際、単チャネル44の幅は、2次元電子が1つ程度の直径と同じ或いはそれよりもやや大きい程度の幅となるように、印加電圧のレベルとCNT40の直径とを調整している。 At this time, the level of the applied voltage and the diameter of the CNT 40 are adjusted so that the width of the single channel 44 is the same as or slightly larger than the diameter of one dimensional electron.
つぎに、単チャネル量子細線400の製造方法について説明する。まず、半導体基板10を用意する。そして、半導体基板10上に、i−AlGaAs層34及びn−AlGaAs層36を順次形成し、次いで、i−AlGaAs層34及びn−AlGaAs層36の一部をエッチング等により除去し、オーミックコンタクト層38を形成する。その後、n−AlGaAs層36にエッチング等によりトレンチ35を形成する。 Next, a method for manufacturing the single channel quantum wire 400 will be described. First, the semiconductor substrate 10 is prepared. Then, an i − AlGaAs layer 34 and an n − AlGaAs layer 36 are sequentially formed on the semiconductor substrate 10, and then part of the i − AlGaAs layer 34 and the n − AlGaAs layer 36 is removed by etching or the like to form an ohmic contact layer. 38 is formed. Thereafter, a trench 35 is formed in the n − AlGaAs layer 36 by etching or the like.
それから、トレンチ35内に、CNT40を配置する。つづいて、CNT40を、マニピュレーション技術により、所要の位置に移動させる。その後、CNT40上に、フォトリソグラフィー等を用いて、金属ゲート12,14を取り付ける。なお、金属ゲート12,14を半導体基板10上に先に形成しておき、金属ゲート12,14上にCNT40を形成するようにしてもよい。 Then, the CNT 40 is disposed in the trench 35. Subsequently, the CNT 40 is moved to a required position by a manipulation technique. Thereafter, the metal gates 12 and 14 are attached on the CNT 40 using photolithography or the like. The metal gates 12 and 14 may be formed on the semiconductor substrate 10 in advance, and the CNTs 40 may be formed on the metal gates 12 and 14.
以上説明したように、本実施形態では、空乏層42内にCNT40に付帯する単チャネル44を形成することが可能になるので、チャネルを1つずつ輸送可能な単チャネル量子細線400を実現することができる。換言すると、単チャネル量子細線400によれば、キャリアを輸送不可能な状態と、1つのチャネルだけ輸送可能な状態とを実現でき、ひいては実施形態6で説明する単チャネル量子細線400と同様に、量子コンピュータを実現することもできる。なお、ゲート電圧を上げれば複数チャネルの形成も可能である。 As described above, in the present embodiment, since the single channel 44 attached to the CNT 40 can be formed in the depletion layer 42, the single channel quantum wire 400 that can transport the channels one by one is realized. Can do. In other words, according to the single channel quantum wire 400, it is possible to realize a state in which carriers cannot be transported and a state in which only one channel can be transported. As a result, like the single channel quantum wire 400 described in Embodiment 6, A quantum computer can also be realized. Note that a plurality of channels can be formed by increasing the gate voltage.
なお、中央部分で端部間相互がフェルミ波長程度の間隔を空けて複数のCNT40を接続すると、トンネルダイオードを実現することができる。 Note that a tunnel diode can be realized by connecting a plurality of CNTs 40 with a distance of about the Fermi wavelength between the end portions in the central portion.
(実施形態5)
図6(a)〜図6(d)は、本発明の実施形態5の単チャネル量子細線400のCNTの模式的な構成例である。なお、図6において、図5に示した部分と同様の部分には同一符号を付している。
(Embodiment 5)
6A to 6D are schematic configuration examples of the CNTs of the single channel quantum wire 400 according to the fifth embodiment of the present invention. In FIG. 6, the same parts as those shown in FIG.
図6(a)には、中央部分の両端で2つの分岐点を有しており中央部分がリング形状のCNT40を示している。なお、CNT40は、複数のものを接続して構成するようにしてもよい。 FIG. 6A shows a CNT 40 having two branch points at both ends of the central portion, and the central portion having a ring shape. The CNT 40 may be configured by connecting a plurality of CNTs.
図6(b)には、金属ゲート12,14間を伝送するキャリア相互が中央部分で干渉可能な距離(例えば、数10ナノメートル)に配された複数のCNT40,40’を示している。 FIG. 6B shows a plurality of CNTs 40, 40 ′ arranged at a distance (for example, several tens of nanometers) at which the carriers transmitting between the metal gates 12, 14 can interfere with each other at the central portion.
図6(c)には、金属ゲート12,14内で出て金属ゲート12,14内にそれぞれ戻る伝送するキャリア相互が中央部分で干渉可能な距離に配された複数のCNT40,40’を示している。 FIG. 6 (c) shows a plurality of CNTs 40, 40 'arranged at a distance that allows transmission carriers to come out of the metal gates 12, 14 and return to the metal gates 12, 14 at the central portion. ing.
図6(d)には、中央部分で1つの分岐点を有しているCNT40を示している。これは、図6(b),図6(c)に示すものを混合した形態である。 FIG. 6D shows a CNT 40 having one branch point at the central portion. This is a form in which the ones shown in FIGS. 6B and 6C are mixed.
上記各構成のCNTを用いると、いわゆる重ね合わせの状態とすることができるので、CNT内に侵入したキャリアが、金属ゲート12にも、金属ゲート14にも移動可能となる。なお、キャリアの異動先の制御に際して、CNT付近に磁場をかけるようにしてもよい。 When the CNTs having the above-described configurations are used, a so-called superposition state can be obtained, so that carriers that have entered the CNTs can move to both the metal gate 12 and the metal gate 14. Note that a magnetic field may be applied in the vicinity of the CNT when controlling the carrier transfer destination.
10 半導体基板
12,14 金属ゲート
16,18,26,28,40,40’ CNT
20,20a,20b 2次元電子層
22,24,42 空乏層
30,32 電子貯蔵領域
34 i−AlGaAs層(第1の半導体層)
35 トレンチ
36 n−AlGaAs層(第2の半導体層)
38 オーミックコンタクト層
44 単チャネル
100 量子ポイントコンタクト
200 単一量子ドット
300 結合量子ドット
400 単チャネル量子細線
10 Semiconductor substrate 12, 14 Metal gate 16, 18, 26, 28, 40, 40 'CNT
20, 20a, 20b Two-dimensional electron layer 22, 24, 42 Depletion layer 30, 32 Electron storage region 34 i - AlGaAs layer (first semiconductor layer)
35 trench 36 n − AlGaAs layer (second semiconductor layer)
38 Ohmic contact layer 44 Single channel 100 Quantum point contact 200 Single quantum dot 300 Coupled quantum dot 400 Single channel quantum wire
Claims (6)
端部間相互がフェルミ波長程度の間隔を空けて対向するよう接続された一対のカーボンナ
ノチューブとを備え、
前記カーボンナノチューブの一方は、I字状のカーボンナノチューブにU字状のカーボンナノチューブが接続された形状又は、I字状のカーボンナノチューブにω字状のカーボンナノチューブが接続された形状であり、前記カーボンナノチューブの他方は、I字状のカーボンナノチューブにI字状のカーボンナノチューブが接続された
T字状であり、前記一方のカーボンナノチューブの開口端と前記他方のカーボンナノチューブの直線部をフェルミ波長程度の間隔を空けて対向させていることを特徴とする量子ドット。 A hetero substrate, a pair of metal gates formed on the semiconductor substrate, and a pair of carbon nanotubes connected to the metal gate so that the end portions face each other with an interval of about Fermi wavelength,
One of the carbon nanotubes has a shape in which a U-shaped carbon nanotube is connected to an I-shaped carbon nanotube, or a shape in which a ω-shaped carbon nanotube is connected to an I-shaped carbon nanotube. The other of the nanotubes is a T-shape in which an I-shaped carbon nanotube is connected to an I-shaped carbon nanotube , and the open end of the one carbon nanotube and the straight portion of the other carbon nanotube are about the Fermi wavelength. Quantum dots characterized by facing each other at intervals.
前記各カーボンナノチューブは、I字状のカーボンナノチューブにU字状のカーボンナノチューブが接続された形状又は、I字状のカーボンナノチューブにω字状のカーボンナノチューブが接続された形状であり、当該各カーボンナノチューブの開口端相互をフェルミ波長程度の間隔を空けて対向させていることを特徴
とする量子ドット。 A hetero substrate, a pair of metal gates formed on the semiconductor substrate, and a pair of carbon nanotubes connected to the metal gate so that the end portions face each other with an interval of about Fermi wavelength,
Each carbon nanotube has a shape in which a U-shaped carbon nanotube is connected to an I-shaped carbon nanotube or a shape in which a ω-shaped carbon nanotube is connected to an I-shaped carbon nanotube. A quantum dot characterized in that the open ends of nanotubes are opposed to each other with an interval of about the Fermi wavelength.
前記半導体基板には2次元電子層が形成され、
前記一対の金属ゲートに電圧を印加しないときには、前記トレンチの下方の前記2次元電子層に空乏層が形成され、
前記一対の金属ゲートに電圧を印加するときには、前記空乏層のうち、前記一対の金属ゲート及び前記カーボンナノチューブ直下に前記一対の金属ゲート及び前記カーボンナノチューブと相似形の単チャネルが形成され、前記一対のオーミックコンタクト層相互を接続することを特徴とする単チャネル量子細線。 A semiconductor substrate; first and second semiconductor layers sequentially formed on the semiconductor substrate; a pair of metal gates formed in a trench provided in the second semiconductor layer; and the pair of metal gates And a pair of ohmic contact layers connected to the semiconductor substrate across the trench, and
A two-dimensional electron layer is formed on the semiconductor substrate,
When no voltage is applied to the pair of metal gates, a depletion layer is formed in the two-dimensional electron layer below the trench,
Wherein when voltage is applied to the pair of metal gates, of the depletion layer, the pair of metal gate and a single channel of similar shape and the carbon nanotubes are formed immediately below the pair of metal gates and the carbon nanotube, the pair Single-channel quantum wires characterized by connecting the ohmic contact layers of each other .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004009083A JP4997464B2 (en) | 2004-01-16 | 2004-01-16 | Quantum point contact, quantum dot, quantum wire, memory device, and quantum computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004009083A JP4997464B2 (en) | 2004-01-16 | 2004-01-16 | Quantum point contact, quantum dot, quantum wire, memory device, and quantum computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005203601A JP2005203601A (en) | 2005-07-28 |
| JP4997464B2 true JP4997464B2 (en) | 2012-08-08 |
Family
ID=34822229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004009083A Expired - Fee Related JP4997464B2 (en) | 2004-01-16 | 2004-01-16 | Quantum point contact, quantum dot, quantum wire, memory device, and quantum computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4997464B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100765962B1 (en) | 2005-12-30 | 2007-10-11 | 서울시립대학교 산학협력단 | Coplanar gate quantum dot transistor manufacturing method |
| DE102006059110A1 (en) | 2006-12-08 | 2008-06-12 | Technische Universität Berlin | Memory cell and method for storing data |
| CN110190122B (en) * | 2018-02-23 | 2022-07-12 | 中芯国际集成电路制造(上海)有限公司 | Transistor and method of forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745878A (en) * | 1993-08-03 | 1995-02-14 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor coupled superconducting device |
| JP3645433B2 (en) * | 1998-10-27 | 2005-05-11 | 日本電信電話株式会社 | Semiconductor quantum well structure and manufacturing method thereof |
| JP3963686B2 (en) * | 2001-10-01 | 2007-08-22 | 富士通株式会社 | Carbon nanotube gate high electron mobility transistor and manufacturing method thereof |
| JP2003332266A (en) * | 2002-05-13 | 2003-11-21 | Kansai Tlo Kk | Wiring method for nanotube and control circuit for nanotube wiring |
-
2004
- 2004-01-16 JP JP2004009083A patent/JP4997464B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005203601A (en) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084507B2 (en) | Integrated circuit device and method of producing the same | |
| JP3859199B2 (en) | Carbon nanotube horizontal growth method and field effect transistor using the same | |
| US8841650B2 (en) | Electronic-structure modulation transistor | |
| US11100419B2 (en) | Majorana pair based qubits for fault tolerant quantum computing architecture using superconducting gold surface states | |
| JP2004532523A (en) | Heterostructure components | |
| KR100533293B1 (en) | Quantum device | |
| JP2024524021A (en) | Semiconductor-superconductor hybrid device with electrode array | |
| JP4997464B2 (en) | Quantum point contact, quantum dot, quantum wire, memory device, and quantum computer | |
| US20240415029A1 (en) | Topological Qubit Architecture Based on Josephson Junction Fabricated on Two-Dimensional Electron Gases | |
| JPS63316484A (en) | Quantum effect semiconductor device | |
| JP2006093390A (en) | Semiconductor element and semiconductor circuit | |
| Ono et al. | Si single-electron transistors with high voltage gain | |
| JP2011159820A (en) | Transistor and manufacturing method thereof | |
| EP4320643A1 (en) | Accumulation gate for quantum device | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor | |
| WO2012160663A1 (en) | Spin filter and driving method thereof | |
| KR101319612B1 (en) | Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same | |
| KR100584719B1 (en) | Three-gate field effect molecular transistor and its manufacturing method | |
| CN116072718B (en) | Ring-gate spin quantum device, semiconductor device and preparation method | |
| JP3385637B2 (en) | Method for manufacturing resonant tunneling field effect transistor | |
| JP2004260078A (en) | Quantum semiconductor device and method of manufacturing the same | |
| Okada et al. | A novel wrap-gate-controlled single electron transistor formed on an InGaAs ridge quantum wire grown by selective MBE | |
| KR101319613B1 (en) | Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same | |
| JPH04369843A (en) | Semiconductor device and manufacture thereof | |
| KR101123958B1 (en) | Nano transistor utilizing graphene and conductor lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20040212 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110616 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120124 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |