JP4997464B2

JP4997464B2 - 量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータ

Info

Publication number: JP4997464B2
Application number: JP2004009083A
Authority: JP
Inventors: 勇一落合; 伸之青木
Original assignee: 国立大学法人千葉大学
Priority date: 2004-01-16
Filing date: 2004-01-16
Publication date: 2012-08-08
Anticipated expiration: 2024-01-16
Also published as: JP2005203601A

Description

カーボンナノチューブを用いた量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータに関する。

従来、カーボンナノチューブ（以下、「ＣＮＴ」と称する。）を用いた半導体技術として、ゲートが金属性のＣＮＴで作られている電界効果トランジスタが、特許文献１に記載されている。この電界効果トランジスタによると、ゲートの微細化が可能となり、寸法の揺らぎのない微細ゲートとなるとされている。

また、電子を貯蔵する電子貯蔵材料で充填されたナノサイズの複数の量子ドットを含むメモリセルを備えたメモリ素子が、引用文献２に記載されている。この量子ドットは、基板に形成された酸化膜の上部にアルミニウム膜を形成する工程と、電解装置によって電気分解することでアルミニウム膜の一部を酸化させる工程と、酸化により形成した１０ｎｍ以下のサイズのホールに電子貯蔵材料を蒸着する工程とにより形成されている。

特開２００３−１０９９７４号公報特開２００３−２４３６１５号公報

ところで、ＣＮＴは、強度としなやかさとを有し、さらに電気伝導性を径に応じて変化させることができることが知られている。このため、様々な用途が考えられ、量子レベルでの伝導を制御する量子伝導素子などにおける分野においても、研究・開発されている。

また、例えば量子コンピュータは、ハードの製造方法が困難とされており、引用文献２に記載されているように、種々の製造工程を経て、やっと１０ｎｍ程度の量子ドットが形成されるに止まる。

そこで、本発明は、量子レベルでのキャリアの伝導を制御することを課題とする。

具体的には、電界効果トランジスタの製造工程と同程度で、しかも小型の量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータを安価に提供することを課題とする。

上記課題を解決するために、本発明の量子ポイントコンタクトは、半導体基板と、前記半導体基板上に形成された一対の金属ゲートと、前記金属ゲートに端部間相互がフェルミ波長程度の間隔を空けて接続された一対のカーボンナノチューブとを備えることを特徴とする。

また、本発明の量子ドットは、半導体基板と、前記半導体基板上に形成された一対の金属ゲートと、前記金属ゲートに端部間相互がフェルミ波長程度の間隔を空けて接続された一対のカーボンナノチューブとを備え、前記カーボンナノチューブの一方はＹ字状又は端部がω字状であり、前記カーボンナノチューブの他方はＴ字状であり、当該各カーボンナノチューブの分岐側相互をフェルミ波長程度の間隔を空けて対向させていることを特徴とする。

なお、前記各カーボンナノチューブを、Ｙ字状又は端部がω字状としてもよい。

さらに、本発明の単チャネル量子細線は、半導体基板と、前記半導体基板上に順次形成された第１及び第2の半導体層と、前記第2の半導体層に設けられたトレンチ内に形成された一対の金属ゲートと、前記金属ゲートに接続されたカーボンナノチューブとを備えることを特徴とする。

さらにまた、本発明のメモリ素子は、上記量子ドットを複数備えることを特徴とする。

また、本発明の量子コンピュータは、上記量子ドット、又は、上記単チャネル量子細線を備えることを特徴とする。

以上説明したように、本発明によると、量子レベルでのキャリアの伝導を制御することが可能となるので、電界効果トランジスタの製造工程と同程度で、しかも小型の量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータを安価に提供することができる。

発明を実施するための形態

以下、本発明の実施形態について図面を参照して説明する。
（実施形態１）
図１は、本発明の実施形態１の量子ポイントコンタクト１００の模式的な斜視図である。

図１に示すように、本実施形態の量子ポイントコンタクト１００は、ＡｌＧａＡｓ／ＧａＡｓｈｅヘテロ基板等の半導体基板１０と、半導体基板１０上に形成された一対の金属ゲート１２，１４と、金属ゲート１２，１４に端部間相互がフェルミ波長程度の間隔を空けて接続された一対のＣＮＴ１６，１８とを備えている。半導体基板１０には２次元電子層２０が存在している。

図２（ａ）は、ＣＮＴ１６，１８に付近の電圧を印加していない状態での図１の一部を示す斜視図である。図２（ｂ）は、ＣＮＴ１６，１８に付近の電圧を印加している状態での図１の一部を示す斜視図である。図２（ａ），図２（ｂ）を用いて図１に示す量子ポイントコンタクト１００の原理について説明する。

ＣＮＴ１６，１８に電圧を印加していない状態では、以下説明する場合と違い、図２（ａ）に示すように、ＣＮＴ１６，１８の存在によって、２次元電子層２０における２次元電子の動作が妨げられることはない。

一方、金属ゲート１２，１４を経てＣＮＴ１６，１８に電圧を印加している状態では、図２（ｂ）に示すように、金属ゲート１２，１４及びＣＮＴ１６，１８の直下に、これらの形状に相似形の空乏層２２，２４が形成される。このため、２次元電子層２０における２次元電子は、空乏層２２，２４の形成されていない領域でしか動作することができなくなり、量子ポイントコンタクト１００を構成することができる。

つぎに、量子ポイントコンタクト１００の製造方法について説明する。まず、半導体基板１０を用意する。そして、半導体基板１０上に図示しないオーミックコンタクト層及びホールバーを形成する。

それから、半導体基板１０上に、ＣＮＴ１６，１８をそれぞれ配置する。つづいて、ＣＮＴ１６，１８を、それぞれマニピュレーション技術により、所要の位置に移動させる。その後、ＣＮＴ１６，１８上に、フォトリソグラフィー等を用いて、金属ゲート１２，１４を取り付ける。なお、金属ゲート１２，１４を半導体基板１０上に先に形成しておき、金属ゲート１２，１４上にＣＮＴ１６，１８を形成するようにしてもよい。

以上説明したように、本実施形態では、ＣＮＴ１６，１８の配置を工夫し、ＣＮＴ１６，１８に電圧を印加するという簡単な作業だけで、量子ポイントコンタクト１００を実現している。換言すると、量子ポイントコンタクト１００によると、キャリアを複数輸送可能な状態と、１つだけ輸送可能な状態とを実現できる。

なお、本実施形態では、ＣＮＴ１６，１８を備えた量子ポイントコンタクト１００を例に説明したが、ＣＮＴ１６，１８をマスク材料として用いることによって、ＣＮＴ１６，１８に相当する大きさの金属層などを形成することによって、量子ポイントコンタクト１００を製造するようにしてもよい。このことは、以下説明する量子ドット等についても同様である。

（実施形態２）
図３（ａ）は、ＣＮＴ１６，１８，２６，２８に付近の電圧を印加していない状態での斜視図であり、図２（ａ）に対応するものである。図３（ｂ）は、ＣＮＴ１６，１８，２６，２８に付近の電圧を印加している状態での斜視図であり、図２（ｂ）に対応するものである。なお、図３において、図１等に示す部分と同様の部分には同一符号を付している。

図２（ａ），図２（ｂ）に示すように、ＣＮＴ１６の端部にはＵ字状のＣＮＴ２６を接続し、ＣＮＴ１８の端部にはＩ字状のＣＮＴ２８を接続している。これらの接続は、例えば、接続対象のＣＮＴ相互を接触させた状態で、接触点にチタン等から成るＳＴＭプローブを近づけ或いは接触させながら、ＳＴＭプローブに大電流を流すことでプローブの一部を溶かすという、溶接に似た要領で行っている。また、ＣＮＴ２６，２８端部間相互の間隔は、フェルミ波長程度としている。なお、ＣＮＴが相互に接触するだけで導通が取れ動作可能であるので、上記接続方法に限定されない。

ＣＮＴ１６，１８，２６，２８に電圧を印加していない状態では、図３（ａ）に示すように、ＣＮＴ１６，１８，２６，２８の存在によって、２次元電子層２０における２次元電子の動作が妨げられることはない。

一方、金属ゲート１２，１４を経て、ＣＮＴ１６，１８，２６，２８に電圧を印加している状態では、図３（ｂ）に示すように、金属ゲート１２，１４及びＣＮＴ１６，１８，２６，２８の直下に、これらの形状に相似形でこれらよりやや小さい領域の空乏層２２，２４が形成される。このため、２次元電子層２０における２次元電子は、空乏層２２，２４の形成されていない領域でしか動作することができなくなる。

この際、空乏層２２，２４で囲まれた領域である電子貯蔵領域３０では、空乏層２２，２４間を通った電子を貯蔵することが可能となり、このため、単一量子ドット２００を構成することができる。

量子ドット２００の製造方法は、量子ポイントコンタクト１００の製造方法と同様であるが、本実施形態では、金属ゲート１２，１４上には、それぞれＣＮＴ２６，２８がそれぞれ接続されたＣＮＴ１６，１８を配置するようにしている。

以上説明したように、本実施形態では、ＣＮＴ１６，１８の配置及びＣＮＴ２６，２８の形状を工夫し、ＣＮＴ１６，１８，２６，２８に電圧を印加するという簡単な作業だけで、単一量子ドット２００を実現している。

なお、ここでは、ＣＮＴ１６，１８，２６，２８という４つのＣＮＴを用いた例を説明したが、一端が二股のＣＮＴを用いてもよい。すなわち、ＣＮＴ１６，２６側がＹ字状であり、ＣＮＴ１８，２８をＴ字状であればよい。もちろん、ＣＮＴ１８，２８側もＹ字状としてもよい。

（実施形態３）
図４（ａ）は、ＣＮＴ１６，１８，２６，２８に付近の電圧を印加していない状態での斜視図であり、図２（ａ）に対応するものである。図４（ｂ）は、ＣＮＴ１６，１８，２６，２８に付近の電圧を印加している状態での斜視図であり、図２（ｂ）に対応するものである。なお、図４において、図１等に示す部分と同様の部分には同一符号を付している。

図３（ａ），図３（ｂ）に示すように、ＣＮＴ１６の端部にはω字状のＣＮＴ２６を接続し、ＣＮＴ１８の端部にはＩ字状のＣＮＴ２８を接続している。これらの接続は、実施形態２で説明した手法で行っている。また、ＣＮＴ１６，１８の端部間相互の間隔は、フェルミ波長程度としている。ＣＮＴ２６，２８の端部間相互の間隔も、フェルミ波長程度としている。もちろん、ＣＮＴ１８，２８側も端部をω字状としてもよい。

ＣＮＴ１６，１８，２６，２８に電圧を印加していない状態では、図４（ａ）に示すように、ＣＮＴ１６，１８，２６，２８の存在によって、２次元電子層２０における２次元電子の動作が妨げられることはない。

一方、金属ゲート１２，１４を経て、ＣＮＴ１６，１８，２６，２８に電圧を印加している状態では、図４（ｂ）に示すように、金属ゲート１２，１４及びＣＮＴ１６，１８，２６，２８の直下に、これらの形状に相似形でこれらよりやや小さい領域の空乏層２２，２４が形成される。このため、２次元電子層２０における２次元電子は、空乏層２２，２４の形成されていない領域でしか動作することができなくなる。

この際、空乏層２２，２４で囲まれた領域である電子貯蔵領域３０，３２では、それぞれ空乏層２２，２４間を通った電子を貯蔵することが可能となり、このため、結合量子ドット３００を構成することができる。

本実施形態では、ＣＮＴ１６，１８の配置及びＣＮＴ２６，２８の形状を工夫し、ＣＮＴ１６，１８，２６，２８に電圧を印加するという簡単な作業だけで、結合量子ドット３００を実現している。

なお、ここでは、ＣＮＴ１６，１８，２６，２８という４つのＣＮＴを用いた例を説明したが、一端が二股のＣＮＴを用いてもよく、さらには三股以上のＣＮＴを用いて複数結合量子ドットを形成してもよい。また、ＣＮＴ１６，２６側を２組以上用意してもよい。

実施形態２，３で説明した量子ドットを複数備えれば、メモリ素子を構成することも可能となる。さらに、実施形態２，３で説明した量子ドット、或いはこれらをそれぞれ複数備える、又はこれらを組み合わせることによって、ユリタリ変換ゲートタイプ又は制御ＮＯＴゲートタイプの量子コンピュータの構成が可能となる。

量子コンピュータでは、上記量子ドットを、主として量子演算回路として用いることが可能であるが、その他にも、量子演算回路の演算結果を読み出すスピンフィルタ等にも用いることが可能である。

（実施形態４）
図５（ａ）〜図５（ｄ）は、本発明の実施形態４の単チャネル量子細線４００の模式的な構成図である。図５（ａ）は、金属ゲート１２，１４に電圧を印加しないときの単チャネル量子細線４００の断面図である。図５（ｂ）は、図５（ａ）の平面図である。図５（ｃ）は、金属ゲート１２，１４に電圧を印加しているときの単チャネル量子細線４００の断面図である。図５（ｄ）は、５（ｃ）の平面図である。

図５には、ｉ⁻ＧａＡｓ半導体基板等の半導体基板１０と、半導体基板１０上に順次形成された第１及び第2の半導体層であるｉ⁻ＡｌＧａＡｓ層３４及びｎ⁻ＡｌＧａＡｓ層３６と、隣接する素子相互を接続するオーミックコンタクト層３８と、ｎ⁻ＡｌＧａＡｓ層３６の一部を除去することによって設けられたトレンチ３５と、トレンチ３５内に形成された一対の金属ゲート１２，１４と、金属ゲート１２，１４に接続されたＣＮＴ４０と、金属ゲート１２，１４に電圧を印加しないときに２次元電子層２０ａ，２０ｂ間に形成される空乏層４２と、金属ゲート１２，１４に電圧を印加しているときに空乏層４２内を横切るように形成される単チャネル４４とを示している。なお、金属ゲート１２，１４に印加する電圧は、実施形態１〜３において印加している電圧に対する逆電圧である。

５（ａ）、図５（ｂ）に示すように、金属ゲート１２，１４に電圧を印加しないときには、トレンチ３５の存在により、２次元電子層２０ａ，２０ｂ間に空乏層４２が形成されている。このため、２次元電子層２０ａ，２０ｂ間での２次元電子の移動は生じない。

一方、５（ｃ）、図５（ｄ）に示すように、金属ゲート１２，１４に電圧を印加しているときには、空乏層４２のうち金属ゲート１２，１４及びＣＮＴ４０直下に、これらと相似形の単チャネル４４が形成される。このため、単チャネル４４を通じて、２次元電子層２０ａ，２０ｂ間での２次元電子の移動が生じる。

この際、単チャネル４４の幅は、２次元電子が１つ程度の直径と同じ或いはそれよりもやや大きい程度の幅となるように、印加電圧のレベルとＣＮＴ４０の直径とを調整している。

つぎに、単チャネル量子細線４００の製造方法について説明する。まず、半導体基板１０を用意する。そして、半導体基板１０上に、ｉ⁻ＡｌＧａＡｓ層３４及びｎ⁻ＡｌＧａＡｓ層３６を順次形成し、次いで、ｉ⁻ＡｌＧａＡｓ層３４及びｎ⁻ＡｌＧａＡｓ層３６の一部をエッチング等により除去し、オーミックコンタクト層３８を形成する。その後、ｎ⁻ＡｌＧａＡｓ層３６にエッチング等によりトレンチ３５を形成する。

それから、トレンチ３５内に、ＣＮＴ４０を配置する。つづいて、ＣＮＴ４０を、マニピュレーション技術により、所要の位置に移動させる。その後、ＣＮＴ４０上に、フォトリソグラフィー等を用いて、金属ゲート１２，１４を取り付ける。なお、金属ゲート１２，１４を半導体基板１０上に先に形成しておき、金属ゲート１２，１４上にＣＮＴ４０を形成するようにしてもよい。

以上説明したように、本実施形態では、空乏層４２内にＣＮＴ４０に付帯する単チャネル４４を形成することが可能になるので、チャネルを１つずつ輸送可能な単チャネル量子細線４００を実現することができる。換言すると、単チャネル量子細線４００によれば、キャリアを輸送不可能な状態と、１つのチャネルだけ輸送可能な状態とを実現でき、ひいては実施形態６で説明する単チャネル量子細線４００と同様に、量子コンピュータを実現することもできる。なお、ゲート電圧を上げれば複数チャネルの形成も可能である。

なお、中央部分で端部間相互がフェルミ波長程度の間隔を空けて複数のＣＮＴ４０を接続すると、トンネルダイオードを実現することができる。

（実施形態５）
図６（ａ）〜図６（ｄ）は、本発明の実施形態５の単チャネル量子細線４００のＣＮＴの模式的な構成例である。なお、図６において、図５に示した部分と同様の部分には同一符号を付している。

図６（ａ）には、中央部分の両端で２つの分岐点を有しており中央部分がリング形状のＣＮＴ４０を示している。なお、ＣＮＴ４０は、複数のものを接続して構成するようにしてもよい。

図６（ｂ）には、金属ゲート１２，１４間を伝送するキャリア相互が中央部分で干渉可能な距離（例えば、数１０ナノメートル）に配された複数のＣＮＴ４０，４０’を示している。

図６（ｃ）には、金属ゲート１２，１４内で出て金属ゲート１２，１４内にそれぞれ戻る伝送するキャリア相互が中央部分で干渉可能な距離に配された複数のＣＮＴ４０，４０’を示している。

図６（ｄ）には、中央部分で１つの分岐点を有しているＣＮＴ４０を示している。これは、図６（ｂ），図６（ｃ）に示すものを混合した形態である。

上記各構成のＣＮＴを用いると、いわゆる重ね合わせの状態とすることができるので、ＣＮＴ内に侵入したキャリアが、金属ゲート１２にも、金属ゲート１４にも移動可能となる。なお、キャリアの異動先の制御に際して、ＣＮＴ付近に磁場をかけるようにしてもよい。

本発明の実施形態１の量子ポイントコンタクト１００の模式的な斜視図である。図１に示す量子ポイントコンタクト１００の原理説明図である。本発明の実施形態２の単一量子ドット２００の原理説明図である。本発明の実施形態３の結合量子ドット３００の原理説明図である。本発明の実施形態４の単チャネル量子細線４００の模式的な構成図である。本発明の実施形態５の単チャネル量子細線４００のＣＮＴの模式的な構成例である。

符号の説明

１０半導体基板
１２，１４金属ゲート
１６，１８，２６，２８，４０，４０’ ＣＮＴ
２０，２０ａ，２０ｂ２次元電子層
２２，２４，４２空乏層
３０，３２電子貯蔵領域
３４ｉ⁻ＡｌＧａＡｓ層（第１の半導体層）
３５トレンチ
３６ｎ⁻ＡｌＧａＡｓ層（第２の半導体層）
３８オーミックコンタクト層
４４単チャネル
１００量子ポイントコンタクト
２００単一量子ドット
３００結合量子ドット
４００単チャネル量子細線

Claims

ヘテロ基板と、前記半導体基板上に形成された一対の金属ゲートと、前記金属ゲートに
端部間相互がフェルミ波長程度の間隔を空けて対向するよう接続された一対のカーボンナ
ノチューブとを備え、
前記カーボンナノチューブの一方は、Ｉ字状のカーボンナノチューブにＵ字状のカーボンナノチューブが接続された形状又は、Ｉ字状のカーボンナノチューブにω字状のカーボンナノチューブが接続された形状であり、前記カーボンナノチューブの他方は、Ｉ字状のカーボンナノチューブにＩ字状のカーボンナノチューブが接続された
Ｔ字状であり、前記一方のカーボンナノチューブの開口端と前記他方のカーボンナノチューブの直線部をフェルミ波長程度の間隔を空けて対向させていることを特徴とする量子ドット。
ヘテロ基板と、前記半導体基板上に形成された一対の金属ゲートと、前記金属ゲートに端部間相互がフェルミ波長程度の間隔を空けて対向するよう接続された一対のカーボンナノチューブとを備え、
前記各カーボンナノチューブは、Ｉ字状のカーボンナノチューブにＵ字状のカーボンナノチューブが接続された形状又は、Ｉ字状のカーボンナノチューブにω字状のカーボンナノチューブが接続された形状であり、当該各カーボンナノチューブの開口端相互をフェルミ波長程度の間隔を空けて対向させていることを特徴
とする量子ドット。
半導体基板と、前記半導体基板上に順次形成された第１及び第２の半導体層と、前記第２の半導体層に設けられたトレンチ内に形成された一対の金属ゲートと、前記一対の金属ゲートに接続されたカーボンナノチューブと、前記トレンチを挟んで前記半導体基板に接続される一対のオーミックコンタクト層と、を備え、
前記半導体基板には２次元電子層が形成され、
前記一対の金属ゲートに電圧を印加しないときには、前記トレンチの下方の前記２次元電子層に空乏層が形成され、
前記一対の金属ゲートに電圧を印加するときには、前記空乏層のうち、前記一対の金属ゲート及び前記カーボンナノチューブ直下に前記一対の金属ゲート及び前記カーボンナノチューブと相似形の単チャネルが形成され、前記一対のオーミックコンタクト層相互を接続することを特徴とする単チャネル量子細線。
前記カーボンナノチューブは、分岐点を有する一つのカーボンナノチューブ、伝送するキャリア相互が干渉可能な距離に配された複数のカーボンナノチューブ、又は、端部間相互がフェルミ波長程度の間隔を空けて接続された複数のカーボンナノチューブであることを特徴とする請求項３記載の単チャネル量子細線。
請求項１又は２記載の量子ドットを複数備えることを特徴とするメモリ素子。
請求項１或いは２記載の量子ドット、又は、請求項３或いは４記載の単チャネル量子細線を備えることを特徴とする量子コンピュータ。