Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5074671B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP5074671B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5074671B2
JP5074671B2 JP2005132443A JP2005132443A JP5074671B2 JP 5074671 B2 JP5074671 B2 JP 5074671B2 JP 2005132443 A JP2005132443 A JP 2005132443A JP 2005132443 A JP2005132443 A JP 2005132443A JP 5074671 B2 JP5074671 B2 JP 5074671B2
Authority
JP
Japan
Prior art keywords
trench
column region
type
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005132443A
Other languages
English (en)
Other versions
JP2006310621A (ja
Inventor
研也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005132443A priority Critical patent/JP5074671B2/ja
Priority to US11/192,011 priority patent/US7332770B2/en
Publication of JP2006310621A publication Critical patent/JP2006310621A/ja
Priority to US11/987,191 priority patent/US7645661B2/en
Application granted granted Critical
Publication of JP5074671B2 publication Critical patent/JP5074671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体装置に関し、特に縦型構造を有するパワーＭＯＳＦＥＴに関する。
従来より、高耐圧のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）として縦型パワーＭＯＳＦＥＴが知られている。
パワーＭＯＳＦＥＴの重要な特性に、オン抵抗（Ｒｏｎ）とブレークダウン耐圧（ＢＶＤＳＳ）がある。しかしながら、一般のパワーＭＯＳＦＥＴにおける両者の間には、オン抵抗を低減させる設計にするとブレークダウン耐圧が低下してしまい、反対にブレークダウン耐圧を向上させる設計にするとオン抵抗が増大してしまうといったトレードオフの関係が存在する。
近年、高耐圧ＭＯＳＦＥＴにおける耐圧特性を維持したままオン抵抗を低減する技術と
して、スーパージャンクション（Ｓｕｐｅｒｊｕｎｃｔｉｏｎ）と呼ばれる技術が提案さ
れている。
図６は、非特許文献１に示されるスーパージャンクション構造（以下、ＳＪ構造と称す）を有する従来の縦型パワーＭＯＳＦＥＴを示す断面図である。図６に示す縦型パワーＭＯＳＦＥＴは、Ｎ+型シリコン基板２０１表面に形成されたＮ型エピタキシャル層２０２表面に、Ｐ型ベース層２０３、Ｎ+型ソース層２０４が形成されている。また、Ｐ型ベース層２０３及びＮ＋ソース層２０４を貫通してＮ型エピタキシャル層２０２に形成されたゲートトレンチ２０５内には、ゲート酸化膜２０６及びポリシリコンで形成されたトレンチゲート２０７が埋め込まれている。
トレンチゲート２０７上には層間酸化膜２０８が形成され、さらに、その表面にはソース電極２１０が形成されている。トレンチゲート２０７間において、Ｎ+型ソース層２０４の一部は層間酸化膜２０８から露出するように形成されており、その露出部分でＮ+型ソース層２０４とソース電極２１０とが接している。
トレンチゲート２０７間のＮ型エピタキシャル層２０２内には、縦方向にＰ型コラム領域２０９が形成されている。またＮ+型シリコン基板２０１の裏面にはドレイン電極２１１が形成されている。
IEEE Proceeding of 2004 International Symposium on Power Semiconductor Devices & IC's, H.Ninomiya, Y.Miura, K.Kobayashi, 'Ultra-low On-resistance 60-100V Superjunction UMOSFETs Fabricated by Multiple Ion Implantation'
ＳＪ構造は、Ｎ型エピタキシャル層２０２の空乏電荷量とＰ型コラム領域２０９の空乏電荷量とが同一である場合に最も耐圧特性が高くなる構造である。つまり、縦型パワーＭＯＳＦＥＴのソース−ドレイン間に高い電圧が印加された場合に、Ｎ型エピタキシャル層２０２の空乏電荷量とＰ型コラム領域２０９の空乏電荷量とが平衡状態であると、空乏層がＮ型エピタキシャル領域２０２内に均一に発生するため、耐圧特性が高くなる。この空乏電荷量は、Ｎ型エピタキシャル層２０２及びＰ型コラム２０９に注入する不純物濃度によって決まる。
最近では、高速処理が要求される、小型パーソナルコンピュータ（ＰＣ）や通信機器等のＤＣ／ＤＣコンバータ回路においても縦型電界効果トランジスタが用いられている。かかる用途向けの縦型電界効果トランジスタにおいては、高速スイッチングのために寄生容量を低減させることが重要であり、オン抵抗特性を極度に悪化させない程度に、トランジスタを構成するセル密度を下げ、ゲート酸化膜２０６の総面積を減らす手法を用いる場合がある。セル密度を下げるということは、セルサイズは比較的大きくなるため、トレンチゲート２０７間の距離も比較的長くなる。
この場合、従来の縦型パワーＭＯＳＦＥＴのように、トレンチゲート２０７間のみにＰ型コラム領域２０９が形成された構造では、隣接するＰ型コラム領域２０９間の距離が長くなってしまうために、Ｎ型エピタキシャル層２０２の空乏電荷量とＰ型コラム領域２０９の空乏電荷量との平衡状態を保つためにはＰ型コラム領域２０９の不純物濃度を高める必要がある。しかしながら、Ｐ型コラム領域２０９の不純物濃度の設定には限界があるため、不純物濃度を高めることでこの問題を解決するのは困難である。
また、上記問題を解決するためにＰ型コラム領域２０９の幅を太くすることが考えられる。しかしながら、Ｐ型コラム領域２０９の幅を太くした場合、通常動作時に流れるドレイン電流の電流経路を妨害する可能性がある。電流経路が妨害されると、それが抵抗となりオン抵抗が増大する問題がある。
本発明にかかる半導体装置は、トレンチゲートが形成される第１のトレンチを複数有する縦型パワーＭＯＳＦＥＴであって、前記第１のトレンチ下部に設けられ、第１の導電型のエピタキシャル層内に縦方向に形成された第２の導電型の第１のコラム領域と、前記第１のトレンチ間において、底部が前記第１のトレンチよりも浅くなるように形成されたベース領域内に、前記第１のトレンチの延在方向に沿って前記ベース領域内に延在または点在して設けられた第２のトレンチと、前記第２のトレンチ下部に位置する前記ベース領域の下部に設けられ、前記第１の導電型のエピタキシャル層内に縦方向に形成された前記第２の導電型の第２のコラム領域とを有し、前記第１のコラム領域は前記第１のトレンチから分離して形成されたものである。


本発明にかかる半導体装置によれば、トレンチゲートが形成される第１のトレンチの下部に第１のコラム領域を形成し、さらに、トレンチゲート間に形成される第２のトレンチの下部に第２のコラム領域を形成する。加えて、Ｎ型エピタキシャル層の空乏電荷量と第１、第２のコラム領域の空乏電荷量とを略同一とすることが好ましい。これによって、トレンチゲート間の距離が離れた構造であっても、ソース−ドレイン間の高い耐圧を得ることが可能である。また、形成される第１、第２のコラム領域はドレイン電流の電流経路を阻害することがないため低いオン抵抗を実現することが可能である。
トレンチゲート間の距離が離れた構造の縦型パワーＭＯＳＦＥＴであっても、高いソース−ドレイン間の耐圧と低いオン抵抗を実現できる。
実施の形態１
実施の形態１にかかる縦型パワーＭＯＳＦＥＴの断面図を図１に示す。当該縦型パワーＭＯＳＦＥＴは、第１の導電型（例えば、Ｎ+型）のシリコン基板１表面に形成されたＮ+型よりも不純物濃度の低いＮ型エピタキシャル層２表面に、第２の導電型（例えば、Ｐ型）のベース層３が形成されている。Ｐ型ベース層３の表面には選択的にＮ+型ソース層４が形成されている。また、Ｐ型ベース層３及びＮ+型ソース層４を貫通してＮ型エピタキシャル層２に形成された第１のトレンチ（例えば、ゲートトレンチ）５内には、ゲート酸化膜６及びポリシリコンで形成されるトレンチゲート７が埋め込まれている。
トレンチゲート７上には層間酸化膜８が形成され、隣接するゲートトレンチ５間のＰ型ベース層３が露出する部分に第２のトレンチ（例えば、コラムトレンチ）９が形成されている。さらに、これらの表面上にはソース電極１０が形成されている。
また、ゲートトレンチ５の下部にはＮ型エピタキシャル層２内に縦に形成される第１のコラム領域（例えば、Ｐ型コラム領域）１１が形成される。さらに、コラムトレンチ９の下部にはＮ型エピタキシャル層２内に縦に形成される第２のコラム領域（例えば、Ｐ型コラム領域）１２が形成される。また、Ｎ+型シリコン基板１の裏面にはドレイン電極１３が形成されている。
ここで、Ｐ型コラム領域１１、１２の空乏電荷量の和とＮ型エピタキシャル層２の空乏電荷量とは、相互の空乏電荷量がほぼ同一となるように、それぞれの不純物濃度が設定されている。
本実施の形態にかかる電界効果トランジスタの製造方法について説明する。まず、Ｎ+型シリコン基板１表面に、Ｎ型エピタキシャル層２を成長させる。次に熱酸化により厚さ１０〜５０ｎｍの酸化膜（ＳｉＯ2 ）を形成後、ＣＶＤにより厚さ１００〜２００ｎｍの窒化膜（Ｓｉ3Ｎ4）及び厚さ１００〜２００ｎｍの酸化膜を堆積し、これら複合膜をフォトリソグラフィー技術によりパターニングする。その後それら複合膜をマスクにしてシリコンエッチングを行い、Ｎ型エピタキシャル層２にゲートトレンチ５を形成する。次に、最表面の酸化膜をエッチングにより除去した後、特開平１０−２２３８９１の製法を用いてゲートトレンチ５の開口部コーナー及び底部コーナーを丸める。その後、窒化膜および、丸め処理により形成された酸化膜をエッチングにより除去し、さらに、熱酸化により厚さ１０〜１００ｎｍのゲート酸化膜６をＮ型エピタキシャル層２表面及びゲートトレンチ５内部に形成する。
その後、ボロン（Ｂ）イオンを注入してゲートトレンチ５下部のＰ型コラム領域１１を形成する。このボロンイオン注入は、例えばＰ型コラム領域１１の深い部分に対しては５００ｋｅＶ程度のエネルギーで注入し、Ｐ型コラム領域１１の浅い部分に対しては１００ｋｅＶ程度のエネルギーで注入する。ここまでの工程により形成される半導体装置の断面図を図２に示す。
続いて、ＣＶＤによりゲートトレンチ５にポリシリコンを堆積しトレンチゲート７を形成する。ポリシリコンをエッチバックして、ゲートトレンチ５内部にのみ残るように形成する。続いて、ボロンまたは弗化ボロン（ＢＦ2）イオンの注入及び酸素雰囲気あるいは窒素雰囲気での熱処理を行い、ゲートトレンチ５よりも浅い深さでＰ型ベース層３を形成する。さらにＰ型ベース層３の表面には、Ａｓイオンの注入及び窒素雰囲気での熱処理を行い、Ｎ+型ソース層４を形成する。ＣＶＤにより０．５〜１μｍの厚さで層間酸化膜８を堆積する。次に、フォトリソグラフィーによりパターニングを行い、層間酸化膜８のエッチングを行い、連続してＰ−型ベース層３が露出する部分を０．５μｍの深さでシリコンエッチングして、コラムトレンチ９を形成する。
その後、ボロン（Ｂ）イオンを注入してコラムトレンチ下部のＰ型コラム領域１２を形成する。このボロンイオン注入は、例えばＰ型コラム領域１２の深い部分に対しては１．５ＭｅＶ程度のエネルギーで注入し、Ｐ型コラム領域１２の浅い部分に対しては５００ｋｅＶ程度のエネルギーで注入する。ここまでの工程により形成される半導体装置の断面図を図３に示す。ボロンイオン注入は、形成されるＰ型コラム領域１１、１２の空乏電荷量の和が、Ｎ型エピタキシャル層２の空乏電荷量とほぼ同一となるようにボロンイオン濃度を制御する。
次に、再度フォトリソグラフィーによりパターニングを行い、Ｎ+型ソース層４が露出するように、層間酸化膜８のエッチングを行い、コンタクト領域を形成する。
次に、スパッタによりＡｌ、ＡｌＳｉ（アルミシリコン）またはＡｌＳｉＣｕ（アルミ銅シリコン）を堆積し、ソース電極１０を形成する。続いて、表面保護膜として、酸化膜や窒化膜などのカバー材を堆積して、ボンディング領域の形成などのためフォトリソグラフィーによるパターニング及び、エッチングを行う。最後にＮ+シリコン基板１の裏面を所望の厚さ分だけ研削し、数種のメタルを蒸着することでドレイン電極１３を形成する。
実施の形態１にかかる縦型パワーＭＯＳＦＥＴの動作について説明する。当該縦型パワーＭＯＳＦＥＴは、トレンチゲート７に接続されたゲート電極（不図示）にしきい値電圧Ｖｔ以上の電圧が印加されると、ゲートトレンチ５の側壁に接するＰ型ベース層３が反転してチャネルとなり、ドレイン電流が流れる。詳細に説明すると、オン時の電流経路には、ソース電極１０、Ｎ+型ソース層４、チャネル領域、Ｎ型エピタキシャル層２、Ｎ+型シリコン基板１、ドレイン電極１３が存在する。また、オフ時（ゲート電極に電圧を加えない状態）は、ソース−ドレイン間に高電圧をかけることが可能で、主としてＮ型エピタキシャル層２とＰ型ベース層３及びＰ型コラム領域１１、１２のＰＮ接合に空乏層が形成される。この空乏層は、ソース−ドレイン間の電圧が高くなるに従って、広い範囲に広がり、最終的にはＮ型エピタキシャル層２内に均一な厚さで空乏層が形成される。さらに高い電圧がソース−ドレイン間に印加され耐圧を越えるとブレークダウンしてアバランシェ電流がソース−ドレイン間に流れる。
本実施の形態にかかる縦型パワーＭＯＳＦＥＴは、隣接するゲートトレンチ５間にＰ型コラム領域１２を有し、さらにゲートトレンチ５下部にもＰ型コラム領域１１が形成されている。このことから、隣接するゲートトレンチ５間の距離が長い場合であっても、Ｎ型エピタキシャル層２のＮ型半導体に対するＰ型半導体の割合を高めることが可能である。また、このＰ型コラム領域１１、１２の不純物濃度は、Ｎ型エピタキシャル層２と空乏電荷量がほぼ同一となるように設定されている。従って、ソース−ドレイン間に高い電圧がかかった場合に均一な厚さで空乏層が形成される。よって、セルサイズが大きく、トレンチゲート間の距離が長い縦型パワーＭＯＳＦＥＴであっても、高い耐圧を得ることが可能である。
さらに、本実施の形態にかかる縦型パワーＭＯＳＦＥＴは、Ｐ型コラム領域１１、１２がゲートトレンチ５下部と隣接するゲートトレンチ５間とに分割して形成されている。つまり、ドレイン電流の電流経路にＰ型コラム領域１１、１２は形成されておらず、電流経路上で抵抗となるものがないのでオン抵抗の増大を招くこともない。
このようなことから、本実施の形態にかかる縦型パワーＭＯＳＦＥＴによれば、高耐圧であって、低オン抵抗でありながら、ゲート容量の小さな縦型パワーＭＯＳＦＥＴを実現することが可能である。
また、Ｐ型コラム領域１１とＰ型コラム領域１２はそれぞれ独立した工程で形成するため、Ｐ型コラム領域を形成する深さや不純物濃度の設定を個別に設定することが可能である。このことから、Ｐ型コラム領域の設計の自由度を高めることが可能である。
例えば、コラムトレンチ９下のＰ型コラム領域１２を深くする、あるいは濃度を高くするなどして、ゲートトレンチ５下のＰ型コラム領域１１部よりも先にブレークダウンを起こさせる設計にし、ゲートトレンチ５近傍にアバランシェ電流が流れないようにすることで、破壊耐量の向上を図ることができる。
ここで、実施の形態１にかかる縦型パワーＭＯＳＦＥＴのトレンチゲート７とＰ型コラム領域１２について上面から見た平面レイアウトの例を図４に示す。図４において図示していないが、トレンチゲート７の下部にはＰ型コラム領域１１が形成されているものとする。図４（ａ）はトレンチゲート７がストライプ状に形成され、そのトレンチゲート７の間にＰ型コラム領域１２がストライプ状に形成されている。図４（ｂ）はトレンチゲート７がストライプ状に形成されており、Ｐ型コラム領域１２が島状に形成され、そのＰ型コラム領域１２がトレンチゲート７に並行するように並べられている。図４（ｃ）はトレンチゲート７が格子状に形成され、Ｐ型コラム領域１２がその格子の略中央に島状に形成されている。
実施の形態２
実施の形態２にかかる縦型パワーＭＯＳＦＥＴの断面図を図５に示す。図５に示す縦型パワーＭＯＳＦＥＴは、実施の形態１にかかる縦型パワーＭＯＳＦＥＴが連続した領域でＰ型コラム領域１１、１２を形成しているのに対して、分離したＰ型コラム領域１１、１２を有している。実施の形態２では、P型コラム領域１１、１２はそれぞれ縦方向に２つに分割して形成されている。また、N+型ソース層４の表面を基準（０μｍ）とした場合、例えばP型ベース層の底面の深さは１μｍ程度であって、浅い層に形成されるコラム領域の深さは２μｍ程度であり、深い層に形成されるコラム領域の深さは３μｍ程度で形成される。その他形状は実施の形態１にかかる縦型パワーＭＯＳＦＥＴと実施の形態２にかかる縦型パワーＭＯＳＦＥＴでは実質的に同じものである。
実施の形態２にかかる縦型パワーＭＯＳＦＥＴは、基本的な構造が実施の形態１にかかる縦型パワーＭＯＳＦＥＴと同じであるため、その構造、製造方法、動作についての説明は省略する。
実施の形態２にかかる縦型パワーＭＯＳＦＥＴにおいても、ソース−ドレイン間に高い電圧がかかった場合、Ｐ型ベース層３及びＰ型コラム領域１１、１２近傍から空乏層が広がりＮ型エピタキシャル層内に均一に形成される。このため、実施の形態１と同様に高い耐圧を得ることが可能である。
また、Ｐ型コラム領域１１がトレンチゲート７の下部に形成され、Ｐ型コラム領域１２がトレンチゲート間のコラムトレンチ９の下部に形成されている。つまり、Ｐ型コラム領域１１、１２は、実施の形態１と同様にトレンチゲート７の下部とコラムトレンチ９の下部に形成されている。このため、実施の形態１と同様に縦型パワーＭＯＳＦＥＴのオン抵抗を増加させることはない。その他、個別の工程でＰ型コラム領域１１とＰ型コラム領域１２を形成するため実施の形態１と同様に高い自由度で設計可能である。
なお、本発明は、上記実施の形態に限られたものではなく適宜変更することが可能である。例えば、Ｐ型コラム領域は分割された３以上の領域とすることも可能である。また、トレンチゲート下部のＰ型コラム領域はゲートトレンチと接触していても同様の効果を得ることが可能である。平面レイアウトについても実施の形態に限られたものではなく、トレンチゲートのレイアウトに応じて適宜変更可能である。
実施の形態１にかかる縦型パワーＭＯＳＦＥＴの断面図である。 実施の形態１にかかる縦型パワーＭＯＳＦＥＴの製造工程を示す断面図である。 実施の形態１にかかる縦型パワーＭＯＳＦＥＴの製造工程を示す断面図である。 実施の形態１にかかる縦型パワーＭＯＳＦＥＴのトレンチゲートとＰ型コラム領域の平面レイアウトを示す図である。 実施の形態２にかかるパワーＭＯＳＦＥＴの断面図である。 従来の縦型パワーＭＯＳＦＥＴの断面図である。
符号の説明
１ Ｎ＋型シリコン基板
２ Ｎ型エピタキシャル層
３ Ｐ型ベース層
４ Ｎ＋型ソース層
５ ゲートトレンチ
６ ゲート酸化膜
７ トレンチゲート
８ 層間酸化膜
９ コラムトレンチ
１０ ソース電極
１１、１２ Ｐ型コラム領域
１３ ドレイン電極

Claims (9)

  1. トレンチゲートが形成される第１のトレンチを複数有する縦型パワーＭＯＳＦＥＴであって、
    前記第１のトレンチ下部に設けられ、第１の導電型のエピタキシャル層内に縦方向に形成された第２の導電型の第１のコラム領域と、
    前記第１のトレンチ間において、底部が前記第１のトレンチよりも浅くなるように形成されたベース領域内に、前記第１のトレンチの延在方向に沿って延在または点在して設けられた第２のトレンチと、
    前記第２のトレンチ下部に位置する前記ベース領域の下部に設けられ、前記第１の導電型のエピタキシャル層内に縦方向に形成された前記第２の導電型の第２のコラム領域とを有し、
    前記第１のコラム領域は前記第１のトレンチから分離して形成されている半導体装置。
  2. 前記第２のコラム領域は、前記第１のコラム領域よりも先にブレークダウンするように、前記第１のコラム領域よりも深さが深くなっているか、あるいは高濃度である請求項１に記載の半導体装置。
  3. 前記第２のコラム領域は前記ベース領域と連続して形成されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２のコラム領域は前記ベース領域と分離して形成されることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記第１、第２のコラム領域はそれぞれ、連続した領域であることを特徴とした請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第１、第２のコラム領域はそれぞれ、複数の分離した領域を有していることを特徴とした請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記第１のトレンチ及び前記第１のコラム領域は格子状に形成され、当該格子の中央部に前記第２のトレンチ及び前記第２のコラム領域が形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 第１の導電型のエピタキシャル層にトレンチゲートが形成される第１のトレンチを複数形成し、
    前記第１のトレンチを介して当該前記第１のトレンチの下部に第２の導電型の不純物を注入して、第１のコラム領域を前記第１のトレンチから分離するように形成し、
    前記第１のトレンチの間に形成されるベース領域内に、前記第１のトレンチの延在方向に沿って延在または点在する第２のトレンチを形成し、当該第２のトレンチの下部の前記エピタキシャル層内に前記第２トレンチを介して前記第２の導電型の不純物を注入することで第２のコラム領域を形成する半導体装置の製造方法。
  9. 前記第１のコラム領域及び前記第２のコラム領域を形成するための前記第２導電型の不純物の注入は、エネルギーを変えた複数回のイオン注入であることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2005132443A 2005-04-28 2005-04-28 半導体装置およびその製造方法 Expired - Fee Related JP5074671B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005132443A JP5074671B2 (ja) 2005-04-28 2005-04-28 半導体装置およびその製造方法
US11/192,011 US7332770B2 (en) 2005-04-28 2005-07-29 Semiconductor device
US11/987,191 US7645661B2 (en) 2005-04-28 2007-11-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132443A JP5074671B2 (ja) 2005-04-28 2005-04-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006310621A JP2006310621A (ja) 2006-11-09
JP5074671B2 true JP5074671B2 (ja) 2012-11-14

Family

ID=37233625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132443A Expired - Fee Related JP5074671B2 (ja) 2005-04-28 2005-04-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7332770B2 (ja)
JP (1) JP5074671B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907862B2 (ja) * 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007027193A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP2008108962A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 半導体装置
DE102007020657B4 (de) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
US8575687B2 (en) * 2007-05-30 2013-11-05 Rohm Co., Ltd. Semiconductor switch device
JP5196980B2 (ja) * 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP5297706B2 (ja) 2008-07-07 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5386120B2 (ja) * 2008-07-15 2014-01-15 ローム株式会社 半導体装置および半導体装置の製造方法
JP2010056510A (ja) * 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP5491723B2 (ja) * 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
JP2010186760A (ja) * 2009-02-10 2010-08-26 Panasonic Corp 半導体装置および半導体装置の製造方法
KR101093678B1 (ko) * 2010-01-26 2011-12-15 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
US8436361B2 (en) * 2010-06-16 2013-05-07 National Tsing Hua University Schottky diode structure and method for fabricating the same
JP5739657B2 (ja) * 2010-12-24 2015-06-24 新電元工業株式会社 半導体装置の製造方法
US20120175699A1 (en) * 2011-01-06 2012-07-12 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions and self-aligned trenched contact
EP2602829A1 (en) * 2011-12-07 2013-06-12 Nxp B.V. Trench-gate resurf semiconductor device and manufacturing method
US9991377B2 (en) * 2012-04-06 2018-06-05 Infineon Technologies Americas Corp. Trench FET with ruggedness enhancement regions
CN103390545A (zh) * 2012-05-08 2013-11-13 上海华虹Nec电子有限公司 改善沟槽型nmos漏源击穿电压的方法及其结构
JP6168513B2 (ja) * 2013-05-13 2017-07-26 ローム株式会社 半導体装置およびその製造方法
US9219149B2 (en) * 2013-07-05 2015-12-22 Infineon Technologies Dresden Gmbh Semiconductor device with vertical transistor channels and a compensation structure
JP2015023166A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015060859A (ja) 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5719899B2 (ja) * 2013-10-07 2015-05-20 ローム株式会社 半導体装置
US9438227B2 (en) 2013-12-02 2016-09-06 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
JP2015133380A (ja) 2014-01-10 2015-07-23 株式会社東芝 半導体装置
JP2015146363A (ja) * 2014-01-31 2015-08-13 株式会社東芝 半導体装置
DE112017002020B4 (de) * 2016-04-14 2023-03-02 National Institute Of Advanced Industrial Science And Technology Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
CN107768443B (zh) * 2016-08-15 2020-12-08 深圳尚阳通科技有限公司 超结器件及其制造方法
US9985092B2 (en) * 2016-09-13 2018-05-29 Nexperia B.V. PowerMOS
JP2018046247A (ja) 2016-09-16 2018-03-22 株式会社東芝 半導体装置
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
DE102017215029A1 (de) * 2017-08-29 2019-02-28 Robert Bosch Gmbh Vertikaler Leistungstransistor mit hoher Leitfähigkeit und hohem Sperrverhalten
CN107623043B (zh) * 2017-09-02 2019-06-14 西安交通大学 一种含内置浮空区的低导通电阻碳化硅mosfet器件与制备方法
CN107731908B (zh) * 2017-10-24 2020-09-25 贵州芯长征科技有限公司 提高耐压的屏蔽栅mosfet结构及其制备方法
CN109994550A (zh) * 2017-12-30 2019-07-09 贵州恒芯微电子科技有限公司 一种低压槽栅超结mos器件
JP7608043B2 (ja) * 2019-06-28 2025-01-06 ルネサスエレクトロニクス株式会社 半導体装置
JP7263178B2 (ja) * 2019-08-02 2023-04-24 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN114512544A (zh) * 2020-11-16 2022-05-17 创亿半导体股份有限公司 功率半导体元件及其制造方法
JP7585794B2 (ja) * 2021-01-07 2024-11-19 三菱電機株式会社 半導体装置
JP7796550B2 (ja) * 2022-02-18 2026-01-09 株式会社豊田中央研究所 半導体装置
CN115084223A (zh) * 2022-05-17 2022-09-20 华虹半导体(无锡)有限公司 超结沟槽栅mosfet器件结构及其工艺方法
WO2025143234A1 (ja) * 2023-12-27 2025-07-03 ローム株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133099A (en) * 1997-02-04 2000-10-17 Nec Corporation Vertical MOSFET and method of manufacturing thereof
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP3652322B2 (ja) * 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
US6979862B2 (en) * 2003-01-23 2005-12-27 International Rectifier Corporation Trench MOSFET superjunction structure and method to manufacture
DE112004001163B4 (de) * 2003-08-20 2017-12-28 Denso Corporation Halbleiteranordnung eines vertikalen Typs
JP4813762B2 (ja) * 2003-12-25 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20080085586A1 (en) 2008-04-10
US20060244054A1 (en) 2006-11-02
US7332770B2 (en) 2008-02-19
JP2006310621A (ja) 2006-11-09
US7645661B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
JP5074671B2 (ja) 半導体装置およびその製造方法
JP5586887B2 (ja) 半導体装置及びその製造方法
US9087911B2 (en) Trench shield connected JFET
US8659074B2 (en) Semiconductor device
US20100044786A1 (en) Semiconductor device
CN101385147B (zh) 提高肖特基击穿电压(bv)而不影响集成的mosfet-肖特基器件布局
CN105190852B (zh) 改进的vjfet器件
KR101296922B1 (ko) 전하 균형 전계 효과 트랜지스터
US20150179764A1 (en) Semiconductor device and method for manufacturing same
JP7775935B2 (ja) 半導体装置
US9627470B2 (en) Power semiconductor device and method of manufacturing the same
JP2011187853A (ja) 半導体装置及びその製造方法
JP2007311557A (ja) 半導体装置及びその製造方法
JP2012089824A (ja) 半導体素子およびその製造方法
CN104603949A (zh) 半导体器件
US20120241850A1 (en) Semiconductor device
JP2012191053A (ja) 半導体装置およびその製造方法
JP5448733B2 (ja) 半導体装置の製造方法
CN108231868B (zh) 场效应半导体构件及其制造方法
JP2023124694A (ja) 炭化珪素半導体装置
CN102449770B (zh) 用于半导体器件的3d沟道结构
JP2026506322A (ja) 自己整合トレンチ・シールド領域を有するゲート・トレンチ・パワー半導体デバイス及び関連する方法
KR20220121391A (ko) 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees