JP5083010B2

JP5083010B2 - 不揮発性メモリ装置及びｌｓｉ装置

Info

Publication number: JP5083010B2
Application number: JP2008107205A
Authority: JP
Inventors: 浩介茂木
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2008-04-16
Filing date: 2008-04-16
Publication date: 2012-11-28
Anticipated expiration: 2028-04-16
Also published as: JP2009258992A

Description

本発明は、半導体メモリ全般に適用可能な不揮発性メモリ及びＬＳＩ(large-scale integrated circuit)装置に係り、例えば、不正コピーを阻止しつつ、長寿命化を図り得る不揮発性メモリ装置及びＬＳＩ装置に関する。

フラッシュメモリを始めとする不揮発性メモリは、書換え可能機能を特徴とする反面、書き換え回数に制限があることや、セキュリティ上、ぜい弱な部分があるといった不都合な点がある。ここで、セキュリティ上のぜい弱な部分としては、例えば、メモリ内のデータを容易に不正コピーし得ることが挙げられる。

この種の不正コピーは、従来のシステムではメモリ周辺機能にセキュリティ機能をもたせる方式が多く、メモリ自体にセキュリティ機能をもたせる方式が無かったため、メモリ自体からデータをコピーすることが容易であることに起因すると考えられる。

これに対し、メモリ内のデータの不正コピーを阻止する観点から、例えば特許文献１，２に記載の技術が提案されている。特許文献１に記載の技術は、暗号化データをメモリ領域に保持しておき、不正な読出処理の際には、復号を行わずに、メモリ領域内の暗号化データを出力するものである。特許文献２に記載の技術は、データをコピーする際に禁止アドレスをアクセスすると所定サイクル後に誤データが出力されるものである。
特開２００２−２６８９４７号公報特願平７−２４３３３５号公報

しかしながら、特許文献１，２に記載の技術は、本発明者の検討によれば、不正コピーを阻止する技術ではあるが、書き換え回数の制限については未だ改善の余地があると考えられる。なお、一般的なメモリ構造では、書換え空間がシステム上、同じ空間を利用するため、書き換え頻度の高い空間のみメモリ寿命が短くなる。

従って、不揮発性メモリにおいては、前述したような不正コピーを阻止しつつ、さらに、長寿命化を図る必要があると考えられる。

本発明は上記実情を考慮してなされたもので、不正コピーを阻止しつつ、長寿命化を図り得る不揮発性メモリ装置及びＬＳＩ装置を提供することを目的とする。

本発明の第１の局面は、物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、物理先頭アドレスを記憶するためのアドレス記憶手段と、セキュリティコードを記憶するためのセキュリティコード記憶手段と、コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、前記セキュリティコード記憶手段内のセキュリティコードに基づいて前記物理先頭アドレスを決定し、当該決定した物理先頭アドレスを前記アドレス記憶手段に書き込む手段と、入力されたセキュリティコード、論理アドレス及び読出／書込命令を受け付ける手段と、前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、この比較の結果、両者が一致した場合、前記入力された論理アドレスと前記アドレス記憶手段内の物理先頭アドレスとに基づいて、物理アドレスを算出する手段と、この算出した物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、前記比較の結果、両者が不一致の場合、前記入力された論理アドレス又は偽のアドレスと、前記読出／書込命令とを前記メモリ部に送出する手段と、を備えた不揮発性メモリ装置である。

本発明の第２の局面は、物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、物理先頭アドレスの各部分が置換されてなる被置換物理先頭アドレスを記憶するためのアドレス記憶手段と、システムコード毎に、配線パターン情報が記憶された配線パターン記憶手段と、入力される切替信号に基づいて配線パターンを切替可能な切替部を有し、当該配線パターン上に送出された物理先頭アドレスの各部分が前記切替部により置換されてなる被置換物理先頭アドレスを前記アドレス記憶手段に伝送するための配線手段と、セキュリティコードを記憶するためのセキュリティコード記憶手段と、コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、システムコードが入力されると、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理先頭アドレスを決定し、当該決定した物理先頭アドレスを、前記切替信号が入力された配線手段を介して前記被置換物理先頭アドレスとして前記アドレス記憶手段に書き込む手段と、入力されたセキュリティコード、システムコード、論理アドレス及び読出／書込命令を受け付ける手段と、前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、この比較の結果、両者が一致した場合、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記切替信号が入力された配線手段を介して前記アドレス記憶手段内の被置換物理先頭アドレスを物理先頭アドレスとして読み出す第１の物理アドレス読出手段と、前記第１の物理アドレス読出手段により読み出された物理アドレスと前記入力された論理アドレスとに基づいて、物理アドレスを算出する第１の物理アドレス算出手段と、前記比較の結果、両者が不一致の場合、前記切替信号を入力せずに、前記配線手段を介して前記アドレス記憶手段から被置換物理先頭アドレスを読み出す第２の物理アドレス読出手段と、前記第２の物理アドレス読出手段により読み出された被置換物理先頭アドレスと前記入力された論理アドレスとに基づいて、物理アドレスを算出する第２の物理アドレス算出手段と、前記第１又は第２の物理アドレス算出手段により算出された物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、を備えた不揮発性メモリ装置である。

本発明の第３の局面は、物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、論理アドレスに関連付けて物理アドレスを記憶するためのアドレス記憶手段と、セキュリティコードを記憶するためのセキュリティコード記憶手段と、コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを当該物理アドレスとは異なる値の論理アドレスに関連付けるように前記アドレス記憶手段に書き込む手段と、入力されたセキュリティコード、論理アドレス及び読出／書込命令を受け付ける手段と、前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、この比較の結果、両者が一致した場合、前記入力された論理アドレスを前記アドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す手段と、この読み出した物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、前記比較の結果、両者が不一致の場合、前記入力された論理アドレス又は偽のアドレスと、前記読出／書込命令とを前記メモリ部に送出する手段と、を備えた不揮発性メモリ装置。

本発明の第４の局面は、物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、論理アドレスの各部分が置換されてなる被置換論理アドレスに物理アドレスを関連付けて記憶するためのアドレス記憶手段と、システムコード毎に、配線パターン情報が記憶された配線パターン記憶手段と、入力される切替信号に基づいて配線パターンを切替可能な切替部を有し、当該配線パターン上に送出された論理アドレスの各部分が前記切替部により置換されてなる被置換論理アドレスを前記アドレス記憶手段に伝送するための配線手段と、セキュリティコードを記憶するためのセキュリティコード記憶手段と、コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを被置換論理アドレスに関連付けるように前記アドレス記憶手段に書き込む手段と、入力されたセキュリティコード、システムコード、論理アドレス及び読出／書込命令を受け付ける手段と、前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、この比較の結果、両者が一致した場合、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記入力された論理アドレスを、前記切替信号が入力された配線手段を介して被置換論理アドレスとしてアドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す第１の物理アドレス読出手段と、前記比較の結果、両者が不一致の場合、前記切替信号を入力せずに、前記入力された論理アドレスを前記配線手段からアドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す第２の物理アドレス読出手段と、前記第１又は第２の物理アドレス読出手段により読み出された物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、を備えた不揮発性メモリ装置である。

なお、第１〜第４の各局面の不揮発性メモリ装置はＬＳＩ装置に設けてもよい。ここでいう「ＬＳＩ装置」の用語は、半導体集積回路の総称として用いており、集積度によるＬＳＩの通常の定義（1000個以上で10万個未満の素子を搭載した半導体集積回路）には限定されず、例えば、ＩＣ、ＳＳＩ、ＭＳＩ、ＬＳＩ（通常の定義）、ＶＬＳＩ、ＵＬＳＩ又はＭＰＵなどの上位概念として使用されている。

（作用）
第１〜第４の局面によれば、セキュリティコードが一致した場合にアドレス記憶手段から物理先頭アドレス又は物理アドレスを読み出した後に、得られた正しい物理アドレスでメモリ部にアクセスする構成により、不正コピーを阻止することができる。

また、第１〜第４の局面によれば、入力される論理アドレスと、メモリ部内の物理アドレスとが異なるため、メモリ部全体の書き換え頻度を均等にでき、長寿命化を図ることができる。

以上説明したように本発明によれば、不正コピーを阻止しつつ、長寿命化を図ることができる。

以下、本発明の各実施形態について図面を用いて説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係るＬＳＩ装置の構成を示す模式図であり、図２はこのＬＳＩ装置が有する不揮発性メモリ装置の構成を示す模式図である。このＬＳＩ装置は、ＣＰＵ１がアドレスバス２、データバス３及びコントロールバス４を個別に介して不揮発性メモリ装置１００に接続されており、各バス２〜４を介して不揮発性メモリ装置１００にデータを読出／書込する機能と、通常のプログラム処理機能とをもっている。

不揮発性メモリ装置１００は、フラッシュメモリ部１０及びアドレス変換部２０を備えている。

ここで、フラッシュメモリ部１０は、物理アドレスに対応してデータを保持する読出／書込可能な不揮発性のメモリ部であり、アドレス変換部２０からアクセス可能となっている。なお、保持データは任意であるが、例えば、通常のファイル等の他、ＬＳＩ装置の機能を実現させるための基本データ（例、制御値、制御プログラム等）がある。この種の基本データは、ＬＳＩ装置の動作性能を左右するものであり、システム開発者の独自の技術的知識（ノウハウ）により記述されるから、模倣・盗用を防ぐ観点からもＣＰＵ１のみが利用可能とし、外部から不正コピーされないことが望ましい。また、フラッシュメモリ部１０としては、不揮発性メモリの一例としてフラッシュメモリを用いているが、これに限らず、例えば読出専用のＲＯＭ等のように、フラッシュメモリ以外の不揮発性メモリを用いてもよい。

アドレス変換部２０は、アドレスメモリ２１、セキュリティコード保存メモリ２２、セキュリティコード設定部２３、制御部２４及びコード比較部２５を備えている。

ここで、アドレスメモリ２１は、制御部２４から読出／書込可能であり、物理先頭アドレスを記憶するためのメモリである。

セキュリティコード保存メモリ２２は、セキュリティコード設定部２３から読出／書込可能であり、コード比較部２５から読出可能であって、セキュリティコードを記憶するためのメモリである。

セキュリティコード設定部２３は、ＣＰＵ１からバス４，３を介してコード設定命令及びセキュリティコードが入力されると、当該セキュリティコードをセキュリティコード保存メモリ２２に書き込む機能をもっている。

制御部２４は、セキュリティコード保存メモリ２２内のセキュリティコードに基づいて物理先頭アドレスを決定し、当該決定した物理先頭アドレスをアドレスメモリ２１に書き込む機能と、ＣＰＵ１からバス３，２，４を介して入力されたセキュリティコード、論理アドレス及び読出／書込命令を受け付ける機能と、入力されたセキュリティコードをコード比較部２５に送出する機能と、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、当該入力された論理アドレスとアドレスメモリ２１内の物理先頭アドレスとに基づいて、物理アドレスを算出する機能と、この算出した物理アドレス及び入力された読出／書込命令をフラッシュメモリ部１０に送出する機能と、コード比較部２５による比較の結果、両セキュリティコードが不一致の場合、当該入力された論理アドレス又は偽のアドレスと、読出／書込命令とをフラッシュメモリ部１０に送出する機能とをもっている。

なお、論理アドレスと物理先頭アドレスとに基づいて、物理アドレスを算出する機能としては、例えば、論理アドレスと物理先頭アドレスとを互いに加算する機能、又は論理アドレス及び物理先頭アドレスのうちの一方から他方を減算する機能といった任意の演算機能が使用可能となっている。また、論理アドレスと物理先頭アドレスとに基づいて物理アドレスを算出する機能として任意の演算機能を使用可能なことは、他の実施形態でも同様である。

コード比較部２５は、制御部２４から受けた（ＣＰＵ１からデータバス３を介して入力された）セキュリティコードとセキュリティコード保存メモリ２２内のセキュリティコードとを比較する機能と、この比較結果を制御部２４に送出する機能とをもっている。

次に、以上のように構成された不揮発性メモリ装置を備えたＬＳＩ装置の動作を図３及び図４のフローチャートを用いて初期化時及び読出／書込時の順に説明する。

（初期化時）
ＣＰＵ１は、バス４，３を介してコード設定命令及びセキュリティコードを不揮発性メモリ装置１００に入力する。

不揮発性メモリ装置１００においては、セキュリティコード設定部２３が、この入力されたコード設定命令及びセキュリティコード＊＊＊＊に基づいて、当該セキュリティコード＊＊＊＊をセキュリティコード保存メモリ２２に書き込むことにより、セキュリティコードを設定する（ＳＴ１）。また、セキュリティコード設定部２３は、セキュリティコードの書込完了を制御部２４に通知する。

制御部２４は、セキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊に基づいて物理先頭アドレス＊＊＊＊を決定し、当該決定した物理先頭アドレス＊＊＊＊をアドレスメモリ２１に書き込む（ＳＴ２）。

これにより、初期化時の動作が完了する。

（読出／書込時）
ＣＰＵ１は、バス３，２，４を介してセキュリティコード＊＊＊＊、論理アドレス○○○○及び読出／書込命令を不揮発性メモリ装置１００に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップＳＴ１４に合わせたタイミングでＣＰＵ１は書込みデータをデータバス３に送出する。

不揮発性メモリ装置１００においては、制御部２４が、この入力されたセキュリティコード＊＊＊＊、論理アドレス○○○○及び読出／書込命令を受け付けると（ＳＴ１１）、当該入力されたセキュリティコード＊＊＊＊をコード比較部２５に送出する。

コード比較部２５は、このセキュリティコード＊＊＊＊とセキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊とを比較し（ＳＴ１２）、比較結果を制御部２４に送出する。

制御部２４は、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、ＣＰＵ１から入力された論理アドレス○○○○とアドレスメモリ２１内の物理先頭アドレス＊＊＊＊とに基づいて、正しい物理アドレス※※※※（＝＊＊＊＊＋○○○○）を算出し（ＳＴ１３）、この正しい物理アドレス※※※※及び入力された読出／書込命令をフラッシュメモリ部１０に送出する（ＳＴ１４）。

フラッシュメモリ部１０では、読出／書込命令に基づいて、正しい物理アドレス※※※※に対応するデータ△△△△が読出／書込される。

一方、コード比較部２５による比較の結果、両セキュリティコードが不一致の場合、制御部２４は、ＣＰＵ１から入力された論理アドレス○○○○又は偽のアドレスと、読出／書込命令とをフラッシュメモリ部１０に送出する（ＳＴ１５）。

フラッシュメモリ部１０では、読出／書込命令に基づいて、論理アドレス○○○○又は偽のアドレスに対応するデータ（正しい物理アドレス※※※※に対応しないデータ）が読出／書込される。

上述したように本実施形態によれば、セキュリティコードが一致した場合にアドレスメモリ２１内の物理先頭アドレスに基づき、算出した正しい物理アドレスでフラッシュメモリ部１０にアクセスする構成により、不正コピーを阻止することができる。また、セキュリティコードが不一致の場合、アドレスメモリ２１にアクセスせずにフラッシュメモリ部１０からデータを読み出すので、本来、意図したデータとは異なるデータが読み出される。

さらに、本実施形態によれば、入力される論理アドレスと、メモリ部内の物理アドレスとが異なるため、フラッシュメモリ部１０全体の書き換え頻度を均等にでき、長寿命化を図ることができる。

例えば、従来技術では、図５に示すように、ＣＰＵから入力される論理アドレスと、フラッシュメモリ内の物理アドレスとが同一のため、物理先頭アドレス付近のメモリ領域の書き換え頻度が高いことから、メモリ寿命が短くなる。

これに対し、本実施形態は、セキュリティコードで決定される物理先頭アドレスの分だけ、図６に示すように、アドレス変換部２０に入力される論理アドレスと、フラッシュメモリ部１０内の物理アドレスとが異なるため、フラッシュメモリ部１０全体に書き換え頻度が分散して均等化されることから、長寿命化を図ることができる。この場合、フラッシュメモリ部１０においては、物理アドレス順にデータが配列されず、外見上、ランダムにデータが配列される。このような書き換え頻度の均等化は、例えばデータ毎に異なるセキュリティコードを設定することにより、より一層の向上を図ることができる。

（第２の実施形態）
図７は本発明の第２の実施形態に係るＬＳＩ装置の構成を示す模式図であり、図８はこのＬＳＩ装置が有する不揮発性メモリ装置の構成を示す模式図であって、前述した図面とほぼ同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分について主に述べる。なお、以下の各実施形態も同様にして重複した説明を省略する。

すなわち、第２の実施形態は、第１の実施形態の変形例であり、システムコードに応じて攪拌した物理先頭アドレスをアドレスメモリ２１ａに保持する形態となっている。

これに伴い、アドレス変換部２０ａは、前述したアドレス変換部２０に比べ、アドレスメモリ２１及び制御部２４に代えて、アドレスメモリ２１ａ、制御部２４ａ、コード対応配線パターンメモリ２６及び配線部２７を備えた構成となっている。

ここで、アドレスメモリ２１ａは、制御部２４ａから配線部２７を介して読出／書込可能であり、物理先頭アドレスの各部分が置換されてなる被置換物理先頭アドレスを記憶するためのメモリである。

コード対応配線パターンメモリ２６は、制御部２４ａから読出／書込可能であり、システムコード毎に、配線部２７の配線パターン情報が記憶されたメモリである。

ここで、配線パターン情報とは、制御部２４ａ側のアドレス線と、アドレスメモリ２１ａ側のアドレス線とが互いに異なる配線パターンを指定する情報である。図８に示す例では、制御部２４ａ側のアドレス線をＡ０とし、アドレスメモリ２１ａ側のアドレス線をＡ１５とした配線パターンを指定している。但し、これに限らず、配線パターン情報は、制御部２４ａ側のアドレス線とアドレスメモリ２１ａ側のアドレス線とが互いに異なる配線パターンであれば、任意の配線パターンを指定可能となっている。このような配線パターン情報は、他の実施形態でも同様である。

配線部２７は、制御部２４ａとアドレスメモリ２１ａとの間のアドレス線の配線パターンと、制御部２４ａから入力される切替信号に基づいて当該配線パターンを切替可能な切替部とを有し、制御部２４ａから配線パターン上に送出された物理先頭アドレスの各部分が切替部により置換されてなる被置換物理先頭アドレスをアドレスメモリ２１ａに伝送するためのものである。ここで、切替部としては、例えばマルチプレクサが使用可能となっている。

制御部２４ａは、ＣＰＵ１から専用線５を介してシステムコードが入力されると、この入力されたシステムコードに基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７の切替部に入力すると共に、セキュリティコード保存メモリ２２内のセキュリティコードに基づいて物理先頭アドレスを決定し、当該決定した物理先頭アドレスを、切替信号が入力された配線部２７を介して被置換物理先頭アドレスとしてアドレスメモリ２１ａに書き込む機能と、ＣＰＵ１からバス３，２，４を介して入力されたセキュリティコード、論理アドレス及び読出／書込命令とＣＰＵ１から専用線５を介して入力されたシステムコードとを受け付ける機能と、入力されたセキュリティコードをコード比較部２５に送出する機能と、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、入力されたシステムコードに基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７の切替部に入力すると共に、切替信号が入力された配線部２７を介してアドレスメモリ２１ａ内の被置換物理先頭アドレスを物理先頭アドレスとして読み出す第１の物理アドレス読出機能と、第１の物理アドレス読出機能により読み出された物理アドレスとＣＰＵ１から入力された論理アドレスとに基づいて、物理アドレスを算出する第１の物理アドレス算出機能と、コード比較部２５による比較の結果、両者が不一致の場合、切替信号を入力せずに、配線部２７を介してアドレスメモリ２１ａから被置換物理先頭アドレスを読み出す第２の物理アドレス読出機能と、第２の物理アドレス読出機能により読み出された被置換物理先頭アドレスとＣＰＵ１から入力された論理アドレスとに基づいて、物理アドレスを算出する第２の物理アドレス算出機能と、第１又は第２の物理アドレス算出機能により算出された物理アドレス及びＣＰＵ１から入力された読出／書込命令をフラッシュメモリ部１０に送出する機能とをもっている。

次に、以上のように構成された不揮発性メモリ装置を備えたＬＳＩ装置の動作を図９及び図１０のフローチャートを用いて初期化時及び読出／書込時の順に説明する。

不揮発性メモリ装置１００においては、セキュリティコード設定部２３が、この入力されたコード設定命令及びセキュリティコード＊＊＊＊に基づいて、当該セキュリティコード＊＊＊＊をセキュリティコード保存メモリ２２に書き込むことにより、セキュリティコードを設定する（ＳＴ２１）。また、セキュリティコード設定部２３は、セキュリティコードの書込完了を制御部２４ａに通知する。

制御部２４ａは、ＣＰＵ１から専用線５を介してシステムコード＃＃＃＃が入力されると、この入力されたシステムコード＃＃＃＃に基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７の切替部に入力すると共に（ＳＴ２２）、セキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊に基づいて物理先頭アドレス＊＊＊＊を決定し、当該決定した物理先頭アドレス＊＊＊＊を、切替信号が入力された配線部２７を介して被置換物理先頭アドレス□□□□としてアドレスメモリ２１ａに書き込む（ＳＴ２３）。

これにより、初期化時の動作が完了する。

（読出／書込時）
ＣＰＵ１は、バス３，２，４を介してセキュリティコード＊＊＊＊、論理アドレス○○○○及び読出／書込命令を不揮発性メモリ装置１００に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップＳＴ３７に合わせたタイミングでＣＰＵ１は書込みデータをデータバス３に送出する。また、ＣＰＵ１は、専用線５を介してシステムコード＃＃＃＃を不揮発性メモリ装置１００に入力する。

不揮発性メモリ装置１００においては、制御部２４ａが、この入力されたセキュリティコード＊＊＊＊、システムコード＃＃＃＃、論理アドレス○○○○及び読出／書込命令を受け付けると（ＳＴ３１）、当該入力されたセキュリティコード＊＊＊＊をコード比較部２５に送出する。

コード比較部２５は、このセキュリティコード＊＊＊＊とセキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊とを比較し（ＳＴ３２）、比較結果を制御部２４ａに送出する。

制御部２４ａは、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、ＣＰＵ１から入力されたシステムコード＃＃＃＃に基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７の切替部に入力すると共に、切替信号が入力された配線部２７を介してアドレスメモリ２１ａ内の被置換物理先頭アドレス□□□□を物理先頭アドレス＊＊＊＊として読み出す（ＳＴ３３）。

また、制御部２４ａは、ステップＳＴ３３で読み出された物理先頭アドレス＊＊＊＊とＣＰＵ１から入力された論理アドレス○○○○とに基づいて、正しい物理アドレス※※※※（＝＊＊＊＊＋○○○○）を算出する（ＳＴ３４）。

一方、制御部２４ａは、ステップＳＴ３２における比較の結果、両者が不一致の場合、切替信号を入力せずに、配線部２７を介してアドレスメモリ２１ａから被置換物理先頭アドレス□□□□を読み出す（ＳＴ３５）。

また、制御部２４ａは、ステップＳＴ３５で読み出された被置換物理先頭アドレス□□□□とＣＰＵ１から入力された論理アドレス○○○○とに基づいて、偽の物理アドレス××××（＝□□□□＋○○○○）を算出する（ＳＴ３６）。

しかる後、制御部２４ａは、ステップＳＴ３４で算出した正しい物理アドレス※※※※又はステップＳＴ３６で算出した偽の物理アドレス××××と、入力された読出／書込命令とをフラッシュメモリ部１０に送出する（ＳＴ３７）。

正しい物理アドレス※※※※が送出された場合、フラッシュメモリ部１０では、読出／書込命令に基づいて、正しい物理アドレス※※※※に対応するデータ△△△△が読出／書込される。

一方、偽の物理アドレス××××が送出された場合、フラッシュメモリ部１０では、読出／書込命令に基づいて、偽の物理アドレス××××に対応するデータ（正しい物理アドレス※※※※に対応しないデータ）が読出／書込される。

上述したように本実施形態によれば、第１の実施形態と同様に、不正コピーを阻止しつつ、長寿命化を図ることができる。

また、正しいセキュリティコードの入力に加え、ＣＰＵ１が正しいシステムコードを入力しないと、制御部２４ａが正しい物理アドレスを算出できないので、第１の実施形態に比べ、より確実に、不正コピーを阻止することができる。

（第３の実施形態）
図１１は本発明の第３の実施形態に係る不揮発性メモリ装置の構成を示す模式図であり、この不揮発性メモリ装置は図１に示したようにＬＳＩ装置に設けられている。

第３の実施形態は、第１の実施形態の変形例であり、論理アドレスに対応した物理アドレスをアドレスメモリ２１ｂに保持する形態となっている。

これに伴い、アドレス変換部２０ｂは、前述したアドレス変換部２０に比べ、アドレスメモリ２１及び制御部２４に代えて、アドレスメモリ２１ｂ及び制御部２４ｂを備えた構成となっている。

ここで、アドレスメモリ２１ｂは、制御部２４ｂから読出／書込可能であり、論理アドレスに関連付けて物理アドレスを記憶するためのメモリである。

制御部２４ｂは、セキュリティコード保存メモリ２２内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを当該物理アドレスとは異なる値の論理アドレスに関連付けるようにアドレスメモリ２１ｂに書き込む機能と、ＣＰＵ１からバス３，２，４を介して入力されたセキュリティコード、論理アドレス及び読出／書込命令を受け付ける機能と、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、当該入力された論理アドレスをアドレスメモリ２１ｂに送出して当該アドレスメモリ２１ｂから物理アドレスを読み出す機能と、この読み出した物理アドレス及び入力された読出／書込命令をフラッシュメモリ部１０に送出する機能と、コード比較部２５による比較の結果、両セキュリティコードが不一致の場合、当該入力された論理アドレス又は偽のアドレスと、読出／書込命令とをフラッシュメモリ部１０に送出する機能とをもっている。

次に、以上のように構成された不揮発性メモリ装置を備えたＬＳＩ装置の動作を図１２及び図１３のフローチャートを用いて初期化時及び読出／書込時の順に説明する。

不揮発性メモリ装置１００においては、セキュリティコード設定部２３が、この入力されたコード設定命令及びセキュリティコード＊＊＊＊に基づいて、当該セキュリティコード＊＊＊＊をセキュリティコード保存メモリ２２に書き込むことにより、セキュリティコードを設定する（ＳＴ４１）。また、セキュリティコード設定部２３は、セキュリティコードの書込完了を制御部２４ｂに通知する。

制御部２４ｂは、セキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊に基づいて物理アドレス※※※※を決定し、当該決定した物理アドレス※※※※をアドレスメモリ２１ｂに書き込む（ＳＴ４２）。

これにより、初期化時の動作が完了する。

（読出／書込時）
ＣＰＵ１は、バス３，２，４を介してセキュリティコード＊＊＊＊、論理アドレス○○○○及び読出／書込命令を不揮発性メモリ装置１００に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップＳＴ５４又はＳＴ５５に合わせたタイミングでＣＰＵ１は書込みデータをデータバス３に送出する。

不揮発性メモリ装置１００においては、制御部２４ｂが、この入力されたセキュリティコード＊＊＊＊、論理アドレス○○○○及び読出／書込命令を受け付けると（ＳＴ５１）、当該入力されたセキュリティコード＊＊＊＊をコード比較部２５に送出する。

コード比較部２５は、このセキュリティコード＊＊＊＊とセキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊とを比較し（ＳＴ５２）、比較結果を制御部２４ｂに送出する。

制御部２４ｂは、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、当該入力された論理アドレス○○○○をアドレスメモリ２１ｂに送出して当該アドレスメモリ２１ｂから正しい物理アドレス※※※※を読み出す（ＳＴ５３）。

しかる後、制御部２４ｂは、この正しい物理アドレス※※※※及び入力された読出／書込命令をフラッシュメモリ部１０に送出する（ＳＴ５４）。

一方、コード比較部２５による比較の結果、両セキュリティコードが不一致の場合、制御部２４ｂは、ＣＰＵ１から入力された論理アドレス○○○○又は偽のアドレスと、読出／書込命令とをフラッシュメモリ部１０に送出する（ＳＴ５５）。

これに加え、入力される論理アドレスと、フラッシュメモリ部１０内の物理アドレスとは、アドレスメモリ２１ｂ内の関連付けに応じて異ならせることができるので、この関連付けに応じて、フラッシュメモリ部１０内のデータ配列のランダム性を向上できると共に、書き込み頻度を均等にすることができる。

（第４の実施形態）
図１４は本発明の第４の実施形態に係る不揮発性メモリ装置の構成を示す模式図であり、この不揮発性メモリ装置は図７に示したようにＬＳＩ装置に設けられている。

第４の実施形態は、第２及び第３の実施形態の組合せ例であり、システムコードに応じて攪拌した論理アドレスをアドレスメモリ２１ｃに保持し、且つ論理アドレスに対応した物理アドレスをアドレスメモリ２１ｃに保持する形態となっている。

これに伴い、アドレス変換部２０ｃは、前述したアドレス変換部２０ａに比べ、アドレスメモリ２１ａ及び制御部２４ａに代えて、アドレスメモリ２１ｃ及び制御部２４ｃを備えており、且つこのアドレスメモリ２１ｃに接続された配線部２７ｃを備えている。

ここで、アドレスメモリ２１ｃは、制御部２４ｃから配線部２７ｃを介して読出／書込可能であり、論理アドレスの各部分が置換されてなる被置換論理アドレスに関連付けて物理アドレスを記憶するためのメモリである。

配線部２７ｃは、制御部２４ｃとアドレスメモリ２１ｃとの間のアドレス線の配線パターンと、制御部２４ｃから入力される切替信号に基づいて当該配線パターンを切替可能な切替部とを有し、制御部２４ｃから配線パターン上に送出された論理アドレスの各部分が切替部により置換されてなる被置換論理アドレスをアドレスメモリ２１ｃに伝送するためのものである。ここで、切替部としては、例えばマルチプレクサが使用可能となっている。

制御部２４ｃは、セキュリティコード保存メモリ２２内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを被置換論理アドレスに関連付けるようにアドレスメモリ２１ｃに書き込む機能と、ＣＰＵ１からバス３，２，４を介して入力されたセキュリティコード、論理アドレス及び読出／書込命令とＣＰＵ１から専用線５を介して入力されたシステムコードとを受け付ける機能と、入力されたセキュリティコードをコード比較部２５に送出する機能と、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、入力されたシステムコードに基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７ｃの切替部に入力すると共に、ＣＰＵ１から入力された論理アドレスを、切替信号が入力された配線部２７ｃを介して被置換論理アドレスとしてアドレスメモリ２１ｃに送出して当該アドレスメモリ２１ｃから物理アドレスを読み出す第１の物理アドレス読出機能と、コード比較部２５による比較の結果、両セキュリティコードが不一致の場合、切替信号を入力せずに、当該入力された論理アドレスを配線部２７ｃからアドレスメモリ２１ｃに送出して当該アドレスメモリ２１ｃから物理アドレスを読み出す第２の物理アドレス読出機能と、第１又は第２の物理アドレス読出機能により読み出された物理アドレス及び入力された読出／書込命令をフラッシュメモリ部１０に送出する機能とをもっている。

次に、以上のように構成された不揮発性メモリ装置を備えたＬＳＩ装置の動作を図１５及び図１６のフローチャートを用いて初期化時及び読出／書込時の順に説明する。

不揮発性メモリ装置１００においては、セキュリティコード設定部２３が、この入力されたコード設定命令及びセキュリティコード＊＊＊＊に基づいて、当該セキュリティコード＊＊＊＊をセキュリティコード保存メモリ２２に書き込むことにより、セキュリティコードを設定する（ＳＴ６１）。また、セキュリティコード設定部２３は、セキュリティコードの書込完了を制御部２４ａに通知する。

制御部２４ａは、ＣＰＵ１から専用線５を介してシステムコード＃＃＃＃が入力されると、この入力されたシステムコード＃＃＃＃に基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７ｃの切替部に入力すると共に（ＳＴ６２）、セキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊に基づいて物理アドレス※※※※を決定し、当該決定した物理アドレス※※※※を、切替信号が入力された配線部２７ｃを介した被置換論理アドレス□□□□に関連付けてアドレスメモリ２１ｃに書き込む（ＳＴ６３）。

これにより、初期化時の動作が完了する。

（読出／書込時）
ＣＰＵ１は、バス３，２，４を介してセキュリティコード＊＊＊＊、論理アドレス○○○○及び読出／書込命令を不揮発性メモリ装置１００に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップＳＴ７５に合わせたタイミングでＣＰＵ１は書込みデータをデータバス３に送出する。また、ＣＰＵ１は、専用線５を介してシステムコード＃＃＃＃を不揮発性メモリ装置１００に入力する。

不揮発性メモリ装置１００においては、制御部２４ｃが、この入力されたセキュリティコード＊＊＊＊、システムコード＃＃＃＃、論理アドレス○○○○及び読出／書込命令を受け付けると（ＳＴ７１）、当該入力されたセキュリティコード＊＊＊＊をコード比較部２５に送出する。

コード比較部２５は、このセキュリティコード＊＊＊＊とセキュリティコード保存メモリ２２内のセキュリティコード＊＊＊＊とを比較し（ＳＴ７２）、比較結果を制御部２４ｃに送出する。

制御部２４ｃは、コード比較部２５による比較の結果、両セキュリティコードが一致した場合、ＣＰＵ１から入力されたシステムコード＃＃＃＃に基づいて、コード対応配線パターンメモリ２６から読み出した配線パターン情報に対応する切替信号を配線部２７ｃの切替部に入力すると共に、ＣＰＵ１から入力された論理アドレス○○○○を、切替信号が入力された配線部２７ｃを介して被置換論理アドレス□□□□としてアドレスメモリ２１ｃに送出して当該アドレスメモリ２１ｃから正しい物理アドレス※※※※を読み出す（ＳＴ７３）。

一方、制御部２４ａは、ステップＳＴ７２における比較の結果、両者が不一致の場合、切替信号を入力せずに、当該入力された論理アドレス○○○○を配線部２７ｃからアドレスメモリ２１ｃに送出して当該アドレスメモリ２１ｃから偽の物理アドレス××××を読み出す（ＳＴ７４）。

しかる後、制御部２４ａは、ステップＳＴ７３で読み出した正しい物理アドレス※※※※又はステップＳＴ７４で読み出した偽の物理アドレス××××と、入力された読出／書込命令とをフラッシュメモリ部１０に送出する（ＳＴ７５）。

上述したように本実施形態によれば、第２及び第３の実施形態と同様に、不正コピーをより確実に阻止しつつ、長寿命化を図ることができる。

例えば、正しいセキュリティコードの入力に加え、ＣＰＵ１が正しいシステムコードを入力しないと、制御部２４ｃがメモリアドレス２１ｃから正しい物理アドレスを読み出せないので、第３の実施形態に比べ、より確実に、不正コピーを阻止することができる。

なお、上記実施形態に記載した手法は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フロッピー（登録商標）ディスク、ハードディスクなど）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤなど）、光磁気ディスク（ＭＯ）、半導体メモリなどの記憶媒体に格納して頒布することもできる。

また、本願発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組合せてもよい。

本発明の第１の実施形態に係るＬＳＩ装置の構成を示す模式図である。同実施形態における不揮発性メモリ装置の構成を示す模式図である。同実施形態における初期化時の動作を説明するためのフローチャートである。同実施形態における読出／書込時の動作を説明するためのフローチャートである。従来技術における論理空間と物理空間との関係を説明するための模式図である。同実施形態における論理空間と物理空間との関係を説明するための模式図である。本発明の第２の実施形態に係るＬＳＩ装置の構成を示す模式図である。同実施形態における不揮発性メモリ装置の構成を示す模式図である。同実施形態における初期化時の動作を説明するためのフローチャートである。同実施形態における読出／書込時の動作を説明するためのフローチャートである。本発明の第３の実施形態に係る不揮発性メモリ装置の構成を示す模式図である。同実施形態における初期化時の動作を説明するためのフローチャートである。同実施形態における読出／書込時の動作を説明するためのフローチャートである。本発明の第４の実施形態に係る不揮発性メモリ装置の構成を示す模式図である。同実施形態における初期化時の動作を説明するためのフローチャートである。同実施形態における読出／書込時の動作を説明するためのフローチャートである。

符号の説明

１…ＣＰＵ、２…アドレスバス、３…データバス、４…コントロールバス、５…専用線、１０…フラッシュメモリ部、２０，２０ａ，２０ｂ，２０ｃ…アドレス変換部、２１，２１ａ，２１ｂ，２１ｃ…アドレスメモリ、２２…セキュリティコード保存メモリ、２３…セキュリティコード設定部、２４，２４ａ，２４ｂ，２４ｃ…制御部、２５…コード比較部、２６…コード対応配線パターンメモリ、２７，２７ｃ…配線部、１００…不揮発性メモリ装置。

Claims

物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、
物理先頭アドレスを記憶するためのアドレス記憶手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
前記セキュリティコード記憶手段内のセキュリティコードに基づいて前記物理先頭アドレスを決定し、当該決定した物理先頭アドレスを前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、論理アドレス及び読出／書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力された論理アドレスと前記アドレス記憶手段内の物理先頭アドレスとに基づいて、物理アドレスを算出する手段と、
この算出した物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、
前記比較の結果、両者が不一致の場合、前記入力された論理アドレス又は偽のアドレスと、前記読出／書込命令とを前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。
物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、
物理先頭アドレスの各部分が置換されてなる被置換物理先頭アドレスを記憶するためのアドレス記憶手段と、
システムコード毎に、配線パターン情報が記憶された配線パターン記憶手段と、
入力される切替信号に基づいて配線パターンを切替可能な切替部を有し、当該配線パターン上に送出された物理先頭アドレスの各部分が前記切替部により置換されてなる被置換物理先頭アドレスを前記アドレス記憶手段に伝送するための配線手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
システムコードが入力されると、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理先頭アドレスを決定し、当該決定した物理先頭アドレスを、前記切替信号が入力された配線手段を介して前記被置換物理先頭アドレスとして前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、システムコード、論理アドレス及び読出／書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記切替信号が入力された配線手段を介して前記アドレス記憶手段内の被置換物理先頭アドレスを物理先頭アドレスとして読み出す第１の物理アドレス読出手段と、
前記第１の物理アドレス読出手段により読み出された物理アドレスと前記入力された論理アドレスとに基づいて、物理アドレスを算出する第１の物理アドレス算出手段と、
前記比較の結果、両者が不一致の場合、前記切替信号を入力せずに、前記配線手段を介して前記アドレス記憶手段から被置換物理先頭アドレスを読み出す第２の物理アドレス読出手段と、
前記第２の物理アドレス読出手段により読み出された被置換物理先頭アドレスと前記入力された論理アドレスとに基づいて、物理アドレスを算出する第２の物理アドレス算出手段と、
前記第１又は第２の物理アドレス算出手段により算出された物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。
物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、
論理アドレスに関連付けて物理アドレスを記憶するためのアドレス記憶手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを当該物理アドレスとは異なる値の論理アドレスに関連付けるように前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、論理アドレス及び読出／書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力された論理アドレスを前記アドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す手段と、
この読み出した物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、
前記比較の結果、両者が不一致の場合、前記入力された論理アドレス又は偽のアドレスと、前記読出／書込命令とを前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。
物理アドレスに対応してデータを保持する読出／書込可能なメモリ部を備えた不揮発性メモリ装置であって、
論理アドレスの各部分が置換されてなる被置換論理アドレスに物理アドレスを関連付けて記憶するためのアドレス記憶手段と、
システムコード毎に、配線パターン情報が記憶された配線パターン記憶手段と、
入力される切替信号に基づいて配線パターンを切替可能な切替部を有し、当該配線パターン上に送出された論理アドレスの各部分が前記切替部により置換されてなる被置換論理アドレスを前記アドレス記憶手段に伝送するための配線手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを被置換論理アドレスに関連付けるように前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、システムコード、論理アドレス及び読出／書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記入力された論理アドレスを、前記切替信号が入力された配線手段を介して被置換論理アドレスとしてアドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す第１の物理アドレス読出手段と、
前記比較の結果、両者が不一致の場合、前記切替信号を入力せずに、前記入力された論理アドレスを前記配線手段からアドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す第２の物理アドレス読出手段と、
前記第１又は第２の物理アドレス読出手段により読み出された物理アドレス及び前記入力された読出／書込命令を前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。
請求項１乃至請求項４のいずれか１項に記載の不揮発性メモリ装置を備えたことを特徴とするＬＳＩ装置。