JP5083300B2 - Wiring substrate for semiconductor device and semiconductor device using the same - Google Patents
Wiring substrate for semiconductor device and semiconductor device using the same Download PDFInfo
- Publication number
- JP5083300B2 JP5083300B2 JP2009272528A JP2009272528A JP5083300B2 JP 5083300 B2 JP5083300 B2 JP 5083300B2 JP 2009272528 A JP2009272528 A JP 2009272528A JP 2009272528 A JP2009272528 A JP 2009272528A JP 5083300 B2 JP5083300 B2 JP 5083300B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- wiring board
- cutting line
- product area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は、例えば液晶表示装置等を構成する部品の一つとして用いられる半導体装置用配線基板及びそれを用いた半導体装置に関するものである。 The present invention relates to a wiring board for a semiconductor device used as one of components constituting, for example, a liquid crystal display device and a semiconductor device using the same.
一般に、COFテープ、TCPテープなどと呼ばれる半導体装置用配線基板は、例えば、図6に示されるように、ポリイミドテープ等からなる基板2上に、半導体素子3の電極端子と接続される接続端子(図示せず)と液晶表示装置等の外部機器と接続される接続端子4を備えた配線5を形成して、構成される。COFはChip On Filmの略であり、TCPはTape Carrier Packageの略である。いずれも半導体装置の構造もしくは形態を言い表す言葉として慣用されている。
In general, a wiring board for a semiconductor device called a COF tape, a TCP tape, or the like is connected to an electrode terminal of a semiconductor element 3 on a substrate 2 made of polyimide tape or the like (see FIG. 6). (Not shown) and a
また、半導体装置用配線基板の配線は、半導体素子の高機能化と高集積化とに相俟って、ますます微細化(ファイン化)されており、このような中で、配線の形成には、予め基板上に設けた銅箔をフォトエッチングすることにより配線を形成する方法(フォトエッチング法)が、一般に採用されている。 In addition, the wiring of wiring boards for semiconductor devices is becoming increasingly finer (finer) in conjunction with higher functionality and higher integration of semiconductor elements. In general, a method of forming a wiring by photoetching a copper foil previously provided on a substrate (photoetching method) is employed.
配線の微細化(ファイン化)については、配線の幅が小さくなると共に配線のピッチが小さくなることから、断線や、短絡(電気的ショート)に結びつきやすい配線上の欠陥が発生しやすくなることが問題とされている。したがって、そのような断線や配線上の欠陥の存在には、細心の注意を払う必要がある。また、各配線に設けられた上記接続端子の端子間ピッチも小さくなることから、例えば、半導体素子の電極パッドと上記接続端子との接合作業は、当然、難しくなる。特に、両者を正しい位置に合わせて接合することが難しくなる。 With regard to miniaturization (fineness) of wiring, since the wiring width becomes smaller and the wiring pitch becomes smaller, defects on the wiring that are likely to cause disconnection and short circuit (electrical short circuit) are likely to occur. It has been a problem. Therefore, it is necessary to pay close attention to the presence of such disconnections and wiring defects. Further, since the pitch between the terminals of the connection terminals provided in each wiring is also reduced, for example, it is naturally difficult to join the electrode pads of the semiconductor element and the connection terminals. In particular, it becomes difficult to join the two in the correct position.
この点を踏まえ、図6に示される半導体装置用配線基板1においては、製品エリア6の外側のエリアまで配線5を引き出してテストパッド7を形成し、製造過程において、このテストパッド7を利用して、半導体装置用配線基板1の配線5の断線や欠陥の有無等を検査することができるように、構成されている。前記製品エリア6は、その切断ライン8に沿って最終的に切断することにより、1ピース毎に個別化された半導体装置を得るように区画された、半導体装置用配線基板1上のエリアである。なお、テストパッド7は、後述する検査装置のプローブ(検査用接触針)の大きさに対応して、比較的大きい面積に形成される。これは、テストパッド7を形成するために引き出された元々の配線5の幅が、それだけ小さいということでもある。また、前記製品エリア6内の配線5の表面には、一般に配線を絶縁し保護する目的で、前記接続端子部分を除く領域に、絶縁性の有機材料からなるソルダレジスト(SR)の絶縁皮膜9が、塗装・形成される。
In consideration of this point, in the
ここで、半導体装置用配線基板1に対する上記検査は、まず、図6で、半導体素子3を接合・搭載する前の半導体装置用配線基板1の状態で、テストパッド7を利用して、テストパッド7に図示しない検査装置のプローブ(検査用接触針)を接触させることにより断線や短絡の有無を検査する、電気的検査(OSテスト)を行う。次に、その半導体装置用配線基板1に半導体素子3を接合・搭載した図6の状態で、テストパッド7を利用して、同じ要領により半導体素子3の接合が正しくなされているか(半導体素子3が正常に機能しているか)どうかを検査する、電気選別試験(ファイナルテスト)を行う。
Here, the above-described inspection for the
そして、OSテスト、ファイナルテストを夫々終了した後、最終段階で、例えば、プレス等の打ち抜き手段を用いて、上記製品エリア6の切断ライン8に沿って半導体装置用配線基板1を切断することにより、1ピース毎に個別化された半導体装置を得る。なお、この個別化された半導体装置においては、配線幅が小さい(図6の)右側の配線の接続端子4には、液晶表示装置等の外部機器が接続される。また、比較的配線幅が大きい(図6の)左側の配線の接続端子13には、電源等の電子回路を搭載した別のプリント基板(PCB)が接続される。図7は、図6のA部を拡大したものである。
Then, after finishing the OS test and the final test, respectively, at the final stage, the semiconductor
一方、先行技術文献である特許文献1には、多少表現は異なるものの、基板上に、半導体素子の電極端子と接続される接続端子と液晶表示装置等の外部機器と接続される接続端子とを備えた配線を形成してなる、半導体装置用配線基板が記載されている。この半導体装置用配線基板は、異方性導電材含有の接着フィルムあるいは異方性導電材含有の接着ペーストを用いることによって、半導体素子の電極端子と接続される接続端子に半導体素子を接着・搭載するというものであり、その上で、そのような接着材を、半導体装置用配線基板の製品エリアを示す切断予定線より内側領域に限定して設けるようにしたものである。また、この特許文献1には、そのように接着材を限定して設けることによって、製品エリアを示す切断予定線上には接着材が設けられないことから、その切断予定線に沿って半導体装置用配線基板を切断する際に、従来のように接着材の存在により配線が剥離したり、切断部分に折れ曲がりが生じるなどの不具合が発生しなくなる、ということが記載されている。
On the other hand, in
従来の半導体装置用配線基板によれば、OSテスト、ファイナルテストを夫々終了した後、最終段階で、1ピース毎に個別化された半導体装置を得るために、製品エリアの切断ラインに沿って半導体装置用配線基板を切断するが、その切断の際に、テストパッドを形成するために製品エリアの外側のエリアまで引き出された配線の一部が同時に切断されることになる。これにより、配線の切断端から金属バリが発生すると共に、金属バリが剥がれることによって金属異物が発生するという問題がある。金属異物が飛散しやすいことは言うまでもない。この結果、隣接する配線間では、金属バリや金属異物により短絡が発生するという問題がある。これについてはさらに、互いに接続される、半導体装置用配線基板の配線と、液晶表示装置等外部機器の配線との、接合・実装時における位置ズレ(配線の幅方向のズレ)が、両者における配線の間隔を実質上狭くすることから、金属バリや金属異物による短絡の発生を助長するという問題がある。また、その接合・実装にあたり、接合材料として導電性粒子を含有した異方性導電膜(ACF)を用いた場合は、導電性粒子を介して金属バリや金属異物が短絡を誘発するという問題がある。 According to the conventional wiring board for a semiconductor device, after completing the OS test and the final test, in order to obtain a semiconductor device that is individualized for each piece in the final stage, the semiconductor along the cutting line in the product area The device wiring board is cut, and at the time of the cutting, a part of the wiring drawn to the area outside the product area in order to form the test pad is cut at the same time. As a result, there is a problem that metal burrs are generated from the cut ends of the wiring, and metal foreign matter is generated due to peeling of the metal burrs. Needless to say, metallic foreign objects are easily scattered. As a result, there is a problem that a short circuit occurs between adjacent wires due to metal burrs or metal foreign objects. In addition, the positional deviation (displacement in the width direction of the wiring) at the time of joining and mounting between the wiring of the wiring board for the semiconductor device and the wiring of the external device such as a liquid crystal display device, which are connected to each other, Therefore, there is a problem that the occurrence of a short circuit due to a metal burr or a metal foreign object is promoted. In addition, when an anisotropic conductive film (ACF) containing conductive particles is used as a bonding material for bonding / mounting, there is a problem that a metal burr or a metal foreign object induces a short circuit through the conductive particles. is there.
図8は、配線の切断端に発生する金属バリの一形態を示すものである。この図によれば、金属バリ14が発生すると、隣接する配線5間で、金属バリ14による短絡が発生しやすくなることが分かる。また、その対策として、図9に示されるように、半導体装置用配線基板1の配線5の、製品エリア6の切断ライン8と交差する部分10を、局部的に細く形成する、いわゆるくびれ12を形成する方法がある。しかし、この方法によれば、元々の配線5の幅が小さいと、くびれ12を形成することによってその配線5の幅がより一層小さくなることから、くびれ12部分の配線5を切断したときには、図10に示されるように、切断された配線5の端部15が容易に捲れあがり、剥がれたりするという別の問題が発生する。この結果、その配線5の端部15は金属バリ14と同じように作用し、これにより、隣接する配線5間で、短絡が発生しやすくなるという問題がある。結局、このくびれ12を形成する方法は、短絡の対策としては不十分である。
FIG. 8 shows an embodiment of a metal burr generated at the cut end of the wiring. According to this figure, it can be seen that when the metal burr 14 is generated, a short circuit due to the metal burr 14 is likely to occur between the
これに対し、特許文献1に記載の半導体装置用配線基板は、製品エリアを示す切断予定線に沿って半導体装置用配線基板を切断する際に、いわゆるべた付きやすい状態にある接着材の存在により、配線が剥離したり、切断部分に折れ曲がりが生じるなどの不具合が発生するのを防止するために、そのような接着材を、切断予定線より内側領域に限定して設けるようにしたものである。言うなれば、切断予定線に沿って半導体装置用配線基板がきれいに切断されるようにしたものである。特許文献1には、そのような接着材の問題と対策が記載されているだけである。
On the other hand, the semiconductor device wiring board described in
したがって、本発明の目的は、製品エリアの切断ラインに沿って導体装置用配線基板を切断する際に、配線の切断端から金属バリや金属異物が発生するのを抑制することができ、これにより隣接する配線間で短絡が発生するのを抑制することができる、半導体装置用配線基板及びそれを用いた半導体装置を提供することにある。 Therefore, the object of the present invention is to suppress the generation of metal burrs and metal foreign objects from the cut end of the wiring when cutting the wiring board for the conductor device along the cutting line of the product area. An object of the present invention is to provide a wiring board for a semiconductor device and a semiconductor device using the same which can suppress occurrence of a short circuit between adjacent wirings.
上記目的を達成するために請求項1の発明は、基板上に、半導体素子の電極端子と接続される接続端子と液晶表示装置等の外部機器と接続される接続端子とを備えた配線を形成してなる、半導体装置用配線基板であって、その切断ラインに沿って切断することにより個別の半導体装置を得るように区画された製品エリアを有し、前記製品エリアの外側のエリアまで前記配線を引き出してテストパッドを形成すると共に、前記製品エリアの前記切断ラインと交差する部分の前記配線上に、有機材料からなるソルダレジストの皮膜を形成してなることを特徴とする半導体装置用配線基板を提供する。 In order to achieve the above object, the invention according to claim 1 forms a wiring having a connection terminal connected to an electrode terminal of a semiconductor element and a connection terminal connected to an external device such as a liquid crystal display device on a substrate. A wiring board for a semiconductor device having a product area partitioned so as to obtain an individual semiconductor device by cutting along the cutting line, and the wiring to an area outside the product area And forming a test pad, and forming a solder resist film made of an organic material on the wiring at a portion intersecting with the cutting line in the product area. I will provide a.
この半導体装置用配線基板によれば、上記構成の採用により、特に、前記製品エリアの外側のエリアまで前記配線を引き出してテストパッドを形成すると共に、前記製品エリアの前記切断ラインと交差する部分の前記配線上に、有機材料からなる皮膜を形成したことにより、製品エリアの切断ラインに沿って導体装置用配線基板を切断する際に、配線の切断端から金属バリや金属異物が発生するのを抑制することができ、これにより隣接する配線間で短絡が発生するのを抑制することができる。 According to this wiring board for a semiconductor device, by adopting the above configuration, in particular, the wiring is drawn out to an area outside the product area to form a test pad, and at the portion intersecting the cutting line in the product area By forming a film made of an organic material on the wiring, metal burrs and foreign objects are generated from the cut end of the wiring when cutting the wiring board for the conductor device along the cutting line in the product area. It can suppress, and it can suppress that a short circuit generate | occur | produces between adjacent wiring by this.
請求項2の発明は、前記皮膜は、前記切断ラインと交差する部分の前記配線間の前記基板上にも形成されていることを特徴とする請求項1に記載の半導体装置用配線基板を提供する。 According to a second aspect of the present invention, there is provided the wiring board for a semiconductor device according to the first aspect, wherein the film is also formed on the substrate between the wirings at a portion intersecting the cutting line. To do.
この半導体装置用配線基板によれば、上記効果に加えて、上記構成の採用により、前記皮膜をストライプ状に連続する皮膜として形成することができるため、前記皮膜の形成が容易となり、これにより半導体装置用配線基板を有利に製造することができる。 According to this wiring board for a semiconductor device, in addition to the above effects, the film can be formed as a continuous film in the form of stripes by adopting the above-described configuration. An apparatus wiring board can be advantageously manufactured.
この半導体装置用配線基板によれば、上記効果に加えて、上記構成の採用により、つまり、前記皮膜として、一般に配線を絶縁し保護するために使用されるソルダレジストを用いることにより、上記抑制効果を確実に得ることができる。また、前記皮膜については、一般に配線を絶縁し保護するために使用されるソルダレジストの皮膜の形成と同時に形成することができるため、この意味からも、半導体装置用配線基板を有利に製造することができる。 According to this wiring board for a semiconductor device, in addition to the above-described effect, the above-described suppression effect can be achieved by adopting the above-described configuration, that is, by using a solder resist generally used for insulating and protecting the wiring as the film. Can be definitely obtained. Further, since the film can be formed simultaneously with the formation of a solder resist film generally used for insulating and protecting the wiring, from this point of view, it is advantageous to manufacture a wiring substrate for a semiconductor device. Can do.
請求項3の発明は、前記製品エリアの前記切断ラインと交差する部分の前記配線を、局部的に細く形成してなることを特徴とする請求項1または2に記載の半導体装置用配線基板を提供する。 According to a third aspect of the present invention, there is provided the wiring board for a semiconductor device according to the first or second aspect, wherein the wiring at a portion intersecting with the cutting line of the product area is locally thinned. provide.
この半導体装置用配線基板によれば、上記効果に加えて、上記構成の採用により、いわゆるくびれを形成した場合でも、同様の効果を得ることができる。また、そのくびれ部分では隣接する配線間隔が拡がるので、金属バリや金属異物による短絡が発生しづらくなることから、そのくびれの程度を工夫することにより、つまり、切断された配線の端部が捲れあがり、剥がれたりすることのないようにすることにより、上記効果をより一層向上させることが可能になる。 According to this wiring board for a semiconductor device, in addition to the above effect, the same effect can be obtained even when a so-called constriction is formed by adopting the above configuration. In addition, since the interval between adjacent wires is widened at the constricted portion, it is difficult to cause a short circuit due to a metal burr or a metal foreign object. Therefore, by devising the degree of the constriction, that is, the end of the cut wire is curled. The above-described effect can be further improved by preventing the material from rising or peeling off.
請求項4の発明は、請求項1〜3の何れかの半導体装置用配線基板に、半導体素子を搭載し、前記切断ラインに沿って切断してなることを特徴とする半導体装置を提供する。
According to a fourth aspect of the present invention, there is provided a semiconductor device comprising a semiconductor element mounted on the semiconductor device wiring substrate according to any one of the first to third aspects, and cut along the cutting line.
この半導体装置によれば、上記効果に加えて、上記構成の採用により、つまり、短絡の発生が抑制された導体装置用配線基板を用いることにより、短絡による電気的不良が起きにくい半導体装置を得ることができる。 According to this semiconductor device, in addition to the above-described effects, a semiconductor device in which electrical failure due to a short circuit hardly occurs is obtained by adopting the above-described configuration, that is, by using a wiring board for a conductor device in which the occurrence of a short circuit is suppressed. be able to.
本発明の半導体装置用配線基板及びそれを用いた半導体装置によれば、製品エリアの切断ラインに沿って導体装置用配線基板を切断する際に、配線の切断端から金属バリや金属異物が発生するのを抑制することができ、これにより隣接する配線間で短絡が発生するのを抑制することができる。また、短絡の発生が抑制された半導体装置用配線基板を用いることにより、短絡による電気的不良が起きにくい半導体装置を得ることができる。 According to the wiring board for a semiconductor device and the semiconductor device using the same according to the present invention, when the wiring board for a conductor device is cut along the cutting line in the product area, a metal burr or a metal foreign matter is generated from the cut end of the wiring. This can suppress the occurrence of a short circuit between adjacent wirings. In addition, by using a semiconductor device wiring board in which occurrence of a short circuit is suppressed, a semiconductor device in which an electrical failure due to a short circuit hardly occurs can be obtained.
以下、図1〜5に基づいて本発明の好適な実施の形態を説明する。なお、従来技術と同一の称呼を持つ部材及び部品については、同一の符号を付して、説明することとする。 Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. Note that members and parts having the same names as those of the conventional technology will be described with the same reference numerals.
前記したように、図1は、本発明の一実施の形態に係る半導体装置用配線基板の説明図である。この半導体装置用配線基板1の基本的な構成は、図6と同じである。すなわち、この半導体装置用配線基板1は、例えばポリイミドテープ等からなる基板2上に、半導体素子3の電極端子と接続される接続端子(図示せず)と液晶表示装置等の外部機器と接続される接続端子4とを備えた配線5を形成して、構成される。また、この半導体装置用配線基板1は、製品エリア6の外側のエリアまで配線5を引き出してテストパッド7を形成し、製造過程において、このテストパッド7を利用して、半導体装置用配線基板1の配線5の断線や欠陥の有無等を検査することができるように、構成されている。配線5のピッチは約30μmであり、配線5の幅はそれよりも小さく形成されている。
As described above, FIG. 1 is an explanatory diagram of a wiring board for a semiconductor device according to an embodiment of the present invention. The basic configuration of the semiconductor
前記製品エリア6は、その切断ライン8に沿って最終的に切断することにより、1ピース毎に個別化された半導体装置を得るように区画された、半導体装置用配線基板1上のエリアである。また、前記テストパッド7は、図示しない検査装置のプローブ(検査用接触針)の大きさに対応して、比較的大きい面積に形成される。また、前記製品エリア6内の配線5の表面には、配線を絶縁し保護する目的で、前記接続端子部分を除く領域に、絶縁性の有機材料からなるソルダレジスト(SR)の絶縁皮膜9が、印刷により塗装・形成される。
The
ここで、本実施の形態の半導体装置用配線基板1においては、前記製品エリア6の前記切断ライン8と交差する部分10の前記配線5上に、前記絶縁皮膜9と同じ材質のソルダレジスト(SR)の皮膜11が、やはり前記絶縁皮膜9の形成と同時に印刷により塗装・形成される。また、その皮膜11は、複数の配線5におけるその部分10を連続するように、前記切断ライン8に沿って、一定の長さ、ストライプ状に形成される。このようにすることで、その皮膜11を効率的に形成することができる。なお、本実施の形態では、その皮膜11を形成するものとして、ソルダレジスト(SR)を用いたが、これに代えて、通常、電子部品用のカバーフィルムとして用いられるポリイミドフィルムを用いることもできる。
Here, in the
図2は、図1のA部を拡大した図である。また、図3は、図2において、製品エリアの切断ラインに沿って半導体装置用配線基板を切断した状態を示す説明図である。図2において、半導体装置用配線基板1を切断する際には、図示しないプレス等の打ち抜き手段が用いられる。また、図3によると、本実施の形態によれば、製品エリア6の切断ライン8に沿って導体装置用配線基板1を切断する際に、配線5の切断端から金属バリや金属異物が発生するのを抑制することができ、これにより隣接する配線5間で短絡が発生するのを抑制することができることが分かる。
FIG. 2 is an enlarged view of part A of FIG. FIG. 3 is an explanatory diagram showing a state in which the wiring board for a semiconductor device is cut along the cutting line in the product area in FIG. In FIG. 2, when the semiconductor
次に、図4は、本発明の他の実施の形態に係る半導体装置用配線基板についての説明図であって、図1のA部拡大図である。また、図5は、図4において、製品エリアの切断ラインに沿って半導体装置用配線基板を切断した状態を示す説明図である。この実施の形態の半導体装置用配線基板1は、製品エリア6の切断ライン8と交差する部分10の配線5を、局部的に細く、いわゆるくびれ12を形成したものである。それ以外の構成は、最初の実施の形態と同じであり、製品エリア6の切断ライン8に沿って半導体装置用配線基板1を切断する際には、やはりプレス等の打ち抜き手段が用いられる。図5によると、この実施の形態によれば、いわゆるくびれ12を形成した場合でも、上記同様の効果を得ることができることが分かる。
Next, FIG. 4 is an explanatory view of a wiring board for a semiconductor device according to another embodiment of the present invention, and is an enlarged view of part A of FIG. FIG. 5 is an explanatory view showing a state in which the semiconductor device wiring board is cut along the cutting line in the product area in FIG. In the semiconductor
本発明は、以上の実施の形態の限定されることなく、その発明の範囲において、様々な実施の形態を採用することができることは言うまでもないことである。 Needless to say, the present invention is not limited to the above-described embodiments, and various embodiments can be adopted within the scope of the invention.
1 半導体装置用配線基板
2 基板
3 半導体素子
4、13 接続端子
5 配線
6 製品エリア
7 テストパッド
8 切断ライン
9 絶縁皮膜
10 部分
11 皮膜
12 くびれ
14 金属バリ
15 端部
DESCRIPTION OF
15 edge
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009272528A JP5083300B2 (en) | 2009-11-30 | 2009-11-30 | Wiring substrate for semiconductor device and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009272528A JP5083300B2 (en) | 2009-11-30 | 2009-11-30 | Wiring substrate for semiconductor device and semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011114332A JP2011114332A (en) | 2011-06-09 |
| JP5083300B2 true JP5083300B2 (en) | 2012-11-28 |
Family
ID=44236399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009272528A Expired - Fee Related JP5083300B2 (en) | 2009-11-30 | 2009-11-30 | Wiring substrate for semiconductor device and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5083300B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018100840A1 (en) * | 2016-11-29 | 2018-06-07 | 株式会社村田製作所 | Elastic wave device and method for manufacturing same, high-frequency front end circuit, and communication device |
| KR102383276B1 (en) * | 2017-03-03 | 2022-04-05 | 주식회사 엘엑스세미콘 | Flexible printed circuit board for display |
| JP7215322B2 (en) * | 2019-05-17 | 2023-01-31 | 株式会社デンソー | electronic device |
| CN110379796A (en) * | 2019-07-31 | 2019-10-25 | 昆山国显光电有限公司 | Display panel and display device |
| CN113097094B (en) * | 2021-04-29 | 2022-11-25 | 云谷(固安)科技有限公司 | Substrate to be cut, display panel and preparation method of display panel |
| CN119542148B (en) * | 2024-10-31 | 2025-10-21 | 宏茂微电子(上海)有限公司 | A method for improving multi-layer flash memory packaging process yield and product reliability |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241347A (en) * | 1986-04-14 | 1987-10-22 | Hitachi Ltd | Manufacture of carrier tapes through electroforming |
| JPH04288845A (en) * | 1991-03-18 | 1992-10-13 | Matsushita Electron Corp | Tape carrier for semiconductor device |
-
2009
- 2009-11-30 JP JP2009272528A patent/JP5083300B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011114332A (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113163595A (en) | Chip on film, roll and display device | |
| KR101944795B1 (en) | tape film package and manufacturing method of the same | |
| TWI430724B (en) | Connection structure of wiring circuit board and electronic parts | |
| JP2007305881A (en) | Tape carrier, semiconductor device, and semiconductor module device | |
| JP5083300B2 (en) | Wiring substrate for semiconductor device and semiconductor device using the same | |
| CN104756321A (en) | Connector structure, female connector and male connector | |
| JP2004095756A (en) | Semiconductor package, method of manufacturing the same, and electronic device | |
| JP3886513B2 (en) | Film substrate and manufacturing method thereof | |
| CN101499453B (en) | Printed circuit board and method of manufacturing the same | |
| KR100413027B1 (en) | Tape carrier package and manufacturing method for the same | |
| JP4318585B2 (en) | Printed circuit board | |
| KR101259844B1 (en) | Tap Tape for Electronic Components Reinforced Lead Crack And Method of Manufacture The Same | |
| JP6123915B2 (en) | Resin multilayer board | |
| KR100396869B1 (en) | Junction method for a flexible printed circuit board | |
| CN116190325A (en) | Electronic packaging module and manufacturing method thereof | |
| JP2019008226A (en) | Flexible wiring board, flexible wiring board pair, and display | |
| JP2016207792A (en) | Flexible printed board and image display device | |
| JP4094567B2 (en) | Wiring board using aligned conductive wires | |
| JP2005109377A (en) | Semiconductor device and manufacturing method thereof | |
| CN112638054A (en) | Manufacturing method of circuit board | |
| JP2007281012A (en) | Flexible board and mounting device with the same mounted thereon | |
| JP4973513B2 (en) | Tape carrier for semiconductor device, method for manufacturing tape carrier for semiconductor device, and semiconductor device | |
| JP4388168B2 (en) | Resin molded substrate | |
| CN211152313U (en) | Electric element and electronic device | |
| JP2008205340A (en) | Method for manufacturing printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |