JP5088325B2

JP5088325B2 - 化合物半導体装置およびその製造方法

Info

Publication number: JP5088325B2
Application number: JP2008537335A
Authority: JP
Inventors: 雅仁金村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-09-29
Filing date: 2006-09-29
Publication date: 2012-12-05
Anticipated expiration: 2026-09-29
Also published as: WO2008041277A1; US20140080277A1; EP2068355A4; US20090194791A1; EP2068355A1; JPWO2008041277A1

Description

本発明は、化合物半導体装置に関し、特にＧａＮ電界効果トランジスタ（ＦＥＴ）の絶縁ゲート構造と、その製造方法に関する。

近年、ＡｌＧａＮ／ＧａＮヘテロ接合を利用し、窒化ガリウム（ＧａＮ）を電子走行層とするＧａＮ−ＦＥＴの開発が活発である。ＧａＮは、ワイドバンドギャップ、高い破壊電界強度、大きい飽和電子速度を持つ材料であり、高電圧動作、高出力デバイス材料として極めて有望である。現在、携帯電話基地局用のパワーデバイスにおいては、高い送信出力電力を実現するために４０Ｖ以上の高電圧動作が求められており、ＧａＮ−ＦＥＴは、そのような耐圧動作が可能なパワーデバイスとして有望視されている。

高電圧動作デバイスにおいては、ゲートリークの低減が必須である。現在のところＧａＮ−ＦＥＴのゲート電極としては、ニッケル（Ｎｉ）、白金（Ｐｔ）のようなショットキー電極が用いられている。しかしこの構成では、ゲート電圧を正方向へ大きくした場合に、ゲートリーク電流が発生してしまう。

これを解決するために、図１Ａに示すように、ＳｉＯ2やＳｉ3Ｎ4、Ａｌ2Ｏ3などの絶縁膜をゲートに用いた絶縁ゲート構造が考えられる。図１Ａの例では、サファイア基板１０１上に通常のＭＯＶＰＥ法を用いて、膜厚３μｍのアンインテンショナリ・ドープ（又はノンインテンショナリ・ドープ）ＧａＮ電子走行層（uid-GaN）１０２と、膜厚２０ｎｍのアンインテンショナリ・ドープＡｌ_0.25Ｇａ_0.75Ｎ層を順次堆積させる。ソース電極１０４およびドレイン電極１０５を、例えばＴｉ／Ａｌを用いて形成した後、ＳｉＯ2膜１０６を堆積する。その上にリフトオフ法を用いてゲート電極１０８を形成することで絶縁ゲートＦＥＴが完成する。

しかし、ＳｉＯ2やＳｉ3Ｎ4、Ａｌ2Ｏ3は比誘電率がそれほど大きくないため、負方向へのしきい値のシフトや相互コンダクタンスの減少といった問題が生じ、アンプの増幅能力が悪くなる。

そこで、図１Ｂに示すように、Ｔａ、Ｈｆ、Ｚｒなどの金属の酸化物（たとえばＴａ2Ｏ5）１０７をゲートに適用することが考えられる。Ｔａ2Ｏ5やＨｆＯ2などの金属酸化物は、比較的高い比誘電率を持つからである。

なお、絶縁ゲート構成として、リーク電流を低減するために、III-V化合物半導体基板とゲート電極の間にＸ2Ｏ3構造の希土類酸化物の層を挿入する構成（たとえば、特許文献１参照）や、ｈｉｇｈ―ｋ材料を用いた電界効果トランジスタにおいて、Ｈｉｇｈ-ｋゲート誘電体膜とポリシリコンゲート電極の間に、閾値電圧およびフラットバンド電圧のシフト防止のための中間絶縁層として、金属窒化物または金属酸窒化物の層を挿入する構成（たとえば、特許文献２参照）が知られている。
特開２０００−１５０５０３号公報特開２００５−３２８０５９号公報

しかし、高誘電率の金属酸化物は、ＳｉＯ2やＡｌ2Ｏ3と比べてバンドギャップが狭いため、破壊耐圧の点で劣ることが懸念される。このため高耐圧と高誘電率を両立することが困難である。

そこで、本発明は、高耐圧と高誘電率を両立することのできる絶縁ゲート構造と、その作製方法を提供することを課題とする。

上記課題を解決するために、絶縁ゲート構造として、酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの金属元素と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素と、とで構成される第１絶縁膜を少なくとも含む構成を採用する。

具体的には、第１の側面において、化合物半導体装置は、
（ａ）基板上に形成され、III−Ｖ族窒化物系化合物半導体で構成される電子走行層と、
（ｂ）前記化合物半導体層の上方に位置するゲート絶縁膜と、
（ｃ）前記ゲート絶縁膜上に位置するゲート電極と
を備え、前記ゲート絶縁膜は、酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの金属元素と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素と、とで構成される第１絶縁膜を含む。

好ましい構成例では、前記ゲート絶縁膜は、前記第１絶縁膜上に位置し、比誘電率が１０以上の金属酸化物から成る第２絶縁膜をさらに含む。

たとえば、電子走行層は、ＧａＮ層である。この場合、ＧａＮ電子走行層上に設けられ、所定の濃度に不純物がドープされたＡｌ_xＧａ_1-xＮ（０≦ｘ≦１）電子供給層と、前記Ａｌ_xＧａ_1-xＮ（０≦ｘ≦１）電子供給層と、前記ゲート絶縁膜との間に設けられ、所定の濃度に不純物がドープされたＧａＮ層とをさらに含む。

本発明の第２の側面において、化合物半導体装置の製造方法を提供する。この製造方法は、
（ａ）基板上に、III−Ｖ族窒化物系化合物半導体で構成される電子走行層を形成し、
（ｂ）前記電子走行層の上方に、酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの金属元素と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素と、とで構成される第１絶縁膜を形成し、
（ｃ）前記第１絶縁膜の上方に、ゲート電極を形成する
工程を含む。

良好な例では、前記第１絶縁膜は、電子走行層の上方にシリコン膜を堆積し、前記シリコン膜上に、比誘電率が１０以上の金属酸化物の層を形成し、前記シリコン膜および金属酸化膜の層をアニールする、ことによって形成される。

この場合、アニール工程によって、前記シリコン膜の少なくとも一部を、第１絶縁膜に変化させる。

上述した構成および方法によれば、化合物半導体装置の絶縁ゲート構造で、高耐圧性と高誘電率を両立させることができる。

課題解決のために考えられ得る構成例を示す図である。課題解決のために考えられ得る構成例を示す図である。本発明の一実施形態の化合物半導体装置の概略断面図である。本発明の第１実施形態に係る化合物半導体装置の製造工程図である。本発明の第１実施形態に係る化合物半導体装置の製造工程図である。本発明の第１実施形態に係る化合物半導体装置の製造工程図である。本発明の第１実施形態に係る化合物半導体装置の製造工程図である。本発明の第１実施形態に係る化合物半導体装置の製造工程図である。本発明の第１実施形態に係る化合物半導体装置の製造工程図である。本発明の第２実施形態に係る化合物半導体装置の製造工程図である。本発明の第２実施形態に係る化合物半導体装置の製造工程図である。本発明の第２実施形態に係る化合物半導体装置の製造工程図である。本発明の第２実施形態に係る化合物半導体装置の製造工程図である。本発明の第２実施形態に係る化合物半導体装置の製造工程図である。本発明の第３実施形態に係る化合物半導体装置の製造工程図である。本発明の第３実施形態に係る化合物半導体装置の製造工程図である。本発明の第３実施形態に係る化合物半導体装置の製造工程図である。本発明の第３実施形態に係る化合物半導体装置の製造工程図である。本発明の第３実施形態に係る化合物半導体装置の製造工程図である。本発明の第３実施形態に係る化合物半導体装置の製造工程図である。本発明の効果を示すグラフである。ソース電極およびドレイン電極の形成工程のバリエーションを示す図である。ソース電極およびドレイン電極の形成工程のバリエーションを示す図である。

符号の説明

１化合物半導体装置
１１基板
１２ＧａＮ層（電子走行層）
１３ＡｌＧａＮバリア層
１３ａアンインテンショナリ・ドープＡｌＧａＮ層
１３ｂｎ−ＡｌＧａＮ層（電子供給層）
１４ｎ−ＧａＮ層
１５、２６ＴａＳｉＯ（第１絶縁膜）
１６、２７Ｔａ2Ｏ5（第２絶縁膜）
１７ゲート絶縁膜
１８、２８ゲート電極
１９ソース電極
２０ドレイン電極

以下、本発明の実施の形態について、図面を参照して説明する。

図２は、本発明の一実施形態に係る化合物半導体装置の概略断面図である。化合物半導体装置１は、基板１１上に形成される、III−Ｖ族窒化物系化合物半導体である窒化ガリウム（ＧａＮ）の電子走行層１２と、ＡｌＧａＮバリア層１３と、ドープＧａＮ層１４を含む。ＡｌＧａＮバリア層１３の一部は、電子供給層として機能する。

ＡｌＧａＮバリア層１３とＧａＮ電子走行層１２のバンドギャップの相違により、これらの層の界面に発生する電子層（二次元電子ガス）が高い移動度で動作し、チャネルを構成する。

ドープＧａＮ層１４上に、２層構造のゲート絶縁膜１７を介して、ゲート電極１８が位置する。ゲート絶縁膜１７は、第１絶縁膜１５と、第１絶縁膜１５上の第２絶縁膜１６とで構成される。第１絶縁膜１５は、酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの元素（第１金属元素）と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素（第２金属元素）と、酸素とから成る金属酸化物である。第１金属元素は、比誘電率を高くするためのものであり、第２金属元素は、バンドギャップを広くするためのものである。図２の例では、第１金属元素としてＴａを用い、第２金属元素としてＳｉを用いる。したがって、第１絶縁膜１５はＴａＳｉＯとなる。第２絶縁膜１６は、比誘電率が１０以上の金属酸化物である。図２の例ではＴａ2Ｏ5である。

第２絶縁膜１６は、ゲート絶縁膜１７全体としての誘電率をより高くするためのものであり、第２絶縁膜１６の存在は好ましいが、第１絶縁膜１５の組成によって、適性動作に必要な誘電率とバンドギャップが達成される場合は、第１絶縁膜のみを用いてもよい。第２絶縁膜１６は、ゲート絶縁膜１７の耐圧向上のために必要であるが（換言すると、第１絶縁膜１５＋第２絶縁膜１６の膜厚を稼ぐことに対応する）、第２絶縁膜１６の誘電率が低いと、結果として全体の誘電率が低下してしまう。このために、第２絶縁膜１６の誘電率は高いことが望ましい。

このように、ゲート絶縁膜１７の少なくとも一部に、比誘電率を高めるための第１金属元素と、バンドギャップを広くするための第２金属元素を含む酸化物を用いることで、高誘電率とワイドバンドギャップの双方を併せ持つ絶縁ゲート構造が実現する。

図２の例では、高誘電率かつワイドバンドギャップの第１絶縁膜１５は、ソース電極１９とドレイン電極２０の間に延びる全領域をカバーしているが、第1絶縁膜１５は少なくともゲート電極１８の直下に位置すればよい。

以下で、図２を参照して説明した絶縁ゲート構造を備える化合物半導体装置の製造方法について説明する。

図３Ａ〜図３Ｆは、本発明の第１実施形態に係る化合物半導体装置の製造工程図である。まず、図３Ａに示すように、ＳｉＣ基板１１上に、通常のＭＯＶＰＥ法を用いて、たとえば膜厚３μｍのアンインテンショナリ・ドープＧａＮ電子走行層（uid-GaN）１２、膜厚３ｎｍのアンインテンショナリ・ドープＡｌ_0.25Ｇａ_0.75Ｎ層（uid-AlGaN）１３ａ、膜厚２０ｎｍのｎ−Ａｌ_0.25Ｇａ_0.75Ｎ電子供給層１３ｂを順次堆積させる。電子供給層１３ｂのｎ型ドーパントとして、たとえばシリコン（Ｓｉ）をドーピング濃度２×１０¹⁸ｃｍ^-3でドープする。アンインテンショナリ・ドープＡｌＧａ層１３と、ｎ−ＡｌＧａＮ電子供給層１３ｂとで、ＡｌＧａＮバッファ層１３を構成する。ＡｌＧａＮバッファ層１３上に、膜厚１０ｎｍ以下、たとえば５ｎｍのｎ−ＧａＮ層１４をさらに堆積する。ｎ型ドーパントとして、たとえばＳｉを２×１０¹⁸ｃｍ^-3でドープする。

次に、図３Ｂに示すように、全面にレジスト（不図示）を塗布し、ソース電極およびドレイン電極が形成されるべき個所に開口を設けて、対応する領域のｎ−ＧａＮ層１４を所定の膜厚まで低減する。図３Ｂの例では、対応する領域のｎ−ＧａＮ層１４をすべて除去している。ｎ−ＧａＮ層１４の加工は、塩素系ガスや不活性ガス、例えばＣｌ₂ガスを用いたドライエッチング法で行う。その後、蒸着リフトオフ法を用いて、ソース電極１９およびドレイン電極２０を、Ｔｉ／Ａｌで形成し、５５０℃でアニールしてオーミック電極とする。

次に、図３Ｃに示すように、ウエハの全面に表面パッシベーション膜（例えばＳｉ3Ｎ4膜）１４を堆積した後、レジスト２２を全面に塗布し、ゲート形成領域にたとえば幅０．８μｍの開口２３を形成する。この開口パターンを用いて、フッ素系ガスを用いたドライエッチングなどで、ゲート領域のＳｉ3Ｎ4パッシベーション膜１４を除去する。除去後した個所のｎ−ＧａＮ層１４の界面に、蒸着、スパッタ法などにより、Ｓｉ膜２５を形成する。なお、パッシベーション膜１４の除去後に、レジスト２２を除去して、その後、全面にＳｉ膜２５を形成してもよい。

次に、図３Ｄに示すように、ウエハ全面に、比誘電率が１０以上の金属酸化物の層、例えばＴａ2Ｏ5層２７を堆積し、２００℃〜９００℃の範囲で熱処理を行う。この熱処理により、図３Ｅに示すように、ｎ−ＧａＮ層１４の界面のゲート形成領域に位置するＳｉ層２５が、ＴａＳｉＯ層２６に変化する。なお、図示の便宜上、図３Ｄ以降の工程図では、ソース電極１９およびドレイン電極２０上のパッシベーション膜２１とＴａ2Ｏ5膜２７は省略してある。

次に、図３Ｆに示すように、レジスト（不図示）を全面に塗布し、ゲート形成領域にたとえば幅１．２μｍの開口を持つようにパターニングし、Ｎｉ（３０ｎｍ）、Ａｕ（３００ｎｍ）を順次体積して、リフトオフ法などでゲート電極２８)を形成する。このようにして、第１実施形態のＧａＮＦＥＴ（化合物半導体装置）が完成する。

図４Ａ〜図４Ｅは、本発明の第２実施形態の化合物半導体装置の製造工程図である。ソース電極１９およびドレイン電極２０を形成するまでの工程、すなわち図４Ａ、図４Ｂは、第１実施形態の図３Ａ、図３Ｂと同一であり、その説明を省略する。

図４Ｃに示すように、蒸着、スパッタ法などにより、ウエハ全面にＳｉ膜２５を形成する。引き続き、全面に比誘電率が１０以上の金属酸化物の層、例えばＴａ2Ｏ5層２７を堆積する。そして、２００℃〜９００℃の範囲で熱処理を行う。その結果、図４Ｄに示すように、ｎ−ＧａＮ層１４の界面に、ＴａＳｉＯ層２６が形成される。

次に、図４Ｅに示すように、レジスト（不図示）を全面に塗布し、ゲート形成領域に例えば１．２μｍの開口を有するようにパターニングする。パターニングされたレジストをマスクとして、Ｎｉ（３０ｎｍ）、Ａｕ（３００ｎｍ）を順次堆積し、リフトオフ法などでゲート電極２８を形成して、第２実施形態のＧａＮＦＥＴが完成する。

図５Ａ〜図５Ｆは、本発明の第３実施形態の化合物半導体装置の製造工程図である。ソース電極１９およびドレイン電極２０を形成するまでの工程、すなわち図５Ａ、図５Ｂは、第１実施形態の図３Ａ、図３Ｂと同一であり、その説明を省略する。

図５Ｃに示すように、ウエハの全体にレジスト（不図示）を塗布し、ゲート形成領域に例えば０．８μｍの開口を設けて、対応する領域のｎ−ＧａＮ層１４を露出する。蒸着、スパッタ法などにより、開口内にＳｉを堆積し、リフトオフ法で所定の領域にＳｉ膜２５を形成する。

次に、図５Ｄに示すように、全面に比誘電率が１０以上の金属酸化物の層、例えばＴａ2Ｏ5層２７を堆積し、平坦化して、Ｓｉ膜２５に対応する個所をリセス状に浅くする。この状態で、２００℃〜９００℃の範囲で熱処理を行う。その結果、図５Ｅに示すように、ｎ−ＧａＮ層１４の界面のゲート形成領域にＴａＳｉＯ層２６が形成される。

次に、図５Ｆに示すように、レジストを全面に塗布し、ゲート形成領域に例えば１．２μｍの開口パターンを形成して、対応する領域のｎ−ＧａＮ層１４を露出する。露出したｎ−ＧａＮ層１４上に、Ｎｉ（３０ｎｍ）／Ａｕ（３００ｎｍ）を堆積し、リフトオフ法などでゲート電極２８を形成して、第３実施形態のＧａＮＦＥＴが完成する。

図６は、本発明の効果を示すグラフである。横軸がゲートへの印加電圧（Ｖ）、縦軸がゲートリーク電流（Ａ／ｍｍ）を表わす。白丸のプロットは、III-V化合物半導体層に直接ゲート電極をつけた場合の順方向ゲートリーク電流を、正方形のプロットは、図１Ｂに示すＴａ2Ｏ５絶縁膜を挿入したＭＩＳＦＥＴのゲートリーク電流を、菱形のプロットは、本発明の実施形態のように、ＴａＳｉＯxを絶縁ゲート構造に適用したＦＥＴのゲートリーク電流を示す。

グラフから明らかなように、実施形態の絶縁ゲート構造は、ショットキーゲートや、Ｔａ2Ｏ5絶縁膜を挿入した場合と比較して、順方向の電圧印加に対して高い耐圧特性を示す。さらに、誘電率の比較的高い（たとえば１０以上の）金属酸化物を構成する金属元素を含むので、高誘電率も確保される。

以上、良好な実施形態に基づいて本発明を説明したが、本発明はこれらの例に限定されるものではなく、当業者にとって多様な変更が可能である。たとえば、図３Ｂ、図４Ｂ、図５Ｂにおいて、ソース電極１９およびドレイン電極２０の形成領域のｎ−ＧａＮ層１４をすべて除去する必要は必ずしもなく、図７Ａに示すように、ソース電極１９およびドレイン電極２０に対応する個所のｎ−ＧａＮ層１４を薄くして残しても良い。さらに、図７Ｂに示すように、ソース電極１９およびドレイン電極２０に対応する個所のｎ−ＡｌＧａＮ電子供給層１３ｂを薄くする構成を採用してもよい。いずれの場合も、高耐圧かつ高誘電率の絶縁ゲート構造を有する化合物半導体装置が実現される。

Claims

基板上に形成され、III−Ｖ族窒化物系化合物半導体で構成される電子走行層と、
前記化合物半導体層の上方に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極と
を備え、前記ゲート絶縁膜は、
酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの金属元素と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素と、で構成される第１絶縁膜と、
前記第１絶縁膜上に位置し、比誘電率が１０以上の金属酸化物から成る第２絶縁膜と、を含むことを特徴とする化合物半導体装置。
前記電子走行層上に設けられるIII-V族窒化物系化合物半導体の電子供給層と、
前記電子供給層と、前記ゲート絶縁膜との間に設けられ、所定の濃度に不純物がドープされたIII-V族窒化系化合物半導体層と
をさらに含むことを特徴とする請求項１に記載の化合物半導体装置。
前記電子走行層は、ＧａＮ層であり、
前記ＧａＮ電子走行層上に設けられ、所定の濃度に不純物がドープされたＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層と、
前記ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層と、前記ゲート絶縁膜との間に設けられ、所定の濃度に不純物がドープされたＧａＮ層と
をさらに含むことを特徴とする請求項１に記載の化合物半導体装置。
基板上に、III−Ｖ族窒化物系化合物半導体で構成される電子走行層を形成し、
前記電子走行層の上方に、酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの金属元素と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素と、で構成される第１絶縁膜を形成し、
前記第１絶縁膜の上方に、ゲート電極を形成する
工程と、
前記ゲート電極の形成に先立って、前記第１の絶縁膜上に、比誘電率が１０以上の金属酸化物から成る第２絶縁膜を形成する工程と、を含むことを特徴とする化合物半導体装置の製造方法
基板上に、III−Ｖ族窒化物系化合物半導体で構成される電子走行層を形成し、
前記電子走行層の上方に、酸素と、前記酸素と結合して比誘電率が１０以上の金属酸化物を構成する金属から選ばれる少なくとも１つの金属元素と、ＳｉおよびＡｌから選ばれる少なくとも１つの金属元素と、で構成される第１絶縁膜を形成し、
前記第１絶縁膜の上方に、ゲート電極を形成する
工程を含み、
前記第１絶縁膜は、
前記電子走行層の上方に、シリコン膜を堆積し、
前記シリコン膜上に、比誘電率が１０以上の金属酸化物の層を形成し、
前記シリコン膜および金属酸化膜の層をアニールする
ことによって形成されることを特徴とする化合物半導体装置の製造方法
前記アニール工程により、前記シリコン膜の少なくとも一部を、前記第１絶縁膜に変化
させることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
前記電子走行層上に、III-V族窒化物系化合物半導体の電子供給層を形成し、
前記電子供給層上に、所定の濃度に不純物がドープされたIII-V族窒化系化合物半導体層を形成する
工程をさらに含み、前記第１絶縁膜は、前記ドープされたIII-V族窒化系化合物半導体層上に形成される
ことを特徴とする請求項４に記載の化合物半導体装置の製造方法。
前記電子走行層を、ＧａＮ層として形成し、
前記ＧａＮ電子走行層上に、所定の濃度に不純物がドープされたＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層を形成し、
前記電子供給層上に、所定の濃度に不純物がドープされたＧａＮ層を形成し、
前記第１絶縁膜を前記ドープされたＧａＮ層上に形成する
工程をさらに含むことを特徴とする請求項４に記載の化合物半導体装置の製造方法。