Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5530682B2 - 窒化物半導体装置 - Google Patents
[go: Go Back, main page]

JP5530682B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP5530682B2
JP5530682B2 JP2009203978A JP2009203978A JP5530682B2 JP 5530682 B2 JP5530682 B2 JP 5530682B2 JP 2009203978 A JP2009203978 A JP 2009203978A JP 2009203978 A JP2009203978 A JP 2009203978A JP 5530682 B2 JP5530682 B2 JP 5530682B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
electrode
semiconductor device
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009203978A
Other languages
English (en)
Other versions
JP2011054845A (ja
Inventor
大輔 柴田
正洋 引田
秀俊 石田
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009203978A priority Critical patent/JP5530682B2/ja
Priority to PCT/JP2010/002981 priority patent/WO2011027490A1/ja
Publication of JP2011054845A publication Critical patent/JP2011054845A/ja
Priority to US13/372,065 priority patent/US8748941B2/en
Priority to US14/265,192 priority patent/US8884333B2/en
Application granted granted Critical
Publication of JP5530682B2 publication Critical patent/JP5530682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体装置に関し、特に、電源回路等においてパワーデバイスとして用いることが可能な窒化物半導体装置に関する。
窒化ガリウム（ＧａＮ）に代表される窒化物半導体は、ワイドギャップ半導体である。例えば、ＧａＮの室温におけるバンドギャップは３．４ｅＶであり、窒化アルミニウム（ＡｌＮ）は６．２ｅＶである。また、窒化物半導体は、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓ等の化合物半導体又はシリコン（Ｓｉ）半導体等と比べて大きい。さらに、窒化アルミニウムガリウム（ＡｌＧａＮ）とＧａＮとのヘテロ構造（ＡｌＧａＮ／ＧａＮヘテロ構造）においてはヘテロ界面に自発分極及びピエゾ分極による電荷が生じ、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度が得られる。ヘテロ界面における２次元電子ガス（２ＤＥＧ）を利用することにより、電流密度が大きいダイオード及びヘテロ接合電界効果トランジスタ（ＨＦＥＴ）が実現できる。このため、高出力化・高耐圧化に有利な窒化物半導体を用いたパワーデバイス等の研究開発が現在活発に行われている。
パワーデバイスとして用いるダイオードの１つにショットキーダイオードがある。ＡｌＧａＮ／ＧａＮへテロ構造を用いたショットキーダイオードは、アンドープＡｌＧａＮ層とアンドープＧａＮの界面に発生する２次元電子ガスをチャネルとして用いるため大電流、低抵抗な動作が可能である。一般に、ショットキーダイオードはスイッチング特性に優れ、順方向の立ち上り電圧が低いといった長所を有する。しかし、逆方向リーク電流が大きいという短所を有する。
ショットキーダイオードの逆方向リーク電流を低減するために、アノード電極に２種類のメタルを用い、ショットキーバリア高さの低いメタルを覆うようにショットキーバリア高さの高いメタルを形成する方法が提案されている（例えば、特許文献１を参照。）。順方向に電圧が印加された場合には、ショットキーバリア高さの低いメタルに電流が流れるため低い立ち上り電圧を維持できる。一方、逆方向に電圧が印加された場合には、ショットキーバリア高さの高いメタルによりオフ状態とすることができるので逆方向リーク電流を低減できる。
ところで、デバイスの表面には表面保護膜としてパッシベーション膜を形成することが一般的である。パッシベーション膜を形成することにより、表面準位形成を抑制し電流コラプスと呼ばれる順方向電流の低下現象を低減するという利点が得られる。また、不純物がデバイスに侵入するのを防ぐ役割があるため、信頼性を向上するという観点からも、パッシベーション膜の形成は必要不可欠である。
特開２００５−３１７８４３号公報
しかしながら、パッシベーション膜を形成するとダイオードの逆方向リーク電流が大幅に増加するという問題を本願発明者らは見出した。パッシベーション膜を形成すると逆方向リーク電流が増加する原因は、パッシベーション膜とアンドープのＡｌＧａＮ層との界面にリークパスが形成されることによると考えられる。パッシベーション膜とアンドープのＡｌＧａＮ層との界面にリークパスが形成された場合には、アノード電極の構造を工夫したとしても、逆方向リーク電流を低減できない。また、ダイオードだけでなくヘテロ接合電界効果トランジスタ（ＨＦＥＴ）等においても同様の問題が生じる。
本発明は、本願発明者らが見出した知見に基づき、パッシベーション膜を形成した場合にも、界面リーク電流が抑制された窒化物半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は窒化物半導体装置を、ショットキー電極とオーミック電極との間に、ショットキー電極と接して形成されたｐ型の窒化物半導体層を備えている構成とする。
具体的に、本発明に係る窒化物半導体装置は、基板の上に形成された第１の窒化物半導体層、該第１の窒化物半導体層の上に形成され第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層及び該第２の窒化物半導体層の上に選択的に形成されたｐ型の第３の窒化物半導体層を含む半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及びショットキー電極と、半導体層積層体の上を覆うパッシベーション膜とを備え、第３の窒化物半導体層は、第１のオーミック電極とショットキー電極との間に形成され且つ第２の窒化物半導体層及びショットキー電極と接している。
本発明の窒化物半導体装置は、第３の窒化物半導体層が第１のオーミック電極とショットキー電極との間に形成され且つ第２の窒化物半導体層及びショットキー電極と接している。このため、半導体層積層体とパッシベーション膜との界面に生じるリークパスが第３の窒化物半導体層によりブロックされる。また、第３の窒化物半導体層から空乏層が拡がるのでショットキーリークも低減できる。このため、パッシベーション膜を形成した場合においても、従来の窒化物半導体装置と比べて大幅にリーク電流を低減できる。一方、順方向バイアスが印加された場合には、空乏層が縮小するため順方向特性にほとんど影響が生じない。
本発明の窒化物半導体装置において、ショットキー電極は、第３の窒化物半導体層の上面の少なくとも一部と接している構成とすればよい。このような構成とすれば、ショットキー電極を形成する際の位置合わせが容易となる。
本発明の窒化物半導体装置において、第２の窒化物半導体層は、第２の窒化物半導体層の他の部分よりも膜厚が厚い凸部を有し、第３の窒化物半導体層は凸部の上に形成されていてもよい。このような構成とすれば、第３の窒化物半導体層による２次元電子ガスのキャリア濃度の低下を抑えることができる。
本発明の窒化物半導体装置において、第１のオーミック電極は、カソード電極であり、ショットキー電極は、アノード電極である構成としてもよい。
本発明の窒化物半導体装置において、アノード電極の下端部は、第１の窒化物半導体層と第２の窒化物半導体層との界面よりも下側に達していてもよい。
本発明の窒化物半導体装置において、第１の窒化物半導体層は複数であり、第２の窒化物半導体層は複数であり、第１の窒化物半導体層と第２の窒化物半導体層とは交互に形成されていてもよい。この場合において、アノード電極の下端部は、最も下側に形成された第１の窒化物半導体層と第２の窒化物半導体層との界面よりも下側に達している構成としてもよい。
本発明の窒化物半導体装置において、アノード電極は、互いに並列に接続された複数のアノードフィンガーを有し、カソード電極は、互いに並列に接続された複数のカソードフィンガーを有し、アノードフィンガーとカソードフィンガーとは、交互に形成されている構成としてもよい。
この場合において、第３の窒化物半導体層は、複数のアノード電極フィンガーのそれぞれを囲んでいてもよい。また、第３の窒化物半導体層は、アノード電極フィンガーを不連続に囲んでいてもよい。
本発明の窒化物半導体装置は、ショットキー電極の第１のオーミック電極と反対側に形成された第２のオーミック電極をさらに備え、第１のオーミック電極は、ドレイン電極であり、第２のオーミック電極は、ソース電極であり、ショットキー電極は、ゲート電極である構成としてもよい。
本発明の窒化物半導体装置において、第２の窒化物半導体層は、ドレイン電極とソース電極との間に形成された凹部を有し、ゲート電極は、凹部埋めるように形成されていてもよい。
本発明の窒化物半導体装置において、第２の窒化物半導体層は、ドレイン電極とソース電極との間に形成された凹部を有し、ゲート電極及び第３の窒化物半導体層は、凹部に形成されていてもよい。
本発明の窒化物半導体装置において、第３の窒化物半導体層は、ゲート電極を囲むように形成されていてもよい。
本発明の窒化物半導体装置において、ソース電極は、互いに並列に接続された複数のソース電極フィンガーを有し、ドレイン電極は、互いに並列に接続された複数のドレイン電極フィンガーを有し、ゲート電極は、互いに並列に接続された複数のゲート電極フィンガーを有し、ソース電極フィンガーとドレイン電極フィンガーとは、交互に形成され、ゲート電極フィンガーは、ソース電極フィンガーとドレイン電極フィンガーとの間に形成されていてもよい。
この場合において、第３の窒化物半導体層は、複数のゲート電極フィンガーのそれぞれを囲んでいてもよい。また、第３の窒化物半導体層は、ゲート電極フィンガーを不連続に囲んでいてもよい。
本発明の窒化物半導体デバイスによれば、低リーク電流を実現する窒化物半導体デバイスを提供することが可能となる。
一実施形態に係る窒化物半導体装置を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る窒化物半導体装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）の一部を拡大して示す平面図であり、（ｃ）は（ａ）のVIIｃ−VIIｃ線における断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す平面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る窒化物半導体装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）の一部を拡大して示す平面図であり、（ｃ）は（ｂ）のXIIIｃ−XIIIｃ線における断面図である。
本明細書においてＡｌＧａＮとは、３元混晶ＡｌxＧａ1-xＮ（但し０≦ｘ≦１）のことを表す。多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ等と略記する。例えば、窒化物半導体ＡｌxＧａ1-x-yＩｎyＮ（但し０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）はＡｌＧａＩｎＮと略記する。また、アンドープは、不純物が意図的に導入されていないことを意味する。
（一実施形態）
図１は、一実施形態に係る窒化物半導体装置の断面構成を示している。図１に示すように、本実施形態の窒化物半導体装置は、ショットキーダイオードである。基板１０１の上に窒化物半導体からなる半導体層積層体１０２が形成されている。半導体層積層体１０２は、バッファ層１２１と、バッファ層１２１の上に形成された第１の窒化物半導体層１２２と、第１の窒化物半導体層１２２の上に形成された第２の窒化物半導体層１２３と、第２の窒化物半導体層１２３の上に選択的に形成された第３の窒化物半導体層１２４とを有している。バッファ層１２１は、膜厚が２μｍ程度のＡｌＮ等とすればよい。バッファ層１２１の膜厚及び材質は基板１０１の種類に応じて適宜変更すればよい。また、基板の種類によってはバッファ層１２１を形成しなくてもよい。第１の窒化物半導体層１２２は、膜厚が３μｍ程度のアンドープＧａＮとすればよい。第２の窒化物半導体層は、膜厚が２５ｎｍ程度のアンドープＡｌＧａＮとすればよい。第３の窒化物半導体層は、第２の窒化物半導体層１２３の上に選択的に形成された膜厚が２００ｎｍ程度のｐ型のＡｌＧａＮとすればよい。
半導体層積層体１０２の上にはオーミック電極であるカソード電極１３１と、ショットキー電極であるアノード電極１３２とが形成されている。カソード電極１３１は、例えばチタンとアルミニウムとの積層膜であり、第２の窒化物半導体層１２３と第１の窒化物半導体層１２２との界面よりも下側に達するリセス部に形成され、２ＤＥＧと直接接している。また、第３の窒化物半導体層１２４とは間隔をおいて形成されている。なお、２ＤＥＧに対してオーミック接合を形成できればリセス領域を設けなくてもよい。アノード電極１３２は、第２の窒化物半導体層１２３の上に形成されショットキーメタルからなる。また、第３の窒化物半導体層１２４におけるカソード電極１３１と反対側の側面と接している。ショットキーメタルは、例えばニッケル（Ｎｉ）、パラジウム（Ｐｄ）又は金（Ａｕ）とすればよい。また、これらの２つ以上からなる積層膜としてもよい。
半導体層積層体１０２は、窒化シリコン（ＳｉＮ）等からなるパッシベーション膜１４１に覆われている。従来のショットキーダイオードは、パッシベーション膜を形成すると、逆バイアスを印加した際のリーク電流が、パッシベーション膜を形成していない場合と比べて３桁程度増大する。これは、パッシベーション膜と半導体層積層体との界面にリークパスが生じるためであると考えられる。しかし、本実施形態の半導体装置はアノード電極１３２がｐ型の第３の窒化物半導体層１２４を挟んでカソード電極１３１と反対側に形成され且つアノード電極１３２が第３の窒化物半導体層１２４と接している。このため、本実施形態の半導体装置は、パッシベーション膜１４１を形成した場合においても、逆バイアス時におけるリーク電流を小さく保つことができる。
ｐ型の第３の窒化物半導体層１２４はポテンシャルバリアとなるため、パッシベーション膜１４１と第２の窒化物半導体層１２３との界面に生じるリークパスは、第３の窒化物半導体層１２４により遮断される。このため、パッシベーション膜１４１と第２の窒化物半導体層１２３との界面を流れるリーク電流を大幅に低減することができる。また、第３の窒化物半導体層１２４の下方には空乏層が拡がる。このため、２ＤＥＧが狭窄され、ショットキー接合におけるリーク電流も低減される。この結果、本実施形態の窒化物半導体装置は、従来のパッシベーション膜を有する窒化物半導体装置と比べてリーク電流を４桁程度低減することができる。
また、第３の窒化物半導体層１２４を形成することにより、従来の窒化物半導体装置と比べて耐圧も上昇する。これは、第３の窒化物半導体層１２４がフィールドプレートのように働き、ショットキー接合箇所における電界集中が緩和されることによると考えられる。
一方、ショットキーダイオードに順方向バイアスを印加した場合には、空乏層が縮小し、順方向電流はショットキー接合の方を流れるため、順方向特性は第３の窒化物半導体層１２４を形成していない場合と比べてほとんど変化しない。
本実施形態においては、アノード電極１３２を第３の窒化物半導体層１２４の上面の一部を覆うように形成した。このように、アノード電極１３２と第３の窒化物半導体層１２４とが重なるように形成すれば位置合わせが容易となる。しかし、アノード電極１３２が第３の窒化物半導体層１２４を挟んでカソード電極１３１と反対側に形成され且つ第３の窒化物半導体層１２４の電位をアノード電極１３２の電位と等しくできれば、どのような構成としてもよい。但し、第３の窒化物半導体層１２４とカソード電極１３１とが接していると第３の窒化物半導体層１２４を電流が流れてしまうので好ましくない。
アノード電極１３２は、第２の窒化物半導体層１２３の上に形成した。しかし、図２に示すように、第２の窒化物半導体層１２３と第１の窒化物半導体層１２２との界面よりも下側に達するリセス部を形成し、アノード電極１３２をリセス部に形成してもよい。このような構成とすれば、ショットキーメタルが２ＤＥＧ層と直接接触するため、順方向特性を向上させることができる。
また、第２の窒化物半導体層１２３の膜厚を一定とした例を示したが、図３に示すように、第２の窒化物半導体層１２３に他の部分よりも膜厚が厚い凸部１２３ａを形成し、第３の窒化物半導体層１２４を凸部１２３ａの上に形成してもよい。ｐ型の第３の窒化物半導体層１２４が形成されている部分の直下においては、バンドの持ち上げ効果により２ＤＥＧ層のキャリア濃度が低くなるおそれがある。第３の窒化物半導体層１２４の直下において、第２の窒化物半導体層１２３の膜厚を厚くすることにより、第３の窒化物半導体層１２４による２ＤＥＧ層のキャリア濃度の低下を補償し、オン抵抗を低減することが可能となる。ＡｌＧａＮからなる第２の窒化物半導体層１２３を形成する場合、膜厚を２５ｎｍ程度とすることが一般的である。この場合には、第３の窒化物半導体層１２４の直下における膜厚を３０ｎｍ〜４５ｎｍ程度とすればよい。なお、この構成とアノード電極１３２をリセス部に形成する構成とを組み合わせてもよい。
図４に示すように、半導体層積層体１０２を、アンドープのＧａＮからなる第１の窒化物半導体層１２２Ａと、アンドープのＡｌＧａＮからなる第２の窒化物半導体層１２３Ａとが交互に積層されたマルチチャネル層１２６を有している構成としてもよい。
マルチチャネル層１２６を形成した場合には、各第１の窒化物半導体層における第１の窒化物半導体層１２２Ａと第２の窒化物半導体層１２３Ａとの界面近傍にチャネルとなる２ＤＥＧが発生する。チャネルが複数となることにより、オン抵抗を大幅に低減することが可能となる。この場合においても、図５に示すようにアノード電極１３２をリセス部に形成し、各２ＤＥＧと直接接するようにしてもよい。また、図６に示すように最上層の第２の窒化物半導体層１２３Ａにおいて、ｐ型の第３の窒化物半導体層１２４が形成されている部分の直下に膜厚を他の部分よりも厚い凸部１２３ａを形成してもよい。図４〜図６において、第１の窒化物半導体層１２２Ａと第２の窒化物半導体層１２３Ａとを２周期としたが、３周期以上積層してもよい。
また、図７（ａ）〜（ｃ）に示すように複数のカソード電極フィンガー１３１Ａと複数のアノード電極フィンガー１３２Ａとが交互に配置された、マルチフィンガー型のダイオードとしてもよい。図７（ａ）は全体の平面構成を示し、（ｂ）はカソード電極フィンガー１３１Ａ及びアノード電極フィンガー１３２Ａの平面構成を拡大して示し、（ｃ）は（ｂ）のVIIｃ−VIIｃ線における断面構成を示している。図７（ｂ）においてパッシベーション膜１４１、層間絶縁膜１４５、カソード配線１５１及びアノード配線１５４の図示は省略している。
カソード電極フィンガー１３１Ａは、層間絶縁膜１４５の上に形成されたカソード配線１５１によりカソードパッド１５２と接続されている。アノード電極フィンガー１３２Ａは、アノード配線１５４によりアノードパッド１５５と接続されている。
図７において第３の窒化物半導体層１２４はアノード電極フィンガー１３２Ａを囲むように形成している。空乏層は第３の窒化物半導体層１２４の直下だけでなく斜め下方向にも拡がる。このため、第３の窒化物半導体層１２４は連続してアノード電極フィンガー１３２Ａを囲む必要はなく、図８に示すように不連続にアノード電極フィンガー１３２Ａを囲むようにしてもよい。このようにすれば、第３の窒化物半導体層１２４による２ＤＥＧ層のキャリア濃度の低下を抑えることができる。第３の窒化物半導体層１２４を構成する複数の部分同士の間隔は、空乏層が互いに重なり合うように調整すればよい。図７において、図２と同様に第２の窒化物半導体層１２３と第１の窒化物半導体層１２２との界面よりも下側に達するリセス部にアノード電極フィンガー１３２Ａを形成する例を示した。しかし、アノード電極フィンガー１３２Ａは必ずしもリセス構造を有していなくてもよい。また、図３〜図６に示した構成においてマルチフィンガー型のダイオードを構成してもよい。
ダイオードに限らず図９に示すようにトランジスタとしてもよい。トランジスタの場合には、オーミック電極としてソース電極１３５及びドレイン電極１３６を形成し、ショットキー電極としてゲート電極１３７を形成すればよい。第３の窒化物半導体層１２４は、ゲート電極１３７を囲むように形成すればよい。これによりソース電極１３５とゲート電極１３７との間のリーク電流及びドレイン電極１３６とゲート電極１３７との間のリーク電流を低減できる。
トランジスタの場合には、ドレイン電極１３６とゲート電極１３７との間のリーク電流だけが問題となることが一般的である。このため、図１０に示すようにゲート電極１３７とソース電極１３５との間には第３の窒化物半導体層１２４を形成しなくてもよい。また、第３の窒化物半導体層１２４の直下において第２の窒化物半導体層１２３の膜厚を厚くする構成としてもよい。
図１１に示すように、第２の窒化物半導体層１２３に凹部を形成し、ゲート電極１３７を凹部を埋めるように形成してもよい。このように、ゲートリセス構造とすることにより電流コラプスを低減したり、閾値電圧を高くしたりすることができる。また、図１２に示すようにゲート電極１３７及び第３の窒化物半導体層１２４を凹部に形成するワイドリセス構造としてもよい。図１１及び図１２においても、ソース電極１３５とゲート電極１３７との間には第３の窒化物半導体層１２４を形成しない構成としてもよい。
また、図１３（ａ）〜（ｃ）に示すように、複数のソース電極フィンガー１３５Ａと複数のドレイン電極フィンガー１３６Ａとが交互に形成され、ソース電極フィンガー１３５Ａとドレイン電極フィンガー１３６Ａとの間にゲート電極フィンガー１３７Ａが形成されたマルチフィンガー型のトランジスタとしてもよい。図１３（ａ）は全体の平面構成を示し、（ｂ）はソース電極フィンガー１３５Ａ、ドレイン電極フィンガー１３６Ａ及びゲート電極フィンガー１３７Ａの平面構成を拡大して示し、（ｃ）は（ｂ）のXIIIｃ−XIIIｃ線における断面構成を示している。図１３（ｂ）においてパッシベーション膜１４１、層間絶縁膜１４５、ソース配線１６１、ドレイン配線１６４及びゲート配線１６７の図示は省略している。
ソース電極フィンガー１３５Ａは、層間絶縁膜１４５の上に形成されたソース配線１６１によりソースパッド１６２と接続されている。ドレイン電極フィンガー１３６Ａは、ドレイン配線１６４によりドレインパッド１６５と接続されている。ゲート電極フィンガー１３７Ａは、ゲート配線１６７によりゲートパッド１６８と接続されている。
ソース電極フィンガー１３５Ａとゲート電極フィンガー１３７Ａとの間には第３の窒化物半導体層１２４を形成しない構成としてもよい。また、第３の窒化物半導体層１２４を連続的に形成するのではなく、第３の窒化物半導体層１２４を複数の部分に分割し、複数の部分を所定の間隔をおいて配置する構成としてもよい。
第３の窒化物半導体層は、ｐ型の窒化物半導体層であればよく、ＡｌＧａＮに代えてＧａＮとしてもよい。但し、第３の窒化物半導体層のバンドギャップを第２の窒化物半導体層のバンドギャップよりも大きくしない方が好ましい。従って、第３の窒化物半導体層及び第２の窒化物半導体層を共にＡｌＧａＮとする場合には、第３の窒化物半導体層のＡｌ組成比を第２の窒化物半導体層のＡｌ組成比よりも大きくしない方が好ましい。ｐ型の不純物としてはマグネシウム（Ｍｇ）等を用いればよい。不純物濃度は、１×１０17ｃｍ-3程度以上あれば、第２の窒化物半導体層とパッシベーション膜との界面に形成されるリークパスの影響を抑えることができる。より効果的にリークパスの影響を抑えるためには１×１０18ｃｍ-3程度以上とすることが好ましい。但し、第３の窒化物半導体層の不純物濃度が高すぎると、２ＤＥＧのキャリア濃度が低下してしまうため、１×１０20ｃｍ-3程度以下とすればよい。２ＤＥＧ層への影響をより小さくするためには、１×１０19ｃｍ-3程度以下とすることが好ましい。
第３の窒化物半導体層の幅は、第２の窒化物半導体層とパッシベーション膜との界面に形成されるリークパスの影響を抑えることができれば、どのように設定してもよい。但し、第３の窒化物半導体層の幅を大きくすると、２ＤＥＧのキャリア濃度が低下する領域が大きくなってしまう。また、あまりに小さくするとプロセスマージンがなくなり形成が困難となる。このため、１μｍ程度とすることが好ましい。
第１の窒化物半導体層と第２の窒化物半導体層とは、ヘテロ接合界面に２ＤＥＧが形成できればどのような組み合わせとしてもよい。
パッシベーション膜がＳｉＮ膜の場合について説明したが、他の材料からなる場合にも同様の効果が得られる。パッシベーション膜はＳｉＮ膜に代えて、ＡｌＮ膜、ＳｉＯ2膜又はＡｌ2Ｏ3膜等としてもよい。また、ＡｌＮ膜とＳｉＮ膜との積層膜等としてもよい。
基板は、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）又はサファイア等とすればよい。
本発明に係る窒化物半導体装置は、パッシベーション膜を形成した場合にも、界面リーク電流が抑制された窒化物半導体装置を実現でき、特に電源回路におけるパワーデバイス等として有用である。
１０１ 基板
１０２ 半導体層積層体
１２１ バッファ層
１２２ 第１の窒化物半導体層
１２２Ａ 第１の窒化物半導体層
１２３ 第２の窒化物半導体層
１２３ａ 凸部
１２３Ａ 第２の窒化物半導体層
１２４ 第３の窒化物半導体層
１２６ マルチチャネル層
１３１ カソード電極
１３１Ａ カソード電極フィンガー
１３２ アノード電極
１３２Ａ アノード電極フィンガー
１３５ ソース電極
１３５Ａ ソース電極フィンガー
１３６ ドレイン電極
１３６Ａ ドレイン電極フィンガー
１３７ ゲート電極
１３７Ａ ゲート電極フィンガー
１４１ パッシベーション膜
１４５ 層間絶縁膜
１５１ カソード配線
１５２ カソードパッド
１５４ アノード配線
１５５ アノード配線
１６１ ソース配線
１６２ ソースパッド
１６４ ドレイン配線
１６５ ドレインパッド
１６７ ゲート配線
１６８ ゲートパッド

Claims (16)

  1. 基板の上に形成された第１の窒化物半導体層、該第１の窒化物半導体層の上に形成され前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層及び該第２の窒化物半導体層の上に選択的に形成されたｐ型の第３の窒化物半導体層を含む半導体層積層体と、
    前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及びショットキー電極と、
    前記半導体層積層体の上を覆うパッシベーション膜とを備え、
    前記第３の窒化物半導体層は、前記第１のオーミック電極と前記ショットキー電極との間に形成され且つ前記第２の窒化物半導体層及び前記ショットキー電極と接し、
    前記第２の窒化物半導体層は、該第２の窒化物半導体層の他の部分よりも膜厚が厚い凸部を有し、
    前記第３の窒化物半導体層は、前記凸部の上に形成されていることを特徴とする窒化物半導体装置。
  2. 前記ショットキー電極は、前記第３の窒化物半導体層の上面の少なくとも一部と接していることを特徴とする請求項１に記載の窒化物半導体装置。
  3. 前記第１のオーミック電極は、カソード電極であり、
    前記ショットキー電極は、アノード電極であることを特徴とする請求項１又は２に記載の窒化物半導体装置。
  4. 前記アノード電極の下端部は、前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面よりも下側に達していることを特徴とする請求項３に記載の窒化物半導体装置。
  5. 前記第１の窒化物半導体層は複数であり、
    前記第２の窒化物半導体層は複数であり、
    前記第１の窒化物半導体層と前記第２の窒化物半導体層とは交互に形成されていることを特徴とする請求項３に記載の窒化物半導体装置。
  6. 前記アノード電極の下端部は、最も下側に形成された前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面よりも下側に達していることを特徴とする請求項５に記載の窒化物半導体装置。
  7. 前記アノード電極は、互いに並列に接続された複数のアノードフィンガーを有し、
    前記カソード電極は、互いに並列に接続された複数のカソードフィンガーを有し、
    前記アノードフィンガーと前記カソードフィンガーとは、交互に形成されていることを特徴とする請求項３〜６のいずれか１項に記載の窒化物半導体装置。
  8. 前記第３の窒化物半導体層は、前記複数のアノードフィンガーのそれぞれを囲むことを特徴とする請求項７に記載の窒化物半導体装置。
  9. 前記第３の窒化物半導体層は、前記複数のアノードフィンガーのそれぞれを不連続に囲むことを特徴とする請求項８に記載の窒化物半導体装置。
  10. 前記ショットキー電極の前記第１のオーミック電極と反対側に形成された第２のオーミック電極をさらに備え、
    前記第１のオーミック電極は、ドレイン電極であり、
    前記第２のオーミック電極は、ソース電極であり、
    前記ショットキー電極は、ゲート電極であることを特徴とする請求項１又は２に記載の窒化物半導体装置。
  11. 前記第２の窒化物半導体層は、前記ドレイン電極と前記ソース電極との間に形成された凹部を有し、
    前記ゲート電極は、前記凹部を埋めるように形成されていることを特徴とする請求項１０に記載の窒化物半導体装置。
  12. 前記第２の窒化物半導体層は、前記ドレイン電極と前記ソース電極との間に形成された凹部を有し、
    前記ゲート電極及び第３の窒化物半導体層は、前記凹部に形成されていることを特徴とする請求項１０に記載の窒化物半導体装置。
  13. 前記第３の窒化物半導体層は、前記ゲート電極を囲むように形成されていることを特徴とする請求項１０〜１２のいずれか１項に記載の窒化物半導体装置。
  14. 前記ソース電極は、互いに並列に接続された複数のソース電極フィンガーを有し、
    前記ドレイン電極は、互いに並列に接続された複数のドレイン電極フィンガーを有し、
    前記ゲート電極は、互いに並列に接続された複数のゲート電極フィンガーを有し、
    前記ソース電極フィンガーとドレイン電極フィンガーとは、交互に形成され、
    前記ゲート電極フィンガーは、前記ソース電極フィンガーと前記ドレイン電極フィンガーとの間に形成されていることを特徴とする請求項１０〜１３のいずれか１項に記載の窒化物半導体装置。
  15. 前記第３の窒化物半導体層は、前記複数のゲート電極フィンガーのそれぞれを囲むことを特徴とする請求項１４に記載の窒化物半導体装置。
  16. 前記第３の窒化物半導体層は、前記ゲート電極フィンガーを不連続に囲むことを特徴とする請求項１５に記載の窒化物半導体装置。
JP2009203978A 2009-09-03 2009-09-03 窒化物半導体装置 Expired - Fee Related JP5530682B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009203978A JP5530682B2 (ja) 2009-09-03 2009-09-03 窒化物半導体装置
PCT/JP2010/002981 WO2011027490A1 (ja) 2009-09-03 2010-04-26 窒化物半導体装置
US13/372,065 US8748941B2 (en) 2009-09-03 2012-02-13 Nitride semiconductor device having reduced interface leakage currents
US14/265,192 US8884333B2 (en) 2009-09-03 2014-04-29 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009203978A JP5530682B2 (ja) 2009-09-03 2009-09-03 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2011054845A JP2011054845A (ja) 2011-03-17
JP5530682B2 true JP5530682B2 (ja) 2014-06-25

Family

ID=43649050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203978A Expired - Fee Related JP5530682B2 (ja) 2009-09-03 2009-09-03 窒化物半導体装置

Country Status (3)

Country Link
US (2) US8748941B2 (ja)
JP (1) JP5530682B2 (ja)
WO (1) WO2011027490A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103493205A (zh) 2011-05-20 2014-01-01 松下电器产业株式会社 肖特基二极管
WO2013008414A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 整流装置
US9041003B2 (en) * 2011-10-11 2015-05-26 Massachusetts Institute Of Technology Semiconductor devices having a recessed electrode structure
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2014078561A (ja) * 2012-10-09 2014-05-01 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
KR101331650B1 (ko) * 2012-10-29 2013-11-20 삼성전기주식회사 반도체 소자
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9312226B2 (en) * 2012-12-14 2016-04-12 Infineon Technologies Ag Semiconductor device having an identification mark
EP2747144A1 (en) * 2012-12-19 2014-06-25 Nxp B.V. Gate leakage of GaN HEMTs and GaN diodes
WO2014103126A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 サージ保護素子及び半導体装置
JP6244557B2 (ja) * 2013-01-08 2017-12-13 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
US20160013327A1 (en) * 2013-03-08 2016-01-14 Hitachi, Ltd. Nitride semiconductor diode
EP2793255B8 (en) 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
JP6163956B2 (ja) * 2013-08-09 2017-07-19 富士通株式会社 化合物半導体装置及びその製造方法
JP6140050B2 (ja) * 2013-10-18 2017-05-31 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6270572B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
JP6314316B2 (ja) * 2014-03-31 2018-04-25 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP6534993B2 (ja) * 2014-04-04 2019-06-26 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP2016018939A (ja) * 2014-07-10 2016-02-01 株式会社豊田中央研究所 窒化物半導体基板に形成したショットキーバリアダイオード
CN104218095B (zh) * 2014-09-01 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
US10734330B2 (en) 2015-01-30 2020-08-04 Taiwan Semiconductor Manufacturing Company Limited Semiconductor devices having an electro-static discharge protection structure
FR3043839B1 (fr) 2015-11-17 2018-04-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode a heterojonction ayant un courant de surcharge transitoire accru
TWI706566B (zh) * 2016-08-01 2020-10-01 晶元光電股份有限公司 一種高功率半導體元件
CN108666360B (zh) * 2017-03-29 2021-08-03 北京大学 一种提高GaN L-FER反向击穿电压的器件结构及实现方法
US12439661B2 (en) 2019-08-30 2025-10-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
WO2022032558A1 (en) * 2020-08-13 2022-02-17 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN113257896B (zh) * 2021-05-11 2024-06-18 华南师范大学 多场板射频hemt器件及其制备方法
US12396232B2 (en) * 2021-08-27 2025-08-19 Intel Corporation III-N diodes with n-doped wells and capping layers
US12074202B2 (en) 2021-11-09 2024-08-27 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099880B2 (ja) * 1998-08-12 2000-10-16 日本電気株式会社 半導体スイッチ及びスイッチ回路
JP2000164926A (ja) * 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6768146B2 (en) 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
JP4875577B2 (ja) * 2002-04-30 2012-02-15 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物半導体装置
US6933544B2 (en) 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
KR100573720B1 (ko) * 2003-01-29 2006-04-26 가부시끼가이샤 도시바 전력 반도체소자
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7550781B2 (en) * 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
JP4398780B2 (ja) 2004-04-30 2010-01-13 古河電気工業株式会社 ＧａＮ系半導体装置
CN100508212C (zh) * 2004-06-24 2009-07-01 日本电气株式会社 半导体器件
WO2006022453A1 (ja) * 2004-08-27 2006-03-02 National Institute Of Information And Communications Technology, Incorporated Administrative Agency ＧａＮ系電界効果トランジスタおよびその製造方法
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP5182835B2 (ja) * 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
US7581735B2 (en) 2005-11-30 2009-09-01 Brad Birdsell Skateboard ski with spring suspension
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
JP5223670B2 (ja) * 2006-03-29 2013-06-26 日本電気株式会社 電界効果トランジスタ
JP5231719B2 (ja) * 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP5147197B2 (ja) * 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP4205119B2 (ja) * 2006-06-27 2009-01-07 シャープ株式会社 ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
US20080054300A1 (en) * 2006-06-30 2008-03-06 Philip Gene Nikkel Body contact structure and method for the reduction of drain lag and gate lag in field effect transistors
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
WO2008035403A1 (fr) * 2006-09-20 2008-03-27 Fujitsu Limited Transistor à effet de champ
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5088325B2 (ja) * 2006-09-29 2012-12-05 富士通株式会社 化合物半導体装置およびその製造方法
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP2008166639A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子およびそれを用いた電力変換装置
JP5099116B2 (ja) * 2007-02-27 2012-12-12 富士通株式会社 化合物半導体装置とその製造方法
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JP5355927B2 (ja) * 2008-05-07 2013-11-27 古河電気工業株式会社 半導体装置および半導体装置の製造方法
JP5555985B2 (ja) * 2008-06-23 2014-07-23 サンケン電気株式会社 半導体装置
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
JP5566670B2 (ja) * 2008-12-16 2014-08-06 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP2010232279A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
US20110049569A1 (en) * 2009-09-02 2011-03-03 International Rectifier Corporation Semiconductor structure including a field modulation body and method for fabricating same

Also Published As

Publication number Publication date
WO2011027490A1 (ja) 2011-03-10
US20120146093A1 (en) 2012-06-14
US8748941B2 (en) 2014-06-10
JP2011054845A (ja) 2011-03-17
US20140231873A1 (en) 2014-08-21
US8884333B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
JP5530682B2 (ja) 窒化物半導体装置
JP5645304B2 (ja) ダイオード
JP5526136B2 (ja) 窒化物半導体装置
US8405126B2 (en) Semiconductor device
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
JP5672756B2 (ja) 半導体装置
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
US9082884B2 (en) Schottky diode
JP6244557B2 (ja) 窒化物半導体デバイス
JP2009164158A (ja) 半導体装置及びその製造方法
CN102412292A (zh) 半导体装置
JPWO2019187789A1 (ja) 窒化物半導体装置
JP2007180143A (ja) 窒化物半導体素子
JP7313197B2 (ja) 半導体装置
JP5672734B2 (ja) 半導体装置及びその製造方法
JP5549081B2 (ja) 半導体装置及びその製造方法
JP2015056413A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R151 Written notification of patent or utility model registration

Ref document number: 5530682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees