JP5091462B2 - セルおよび半導体装置 - Google Patents
セルおよび半導体装置 Download PDFInfo
- Publication number
- JP5091462B2 JP5091462B2 JP2006312705A JP2006312705A JP5091462B2 JP 5091462 B2 JP5091462 B2 JP 5091462B2 JP 2006312705 A JP2006312705 A JP 2006312705A JP 2006312705 A JP2006312705 A JP 2006312705A JP 5091462 B2 JP5091462 B2 JP 5091462B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity diffusion
- diffusion region
- separation
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/903—Masterslice integrated circuits comprising field effect technology
- H10D84/907—CMOS gate arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/998—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1は本発明の第1の実施形態に係るセルの構造例を示す平面図である。図1に示すように、セルCは、P型トランジスタTp1,Tp2,Tp3、N型トランジスタTn1,Tn2,Tn3、および素子分離領域Sを備えている。P型トランジスタTp1,Tp2,Tp3のゲート幅は互いに等しく、N型トランジスタTn1,Tn2,Tn3のゲート幅は互いに等しい。
図4は本発明の第2の実施形態に係るセルの構造例を示す平面図である。図4に示すように、セルCは、P型トランジスタTp1,Tp2,Tp3、N型トランジスタTn1,Tn2,Tn3を備えており、セルC2は、P型トランジスタTp4、N型トランジスタTn4を備えている。
図5は本発明の第3の実施形態に係るセルの構造例を示す平面図である。図5に示すように、セルCは、P型トランジスタTp1,Tp3、N型トランジスタTn1,Tn3、P型のダミー不純物拡散領域Ddump、N型のダミー不純物拡散領域Ddumn、および素子分離領域Sを備えている。
図6は本発明の第4の実施形態に係るセルの構造例を示す平面図である。図6に示すように、セルCは、P型トランジスタTp1,Tp2,Tp3、N型トランジスタTn1,Tn2,Tn3および素子分離領域Sを備えている。
図7は本発明の第5の実施形態に係るセルの構造例を示す平面図である。図7に示すように、セルCは、P型トランジスタTp1,Tp2,Tp3、N型トランジスタTn1,Tn2,Tn3、および素子分離領域Sを備えている。
図8は本発明の第6の実施形態に係るセルの構造例を示す平面図である。図8に示すように、セルCは、P型トランジスタTp1,Tp2,Tp3,Tp4、N型トランジスタTn1,Tn2,Tn3,Tn4、および素子分離領域Sを備えている。ここで、P型トランジスタTp2は、セルCの出力負荷容量を充放電するトランジスタ、すなわち出力段トランジスタである。
本発明の第7の実施形態では、上述の各実施形態に係るセルを、複数個、備えた半導体装置を示す。図9は本発明の第7の実施形態に係る半導体装置の構成を示す図である。図9の半導体装置は、セルC1,C2,C3,…が複数個、列状に配置されて形成されている。配置されたセルのうち大部分は、上述の各実施形態で示した構造を有する。ただし、本実施形態に係る半導体装置は、半導体装置の論理機能に寄与しない容量セルやダミーセルを含んでいてもよい。図9において、セルC3は容量セルである。
12,14,18,32,34,42,44,51,54 不純物拡散領域(第2の不純物拡散領域)
15 不純物拡散領域(第3の不純物拡散領域)
35 不純物拡散領域
C セル
Tp1〜Tp4 P型トランジスタ
Scp1,Scp2 分離部分領域(第1の分離部分領域)
Wsp1,Wsp2 分離幅
Lsp1,Lsp2 分離長
Scp31 分離部分領域(第2の分離部分領域)
Lsp31 分離長
Ddump ダミー不純物拡散領域(第2の不純物拡散領域)
Claims (4)
- 半導体装置におけるセルであって、
第1のトランジスタを形成する第1の不純物拡散領域と、素子分離領域を挟んで、前記第1の不純物拡散領域とゲート長方向に隣り合う第2のトランジスタを形成する第2の不純物拡散領域とからなる拡散領域ペアを、複数個、備え、
前記各拡散領域ペアの少なくとも1つにおいて、
前記第1のトランジスタは、前記第1の不純物拡散領域と第3の不純物拡散領域とで形成され、
前記第1のトランジスタと前記第2のトランジスタとが、前記ゲート長方向に並んでおり、
前記第1のトランジスタのゲート幅と、前記第2のトランジスタのゲート幅の長さが異なり、
前記第1の不純物拡散領域の右端のゲート幅方向の長さと、前記第3の不純物拡散領域の左端のゲート幅方向の長さが異なり、
前記第2の不純物拡散領域の左端の前記ゲート幅方向の長さと、前記第1の不純物拡散領域の右端の前記ゲート幅方向の長さが同じであり、
前記第1および第2の不純物拡散領域の間に挟まれた素子分離領域である第1の分離部分領域の前記ゲート長方向の分離長と、他の異なる拡散領域ペアの不純物拡散領域の間に挟まれた素子分離領域である第2の分離部分領域の前記ゲート長方向の分離長は長さが同じである
ことを特徴とするセル。 - 請求項1において、
前記第2のトランジスタの一部を構成する第4の不純物拡散領域を更に備え、
前記第4の不純物拡散領域の右端の前記ゲート幅方向の長さと、前記第2の不純物拡散領域の左端の前記ゲート幅方向の長さが同じである
ことを特徴とするセル。 - 請求項1または2において、
前記第2のトランジスタの右の隣には第3のトランジスタが配置され、
前記第2のトランジスタのゲート幅と、前記第3のトランジスタのゲート幅の長さが同じ長さである
ことを特徴とするセル。 - 複数のセルが、列状に配置された半導体装置であって、
前記複数のセルは、請求項1記載のセルを、複数個、含む
ことを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006312705A JP5091462B2 (ja) | 2006-01-19 | 2006-11-20 | セルおよび半導体装置 |
| CN2007100012545A CN101005068B (zh) | 2006-01-19 | 2007-01-11 | 单元和半导体器件 |
| US11/653,913 US7592676B2 (en) | 2006-01-19 | 2007-01-17 | Semiconductor device with a transistor having different source and drain lengths |
| US12/536,206 US7939858B2 (en) | 2006-01-19 | 2009-08-05 | Semiconductor device with a transistor having different source and drain lengths |
| US13/070,063 US20110169099A1 (en) | 2006-01-19 | 2011-03-23 | Semiconductor device with a transistor having different source and drain lengths |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006010717 | 2006-01-19 | ||
| JP2006010717 | 2006-01-19 | ||
| JP2006312705A JP5091462B2 (ja) | 2006-01-19 | 2006-11-20 | セルおよび半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007221095A JP2007221095A (ja) | 2007-08-30 |
| JP2007221095A5 JP2007221095A5 (ja) | 2010-01-07 |
| JP5091462B2 true JP5091462B2 (ja) | 2012-12-05 |
Family
ID=38262356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006312705A Expired - Fee Related JP5091462B2 (ja) | 2006-01-19 | 2006-11-20 | セルおよび半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7592676B2 (ja) |
| JP (1) | JP5091462B2 (ja) |
| CN (1) | CN101005068B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5091462B2 (ja) * | 2006-01-19 | 2012-12-05 | パナソニック株式会社 | セルおよび半導体装置 |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| JP2008218881A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体装置 |
| JP2008311361A (ja) * | 2007-06-13 | 2008-12-25 | Nec Electronics Corp | 半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム |
| JP2009021482A (ja) * | 2007-07-13 | 2009-01-29 | Nec Electronics Corp | 半導体集積回路の自動レイアウト装置及びプログラム |
| JP5211689B2 (ja) * | 2007-12-28 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5292005B2 (ja) * | 2008-07-14 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| KR101761530B1 (ko) | 2008-07-16 | 2017-07-25 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| JP5147654B2 (ja) * | 2008-11-18 | 2013-02-20 | パナソニック株式会社 | 半導体装置 |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US8631366B2 (en) * | 2009-04-30 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design using DFM-enhanced architecture |
| JP5537078B2 (ja) * | 2009-07-23 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8661392B2 (en) * | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| JP2012238744A (ja) | 2011-05-12 | 2012-12-06 | Toshiba Corp | 半導体集積回路 |
| CN104051249B (zh) * | 2013-03-13 | 2018-02-27 | 台湾积体电路制造股份有限公司 | 改善的栅极间的外延生长 |
| US9698047B2 (en) * | 2015-06-17 | 2017-07-04 | United Microelectronics Corp. | Dummy gate technology to avoid shorting circuit |
| WO2017145906A1 (ja) * | 2016-02-25 | 2017-08-31 | 株式会社ソシオネクスト | 半導体集積回路装置 |
| KR102599801B1 (ko) * | 2016-05-11 | 2023-11-08 | 삼성전자주식회사 | 레이아웃 디자인 시스템 및 이를 이용하여 제조한 반도체 장치 |
| US9904758B2 (en) * | 2016-05-18 | 2018-02-27 | Samsung Electronics Co., Ltd. | Using deep sub-micron stress effects and proximity effects to create a high performance standard cell |
| CN112236861B (zh) * | 2018-06-18 | 2024-08-20 | 日立安斯泰莫株式会社 | 半导体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796143A (en) * | 1996-10-30 | 1998-08-18 | Advanced Micro Devices, Inc. | Trench transistor in combination with trench array |
| JP4698793B2 (ja) * | 2000-04-03 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4794030B2 (ja) * | 2000-07-10 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2002368080A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3997089B2 (ja) * | 2002-01-10 | 2007-10-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2004241529A (ja) * | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びその回路シミュレーション方法 |
| JP2003309178A (ja) * | 2003-04-11 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置のレイアウト構造およびレイアウト設計方法 |
| JP4504633B2 (ja) * | 2003-05-29 | 2010-07-14 | パナソニック株式会社 | 半導体集積回路装置 |
| JP2005243928A (ja) | 2004-02-26 | 2005-09-08 | Fujitsu Ltd | トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 |
| JP4778689B2 (ja) * | 2004-06-16 | 2011-09-21 | パナソニック株式会社 | 標準セル、標準セルライブラリおよび半導体集積回路 |
| JP2006165365A (ja) | 2004-12-09 | 2006-06-22 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| RU2410118C2 (ru) * | 2004-12-15 | 2011-01-27 | Зольвай Фармасьютиклз Гмбх | ФАРМАЦЕВТИЧЕСКИЕ КОМПОЗИЦИИ, ВКЛЮЧАЮЩИЕ ИНГИБИТОРЫ НЭП (НЕЙТРАЛЬНОЙ ЭНДОПЕПТИДАЗЫ), ИНГИБИТОРЫ ЭНДОГЕННОЙ ПРОДУЦИРУЮЩЕЙ ЭНДОТЕЛИН СИСТЕМЫ И ИНГИБИТОРЫ ГМГ (ГИДРОКСИМЕТИЛГЛУТАРИЛ)СоА РЕДУКТАЗЫ |
| US7701034B2 (en) | 2005-01-21 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in integrated circuit fabrication |
| JP5091462B2 (ja) * | 2006-01-19 | 2012-12-05 | パナソニック株式会社 | セルおよび半導体装置 |
-
2006
- 2006-11-20 JP JP2006312705A patent/JP5091462B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-11 CN CN2007100012545A patent/CN101005068B/zh not_active Expired - Fee Related
- 2007-01-17 US US11/653,913 patent/US7592676B2/en not_active Expired - Fee Related
-
2009
- 2009-08-05 US US12/536,206 patent/US7939858B2/en not_active Expired - Fee Related
-
2011
- 2011-03-23 US US13/070,063 patent/US20110169099A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US7592676B2 (en) | 2009-09-22 |
| US20070164317A1 (en) | 2007-07-19 |
| JP2007221095A (ja) | 2007-08-30 |
| CN101005068B (zh) | 2012-07-04 |
| US20110169099A1 (en) | 2011-07-14 |
| US7939858B2 (en) | 2011-05-10 |
| US20090289308A1 (en) | 2009-11-26 |
| CN101005068A (zh) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5091462B2 (ja) | セルおよび半導体装置 | |
| US11282836B2 (en) | Integrated circuit and standard cell library | |
| JP5080280B2 (ja) | 集積回路のトランジスタ性能を最適化するための方法 | |
| EP3503183B1 (en) | Semiconductor device | |
| US20070111405A1 (en) | Design method for semiconductor integrated circuit | |
| JP5509599B2 (ja) | 半導体集積回路 | |
| JP4773466B2 (ja) | 配列された論理セル格子及び相互接続ルーティング構造 | |
| US20140339610A1 (en) | Finfet device and method of fabrication | |
| JP2008235350A (ja) | 半導体集積回路 | |
| TW201804347A (zh) | 標準胞元佈局及設置多個標準胞元的方法 | |
| US20060190893A1 (en) | Logic cell layout architecture with shared boundary | |
| JPWO2018042986A1 (ja) | 半導体集積回路装置 | |
| US20140217513A1 (en) | Semiconductor integrated circuit device | |
| JP5261479B2 (ja) | Mosfet集積回路におけるプロセスによって誘起される性能変動の補償方法 | |
| JP2008118004A (ja) | 半導体集積回路 | |
| JP2007036194A (ja) | デバイス性能の不整合低減方法および半導体回路 | |
| CN113284886B (zh) | 集成芯片及其设计和制造方法 | |
| JP2007165670A (ja) | 半導体回路装置およびその設計方法 | |
| KR102784789B1 (ko) | 반도체 소자 | |
| TW201926707A (zh) | 具有高遷移率的積體電路元件以及形成積體電路元件的系統 | |
| JP2008258425A (ja) | 標準セルおよびこれを有する半導体装置 | |
| CN118318295A (zh) | 半导体集成电路装置 | |
| KR100267196B1 (ko) | 반도체장치 | |
| JPH10107152A (ja) | 集積回路装置とその電源配線形成法 | |
| JPWO2010001507A1 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5091462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |