Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5098085B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP5098085B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5098085B2
JP5098085B2 JP2007325813A JP2007325813A JP5098085B2 JP 5098085 B2 JP5098085 B2 JP 5098085B2 JP 2007325813 A JP2007325813 A JP 2007325813A JP 2007325813 A JP2007325813 A JP 2007325813A JP 5098085 B2 JP5098085 B2 JP 5098085B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
lead
holder
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007325813A
Other languages
English (en)
Other versions
JP2009147268A (ja
Inventor
康弘 新間
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2007325813A priority Critical patent/JP5098085B2/ja
Priority to US12/337,396 priority patent/US8174107B2/en
Publication of JP2009147268A publication Critical patent/JP2009147268A/ja
Application granted granted Critical
Publication of JP5098085B2 publication Critical patent/JP5098085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • H10W70/427Bent parts
    • H10W70/429Bent parts being the outer leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/291Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置及びその製造方法に関し、特に複数の半導体パッケージを積層してなる半導体装置及びその製造方法に関する。
半導体装置の高密度化の要求に伴い、複数の半導体パッケージを実装した半導体装置が開発されている。半導体装置の実装面積を縮小するために、複数の半導体パッケージを積層するPoP(パッケージオンパッケージ)技術が用いられている。
特許文献1には、積層された複数の半導体パッケージの各々から引き出されたリードをクリップで保持する技術が開示されている。特許文献2には、各々の半導体パッケージから引き出されたリードを、各々の半導体パッケージの外形に沿って曲げ、半導体パッケージを積層する技術が開示されている。
特開平9−283702号公報 特開平11−87601号公報
しかしながら、積層後に、積層された複数の半導体パッケージの中に不良品があった場合に、不良品を容易に交換することができない。このことはコストアップの原因となっていた。
上記課題に鑑み、本発明は積層後においても容易に半導体パッケージの交換が可能な半導体装置の提供を目的としている。
本発明は、積層された複数の半導体パッケージと、前記積層された複数の半導体パッケージの各々から引き出され、前記半導体パッケージの外形に沿って曲げられ、前記半導体パッケージの上面まで延出されたリードと、前記積層された複数の半導体パッケージのうち下段に配置された第1半導体パッケージから引き出された第1リードと、前記積層された複数の半導体パッケージのうち前記第1半導体パッケージの上段に配置された第2半導体パッケージから引き出された第2リードとが、接触するように積層された前記複数の半導体パッケージを固定するホルダーと、を具備することを特徴とする半導体装置である。本発明によれば、積層された複数の半導体パッケージがホルダーで固定されているため、積層後であってもホルダーを取り外すことで不良品を容易に交換することができ、半導体装置のコストダウンが可能となる。
上記構成において、前記半導体パッケージの上面の、前記リードの前記半導体パッケージの上面まで延出された部分と重なる領域の高さは、前記半導体パッケージの上面の、前記リードの前記半導体パッケージの上面まで延出された部分と重ならない領域の高さよりも低い構成とすることができる。この構成によれば、積層後の半導体装置の高さを低くすることができる。
上記構成において、前記積層された複数の半導体パッケージのうち、最上段に配置される半導体パッケージの上面、及び最下段に配置される半導体パッケージの下面の各々には、前記ホルダーと係合するための溝部が設けられている構成とすることができる。この構成によれば、ホルダーによる固定の強度を高めることができる。
上記構成において、前記第2リードは、前記第2半導体パッケージの下面から引き出され、前記第1リードの前記第1半導体パッケージの上面に延出した部分と接触している構成とすることができる。この構成によれば、第1リードと第2リードとの間で、半田を使用せずに電気的な接続を行うことができる。
上記構成において、前記ホルダーは、弾性体からなる構成とすることができる。この構成によれば、ホルダーの破損を防止することができる。
上記構成において、前記リードの曲げられた部分の厚さは、前記リードの曲げられていない部分の厚さより薄い構成とすることができる。この構成によれば、リードを容易に曲げることができる。
本発明は、半導体パッケージから引き出されたリードを、前記半導体パッケージの外形に沿って曲げ、前記半導体パッケージの上面まで延出させる工程と、複数の前記半導体パッケージを、前記複数の半導体パッケージのうち下段に配置される第1半導体パッケージから引き出された第1リードと、前記複数の半導体パッケージのうち前記第1半導体パッケージの上段に配置される第2半導体パッケージから引き出された第2リードとが、接触するように積層する工程と、前記積層された複数の半導体パッケージを、ホルダーで固定する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、積層された複数の半導体パッケージがホルダーで固定されているため、積層後であってもホルダーを取り外すことで不良品を容易に交換することができ、半導体装置のコストダウンが可能となる。
上記構成において、前記ホルダーで固定する工程は、前記ホルダーと前記積層された複数の半導体パッケージの最上面及び最下面の各々に設けられた溝部とが係合することで、前記ホルダーで固定する工程である構成とすることができる。この構成によれば、ホルダーによる固定の強度を高めることができる。
本発明によれば、積層された複数の半導体パッケージをホルダーで固定しているので、積層後であってもホルダーを取り外すことで不良の半導体パッケージを容易に交換することができる。
以下、図面を用いて本発明に係る実施例について説明する。
図1(a)は実施例1に係る半導体装置100の上面図であり、図1(b)はA−A1に沿った断面図、図1(c)はB−B1に沿った断面図である。
図1(b)に示すように、半導体装置100は、第1半導体パッケージ200の上に第2半導体パッケージ220が、第2半導体パッケージ220の上に第3半導体パッケージ240が、各々積層され構成されている。
図1(b)を参照に、第1半導体パッケージ200を例として、個々の半導体パッケージの構成について説明する。例えばシリコンからなる半導体チップ10が、接着剤4を用いてダイステージ20の上にダイボンディングされている。半導体チップ10は、ボンディングワイヤ2により第1リード30と接続されている。ボンディングワイヤ2、半導体チップ10、ダイステージ20、及び第1リード30の一部は、例えばエポキシからなる樹脂40で封止されている。第1リード30の一部は樹脂40の下面40aから樹脂40の外部に引き出されている。第1リード30は、樹脂40の外形に沿って曲げられ、樹脂40の上面まで延出されている。樹脂40の上面のうち、第1リード30が重なる部分には切り欠き40cが設けられており、上面のうちの切り欠き40cを除いた上面40bよりも高さが低くなっている。また、第1リード30の曲げられた部分(以下曲げ部30a)の厚さは、例えばハーフエッチング加工をなされることで、第1リード30の曲げ部30a以外の部分の厚さより薄くなっている。第2半導体パッケージ220、第3半導体パッケージ240についても同様の構成である。
図1(b)に示すように、第1半導体パッケージ200の上には第2半導体パッケージ220が積層されている。第1リード30のうち樹脂40の上面まで延出された部分と、第2半導体パッケージ220に設けられた第2リード32のうち樹脂42の下面42aから外部に引き出された部分とは接触している。同様に、第2半導体パッケージ220の上には第3半導体パッケージ240が積層されており、第2リード32と第3リード34とは接触している。
図1(a)及び図1(c)に示すように、積層された第1半導体パッケージ200、第2半導体パッケージ220及び第3半導体パッケージ240は、ホルダー50に挟まれることで固定されている。最下段に配置された第1半導体パッケージ200の下面、及び最上段に配置された第3半導体パッケージ240の上面の各々には、ホルダー50の突出部50aと係合するための溝部60が設けられている。また、図1(a)に示すように、各半導体パッケージの樹脂の、ホルダー50が設置される側面には、側面溝部70が設けられている。
以下、図2から図10(c)を用いて実施例1に係る半導体装置100の製造方法について説明する。
図2は半導体装置100の製造工程を示したフローチャートである。ステップS10からステップS15においては、第1半導体パッケージ200を例として、個々の半導体パッケージの製造工程について説明する。
図3(a)はステップS10のリードフレーム6の供給工程を示した上面図であり、図3(b)はA−A1に沿った断面図である。この工程において、リードフレーム6が製造装置に供給される。リードフレーム6は、ダイステージ20と第1リード30とサイドレール8とから構成されている。第1リード30には、例えばハーフエッチングを施されることで、他の部分よりも厚さが薄くなっている曲げ部30aが設けられている。
図4(a)はステップS11のダイボンディング工程を示した上面図であり、図4(b)はA−A1に沿った断面図である。図4(a)及び図4(b)に示すように、半導体チップ10をダイステージ20上に、接着剤4を用いてダイボンディングする。
図5(a)はステップS12のワイヤボンディング工程を示した上面図であり、図5(b)はA−A1に沿った断面図である。この工程において、半導体チップ10と第1リード30とを、ボンディングワイヤ2を用いて、電気的に接続する。
図6(a)はステップS13のモールディング工程を示した上面図であり、図6(b)はA−A1に沿った断面図である。この工程において、ボンディングワイヤ2、半導体チップ10、ダイステージ20、及び第1リード30の一部を樹脂40で封止する。図6(b)に示すように、第1リード30の一部は樹脂40の下面40aから、樹脂40の外部へと引き出されている。図6(a)に示すように、樹脂40の上面のうち、第1リード30が配列されている辺に沿った部分には、切り欠き40cが設けられている。また、樹脂40の上面及び下面の各々のうち、第1リード30が配列されていない辺に沿った部分には、各々溝部60が設けられている(下面の溝部60は不図示)。樹脂40の側面の、上面から見て溝部60と対向する部分には、側面溝部70が設けられている。
図7(a)はステップS14のトリミング工程を示した上面図であり、図7(b)はA−A1に沿った断面図である。図7(b)に示すように、この工程において、樹脂40の外部に露出しているサイドレール8を取り除く。
図8(a)はステップS15のリードフォーミング工程を示した上面図であり、図8(b)はA−A1に沿った断面図である。図8(b)に示すように、この工程において、第1リード30は、厚さが薄くなっている曲げ部30aを折り目として、樹脂40の外形に沿って曲げられ、樹脂40の上面に設けられた切り欠き40cまで延出される。このとき、第1リード30は、樹脂40の上面に対して斜め上方向を向き、先端及びその周辺部が樹脂40の上面40bよりも上方に突出するように曲げられる。
図9(a)はステップS16の積層工程を示した上面図であり、図9(b)はA−A1に沿った断面図である。図9(a)及び図9(b)に示すように、第1半導体パッケージ200の上に第2半導体パッケージ220を、第1リード30と第2リード32とが重なる位置に積層する。さらに、第2半導体パッケージ220の上に第3半導体パッケージ240を、第2リード32と第3リード34とが重なる位置に積層する。ステップS15において説明したように、第1リード30の一部が樹脂40の上面40bよりも上方に突出している。このため、図9(b)に示すように、第1リード30は第2リード32に押さえつけられる。このとき、第1リード30には第2リード32を持ち上げる方向に弾性力が発生する。同様に、第2リード32には第3リード34を持ち上げる方向に弾性力が発生する。このため、第1リード30と第2リード32とは接触し、第2リード32と第3リード34とは接触する。このことにより、各半導体パッケージ間の電気的な接続がなされる。
図10(a)はステップS17の固定の工程を示した上面図であり、図10(b)はB−B1に沿った断面図である。図10(a)に示すように、各半導体パッケージの側面に設けられた側面溝部70にホルダー50が挿入される。また、図10(b)に示すように、最下段に配置された第1半導体チップ200の下面、及び最上段に配置された第3半導体パッケージ240の上面のそれぞれに設けられた溝部60の各々と、ホルダー50に設けられた突出部50aの各々とは係合する。このことにより、半導体パッケージの積層は、より強く固定される。
実施例1によれば、半導体装置100はホルダー50で固定されている。このため、積層された半導体パッケージの中に不良品が混入していた場合、ホルダー50を取り外すことで、積層後であっても不良品の交換を容易に行うことができる。このことにより、半導体装置のコストダウンが可能となる。
各半導体パッケージの各樹脂の上面には切り欠きが設けられているため、切り欠きが設けられていない場合よりも、積層後の半導体装置100の高さを低くすることができる。
ホルダー50の材質は、樹脂、金属及びセラミックスでもよい。ただし、ホルダー50の剛性が高い場合、ホルダー50が破損する恐れがあるため、弾性体であることが好ましい。また、半導体装置100は、後工程において加熱される。加熱されると、ホルダー50が膨張し、固定が外れる恐れがある。これを防ぐために、ホルダー50の材質の熱膨張係数は、例えばエポキシに代表される樹脂40の熱膨張係数よりも同じか小さいことが好ましい。また、耐熱性があることが好ましい。材質の代表例は、樹脂ではPEEK(ポリエーテル・エーテル・ケトン)やETFE(4フッ化エチレン・エチレン共重合樹脂)などのフッ素系樹脂、金属ではバネ用リン青銅やバネ用ステンレス、などである。
ホルダー50の形状に限定はないが、固定の強度を高めるために、突出部50aが溝部60に嵌めこまれるような形状であることが好ましい。
溝部60は、積層された際に最下段に配置される半導体パッケージの下面及び最上段に配置される半導体パッケージの上面に設けられていればよい。しかし、モールディング工程の簡略化の観点から、全ての半導体パッケージに溝部60が設けられていることが好ましい。
側面溝部70はなくてもよい。しかし、ホルダー50設置後の半導体装置の面積を縮小するためには、ホルダー50が樹脂の側面からはみ出さないように、側面溝部70が設けられていることが好ましい。また、実施例1においては、溝部60及び側面溝部70が設けられた2辺の各々と、リードが配列された2辺の各々とは別の辺であるとしたが、同じ辺にあってもよい。
実施例1においては、半導体チップ10がダイステージ20にダイボンディングされている例を示した。しかし、ダイステージ20がなく、半導体チップ10とリードとがボンディングワイヤ2により接続され、それらが樹脂で封止された半導体パッケージであっても、本発明は適用可能である。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は、実施例1に係る半導体装置の上面図である。図1(b)はA−A1に沿った断面図であり、図1(c)はB−B1に沿った断面図である。 図2は実施例1に係る半導体装置の製造工程を示すフローチャートである。 図3(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図3(b)はA−A1に沿った断面図である。 図4(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図4(b)はA−A1に沿った断面図である。 図5(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図5(b)はA−A1に沿った断面図である。 図6(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図6(b)はA−A1に沿った断面図である。 図7(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図7(b)はA−A1に沿った断面図である。 図8(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図8(b)はA−A1に沿った断面図である。 図9(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図9(b)はA−A1に沿った断面図である。 図10(a)は実施例1に係る半導体装置の製造工程を示す上面図であり、図10(b)はB−B1に沿った断面図である。
符号の説明
半導体チップ 10
ダイステージ 20
第1リード 30
第2リード 32
第3リード 34
樹脂 40、42、44
ホルダー 50
溝部 60
側面溝部 70
半導体装置 100
第1半導体パッケージ 200
第2半導体パッケージ 220
第3半導体パッケージ 240

Claims (6)

  1. 積層された複数の半導体パッケージと、
    前記積層された複数の半導体パッケージの各々から引き出され、前記半導体パッケージの外形に沿って曲げられ、前記半導体パッケージの上面まで延出されたリードと、
    前記積層された複数の半導体パッケージのうち下段に配置された第1半導体パッケージから引き出された第1リードと、前記積層された複数の半導体パッケージのうち前記第1半導体パッケージの上段に配置された第2半導体パッケージから引き出された第2リードとが、接触するように積層された前記複数の半導体パッケージを固定するホルダーと、を具備し、
    前記積層された複数の半導体パッケージのうち、最上段に配置される半導体パッケージの上面、及び最下段に配置される半導体パッケージの下面の各々には、前記ホルダーと係合するための溝部が設けられていることを特徴とする半導体装置。
  2. 前記半導体パッケージの上面の、前記リードの前記半導体パッケージの上面まで延出された部分と重なる領域の高さは、前記半導体パッケージの上面の、前記リードの前記半導体パッケージの上面まで延出された部分と重ならない領域の高さよりも低いことを特徴とする請求項1記載の半導体装置。
  3. 前記第2リードは、前記第2半導体パッケージの下面から引き出され、前記第1リードの前記第1半導体パッケージの上面に延出した部分と接触していることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記ホルダーは、弾性体からなることを特徴とする請求項1から3のいずれか記載の半導体装置。
  5. 前記リードの曲げられた部分の厚さは、前記リードの曲げられていない部分の厚さより薄いことを特徴とする請求項1から4のいずれか記載の半導体装置。
  6. 半導体パッケージから引き出されたリードを、前記半導体パッケージの外形に沿って曲げ、前記半導体パッケージの上面まで延出させる工程と、
    複数の前記半導体パッケージを、前記複数の半導体パッケージのうち下段に配置される第1半導体パッケージから引き出された第1リードと、前記複数の半導体パッケージのうち前記第1半導体パッケージの上段に配置される第2半導体パッケージから引き出された第2リードとが、接触するように積層する工程と、
    前記積層された複数の半導体パッケージを、ホルダーで固定する工程と、を有し、
    前記ホルダーで固定する工程は、前記ホルダーと前記積層された複数の半導体パッケージの最上面及び最下面の各々に設けられた溝部とが係合することで、前記ホルダーで固定する工程であることを特徴とする半導体装置の製造方法。
JP2007325813A 2007-12-18 2007-12-18 半導体装置及びその製造方法 Expired - Fee Related JP5098085B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007325813A JP5098085B2 (ja) 2007-12-18 2007-12-18 半導体装置及びその製造方法
US12/337,396 US8174107B2 (en) 2007-12-18 2008-12-17 Stacked semiconductor devices and a method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007325813A JP5098085B2 (ja) 2007-12-18 2007-12-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009147268A JP2009147268A (ja) 2009-07-02
JP5098085B2 true JP5098085B2 (ja) 2012-12-12

Family

ID=40917509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007325813A Expired - Fee Related JP5098085B2 (ja) 2007-12-18 2007-12-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8174107B2 (ja)
JP (1) JP5098085B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG150404A1 (en) * 2007-08-28 2009-03-30 Micron Technology Inc Semiconductor assemblies and methods of manufacturing such assemblies
US7863722B2 (en) 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US9061920B2 (en) 2009-11-10 2015-06-23 Omya International Ag Precipitated magnesium carbonate
KR101099586B1 (ko) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지
JP7180619B2 (ja) * 2020-01-10 2022-11-30 Tdk株式会社 電子部品及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP3417095B2 (ja) * 1994-11-21 2003-06-16 富士通株式会社 半導体装置
JP3198889B2 (ja) * 1995-09-22 2001-08-13 日立電線株式会社 半導体装置
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
JP2006148105A (ja) * 2004-11-15 2006-06-08 Samsung Electronics Co Ltd 半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2009147268A (ja) 2009-07-02
US20090315166A1 (en) 2009-12-24
US8174107B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
CN107039297B (zh) 电极端子、半导体装置以及电力变换装置
US8525311B2 (en) Lead frame for semiconductor device
US8859339B2 (en) Mold chase
JP5098085B2 (ja) 半導体装置及びその製造方法
JP4615282B2 (ja) 半導体パッケージの製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP5018355B2 (ja) モールドパッケージ
CN107554852A (zh) 半导体装置的包装方法
US20090045491A1 (en) Semiconductor package structure and leadframe thereof
JP4530863B2 (ja) 樹脂封止型半導体装置
JP5361426B2 (ja) 半導体デバイス
US20130256920A1 (en) Semiconductor device
CN104051280B (zh) 模套
US20240038637A1 (en) Clip structure for a packaged semiconductor device
US20140315354A1 (en) Package process
WO2008083146A1 (en) Stress-resistant leadframe and method
KR20130043408A (ko) 멀티-칩 패키지
US20050285240A1 (en) Semiconductor device and method of manufacturing the same
CN109841590B (zh) 用于具有j引线和鸥翼引线的集成电路装置的引线框
JP4556732B2 (ja) 半導体装置及びその製造方法
CN202423265U (zh) 引线框架以及用于分立封装的引线框架
JP4849802B2 (ja) 半導体装置
US8524541B2 (en) Processes for manufacturing an LED package with top and bottom electrodes
CN103426872A (zh) 半导体封装件及其制造方法
KR100920052B1 (ko) 반도체 패키지용 리드 프레임

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees