JP5101985B2

JP5101985B2 - ジャンクションバリアショットキーダイオード

Info

Publication number: JP5101985B2
Application number: JP2007275127A
Authority: JP
Inventors: 悠佳清水
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2007-10-23
Filing date: 2007-10-23
Publication date: 2012-12-19
Anticipated expiration: 2027-10-23
Also published as: JP2009105200A

Description

本発明は、炭化珪素を母材に用いた高耐圧の半導体整流素子、特にジャンクションバリアショットキーダイオードに関するものである。

半導体パワー素子においてオン抵抗と耐圧は基板材料のバンドギャップで規定されるトレードオフの関係にある。そのため、パワー素子として広く用いられているシリコン素子の性能を超えるためには、シリコンよりもバンドギャップが大きな基板材料を用いることが有効である。特に、炭化珪素(SiC)は、シリコンに比べバンドギャップが約３倍と十分大きいこと、ｐ型およびｎ型の導電型を容易に形成できること、熱酸化により酸化膜を形成できることなどの特長を有することから、高性能のスイッチング素子やダイオードが実現できる可能性があり大きな注目を集めている。

なかでもダイオードはスイッチング素子に比べ低オン抵抗化、大容量化が進んでいる。また、SiCのダイオードはSiと異なりショットキーバリアダイオード（以下、SBD (Schottky Barrier Diode)と略記する）でも３kV以上の高耐圧を出すことが可能なため、導通損失だけでなくスイッチング損失も小さくすることが可能である。しかし、SBDは逆バイアス時にショットキー界面が高電界にさらされるためリーク電流が大きいという問題点があった。

一方、ショットキー界面の電界を緩和しリーク電流を低減できる構造としてジャンクションバリアショットキーダイオード（以下、JBS(Juｎctioｎ Barrier Schottky Diode)と略記する）という構造が提案されている。これは、アノード側にｐｎ接合領域とショットキー接合領域を併せ持つ構造である。逆バイアス時にはｐｎ接合領域から空乏層が伸びショットキー接合領域の電界を緩和することができる。この構造を、図１１に例示する。図１１において、３はｎ-ドリフト層を、４はｎ+カソード領域（基板）を、５はカソード電極を、６はアノード電極をそれぞれ示している。そして、ｐｎ接合を構成する符号１はｐ+領域のうちの濃度が一定の領域を、２はｐ+領域のうちの濃度プロファイルを持つ領域を示している。JBSはリーク電流を低減できる一方で、低電圧で動作するショットキーダイオード領域の面積が狭いためオン電流が小さくなる。すなわち、リーク電流を低減するとオン電流は小さくなり、これらはトレードオフの関係にあるといえる。このトレードオフを改善する手段として、ｐｎ接合部をトレンチ型とし、ｐｎ接合部の深さ、角度および間隔を最適化することが有効である。図１２にトレンチ型のJBSの断面構造図を示す。トレンチ７の底および側壁にｐ+領域１が形成されている。トレンチ型のJBSの一例が、US Patent 5262669（特許文献１）に開示されている。尚、図１２において、図１１と同じ符号の部位は同じものを示す。

US Patent 5262669

しかしながら、トレンチ型のJBSは一般的に低エネルギーのイオン注入で電界緩和のためのｐｎ接合を形成できることから、イオン注入のプロファイルが急峻になり、トレンチコーナー部のｐｎ接合で電界が集中し耐圧が低下するという難点があった。

本発明の骨子は、JBS構造のｐｎ接合領域において、ｐ型領域の底部のｐｎ接合の傾きに比べ、前記ｐ型領域の側部のｐｎ接合の傾きの方が急峻なる構成を取ることである。尚、ここで注意すべきは、半導体層におけるｐｎ接合の位置自体ではなく、ｐｎ接合を形成している接合部の傾きが重要である。又、ｐｎ接合を形成するｐ型領域の底部に存在する不純物濃度が一定ではないｐ型領域の厚さが、当該ｐ型領域の側部に存在する不純物濃度が一定でないｐ型領域の厚さよりも厚い形態を取ることも多いが、発明の骨子はｐｎ接合を形成している接合部の傾きが重要である。

本発明の具体的な形態を例示すれば、次の通りである。
即ち、第１の主要形態は、前述の通り、炭化珪素からなる第一導電型を有する基板表面に、第一導電型のドリフト層（炭化珪素層）と、前記ドリフト層表面に交互に配置されたショットキーと、ｐｎ接合領域とを有し、アノードおよびカソードとして外部コンタクトとを具備するジャンクションバリアショットキーダイオードにおいて、ｐ型領域の底部のｐｎ接合の傾きに比べ、前記ｐ型領域の側部のｐｎ接合の傾きの方が急峻なることを特徴とするものである。この場合、合わせて、本例ではｐｎ接合を形成するｐ型領域の底部に存在する不純物濃度が一定ではないｐ型領域の厚さが、ｐ型領域の側部に存在する不純物濃度が一定でないｐ型領域の厚さよりも厚い。

第２の主要形態は、前記第１の形態において、前記ドリフト層内にトレンチを形成し、このトレンチ内に、ｐｎ接合のｐ型領域を形成するものである。この形態は、ｐｎ接合の傾きを急峻にする為、実用的に、最も有用な形態である。

第３の主要形態は、前記第１及び第２の主要形態において、ジャンクションバリアショットキーダイオードにおいて、ドリフト層のうちのｐｎ接合を形成するｐ領域に挟まれている領域の濃度がドリフト層よりも高くなすものである。

第４の形態は、前記第１より第３の形態において、前記ｐ型領域の底部のｐｎ接合の傾きに比べ、前記ｐ型領域の側部のｐｎ接合の傾きの方が急峻となした諸形態である。

本発明は、JBSにおけるｐｎ接合部の高耐圧を確保し出来、且つ大きなオン電流を確保することが出来る。即ち、より具体的には、本発明の適用によって、リーク電流とオン電流とのトレードオフ関係を改善し、低リーク電流において大きなオン電流を確保することが出来る。

上述したように、本発明では、JBS構造のｐｎ接合領域において、ｐ型領域の底部のｐｎ接合の傾きを緩やかにすることから、ｐ型領域のコーナーにおいて電界が集中して耐圧が低下することを抑制できる。そして、一方、ｐ型領域の側部のｐｎ接合を急峻な接合、即ち、ｐ型領域の側部のｐｎ接合の傾きを急峻にすることから、電界緩和層としても電流経路としても働かない低不純物濃度のｐ型領域を狭くすることができリーク電流とオン電流のトレードオフを改善することができる。以下、発明の実施例に即して、本発明をより具体的に説明する。

図１は本発明の第一の実施例で、トレンチ型JBSの断面構造図を示している。図２には本実施例の平面図を示している。図１において、参照符号１から６までの部位は、前述の図１１と同じ部位を示す。即ち、符号１はｐ+領域のうちの不純物濃度が一定の領域を、２はｐ+領域のうちの不純物濃度プロファイルを持つ領域を、３はｎ-ドリフト層（ｎ−ＳｉＣ層）を、４はｎ+カソード領域（ｎ+ＳｉＣ領域）を、５はカソード電極を、６はアノード電極をそれぞれ示している。尚、前記一般説明において、ｐｎ接合を形成するにｐ型領域を用いる旨としたが、実施例では、このｐ型領域は、不純物濃度をいわゆるｐ+となす。この為、以下、実施例ではこれらのｐ型領域をｐ+領域と記すこととする。

図１は図２の線ＡＡに沿った断面図である。前記ｎ-ドリフト層３と、そのの内部に設けられた前記ｐ+領域２との界面でｐｎ接合領域が形成されている。これらのｐｎ接合領域に挟まれた領域の上面に前記ｎ-ドリフト層３とアノード電極６との界面にジャンクションバリアが形成されている。

図１において、トレンチの底部のｐ+領域２で構成されるｐｎ接合の傾きが、トレンチ側壁部でのｐ+領域で構成されるｐｎ接合の傾きより緩やかであることにより、トレンチコーナー部に電界が集中し耐圧が低下することを抑制することができる。

一方、トレンチ側壁部でのｐ+領域の幅ｗ１が急峻であることにより、電流経路を十分確保しながら効果的にショットキー界面の電界を緩和することができる。これは、トレンチ側壁部でのｐｎ接合が緩やかであると電流経路にもならず電界緩和層としても働かない低濃度のｐ領域が広くなってしまうからである。

尚、本例の場合、ｐ+領域２は、トレンチ７の側壁側の不純物濃度プロファイルを持つ領域２の幅（ｗ１）が、トレンチ７の底部側の不純物濃度プロファイルを持つ領域２の幅（ｗ２）より薄くなっている。即ち、幅ｗ１（トレンチ７の側壁側）＜幅ｗ２（トレンチ７の底部側）の関係となっている。しかし、前述したようにｐｎ接合を形成している接合部の傾きが本発明の基本である。

尚、当該ジャンクションバリアショットキーダイオードの平面構成としては、図２に示すようなｐ型領域をライン状に配置するパターンでもよいし、図３に示すようなドット状のパターンでも良い。図３の場合、図1は同図線ＢＢに沿った断面図に相当する。これらの諸形態において、勿論、本発明の関する基本構成は同様である。尚、図１及び２における参照符号１０は、素子周辺部に設けられるターミネーション領域である。ターミネーション領域とは、素子の周辺部で、電界を緩和するため設けられるもので、例えば、JTE (Junctioｎ Terminatioｎ Extensioｎ)構造やFLR (Field Limiting Riｎg)構造などがある。この構成自体は、こうした通例のもので十分であり、且つ本発明の本質と直接的な関係はない。従って、これ以上の説明は省略する。又、断面図では、ダイオードの主要部のみ示し、ターミネーション領域を含む周辺部は省略されている。図２及び３において、その他の符号は、図１のそれと同じ符号は同じ部位を示す。

次に本実施例に関する製造方法について、図４の（ａ）より（ｄ）を用いて説明する。尚、図４においても、ダイオードの主要部のみ示し、前述のターミネーション領域を含む周辺部は省略されている。本実施例では耐圧３.３kVを想定している。

SiCｎ+基板上に、ｎ-SiCエピタキシャル層を形成したSiC基体１１を準備する。基板の不純物濃度は、１×１０^１８ｃｍ^-３〜１×１０^１９ｃｍ^-３程度の範囲が多用される。SiC基板の主面は（０００１）面、（０００−１）面が多用され、場合によっては、（１１−２０）面が用いられることもある。本願発明は、SiC基板の、これら主面の選択によらず、その効果を奏することが出来る。

SiC基板上のｎ-エピタキシャル層３の仕様としては、厚さは５μｍ〜３０μｍ、不純物濃度は、基板と同一導電型で、１×１０^１５ｃｍ^-３〜２×１０^１６ｃｍ^-３程度の範囲が多用される。更には、１×１０^１５ｃｍ^-３〜３×１０^１５ｃｍ^-３程度が望ましい。

先ず、SiC基体１１に素子周辺部のターミネーション領域を形成する。このターミネーション領域は図４には示していない。ターミネーション領域の不純物濃度は、一般的に１×１０^１６ｃｍ^−３〜５×１０^１７ｃｍ^−３程度で、その他の領域に比べて低くなされる。

次に、通例のリソグラフィとドライエッチングにより、エピタキシャル層３上にトレンチ７を形成する（図４（ａ））。トレンチの深さは概ね０．５μｍから２．０μｍ程度である。SiCは化学的に安定な物質でドライエッチングには大きなパワーが必要なためマスク８にはSiO２やSiＮなどのハードマスクが望ましい。隣なり合うｐｎ接合の間隔は、２μｍ〜２０μｍ程度となされる。勿論、この間隔は出来上がり装置に要求される特性によって定められる。

ドライエッチングのハードマスク８をそのまま利用し、イオン注入により、トレンチ７内に第１のｐ+領域１および第２のｐ+領域２を形成する。Ｐ+領域１およびＰ+領域２のうち、トレンチ７の底部１２は垂直方向のイオン注入１４で（図４（ｃ））、トレンチの側部１３は斜めイオン注入１５で形成する（図４（ｂ））。ｐ型のドーパントとしては、Al或いはホウ素が用いられる。このうちトレンチ側部１３は、斜めイオン注入を、低エネルギー側から注入することにより、ｐ型領域の不純物プロファイルを急峻にすることができる。これは、低エネルギーの注入で結晶格子にダメージを与えることにより、その後の高エネルギーの注入においてイオンが結晶格子をすり抜けて深くまで入り込むチャネリングという現象を抑制することができるからである。結晶格子にダメージを与えるという意味では、電気伝導に関係のないArなどの不活性ガスの元素の注入を事前に行うことも有効である。こうしたイオン注入によれば、ｐｎ接合の幅を狭くすることが出来る。更には、ｐｎ接合の傾きを急峻にすることが出来る。

結晶格子にダメージを与えることは、素子の電気特性に影響を与えることも考えられる。しかし、一般的にトレンチ側壁の面方位である(１１-２０)面は欠陥回復アニールにより回復しやすいため問題はない。注入条件としては、例えば、ドーパントはAl、注入角度は３０度として、２０keV, ２×１０^１３ｃｍ^-２, ５０keV, ７×１０^１３ｃｍ^-２, １００keV, １.２×１０^１４ｃｍ^-２, １５０keV, １×１０^１４ｃｍ^-２の順に注入することで、ｐ+領域のうちの不純物濃度が一定の領域１の幅を０．１５μｍ、ｐ+領域のうちの不純物濃度プロファイルを持つ領域２の幅を０．２μｍ程度にすることができる。

尚、トレンチ側部では、一般に、ｐ+領域のうちの不純物濃度が一定の領域１の幅は、
０．１μｍより０．５μｍ、ｐ+領域のうちの不純物濃度プロファイルを持つ領域２の幅は０．１μｍより０．３μｍ程度となされる。

一方、トレンチ底部は、数種類のエネルギーで注入しエネルギーが高いほどドーズ量を少なくすることによりｐ領域のプロファイルを緩やかにすることができる。また高いエネルギーから順に注入することも有効である。注入条件としては、例えば、ドーパントはAl、注入角度は垂直として、（１）２０keV, ２×１０^１３ｃｍ^-２, （２）５０keV, ７×１０^１３ｃｍ^-２, １００keV, （３）１.２×１０^１４ｃｍ^-２, （４）１５０keV, ８×１０^１３ｃｍ^-２, （５）２００keV, ４×１０^１３ｃｍ^-２の順に、５段のイオン注入を行った。こうして、ｐ+領域のうちの不純物濃度が一定の領域１の幅を０．２μｍ、ｐ+領域のうちの不純物濃度プロファイルを持つ領域２の幅を０．６μｍ程度にすることができる。

尚、トレンチ底部では、一般に、ｐ+領域のうちの不純物濃度が一定の領域１の幅は、
０．１μｍより０．５μｍ、ｐ+領域のうちの不純物濃度プロファイルを持つ領域２の幅は０．３μｍより０．８μｍ程度となされる。

こうして、ｐｎ接合を形成するＰ+領域を形成した後は、半導体基体の裏面のオーミックコンタクト５および表面のショットキー電極（ショットキーコンタクト）６を形成する。こうして、本願発明のジャンクションバリアショットキーダイオードが完成する（図４（ｄ））。

次に、発明の効果を例示する。図５は、トレンチ底部のｐ+領域のうちの不純物濃度プロファイルを持つ領域の幅（ｗ２）と耐圧の関係を示す、シミュレーション結果である。横軸が、トレンチ底部のｐ+領域のうちの不純物濃度プロファイルを持つ領域の幅（ｗ２）、縦軸がｐｎ接合の耐圧である。この結果から、トレンチ底部のｐ+領域のうちの不純物濃度プロファイルを持つ領域の幅が広いほど耐圧が高く、且つ具体的には、０．３μｍ程度あれば、十分耐圧３.３kVを達成できることがわかる。これは、トレンチ底のｐｎ接合の傾きを緩やかにすることでトレンチコーナー部での電界集中を緩和できるためである。尚、耐圧３.３kVは、前述した通り、本例で想定した耐圧である。

一方、図６には、トレンチ側部に形成されたｐ+領域のうちの不純物プロファイルを持つ領域の幅（ｗ１）と、ショットキー界面の電界の強さとの関係を示す例である。横軸がｐ+領域のうちの不純物濃度プロファイルを持つ領域の幅（ｗ１）、縦軸がショットキー界面の電界である。

又、本例では、ｐ+領域の間隔は３μｍである。トレンチ側部に形成されたｐ+領域のうちの不純物濃度プロファイルを持つ領域の幅（ｗ１）が狭いほど、ショットキー界面の電界が小さいことがわかる。これは、ショットキー界面の電界緩和層としての効果が小さい低濃度のｐ+領域の幅が狭くなったためだと考えられる。

このように、本願発明においては、前記ｐ+領域１及び前記ｐ+領域２のうちの、不純物濃度プロファイルを持つ領域２の幅が、トレンチ７の側壁に比べ底部の方が厚くなっていることが肝要なことが理解される。即ち、幅ｗ１（トレンチ７の側壁側）＜幅ｗ２（トレンチ７の底部側）の関係が肝要である。

次に本発明の適用例を例示する。図７に本実施例をインバータ回路に適用した場合の回路図を示す。図７は三相のインバータ回路の例である。この回路における、ダイオード２１〜２６に、本発明に係るいずれかの形態のダイオードを適用するのである。図７では、スイッチング素子としてSi-IGBT (Insulated Gate Bipolar Transistor)を示しているが、SiC-MOSFET (Metal Oxide Semiconductor Field Effect Transistor)やSiC-JFET (Junctioｎ Field Effect Transistor)などでもよい。鉄道用等のインバータには高耐圧、大電流が求められるため、本発明は特に有効である。尚、インバータ回路構成自体は通例のものであるので、詳細説明は省略する。

図８に、本発明に係る第２の実施例の断面構造図を示す。図の断面は、図１の例と同様である。本実施例の第１の実施例との違いは、ｐ+型領域２で挟まれたｎ型領域９の不純物濃度がドリフト層よりも高くなっている点である。ｐ+型領域２で挟まれたｎ型領域９の不純物濃度をドリフト層３よりも高くすることにより、トレンチ側部のｐ+型領域の不純物濃度プロファイルを持つ領域の幅（ｗ１）を、実質的により狭くすることができる。

図９に、この状態を模式的に示す。横軸が深さ、縦軸が不純物濃度である。縦軸は対数目盛りである。曲線pは、ドリフト層３における不純物濃度のプロファイルである。一方、直線n１はドリフト層３の不純物濃度である。この例の場合、深さａの位置で、p型不純物濃度とn型不純物濃度が一致している。縦軸が対数目盛りであるので、概ね位置aから位置cの間で、pn接合が形成されていると見なし得る。ここで、第２の実施例のごとく、ｎ型領域９の不純物濃度をドリフト層３よりも高し、直線n2とすると、p型不純物濃度とn型不純物濃度が一致する位置が、深さbの位置となる。従って、この場合、概ね位置bから位置cの間で、pn接合が形成されていると見なし得る。ｐ+型領域の不純物濃度プロファイルを持つ領域の幅を、実質的により狭くすることができる。

尚、本例では、オン状態でのｐ領域からの空乏層の広がりも小さくなるため電流経路が広くなりオン電流を増大できるという効果もある。

第２の実施例の製造方法は、第１の実施例の製造方法における、トレンチ７の形成前に、イオン注入によりドリフト層よりも濃度の高いｎ型領域９を形成するだけで、他は第１の実施例の製造方法と同様である。ｎ領域９の濃度を上げすぎると、ショットキー界面の電界緩和効果が小さくなる可能性があるため、不純物濃度としてはドリフト層３に比べ半桁から１桁高い程度が望ましい。この領域の不純物濃度としては、
２×１０^１５ｃｍ^-３〜８×１０^１６ｃｍ^-３程度の範囲が多用される。又、トレンチコーナー部のｐｎ接合において、ｎ型領域の不純物濃度が高いと耐圧が落ちる可能性があるため、ドリフト層３よりも不純物濃度の高いｎ型層は、トレンチ底部のｐｎ接合よりも浅い領域にあることが望ましい。

図１０は、本発明による第３の実施例の断面構造図である。本実施例の第２の実施例との違いはトレンチを形成していない点である。トレンチを形成しないとｐ型領域の形成に高いエネルギーが必要になるため、ｐ+領域の側部のｐｎ接合は緩やかになってしまう。しかし、エピタキシャル層の表層部の濃度を上げることにより、ｐ+領域の側部におけるｐｎ接合の幅を、より狭くすることが出来きる。又、同ｐｎ接合をより急峻にすることも容易である。こうして、本例の形態でも、本発明の効果を得ることが出来る。

本発明による素子の第１の実施例の断面構造図である。本発明による素子の第１の実施例の平面構造図である。本発明による素子の第１の実施例の平面構造図である。本発明による素子の第１の実施例の製造プロセスの説明図である。本発明による素子の第１の実施例の特性図である。本発明による素子の第１の実施例の特性図である。本発明による素子の第１の実施例をインバータ回路に適用した際の回路図である。本発明による素子の第２の実施例の断面構造図である。本発明による素子の第２の実施例の濃度プロファイル図である。本発明による素子の第３の実施例の断面構造図である。通例のプレナー型のJBSの断面構造図である。通例のトレンチ型のJBSの断面構造図である。

符号の説明

１：ｐ+型領域のうちの濃度が一定の領域、２：ｐ+型領域のうちの濃度プロファイルを持つの領域、３：ｎ-型ドリフト層、４：ｎ+型カソード層、５：カソード電極、６：アノード電極、７：トレンチ、８：ハードマスク、９：ｎ型表面層、１０：ターミネイション領域、１１：SiC基体、１２：トレンチ７の底部１３：トレンチ７の側部、１４：垂直方向のイオン注入、１５：斜め方向のイオン注入、２１〜２６：ダイオード。

Claims

（０００１）又は（０００−１）を主面とする炭化珪素からなる第一導電型を有する基板表面に、炭化珪素の第一導電型のドリフト層と、
前記ドリフト層表面に交互に配置されたショットキー接合とｐｎ接合と、
アノードおよびカソードとして外部コンタクトとを具備するジャンクションバリアショットキーダイオードにおいて、
前記ｐｎ接合を形成するｐ型領域の側部に存在する不純物濃度が一定ではないｐ型領域に含まれるｐｎ接合の傾きが、前記ｐ型領域の底部に存在する不純物濃度が一定でないｐ型領域に含まれるｐｎ接合の傾きより急峻であって、
前記ｐｎ接合を形成するｐ型領域が、前記ドリフト層表面に形成されたトレンチ内に配置され、
前記トレンチの側部及び底部にあるｐ型領域の底部に存在する不純物はＡｌ及びBの一方のみであり、
前記ドリフト層のうちのｐｎ接合を形成するｐ型領域に挟まれている領域の濃度が、その下部に存在するドリフト層よりも高いことを特徴とするジャンクションバリアショットキーダイオード。