JP5120141B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関するものである。

ＥＬ素子またはＬＥＤ素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また視野角依存性が少ないなどの利点がある。

図３１は、このような表示装置の一例として、電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示す表示装置１Ａでは、透明基板上に、複数の走査線ｇａｔｅと、これらの走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと、これらのデータ線ｓｉｇに並列する複数の共通給電線ｃｏｍと、データ線ｓｉｇと走査線ｇａｔｅとの交差点に対応する画素７とが構成されている。

画素７の各々には、走査線ｇａｔｅを介して走査信号がゲート電極（第１のゲート電極）に供給される第１のＴＦＴ２０と、この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと、この保持容量ｃａｐによって保持された画像信号がゲート電極（第２のゲート電極）に供給される第２のＴＦＴ３０と、第２のＴＦＴ３０を介して共通給電線ｃｏｍに電気的に接続したときに共通給電線ｃｏｍから駆動電流が流れ込む発光素子４０（抵抗として表してある。）とが構成されている。

このように構成された表示装置１Ａにおいて、第１のＴＦＴ２０および第２のＴＦＴ３０は、従来、Ｎチャネル型を例にとると、製造プロセスを簡略化するという観点から、図３２にその等価回路を示すように、いずれもＮチャネル型あるいはＰチャネル型のＴＦＴとして構成されている。従って、Ｎチャネル型を例にとると、図３３（Ａ）、（Ｂ）に示すように、走査線ｇａｔｃから供給される走査信号Ｓgateが高電位になって第１のＴＦＴ２０がオン状態になったときにデータ線ｓｉｇから保持容量ｃａｐに高電位の画像信号ｄａｔａが書き込まれると、第２のＴＦＴ３０がオン状態に保持される。その結果、発光素子４０では、画素電極４１から対向電極ｏｐに向けて矢印Ｅで示す方向の駆動電流が流れ続け、発光素子４０が発光し続ける（点灯状熊）。これに対して、走査線ｇａｔｅから供給される走査信号Ｓgateが高電位になって第１のＴＦＴ２０がオン状態になったときに、データ線ｓｉｇから保持容量ｃａｐに共通給電線ｃｏｍの電位と対向電極ｏｐの電位の間のある電位よりも低い電位の画像信号ｄａｔａが書き込まれると、第２のＴＦＴ３０がターンオフし、発光素子４０が消灯する（消灯状態）。

このような表示装置１Ａにおいて、各素子を構成する半導体膜、絶縁膜、電極などは基板上に堆積した薄膜から構成され、かつ、この薄膜は基板の耐熱性などを考慮して低温プロセスで形成されることが多い。従って、薄膜とバルクとの物性の差異などに起因して欠陥が多いなど膜品質が劣るため、ＴＦＴなどでは絶縁破壊や経時劣化などの問題が表面化しやすい。

液晶を光変調素子として用いた液晶表示装置でも薄膜を用いるという点で共通するが、この場合には光変調素子を交流駆動するので、液晶だけでなく、ＴＦＴの経時劣化も抑えることができる。これに対して、電流制御型発光素子を用いた表示装置１Ａでは直流駆動せざるを得ないという点では、液晶表示装置よりもＴＦＴに経時劣化が起きやすい。このような問題点を解消するため、電流制御型発光素子を用いた表示装置１ＡでもＴＦＴの構造やプロセス技術に改良が加えられているものの、未だ、十分に改良されたとはいえない。

また、液晶を光変調素子として用いた場合には、この光変調素子を電圧により制御するので、個々の素子には電流が瞬間的に流れるだけであるので、消費電力が小さい。これに対して、電流制御型発光素子を用いた表示装置１Ａでは、発光素子を点灯させ続けるには駆動電流を定常的に流す必要があるので、消費電力が高くなり、絶縁破壊や経時劣化が起きやすい。

さらに、液晶表示装置では１画素当たり１つのＴＦＴで液晶を交流駆動することができるが、電流制御型発光素子を用いた表示装置１Ａでは、１画素当たり２つのＴＦＴ２０、３０で発光素子４０を直流駆動するので、駆動電圧が高くなり、前記の絶縁破壊や消費電力が大きいという問題が顕著である。

たとえば、図３３（Ａ）に示すように、画素を選択する際の第１のＴＦＴ２０のゲート電圧Ｖｇswは、走査信号Ｓgateの高電位に相当する電位と電位保持電極ｓｔの電位（保持容量ｃａｐの電位、または第２のＴＦＴ３０のゲート電極の電位）との電位差に相当するため、発光素子４０を高い輝度で点灯させようと電位保持電極ｓｔの電位を高めて第２のＴＦＴ３０のゲート電圧Ｖｇcurを高めたときには、その分、第１のＴＦＴ２０のゲート電圧Ｖｇswが低くなってしまうので、走査信号Ｓgateの振幅を大きくする必要が生じ、表示装置１Ａの駆動電圧が高くなってしまう。

また、前記の表示装置１Ａでは、発光素子４０を消灯させる際に画像信号ｄａｔａの電位を共通給電線ｃｏｍの電位と対向電極ｏｐの電位の間のある電位よりも低くして第２のＴＦＴ３０をターンオフさせるため、画像信号ｄａｔａの振幅が大きいという問題点もある。従って、この種の表示装置１Ａでは、液晶表示装置と比較して、消費電力やＴＦＴの耐電圧などに格段の配慮が必要であるが、従来の表示装置１Ａではかかる配慮が十分になされていない。

そこで、本発明の課題は、電流駆動型の発光素子の発光動作を制御するＴＦＴの導電型を考慮した駆動方式を採用して、駆動電圧の低電圧化による消費電力、絶縁破壊、経時劣化の低減と表示品位の向上とを併せて図ることができる表示装置を提供することにある。

本発明の表示装置は、画素電極及び対向電極を有し、前記画素電極と前記対向電極との間を流れる電流に基づいて発光する発光素子と、前記画素電極に電気的に接続され、前記画素電極と前記対向電極との間を流れる電流を制御するトランジスタと、前記トランジスタのゲート電極に電気的に接続され、前記トランジスタを制御する電位を保持する容量と、前記トランジスタに電気的に接続され、前記電流が流れる給電線と、を有し、前記容量を構成する第１の電極は前記給電線のみからなることを特徴とする。
また、前記容量は、前記給電線と絶縁膜を介して重なるように設けられた第２の電極を有し、前記第１の電極、前記第２の電極及び前記絶縁膜からなる前記容量は、前記給電線と前記第２の電極とが重なる領域のみに設けられている。
また、前記第２の電極は前記トランジスタのゲート電極に電気的に接続されている。
前記第２の電極は前記トランジスタのゲート電極から延設されたものである。
また、本発明の表示装置は、画素電極及び対向電極を有し、前記画素電極と前記対向電極との間を流れる電流に基づいて発光する発光素子と、前記画素電極に電気的に接続され、前記画素電極と前記対向電極との間を流れる電流を制御するトランジスタと、前記トランジスタのゲート電極に電気的に接続され、前記トランジスタを制御する電位を保持する容量と、前記トランジスタに電気的に接続され、前記電流が流れる給電線と、を有し、前記容量を構成する一の電極は、前記給電線に沿って延びるように設けられた部分を有し、前記給電線に沿って延びるように設けられた部分が前記給電線と絶縁膜を介して重なることで、容量を構成することを特徴とする。
また、前記給電線に沿って延びるように設けられた部分は、前記トランジスタのゲート電極から前記給電線の延在方向に向かって延設された部分である。
また、本発明の表示装置は、画素電極及び対向電極を有し、前記画素電極と前記対向電極との間を流れる電流に基づいて発光する発光素子と、前記画素電極に電気的に接続され、前記画素電極と前記対向電極との間を流れる電流を制御するトランジスタと、前記トランジスタのゲート電極に電気的に接続され、前記トランジスタを制御する電位を保持する容量と、前記トランジスタに電気的に接続され、前記電流が流れる給電線と、を有し、前記容量は前記給電線に沿って延びる部分を有し、前記容量の前記給電線に沿って延びる部分は前記給電線と重なる領域に設けられていることを特徴とする。
また、本発明の表示装置は、画素電極及び対向電極を有し、前記画素電極と前記対向電極との間を流れる電流に基づいて発光する発光素子と、前記画素電極に電気的に接続され、前記画素電極と前記対向電極との間を流れる電流を制御するトランジスタと、前記トランジスタのゲート電極に電気的に接続され、前記トランジスタを制御する電位を保持する容量と、前記トランジスタに電気的に接続され、前記電流が流れる給電線と、を有し、前記容量は前記給電線と重なる領域のみに設けられていることを特徴とする。

本発明では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第１のゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第２のゲート電極に供給される第２のＴＦＴと、前記画素毎に形成された画素電極が前記第２のＴＦＴを介して前記共通給電線に電気的に接続したときに前記画素電極と発光薄膜を介して対向する対向電極との間に流れる駆動電流によって前記発光薄膜が発光する表示装置において、前記第２のＴＦＴがＮチャネル型の場合には、前記共通給電線は前記対向電極よりも低電位に設定されていることを特徴とする。

本発明に係る表示装置では、第２のＴＦＴのオン時のゲート電圧は、共通給電線の電位および画素電極の電位のうちの一方の電位と、ゲート電極の電位（画像信号の電位）との差に相当するので、第２のＴＦＴの導電型に応じて、共通給電線の電位と発光素子の対向電極の電位との相対的な高低を最適化し、第２のＴＦＴのゲート電圧は、共通給電線の電位と電位保持電極の電位との差に相当するように構成してある。たとえば、第２のＴＦＴがＮチャネル型であれば、発光素子の対向電極の電位に対して共通給電線の電位を低くしてある。

この共通給電線の電位については、画素電極の電位と相違して、十分に低い値に設定することができるため、第２のＴＦＴで大きなオン電流が得られ、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴにおいて高いゲート電圧が得られるのであれば、画像信号の電位を下げることができるので、画像信号の振幅を小さくし、表示装置における駆動電圧を下げることができる。

それ故、消費電力を低減できるともに、薄膜で構成された各素子で懸念されていた耐電圧の問題が顕在化しないという利点がある。

本発明において、上記第２のＴＦＴがＮチャネル型の場合には点灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記対向電極の電位と比較して低電位、あるいは等電位であることが好ましい。このように構成した場合も、第２のＴＦＴをオン状態に保ったまま、画像信号の振幅を小さくすることができ、表示装置における駆動電圧を下げることができる。

本発明において、第２のＴＦＴがＮチャネル型の場合には、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して高電位、あるいは等電位であることが好ましい。すなわち、画素を消灯状態にするときには、第２のＴＦＴを完全にターンオフさせるほどのゲート電圧（画像信号）を印加しない。
発光素子の非線型電気特性とあいまって、消灯状態は実現できる。それ故、画像信号の振幅を小さくすることができ、表示装置における駆動電圧を下げ、また画像信号の高周波化を図ることができる。

本発明において、上記の各構成とは逆に、前記第２のＴＦＴがＰチャネル型の場合には、各電位の相対的な関係を逆転させる。すなわち、前記第２のＴＦＴがＰチャネル型の場合には、前記共通給電線は前記対向電極よりも高電位に設定されていることを特徴とする。この場合には、点灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記対向電極の電位と比較して高電位、あるいは、等電位であることが好ましい。また、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して低電位、あるいは等電位であることが好ましい。

本発明において、前記第１のＴＦＴと前記第２のＴＦＴとは、逆導電型のＴＦＴで構成されていることが好ましい。すなわち、第１のＴＦＴがＮチャネル型であれば、第２のＴＦＴはＰチャネル型であり、第１のＴＦＴがＰチャネル型であれば、第２のＴＦＴはＮチャネル型であることが好ましい。詳しくは後述するが、このように構成すると、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第１のＴＦＴのオン時の抵抗が小さくなる方向に変更するだけで、表示動作の高速化を図ることができる。

また、この時には画素を点灯させるための画像信号の電位が第２のＴＦＴのオン時の抵抗が小さくなる方向に変更したことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。

本発明の別の形態では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第１のゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第２のゲート電極に供給される第２のＴＦＴと、前記画素毎に形成された画素電極と該画素電極に対向する対向電極との層間において前記画素電極が前記第２のＴＦＴを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、前記第１のＴＦＴと前記第２のＴＦＴとは、逆導電型のＴＦＴで構成されていることを特徴とする。

本発明では、例えば第１のＴＦＴがＮ型であれば、第２のＴＦＴがＰ型であるように、第１のＴＦＴと第２のＴＦＴとが逆導電型であるため、第１のＴＦＴの書き込み能力を上げるためには、走査信号の選択パルス高を高くし、第２のＴＦＴのオン抵抗を下げて発光輝度を上げるためには、画像信号の電位を低くすることになる。このような走査信号および画像信号の最適化は、第１のＴＦＴのゲート電圧に対して、画素の選択期間中、発光素子を点灯させるレベルの画像信号が保持容量に書き込まれていくにつれて、当該ＴＦＴのオン電流が増大する方にシフトさせるのに効く。それ故、データ線から第１のＴＦＴを介して保持容量に画像信号がスムーズに書き込まれる。ここで、画素を選択する際の第１のＴＦＴのゲート電圧は、走査信号の高電位に相当する電位と点灯時の電位保持電極の電位（点灯のための画像信号の電位、保持容量の電位、または第２のＴＦＴのゲート電極の電位）との差に相当し、第２のＴＦＴのゲート電圧は、点灯時の電位保持電極の電位と共通給電線の電位との差に相当し、このときの電位保持電極の電位を基準にしたときには、走査信号の高電位に相当する電位と共通給電線の電位は同じ極性である。従って、点灯時の電位保持電極の電位（点灯のための画像信号の電位）を変更すれば、その分、第１のＴＦＴのゲート電圧および第２のＴＦＴのゲート電圧の双方が同じ方向に同じ分だけシフトする。それ故、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第１のＴＦＴのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができる。また、この時には点灯のための画像信号の電位が第２のＴＦＴのオン時の抵抗が小さくなる方向にシフトしたことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。

本発明において、消灯状態にある画素における前記第２のＴＦＴに印加されるゲート電圧は、該第２のＴＦＴがオン状態となるときの極性と同じで、かつ、該第２のＴＦＴのしきい値電圧を越えない値であることが好ましい。

すなわち、画素を消灯状態にするときには、第２のＴＦＴを完全にターンオフさせるほどのゲート電圧（画像信号）を印加しない。それ故、画像信号の振幅を小さくすることができ、画像信号の高周波化を実現できる。

このように構成した場合において、前記第１のＴＦＴがＮチャネル型、前記第２のＴＦＴがＰチャネル型であれば、前記第１のＴＦＴをオン状態にするときの走査信号の電位と前記共通給電線の電位とが等しく、かつ、消灯状態にある画素の前記第２のＴＦＴに印加されるゲート電極の電位は、前記第１のＴＦＴをオン状態にするときの走査信号の電位から当該第１のＴＦＴのしきい値電圧を差し引いた電位よりも低電位であることが好ましい。それとは逆に、前記第１のＴＦＴがＰチャネル型、前記第２のＴＦＴがＮチャネル型であれば、前記第１のＴＦＴをオン状態にするときの走査信号の電位と前記共通給電線の電位とが等しく、かつ、消灯状態にある画素の前記第２のＴＦＴに印加されるゲート電極の電位は、前記第１のＴＦＴをオン状態にするときの走査信号の電位に当該第１のＴＦＴのしきい値電圧を加えた電位よりも高電位であることが好ましい。

このように第１のＴＦＴをオン状態にするときの走査信号の電位と共通給電線の電位とを等しくすると、各駆動信号のレベルの数が減るため、表示装置への信号入力端子の数を減らすことができるとともに、電源数を減らすことができるので、低消費電力となる。

本発明では、前記保持容量の両電極のうち、前記第２のＴＦＴの第２のゲート電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されることが好ましい。このように構成すると、保持容量への画像信号の書き込みを補うことができるので、画像信号の振幅を大きくせずに、第２のＴＦＴのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。

本発明のさらに別の形態においては、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第１のゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第２のゲート電極に供給される第２のＴＦＴと、前記画素毎に形成された画素電極と該画素電極に対向する対向電極との層間において前記画素電極が前記第２のＴＦＴを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、前記保持容量の両電極のうち、前記第２のＴＦＴの第２のゲート電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されることを特徴とする。

このように構成すると、保持容量への画像信号の書き込みを補うことができるので、画像信号の振幅を大きくせずに、第２のＴＦＴのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。

上記のいずれの発明においても、前記発光薄膜としては、たとえば、有機半導体膜を用いることができる。

本発明では、上記のいずれの発明においても、第２のＴＦＴについては、その飽和領域で動作させることにより、発光素子に異常電流が流れ、電圧降下等により他画素にクロストーク等が発生するのを防止することができる。

また、その線形領域で動作させることによりそのしきい値電圧のばらつきが表示動作に影響を及ぼすことを防止することができる。

図面を参照して、本発明の実施の形態を説明する。なお、本発明の各実施の形態を説明する前に、各形態で共通の構成について説明しておく。ここで、各形態で共通の機能を有する部分については、同一の符合を付して説明の重複を避けることとする。

（アクティブマトリクス基板の全体構成）
図１は、表示装置の全体のレイアウトを模式的に示すブロック図、図２は、それに構成されたアクティブマトリクスの等価回路図である。図１に示すように、本実施形態の表示装置１では、その基体たる透明基板１０の中央部分が表示部２とされている。透明基板１０の外周部分のうち、図面に向かって上下の側には、データ線ｓｉｇに対して画像信号を出力するデータ側駆動回路３、および検査回路５がそれぞれ構成され、図面に向かって左右の側には、走査線ｇａｔｅに対して走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４では、Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが構成され、この相補型ＴＦＴは、シフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などを構成している。透明基板１０上において、データ側駆動回路３よりも外周領域には、画像信号や各種の電位、パルス信号を入力するための端子群とされる実装用パッド６が形成されている。

表示装置１では、液晶表示装置のアクティブマトリクス基板と同様、透明基板１０上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇとが構成され、図２に示すように、これらのデータ線ｓｉｇと走査線ｇａｔｅとの交差によりマトリクス状に画素７が多数、構成されている。

これらの画素７のいずれにも、走査線ｇａｔｅを介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１のＴＦＴ２０が構成されている。このＴＦＴ２０のソース・ドレイン領域の一方は、データ線ｓｉｇに電気的に接続し、他方のソース・ドレイン領域は電位保持電極ｓｔに電気的に接続している。
すなわち、走査線ｇａｔｅに対しては容量線ｃｌｉｎｅが並列配置され、この容量線ｃｌｉｎｅと電位保持電極ｓｔとの間には保持容量ｃａｐが形成されている。従って、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。

電位保持電極ｓｔには第２のＴＦＴ３０のゲート電極３１（第２のゲート電極）が電気的に接続し、第２のＴＦＴ３０のソース・ドレイン領域の一方は、共通給電線ｃｏｍに電気的に接続する一方、他方のソース・ドレイン領域は発光素子４０の一方の電極（後述する画素電極）に電気的に接続している。共通給電線ｃｏｍは定電位に保持されている。第２のＴＦＴ３０がオン状態になったときに、第２のＴＦＴ３０を介して共通給電線ｃｏｍの電流が発光素子４０を流れ、発光素子４０を発光させる。

このように構成した表示装置１において、駆動電流は、発光素子４０、第２のＴＦＴ３０、および共通給電線ｃｏｍから構成される電流経路を流れるため、第２のＴＦＴ３０がオフ状態になると、流れなくなる。但し、本実施形態の表示装置１では、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。従って、第２のＴＦＴ３０のゲート電極は、第１のＴＦＴ２０がオフ状態になっても、保持容量ｃａｐによって画像信号に相当する電位に保持されるので、第２のＴＦＴ３０はオン状態のままである。それ故、発光素子４０には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量ｃａｐに書き込まれて、第２のＴＦＴ３０がオフ状態になるまで維持される。

表示装置１において共通給電線ｃｏｍ、画素７、およびデータ線ｓｉｇについては各種の配列が可能であるが、本実施形態では、共通給電線ｃｏｍの両側に、該共通給電線ｃｏｍとの間で駆動電流の供給が行われる発光素子４０を有する複数の画素７が配置され、これらの画素７に対して共通給電線ｃｏｍとは反対側を２本のデータ線ｓｉｇが通っている。すなわち、データ線ｓｉｇ、それに接続する画素群、１本の共通給電線ｃｏｍ、それに接続する画素群、および該画素群に画素信号を供給するデータ線ｓｉｇを１つの単位としてそれを走査線ｇａｔｅの延設方向に繰り返してあり、共通給電線ｃｏｍは、１本で２列分の画素７に対して駆動電流を供給する。そこで、本実施形態では、共通給電線ｃｏｍを挟むように配置された２つの画素７の間では、第１のＴＦＴ２０、第２のＴＦＴ３０、および発光素子４０が当該共通給電線ｃｏｍを中心に線対称に配置され、これらの素子と各配線層との電気的な接続を容易なものにしてある。

このように、本実施形態では、１本の共通給電線ｃｏｍで２列分の画素を駆動するので、１列の画素群ごとに共通給電線ｃｏｍを形成する場合と比較して、共通給電線ｃｏｍの数が１／２で済むとともに、同一の層間に形成される共通給電線ｃｏｍとデータ線ｓｉｇとの間に確保していた隙間が不要である。それ故、透明基板１０上において配線のための領域を狭くすることができるので、輝度、コントラスト比などの表示性能を向上させることができる。なお、このように１本の共通給電線ｃｏｍに２列分の画素が接続される構成としたため、データ線ｓｉｇは２本ずつ並列する状態にあって、それぞれの列の画素群に対して画像信号を供給することになる。

（画素の構成）
このように構成した表示装置１の各画素７の構造を、図３ないし図６を参照して詳述する。図３は、本実施形態の表示装置１に形成されている複数の画素７のうちの３つの画素７を拡大して示す平面図、図４、図５、および図６はそれぞれは、そのＡ−Ａ’線における断面図、Ｂ−Ｂ’線における断面図、およびＣ−Ｃ’線における断面図である。

まず、図３におけるＡ−Ａ’線に相当する位置では、図４に示すように、透明基板１０上には各画素７の各々に、第１のＴＦＴ２０を形成するための島状のシリコン膜２００が形成され、その表面にはゲート絶縁膜５０が形成されている。

ゲート絶縁膜５０の表面にはゲート電極２１（走査線ｇａｔｅの一部）が形成され、該ゲート電極２１に対して自己整合的にソース・ドレイン領域２２、２３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６１、６２を介して、ソース・ドレイン領域２２、２３にはデータ線ｓｉｇ、および電位保持電極ｓｔがそれぞれ電気的に接続している。

各画素７には走査線ｇａｔｅと並列するように、走査線ｇａｔｅやゲート電極２１と同一の層間（ゲート絶縁膜５０と第１の層間絶縁膜５１との間）には容量線ｃｌｉｎｅが形成されており、この容量線ｃｌｉｎｅに対しては、第１の層間絶縁膜５１を介して電位保持電極ｓｔの延設部分ｓｔ１が重なっている。このため、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とは、第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成している。なお、電位保持電極ｓｔおよびデータ線ｓｉｇの表面側には第２の層間絶縁膜５２が形成されている。

図３におけるＢ−Ｂ’線に相当する位置では、図５に示すように、透明基板１０上に形成された第１の層間絶縁膜５１および第２の層間絶縁膜５２の表面に各画素７に対応するデータ線ｓｉｇが２本、並列している状態にある。図３におけるＣ−Ｃ’線に相当する位置では、図６（Ａ）に示すように、透明基板１０上には共通給電線ｃｏｍを挟む２つの画素７に跨がるように、第２のＴＦＴ３０を形成するための島状のシリコン膜３００が形成され、その表面にはゲート絶縁膜５０が形成されている。ゲート絶縁膜５０の表面には、共通給電線ｃｏｍを挟むように、各画素７の各々にゲート電極３１がそれぞれ形成され、このゲート電極３１に対して自己整合的にソース・ドレイン領域３２、３３が形成されている。

ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６３を介して、ソース・ドレイン領域６２に中継電極３５が電気的に接続している。

一方、シリコン膜３００の中央の２つの画素７において共通のソース・ドレイン領域３３となる部分に対しては、第１の層間絶縁膜５１のコンタクトホール６４を介して、共通給電線ｃｏｍが電気的に接続している。これらの共通給電線ｃｏｍ、および中継電極３５の表面には第２の層間絶縁膜５２が形成されている。

第２の層間絶縁膜５２の表面にはＩＴＯ膜からなる画素電極４１が形成されている。この画素電極４１は、第２の層間絶縁膜５２に形成されたコンタクトホール６５を介して中継電極３５に電気的に接続し、この中継電極３５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続されている。

（発光素子の特性）
発光素子４０としては、いずれの構造のものを用いた場合でも本発明を適用できるので、その代表的なものを以下に説明する。まず、前記のＩＴＯ膜からなる画素電極４１は、図７（Ａ）に示すように、発光素子４０の一方の電極（正極）を構成している。この画素電極４１の表面には正孔注入層４２および発光薄膜として有機半導体膜４３が積層され、さらに有機半導体膜４３の表面には、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極ｏｐ（負極）が形成されている。この対向電極ｏｐは、透明基板１０の全面、あるいはストライプ状に形成された共通電極となるべきもので、一定の電位に保持されている。これに対して、図７（Ａ）に示す発光素子４０とは逆の方向に駆動電流を流す場合には、図７（Ｂ）に示すように、下層側から上層側に向かって、ＩＴＯ膜からなる画素電極４１（負極）、透光性をもつほど薄いリチウム含有アルミニウム電極４５、有機半導体層４３、正孔注入層４２、ＩＴＯ膜層４６、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極ｏｐ（正極）をこの順に積層して、発光素子４０を構成する場合もある。

このように構成すると、図７（Ａ）、（Ｂ）に示す各発光素子４０においてそれぞれ逆極性の駆動電流が流れる場合でも、正孔注入層４２および有機半導体層４３が直接、接する電極層の構成が同一であるため、発光特性が同等である。これらの図７（Ａ）、（Ｂ）に示した発光素子４０は、いずれも下層側（基板の側）にＩＴＯ膜からなる画素電極４１を有し、光は、矢印ｈνで示すように、画素電極４１および透明基板１０を透過して透明基板１０の裏面側から射出される。

これに対して、図８（Ａ）、（Ｂ）に示すように発光素子４０を構成すると、光は、矢印ｈνで示すように、対向電極ｏｐを透過して透明基板１０の表面側に射出される。すなわち、図８（Ａ）に示すように、リチウム含有アルミニウムなどの金属膜からなる画素電極４１（負極）の表面には有機半導体膜４３および正孔注入層４２が積層され、さらに正孔注入層４２の表面にはＩＴＯ膜からなる対向電極ｏｐ（正極）が形成されている。この対向電極ｏｐも、全面に一枚板で、あるいはストライプ状に形成された共通電極で、一定の電位に保持されている。

これに対して、図８（Ａ）に示す発光素子とは逆の方向に駆動電流を流すには、図８（Ｂ）に示すように、下層側から上層側に向かって、リチウム含有アルミニウムなどの金属膜からなる画素電極４１（正極）、ＩＴＯ膜層４６、正孔注入層４２、有機半導体層４３、透光性をもつほど薄いリチウム含有アルミニウム電極４５、ＩＴＯ膜からなる対向電極ｏｐ（負極）をこの順に積層して、発光素子４０を構成する場合もある。いずれの構造を有する発光素子４０を形成するにあたっても、正孔注入層４２および有機半導体膜４３は、後述するように、インクジェット法によりバンク層ｂａｎｋの内側に形成すれば、上下位置が反対でも製造工程が複雑になることはない。また、透光性をもつほど薄いリチウム含有アルミニウム電極４５、およびＩＴＯ膜層４６を追加する場合でも、リチウム含有アルミニウム電極４５は画素電極４１と同じ領域で積層している構造になっていても表示に支障がなく、ＩＴＯ膜層４６も対向電極ｏｐと同じ領域で積層している構造になっていても表示に支障がない。それ故、リチウム含有アルミニウム電極４５と画素電極４１とはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。同様に、ＩＴＯ膜層４６と対向電極ｏｐとはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。リチウム含有アルミニウム電極４５およびＩＴＯ膜層４６はバンク層ｂａｎｋの内側領域のみに形成してもよいことは勿論である。

さらに、対向電極ｏｐの方をＩＴＯ膜で形成し、画素電極４１の方を金属膜で構成してもよい。いずれも場合でも透明なＩＴＯ膜の方から光が射出されることになる。このように構成された発光素子４０は、対向電極ｏｐおよび画素電極４１をそれぞれ正極および負極として電圧が印加され、図９（図７（Ａ）、図８（Ｂ）に示す発光素子４０の電流−電圧特性）、図１０（図７（Ｂ）、図８（Ａ）に示す発光素子４０の電流−電圧特性）にそれぞれ示すように、印加電圧（横軸／画素電極４１に対する対向電極ｏｐの電位）がしきい値電圧を越えた領域でオン状態、すなわち、低抵抗状態になって有機半導体膜４３に流れる電流（駆動電流）が急激に増大する。その結果、発光素子４０は、エレクトロルミネッセンス素子あるいはＬＥＤ素子として発光し、発光素子４０の射出光は、対向電極ｏｐに反射され、透明な画素電極４１および透明基板１０を通して射出される。それとは反対に、印加電圧（横軸／画素電極４１に対する対向電極ｏｐの電位）がしきい値電圧を下回る領域ではオフ状態、すなわち、高抵抗状態になって有機半導体膜４３に電流（駆動電流）が流れず、発光素子４０は消灯する。なお、図９、図１０に示す例ではそれぞれ＋２Ｖ付近、−２Ｖ付近がしきい値電圧である。

ここで、発光効率はやや低下する傾向にあるものの、正孔注入層４２を省略することもある。また、正孔注入層４２を用いずに、有機半導体層４３に対して正孔注入層４２が形成されている位置とは反対側の位置に電子注入層を設ける場合もある。また、正孔注入層４２および電子注入層の両方を設ける場合もある。

（ＴＦＴの特性）
このように構成した発光素子４０での発光を制御するためのＴＦＴ（図２における第１のＴＦＴ２０および第２のＴＦＴ３０）として、Ｎチャネル型、およびＰチャネル型のＴＦＴの電流電圧特性を図１１および図１２（いずれの図においても、ドレイン電圧が４Ｖ、８Ｖの例を示してある。）に示す。これらの図からわかるように、ＴＦＴは、ゲート電極に印加するゲート電圧によってオン、オフ動作を行う。すなわち、ゲート電圧がしきい値電圧を越えると、ＴＦＴはオン状態（低抵抗状態）になってドレイン電流が増大する。
これに対して、ゲート電圧がしきい値電圧を下回ると、ＴＦＴはオフ状態（高抵抗状態）になってドレイン電流が低減する。

（表示装置の製造方法）
このように構成した表示装置１の製造方法において、透明基板１０上に第１のＴＦＴ２０および第２のＴＦＴ３０を製造するまでの工程は、液晶表示装置１のアクティブマトリクス基板を製造する工程と略同様であるため、簡単に図１３を参照してその概要を説明する。

図１３は、表示装置１の各構成部分を６００℃以下の温度条件下で形成していく過程を模式的に示す工程断面図である。すなわち、図１３（Ａ）に示すように、透明基板１０に対して、必要に応じて、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２０００〜５０００オングストロームのシリコン酸化膜からなる下地保護膜（図示せず。）を形成する。次に基板の温度を約３５０℃に設定して、下地保護膜の表面にプラズマＣＶＤ法により厚さが約３００〜７００オングストロームのアモルファスのシリコン膜からなる半導体膜１００を形成する。

次にアモルファスのシリコン膜からなる半導体膜１００に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜１００をポリシリコン膜に結晶化する。
レーザアニール法では、たとえば、エキシマレーザでビーム形状の長寸が４００ｍｍのラインビームを用い、その出力強度はたとえば２００ｍＪ／ｃｍ²である。ラインビームについてはその短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査していく。

次に、図１３（Ｂ）に示すように、半導体膜１００をパターニングして島状の半導体膜２００、３００とし、その表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６００〜１５００オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜５０を形成する。

次に、図１３（Ｃ）に示すように、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、走査線ｇａｔｅの一部としてのゲート電極２１、３１を形成する。この工程では容量線ｃｌｉｎｅも形成する。なお、図中、３１０はゲート電極３１の延設部分である。この状態で高濃度のリンイオンあるいはボロンイオンなどの不純物を打ち込んで、シリコン薄膜２００、３００にはゲート電極２１、３１に対して自己整合的にソース・ドレイン領域２２、２３、３２、３３を形成する。なお、不純物が導入されなかった部分がチャネル領域２７、３７となる。

本実施形態では、後述するように、同一の基板上に導電型の異なるＴＦＴを製造する場合があるので、その場合には、不純物導入工程において逆導電型のＴＦＴ形成領域をマスクで覆いながら不純物の導入をすすめていく。

次に、図１３（Ｄ）に示すように、第１の層間絶縁膜５１を形成した後、コンタクトホール６１、６２、６３、６４、６９を形成し、データ線ｓｉｇ、容量線ｃｌｉｎｅおよびゲート電極３１の延設部分３１０に重なる延設部分ｓｔ１を備える電位保持電極ｓｔ、共通給電線ｃｏｍ、および中継電極３５を形成する。その結果、電位保持電極ｓｔはコンタクトホール６９および延設部分３１０を介してゲート電極３１に電気的に接続する。このようにして第１のＴＦＴ２０および第２のＴＦＴ３０を形成する。また、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とによって保持容量ｃａｐが形成される。

次に、図１３（Ｅ）に示すように、第２の層間絶縁膜５２を形成し、この層間絶縁膜には、中継電極３５に相当する部分にコンタクトホール６５を形成する。

次に、第２の層間絶縁膜５２の表面全体に導電膜を形成した後、パターニングし、コンタクトホール６５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続する画素電極４１を形成する。

次に、図１３（Ｆ）に示すように、第２の層間絶縁膜５２の表面側に黒色のレジスト層を形成した後、このレジストを発光素子４０の有機半導体膜４３、および正孔注入層４２を形成すべき領域を囲むように残し、バンク層ｂａｎｋを形成する。ここで、有機半導体膜４３は、各画素毎に独立して箱状に形成される場合、データ線ｓｉｇに沿ってストライプ状に形成される場合のいずれであっても、それに対応する形状にバンク層ｂａｎｋを形成するだけで、本実施形態に係る製造方法を適用できる。

次に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、有機半導体膜４３を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に有機半導体膜４３を形成する。同様に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、正孔注入層４２を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に正孔注入層４２を形成する。なお、図７（Ａ）、（Ｂ）および図８（Ａ）、（Ｂ）を参照して発光素子４０の構造を説明したように、その構造によっては、有機半導体膜４３および正孔注入層４２を形成していく順序が入れ替わることもある。ここで、バンク層ｂａｎｋはレジストから構成されているため、撥水性である。
これに対して、有機半導体膜４３や正孔注入層４２の前駆体は親水性の溶媒を用いているため、有機半導体膜４３の塗布領域はバンク層ｂａｎｋによって確実に規定され、隣接する画素にはみ出ることがない。また、バンク層ｂａｎｋを十分高く形成しておくと、インクジェット法を用いなくてもスピンコート法などといった塗布法を用いた場合でも、所定領域に有機半導体膜４３や正孔注入層４２を形成できる。

本実施形態では、有機半導体膜４３や正孔注入層４２をインクジェット法により形成する際の作業効率を高めるために、図３に示すように、走査線ｇａｔｅの延設方向に沿って隣接するいずれの画素７間でも、前記有機半導体膜４３の形成領域の中心のピッチＰを等しくしてある。従って、矢印Ｑで示すように、走査線ｇａｔｅの延設方向に沿って等間隔の位置にインクジェットヘッドＩＪから有機半導体膜４３の材料などを吐出すればよいという利点がある。また、等ピッチの移動でよいため、インクジェットヘッドＩＪの移動機構が簡易になり、かつ、インクジェットヘッドＩＪの打ち込み精度を上げることも容易となる。

しかる後には、図１３（Ｇ）に示すように、透明基板１０の表面側に対向電極ｏｐを形成する。ここで、対向電極ｏｐは全面またはストライプ状に形成されるが、対向電極ｏｐをストライプ状に形成する場合には、透明基板１０の表面全体に導電膜を形成した後、それをストライプ状にパターニングする。

なお、図１に示すデータ側駆動回路３や走査側駆動回路４にもＴＦＴが形成されるが、これらのＴＦＴは前記の画素７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するＴＦＴも、画素７のＴＦＴと同一の層間に形成されることになる。

本実施形態において、バンク層ｂａｎｋは黒色で絶縁性のレジストから構成されているので、そのまま残し、ブラックマトリクスＢＭ、および寄生容量を低減するための絶縁層として利用する。

すなわち、図１に示すように、透明基板１０の周辺領域に対しても前記のバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われているため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるので、データ側駆動回路３の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

また、本実施形態では、図３ないし図５に示すように、データ線ｓｉｇに重なるようにバンク層ｂａｎｋを形成してある。従って、データ線ｓｉｇと対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになるので、データ線ｓｉｇに容量が寄生することを防止できる。その結果、駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。

さらに、本実施形態では、図３、図４、および図６（Ａ）に示すように、画素電極４１と中継電極３５とが重なる領域にもバンク層ｂａｎｋを形成するとよい。すなわち、図６（Ｂ）に示すように、画素電極５１と中継電極３５とが重なる領域にバンク層ｂａｎｋが形成されていない場合、たとえ画素電極と対向電極ｏｐとの間に駆動電流が流れて有機半導体、膜４３が発光しても、この光は中継電極３５と対向電極ｏｐとに挟まれているため出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本実施形態では、このような無効電流が流れるはずの部分にバンク層ｂａｎｋを形成し、そこに駆動電流が流れることを防止するので、共通給電線ｃｏｍに無駄な電流が流れることが防止できる。それ故、共通給電線ｃｏｍの幅はその分狭くてよい。

また、前記のように黒色のレジストで構成したバンク層ｂａｎｋを残しておくと、バンク層ｂａｎｋはブラックマトリクスとして機能し、輝度、コントラスト比等の表示の品位が向上する。すなわち、本実施形態に係る表示装置１では、対向電極ｏｐが透明基板１０の表面側の全面、あるいは広い領域にわたってストライプ状に形成されるため、対向電極ｏｐでの反射光がコントラスト比を低下させる。

しかるに本実施形態では、有機半導体膜４３の形成領域を規定しながら寄生容量を抑える機能を有するバンク層ｂａｎｋを黒色のレジストで構成したため、バンク層ｂａｎｋはブラックマトリクスとしても機能し、対向電極ｏｐからの無駄な反射光を遮るので、コントラスト比が高いという利点がある。また、バンク層ｂａｎｋを利用して自己整合的に発光領域を規定することができるので、バンク層ｂａｎｋをブラックマトリクスとして用いずに別の金属層などをブラックマトリクスとして用いたときに問題となる発光領域とのアライメント余裕が不要である。

（アクティブマトリクス基板の別の構成）
なお、本発明は上記の構成に限らず、各種のアクティブマトリクス基板に適用できる。
たとえば、図３１を参照して説明したように、透明基板１の上において、１本のデータ線ｓｉｇ、１本の共通給電線ｃｏｍ、１列の画素７を１つの単位として走査線ｇａｔｅの延設方向に繰り返した構成の表示装置１Ａについても本発明を適用できる。

また、保持容量ｃａｐについては、容量線を用いずに、共通給電線ｃｏｍと電位保持電極ｓｔとの間に構成してもよい。この場合には、図１４（Ａ）、（Ｂ）に示すように、電位保持電極ｓｔとゲート電極３１とを電気的に接続させるためのゲート電極３１の延設部分３１０を共通給電線ｃｏｍの下層側にまで拡張し、この延設部分３１０と共通給電線ｃｏｍとの間の位置する第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成する。

さらに、保持容量ｃａｐについては、図示を省略するが、ＴＦＴを構成するためのポリシリコン膜を利用して構成してもよく、また、容量線や共通給電線に限らず、前段の走査線との間に構成することも可能である。

［実施の形態１］
図１５は、本実施形態の表示装置１の画素構成を示す等価回路図である。図１６（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。

図１５、図１６（Ａ）、（Ｂ）に示すように、本実施形態では、第１のＴＦＴ２０はＮチャネル型である。従って、走査線ｇａｔｅから供給される走査信号Ｓgateが高電位になったときに、第１のＴＦＴ２０がオン状態になって、データ線ｓｉｇから第１のＴＦＴ２０を介して保持容量ｃａｐに画像信号ｄａｔａが書き込まれ、走査線ｇａｔｅから供給される走査信号Ｓgateが低電位になっている間は、保持容量ｃａｐに保持された画像信号ｄａｔａによって第２のＴＦＴ３０が駆動制御される。

本実施形態では、第２のＴＦＴ３０もＮチャネル型である。従って、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには低電位側の画像信号ｄａｔｅが書き込まれ、それに応じて、電位保持電極ｓｔの電位が変化する。

ここで、第２のＴＦＴ３０のゲート電圧、Ｖｇcurに、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの低い方の電位と、電位保持電極ｓｔの電位との差に相当する。しかるに本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くして、第２のＴＦＴ３０がオン状態になったときには、矢印Ｆで示すように、発光素子４０の方から共通給電線ｃｏｍの方に電流が流れるように構成してある。
このため、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当する。この共通給電線ｃｏｍの電位については、共通給電線ｃｏｍの電位と対向電極ｏｐの電位との間の電位に相当する画素電極３０の電位と相違して、十分に低い値に設定することができる。従って、本実施形態では、第２のＴＦＴ３０のゲート電圧Ｖｇcurを十分、高い値とすることができるため、第２のＴＦＴ３０のオン電流が大きいので、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴ３０のゲート電圧Ｖｇcurとして高い値が得られるのであれば、その分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの高電位側の電位を下げることができるので、画像信号ｄａｔａの振幅を小さくし、表示装置１における駆動電圧を下げることができる。

なお、第２のＴＦＴ３０のオン電流は、ゲート電圧Ｖｇcurに限らず、ドレイン電圧にも依存するが、上記の結論が変わることはない。また、本実施形態では、第２のＴＦＴ３０のオン電流が共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に規定され、対向電極ｏｐの電位から直接的な影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐの電位より低い電位にまで下げ、画像信号ｄａｔａの振幅を小さくして、表示装置１における駆動電圧の低電圧化を図ってある。なお、画素を点灯状態となるための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐと等電位にまで下げ、画像信号ｄａｔａの振幅を小さくしてもよい。

さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや高電位側にしてある。第２のＴＦＴ３０はＮチャネル型であるため、それを完全にターンオフさせるには、第２のＴＦＴ３０のゲート電圧Ｖｇcurを負（共通給電線ｃｏｍより低い電位）とすることになる。または、第２のＴＦＴ３０のゲート電圧Ｖｇcurの絶対値が第２のＴＦＴ３０のしきい値電圧の絶対値に相当するレベルよりやや低い電位となるなるように、画像信号ｄａｔａの低電位側の電位を高めに設定する。このときは、消灯状態にある画素７において第２のＴＦＴ３０のゲート電圧を、第２のＴＦＴ３０がオン状態となるときの極性と同じで、かつ、第２のＴＦＴ３０のしきい値電圧を下回る値に設定する。この時、画像信号ｄａｔａの低電位側の電位を上記の通りに高めに設定した場合でも、第２のＴＦＴ３０は高抵抗状態にあって、オン電流が極めて小さいので、発光素子４０は消灯にある。なお、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍと等電位にして画像信号ｄａｔａの振幅を小さくしてもよい。

このように画像信号ｄａｔａの低電位側の電位を第２のＴＦＴ３０のしきい値を越えない程度に高めに設定すると、画像信号ｄａｔａの振幅を小さくできるので、画像信号ｄａｔａの駆動電圧を下げることができる。しかも、前記のとおり、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐの電位より低い電位にまで下げてあるので、画像信号ｄａｔａの電位は、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさまる。それ故、表示装置１における駆動電圧を下げることができ、表示装置１の消費電力を下げることができる。また、このように構成しても、画質の低下、動作の異常、動作可能な周波数の低下を招くものではなく、表示装置１の駆動電圧が低い分、薄膜から構成した各素子で懸念されていた耐電圧（絶縁耐圧）の問題が顕在化しないという利点もある。

［実施の形態１の変形例］
図１７は、本実施形態の表示装置１の画素構成を示す等価回路図である。図１８（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。なお、本実施形態では、実施の形態１とは反対に、第１のＴＦＴ２０および第２のＴＦＴ３０のいずれをもＰチャネル型のＴＦＴで構成してある。但し、本実施形態は、実施の形態１と同一の技術的思想のもとで各素子を駆動制御することとし、実施の形態１で説明した駆動信号の極性を反転させてあるだけであり、その他の点については同様な構成を有するものであるため、構成については簡単に説明するだけとする。

図１７、図１８（Ａ）、（Ｂ）に示すように、本実施形態では、第１のＴＦＴ２０はＰチャネル型であるため、走査線ｇａｔｅから供給される走査信号Ｓgateが低電位になったときに、第１のＴＦＴ２０がオン状態になる。本実施形態では、第２のＴＦＴ３０もＰチャネル型である。従って、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐに低電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれる。

ここで、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの高い方の電位と、電位保持電極ｓｔの電位との差に相当する。しかるに本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くして、第２のＴＦＴ３０がオン状態になったときには、矢印Ｅで示すように、共通給電線ｃｏｍの方から発光素子４０の方に電流が流れるように構成してある。このため、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当する。この共通給電線ｃｏｍの電位については、共通給電線ｃｏｍの電位と対向電極ｏｐの電位との間の電位に相当する画素電極３０の電位と相違して、十分に高い値に設定することができる。従って、本実施形態では、第２のＴＦＴ３０のゲート電圧Ｖｇcurを十分、高い値とすることができるため、第２のＴＦＴ３０のオン電流が大きいので、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴ３０のゲート電圧Ｖｇcurとして高い値が得られるのであれば、その分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの低電位側の電位を上げることができるので、画像信号ｄａｔａの振幅を小さくできる。

また、本実施形態では、第２のＴＦＴ３０のオン電流が対向電極ｏｐの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの低電位側の電位を、対向電極ｏｐの電位よりやや高い電位まで上げ、画像信号ｄａｔａの振幅を小さくしてある。なお、画素を点灯状態とするための画像信号ｄａｔａの低電位側の電位を、対向電極ｏｐと等電位にまで上げ、画像信号ｄａｔａの振幅を小さくしてもよい。

さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや低電位にまで下げてある。すなわち、第２のＴＦＴ３０のゲート電圧Ｖｇcurの絶対値がこのＴＦＴのしきい値電圧の絶対値に相当するレベルよりやや低い電位となるように、画像信号ｄａｔａの高電位側の電位を低めに設定してある。これにより、第２のＴＦＴ３０ではオン電流が極めて小さくなり、発光素子４０は消灯にある。なお、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍと等電位にして画像信号ｄａｔａの振幅を小さくしてもよい。

このように画像信号ｄａｔａの低電位側の電位を高めに設定し、かつ、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を低めに設定してあるので、画像信号ｄａｔａの電位は、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさまる。
それ故、表示装置１における駆動電圧を下げることができ、表示装置１の消費電力を下げることができるなど、実施の形態１と同様な効果を奏する。

［実施の形態２］
図１９は、本実施形態の表示装置１の画素構成を示す等価回路図である。
図２０（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。図１９、図２０（Ａ）、（Ｂ）に示すように、本実施形態では、第１のＴＦＴ２０をＮチャネル型のＴＦＴで、第２のＴＦＴ３０をＰチャネル型のＴＦＴで構成してある。第２のＴＦＴ３０はＰチャネル型であるため、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐには低電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれる。第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの高い方の電位と、電位保持電極ｓｔの電位との差に相当する。

本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くして、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当するように構成してある。この共通給電線ｃｏｍの電位については、画素電極４１と比較して十分に高い値に設定することができるので、第２のＴＦＴ３０のオン電流が大きく、高い輝度で表示を行うことができる。また、その分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの低電位側の電位を上げることができるので、画像信号ｄａｔａの振幅を小さくできる。また、第２のＴＦＴ３０のオン電流が対向電極ｏｐの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの低電位側の電位を、対向電極ｏｐの電位より高い電位、あるいは等電位にまで上げ、画像信号ｄａｔａの振幅を小さくしてある。

さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや低電位、あるいは等電位にして画像信号ｄａｔａの振幅を小さくしてある。それ故、画像信号ｄａｔａの電位を、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさめ、ひいては表示装置１における駆動電圧を下げてあるので、表示装置１の消費電力を下げることができるなど、実施の形態１、あるいはその変形例と同様な効果を奏する。

本実施形態では、第１のＴＦＴ２０はＮチャネル型で、第２のＴＦＴ３０と逆導電型であるため、画素を選択するときの走査線ｇａｔｅの電位（走査信号Ｓgate）は高電位である。このときの第１のＴＦＴ２０のゲート電圧Ｖｇswは、走査信号Ｓgateの高電位にある電位と電位保持電極ｓｔ（保持容量ｓｔの電位、第２のＴＦＴ３０のゲート電極の電位）との電位差に相当する。ここで、第２のＴＦＴ３０はＰチャンネル型であるため、画素７を点灯させるための画像信号ｄａｔａは低電位側であり、画素７の選択期間中、電位保持電極ｓｔの電位は低下していく。従って、第１のＴＦＴ２０のゲート電圧Ｖｇswは、オン電流が増大する方にシフトしていく。

一方、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍと電位保持電極ｓｔとの電位差に相当し、選択した画素７が点灯状態にあるときには、選択期間中、電位保持電極ｓｔの電位は低下する傾向にあるため、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、オン電流が増大する方にシフトしていく。

このように、本実施形態では、第１のＴＦＴ２０と第２のＴＦＴ３０とが逆導電型であるため、第１のＴＦＴ２０の書き込み能力を上げるためには走査信号Ｓgateの選択パルス高を高くし、発光素子４０の輝度を上げるために第２のＴＦＴ３０のオン抵抗を下げるべく画像信号ｄａｔａを低くするこをになる。このような走査信号Ｓgateの選択パルス高と画像信号ｄａｔａとに対する最適化は、画素７の選択期間中、発光素子４０を点灯させるレベルの画像信号ｄａｔａが保持容量ｃａｐに書き込まれていくにつれて、第１のＴＦＴ２０のゲート電圧に対して、当該ＴＦＴのオン電流が増大する方にシフトさせるのに効く。それ故、データ線ｓｉｇから第１のＴＦＴ２０を介して保持容量ｃａｐに画像信号ｄａｔａがスムーズに書き込まれる。

ここで、画素７を選択する際の第１のＴＦＴ２０のゲート電圧Ｖｇswは、走査信号Ｓgateの高電位に相当する電位と電位保持電極ｓｔの電位（保持容量ｃａｐの電位、または第２のＴＦＴ３０のゲート電極の電位）との差に相当し、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当し、電位保持電極ｓｔの電位を基準にしたときには、走査信号Ｓgateの高電位に相当する電位と共通給電線ｃｏｍの電位は同じ極性である。従って、電位保持電極ｓｔの電位を変更すれば、その分、第１のＴＦＴ２０のゲート電圧Ｖｇswおよび第２のＴＦＴ３０のゲート電圧Ｖｇcurの双方が同じ方向に同じ分だけシフトする。

それ故、表示装置１の駆動電圧レンジの範囲内で、点灯のための画像信号ｄａｔａの電位を、第１のＴＦＴ２０のオン時の抵抗が小さくなる方向に変更すれば、表示動作の高速化を図ることができるとともに、このときには第２のＴＦＴ３０のオン時の抵抗が小さくなる方向に点灯のための画像信号ｄａｔａの電位が変更したことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。

［実施の形態２の変形例］
図２１は、本実施形態の表示装置１の画素構成を示す等価回路図である。図２２（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。なお、本実施形態では、実施の形態２とは反対に、第１のＴＦＴ２０をＰチャネル型とし、第２のＴＦＴ３０をＮチャネル型のＴＦＴで構成してある。但し、本実施形態は、実施の形態２と同一の技術的思想のもとで各素子を駆動制御することとし、実施の形態２で説明した駆動信号の極性を反転させてあるだけであるため、その構成を簡単に説明するに止める。

図２１、図２２（Ａ）、（Ｂ）に示すように、本実施形態では、実施形態１と同様、第２のＴＦＴ３０はＮチャネル型であるため、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには低電位側の画像信号ｄａｔｅが書き込まれる。ここで、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの低い方の電位と、電位保持電極ｓｔの電位との差に相当する。しかるに本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くしてあるため、第２のＴＦＴ３０のゲート電圧Ｖｇcurは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当する。この共通給電線ｃｏｍの電位については十分に低く電位とすることができるので、第２のＴＦＴ３０のオン電流が大きく、高い輝度で表示を行うことができる。または、輝度が高い分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの高電位側の電位を上げて、画像信号ｄａｔａの振幅を小さくできる。また、第２のＴＦＴ３０のオン電流が対向電極ｏｐの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐの電位より低い電位、あるいは等電位にまで下げ、画像信号ｄａｔａの振幅を小さくしてある。さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや高電位、あるいは等電位にして画像信号ｄａｔａの振幅を小さくしてある。それ故、画像信号ｄａｔａの電位を、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさめ、表示装置１における駆動電圧を下げてあるので、表示装置１の消費電力を下げることができるなど、実施形態１、あるいはその変形例と同様な効果を奏する。

本実施形態では第１のＴＦＴ２０はＰチャネル型で、第２のＴＦＴ３０と逆導電型であるため、画素を選択するときの走査線ｇａｔｅの電位（走査信号Ｓgate）は低電位である。これに対して、第２のＴＦＴ３０はＮチャネル型であるため、画素７を点灯させるための画像信号ｄａｔａは高電位側である。このように、本実施形態では、第１のＴＦＴ２０と第２のＴＦＴ３０とが逆導電型であるため、第１のＴＦＴ２０の書き込み能力を上げるためには走査信号Ｓgateの選択パルスの電位を低くし、発光素子４０の輝度を上げるために第２のＴＦＴ３０のオン抵抗を下げるべく画像信号ｄａｔａの電位を低くすることになる。このような走査信号Ｓgateの選択パルス高と画像信号ｄａｔａとに対する最適化は、画素７の選択期間中、発光素子４０を点灯させるレベルの画像信号ｄａｔａが保持容量ｃａｐに書き込まれていくにつれて、第１のＴＦＴ２０のゲート電圧に対して、当該ＴＦＴのオン電流が増大する方にシフトさせるのに効く。

従って、電位保持電極ｓｔの電位を基準にしたときには、走査信号Ｓgateの低電位に相当する電位と共通給電線ｃｏｍの電位は同じ極性であるため、電位保持電極ｓｔの電位を変更すれば、その分、第１のＴＦＴ２０のゲート電圧Ｖｇswおよび第２のＴＦＴ３０のゲート電圧Ｖｇcurの双方が同じ方向に同じ分だけシフトする。それ故、表示装置１の駆動電圧レンジの範囲内で、点灯のための画像信号ｄａｔａの電位を、第１のＴＦＴ２０のオン時の抵抗が小さくなる方向に変更すれば、表示動作の高速化を図ることができる。このときには第２のＴＦＴ３０のオン時の抵抗が小さくなる方向に点灯のための画像信号ｄａｔａの電位を変更したことになるので、輝度の向上を図ることもできる。よって、実施の形態２と同様、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。
尚、上述の実施の形態２及び実施の形態２の変形例において、最適な駆動方法について図２５を用いて説明する。

実施形態２においては、第１のＴＦＴはＮチャネル型であり、第２のＴＦＴはＰチャネル型である。図２５に示されるように、発光素子４０を消灯させる際には、画像信号ｄａｔａの電位を共通給電線ｃｏｍの電位よりも高くしてＰチャネル型の第２のＴＦＴ３０をターンオフさせているが、本実施形態では、図２５に示すように、発光素子４０を消灯させる場合でも、第２のＴＦＴ３０を完全にターンオフさせない。すなわち、本実施形態では、第２のＴＦＴ３０がＰチャネル型であるため、それを完全にターンオフさせるには、ゲート電圧Ｖｇcurを０Ｖ（共通給電線ｃｏｍと同電位）、あるいは正の電位（共通給電線ｃｏｍより高い電位）とすることになるが、本実施形態では、第２のＴＦＴ３０のゲート電圧ＶｇcurがこのＴＦＴのしきい値電圧Ｖthp（cur）に相当するレベルよりやや高い電位となるように、画像信号ｄａｔａの消灯時の電位を低めに設定してある。

従って、消灯状態にある画素７において第２のＴＦＴ３０に印加されるゲート電圧は、第２のＴＦＴ３０がオン状態となるときの極性と同じであるが、第２のＴＦＴ３０のしきい値電圧（Ｖthp（cur））を上回るような値である。例えば、第２のＴＦＴ３０のしきい値電圧（Ｖthp（cur））を−４Ｖとしたとき、消灯状態で第２のＴＦＴ３０に印加されるゲート電圧は−３Ｖとする。

このように第１のＴＦＴがＮ型、第２のＴＦＴがＰ型の場合、画像信号ｄａｔａの消灯側の電位を従来より低めに設定すると、画像信号ｄａｔａの振幅を小さくできるので、画像信号ｄａｔａの低電圧化および高周波化を図ることができる。また、このように画像信号ｄａｔａの消灯側の電位を低めに設定した場合でも、Ｐチャネル型の第２のＴＦＴ３０では、しきい値電圧Ｖthp（cur）に相当するレベルよりやや高めの電位であるので、消灯時に流れる電流は極めて小さい。
また、発光素子４０にかかる電圧が低ければ、極めて小さい駆動電流しか流れ込まない。それ故、発光素子４０を消灯させるのに実質上、問題点がない。また、本実施形態では、画像信号ｄａｔａの消灯時の電位が共通給電線ｃｏｍの電位を越える必要がなければ、共通給電線ｃｏｍの電位を比較的高めに設定できる。
そこで、本実施形態では、共通給電線ｃｏｍの電位を、第１のＴＦＴ２０をオン状態にするときの走査信号Ｓgateの電位と等しくしてある。それ故、走査側駆動回路において、走査信号Ｓgateの高電位として用いた信号レベルをそのまま共通給電線ｃｏｍに供給すればよいので、本実施形態の表示装置１では、使用する駆動信号のレベルの数が少なくて済み、表示装置１に駆動信号を入力するための端子数を減らすことができる。また、電源数を減らすことができるため、電源回路の低消費電力化、省スペース化を図ることができる。

この場合には、第１のＴＦＴ２０がＮチャネル型で、第２のＴＦＴ３０がＰチャネル型なので、消灯状態にある画素７の第２のＴＦＴ３０に印加されるゲート電極の電位は、第１のＴＦＴ２０をオン状態にするときの走査信号ｇａｔｅの電位から当該第１のＴＦＴ２０のしきい値電圧Ｖthn（sw）を差し引いた電位よりも低電位にする。すなわち、画素７を消灯状態にするときの画像信号ｄａｔａ（電位保持電極ｓｔの電位）と共通給電線ｃｏｍとの電位差Ｖoffの絶対値を下式
Ｖthn（sw）＜｜Ｖoff｜
に示すように、第１のＴＦＴ２０のしきい値電圧Ｖthn（sw）よりも大きく設定し、画素７を選択する際の第１のＴＦＴ２０の書き込み動作に支障が発生することを防止すればよい。

なお、実施形態２の変形例の第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型の場合には、図２６および図２７（Ａ）、（Ｂ）を参照して後述するように、本実施形態で説明した各信号の相対的な高低を入れ換えて、第１のＴＦＴ２０や第２のＴＦＴ３０に印加される電圧の極性を反転させることになる。この場合でも、本実施形態のように、発光素子４０を消灯させる際に第２のＴＦＴ３０を完全にターンオフさせなければ、画像信号ｄａｔａの低電圧化および高周波化を図ることができる。また、共通給電線ｃｏｍの電位を、第１のＴＦＴ２０をオン状態にするときの走査信号Ｓgateの電位と等しくすることにより、電源数を減らすことができる。この場合には、画素７を選択する際の第１のＴＦＴ２０の書き込み動作に支障がないように、消灯状態にある画素７の第２のＴＦＴ３０に印加されるゲート電極の電位は、第１のＴＦＴ２０をオン状態にするときの走査信号ｇａｔｅの電位に当該第１のＴＦＴ２０のしきい値電圧Ｖthn（sw）を加えた電位よりも高電位にする。

［実施形態３］
本実施形態は、図２３にその等価回路を示すように、実施の形態２と同様、いずれの画素７においても第１のＴＦＴ２０をＮチャネル型とし、第２のＴＦＴ３０をＰチャネル型とした構成の一例である。また、本実施形態に係る表示装置１でも、第２のＴＦＴ３０がＰチャネル型なので、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くしてある。従って、第２のＴＦＴ３０がオン状態になったときには、矢印Ｅで示すように、共通給電線ｃｏｍの方から発光素子４０の方に電流が流れる。

尚、実施の形態２と同様であるため、共通する点については説明を省略し、異なる点についてのみ記載する。実施の形態２では保持容量が設けられていたが、本実施の形態では、保持容量ｃａｐが無い点で異なる。このような構成とすることにより、出に保持電極ｓｔの電位の変化を大きくすることができる。

なお、第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型の場合には、図２６および図２７（Ａ）、（Ｂ）を参照して後述するように、本実施形態で説明した各信号の相対的な高低を入れ換えて、第１のＴＦＴ２０や第２のＴＦＴ３０に印加される電圧の極性を反転させることになる。この場合でも、第１のＴＦＴ２０の書き込み能力を上げるために走査信号の選択パルスの電位を低くし、第２のＴＦＴ３０のオン抵抗を下げて発光輝度を上げるためには画像信号の電位を高くすることになる。

［実施形態３の変形例］
なお、上記実施の形態３では、いずれの画素７においても、第１のＴＦＴ２０がＮチャネル型で、第２のＴＦＴ３０がＰチャネル型の場合を説明したが、図２６に等価回路を示すように、第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型として構成してもよい。この図に示す例では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くして、第２のＴＦＴ３０がオン状態になったときには、矢印Ｆで示すように、発光素子４０の対向電極ｏｐの方から共通給電線ｃｏｍの方に電流が流れるように構成してある。

このように画素７を構成した場合には、図２７（Ａ）、（Ｂ）に示すように、図２４（Ａ）に示した波形の各駆動信号の極性を反転させることになる。なお、実施の形態３においては、第１のＴＦＴ２０がＮチャネル型で、第２のＴＦＴ３０がＰチャネル型のときには、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くして、第２のＴＦＴ３０がオン状態になったときは、発光素子４０の対向電極ｏｐの方から共通給電線ｃｏｍの方に電流が流れるように構成する場合もあり、このように構成した場合でも、第１のＴＦＴ２０および第２のＴＦＴ３０を逆導電型にしたことの効果については得ることができる。それとは逆に、第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型のときには、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くして、第２のＴＦＴ３０がオン状態になったときは、共通給電線ｃｏｍの方から発光素子４０の方に電流が流れるように構成した場合も、第１のＴＦＴ２０および第２のＴＦＴ３０を逆導電型にしたことの効果については得ることができる。

［実施形態４］
上記のいずれの形態１、２、３においても、図２８（Ａ）、（Ｂ）を参照して説明するように、保持容量ｃａｐの両電極のうち、第２のＴＦＴ３０のゲート電極に電気的に接続する電極とは反対側の電極には、走査信号ｇａｔｅの選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されるように構成してもよい。

ここに示す例では、図２８（Ａ）に示すように、保持容量ｃａｐの両電極のうち、第２のＴＦＴ３０のゲート電極に電位保持電極ｓｔを介して電気的に接続する電極とは反対側の電極が、走査線ｇａｔｅと並列するように延設された容量線ｃｌｉｎｅで構成されている。

この容量線ｃｌｉｎｅには、図２８（Ｂ）に示すように、走査信号Ｓgateの選択パルスＰgateより遅延して該選択パルスＰgateとは電位が逆方向に振れるパルス信号Ｐstgを含む電位ｓｔｇが供給されるように構成されている。パルス信号Ｐstgは、該選択パルスＰgateが非選択状態になった後、保持容量ｃａｐの容量結合を利用して画像信号ｄａｔａの電位をシフトさせる。このため、画素７が消灯状態の保持容量ｃａｐには画像信号ｄａｔａの電位にパルス信号Ｐstgの電位を加算した分の信号が保持される。画像信号ｄａｔａの高電位側の信号は第１のＴＦＴ２０のオン抵抗が大きいため、書き込みを限られた時間で十分に行うは難しい。この例では、書き込みが十分でない場合、点灯できないことになる。しかし、本実施形態の実施例を用いることにより、保持容量ｃａｐへの画像信号ｄａｔａの書き込みを補うことができる。それでいて、駆動信号の電位の最大レンジが拡がることがない。

このようにして、容量線ｃｌｉｎｅにパルス信号Ｐstgをのせるにあたっては、図２９に示すように、容量線ｃｌｉｎｅを走査側駆動回路４から引き出すとともに、走査側駆動回路４においては、いずれのゲート段にもシフトレジスタ４０１からの出力信号をＮＡＮＤゲート回路およびインバータを介して走査線ｇａｔｅに走査信号Ｓgateとして出力する一方、シフトレジスタ４０１からの出力信号をＮＡＮＤゲート回路および２段のインバータを介して遅延させながら、図３０に示すように、高電位側の電源レベルをＶｄｄから電位Ｖｃｃｙにレベルシフトして容量線ｃｌｉｎｅに出力すればよい。

上述の実施の形態及びそれらの変形例においては、保持容量を付加する場合は、容量線ｃｌｉｎｅを設けたタイプの発光素子について説明した。しかしながら、本実施の形態はこのような容量線ｃｌｉｎｅを設ける構成に限るものではなく、保持容量の一方の電極を隣接するゲート線により構成にしてもよい。かかる構成の一例を図３４（Ａ）に回路ブロック図を、ゲート線の走査方向に対するゲート電極の電圧波形を図３４（Ｂ）にそれぞれ示す。このように、当該画素に対して、隣接するゲート線を保持容量の一方の電極として構成することにより、容量線ｃｌｉｎｅをわざわざ設ける必要がないという効果を有するものである。

［その他の実施の形態］
上記のいずれの形態についても、第２のＴＦＴ３０の電流−電圧特性のいずれの領域で動作させるかについて記載しなかったが、第２のＴＦＴ３０をその飽和領域で動作させれば、ＴＦＴの弱い定電流特性を利用して発光素子４０に異常電流が流れることを防止することができる。例えば、発光素子４０を構成する有機半導体膜等にピンホール欠陥が生じていることがあるが、その場合でも、欠陥のある発光素子に流れる電流は制限され、発光素子４０の電極間で完全ショートになることがない。

これに対して、第２のＴＦＴ３０をその線形領域で動作させれば、そのしきい値電圧のばらつきが表示動作に影響を及ぼすことを防止することができる。なお、ＴＦＴの構造についても、トップゲート型に限らず、ボトムゲート型でもよく、その製造方法に関しても低温プロセスに限定されるものではない。

（発明の利用可能性）
以上説明したように、上記の表示装置では、第２のＴＦＴのオン時のゲート電圧は、共通給電線の電位および画素電極の電位のうちの一方の電位と、ゲート電極の電位（画像信号の電位）との差に相当するので、第２のＴＦＴの導電型に応じて、共通給電線の電位と発光素子の対向電極の電位との相対的な高低を設定し、第２のＴＦＴのゲート電圧は、共通給電線の電位と電位保持電極の電位との差に相当するように構成してある。たとえば、第２のＴＦＴがＮチャネル型であれば、発光素子の対向電極の電位に対して共通給電線の電位を低くしてある。この共通給電線の電位については、画素電極の電位と相違して、十分に低い値に設定することができるため、第２のＴＦＴで大きなオン電流が得られ、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴのとして高いゲート電圧が得られるのであれば、その分、そのときの画像信号の電位を下げることができるので、画像信号の振幅を小さくし、表示装置における駆動電圧を下げることができる。それ故、消費電力を低減できるともに、薄膜で構成された各素子で懸念されていた耐電圧の問題が顕在化しないという利点がある。

また、本発明の上記の表示装置では、第１のＴＦＴと第２のＴＦＴとが逆導電型であるため、画素を選択するための走査信号のパルスと、発光素子を点灯させるための画像信号の電位とは逆にふれる関係にある。従って、点灯時の電位保持電極の電位（点灯のための画像信号の電位）を基準にしたときには、走査信号の高電位に相当する電位と共通給電線の電位は同じ極性であるため、点灯時の電位保持電極の電位（点灯のための画像信号の電位）を変更すれば、その分、第１のＴＦＴのゲート電圧および第２のＴＦＴのゲート電圧の双方が同じ方向に同じ分だけシフトする。それ故、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第１のＴＦＴのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができるとともに、このときには第２のＴＦＴのオン時の抵抗が小さくなる方向に点灯のための画像信号の電位がシフトしたことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。

さらに、上記の表示装置では、保持容量の両電極のうち、第２のＴＦＴの第２のゲート電極に電気的に接続する電極とは反対側の電極には、走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されるので、保持容量への画像信号の書き込みを補うことができる。それ故、画像信号の振幅を大きくせずに、第２のＴＦＴのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。

本発明を適用した表示装置を模式的に示す平面図。 本発明を適用した表示装置の基本的な構成を示すブロック図。 図２に示す表示装置の画素を拡大して示す平面図。 図３のＡ−Ａ’線における断面図。 図３のＢ−Ｂ’線における断面図。 図６（Ａ）は、図３のＣ−Ｃ’線における断面図であり、（Ｂ）は、図６（Ａ）に示すように構成したときの効果を説明するための説明図。 図７（Ａ）及び図７（Ｂ）はそれぞれ、図２に示す表示装置に用いる発光素子の断面図。 図８（Ａ）及び図８（Ｂ）はそれぞれ、図７に示す発光素子と別の構造を有する発光素子の断面図。 図７（Ａ）、図８（Ｂ）に示す発光素子の電流−電圧特性を示すグラフ。 図７（Ｂ）、図８（Ａ）に示す発光素子の電流−電圧特性を示すグラフ。 Ｎチャネル型ＴＦＴの電流−電圧特性を示すグラフ。 Ｐチャネル型ＴＦＴの電流−電圧特性を示すグラフ。 本発明を適用した表示装置の製造方法を示す工程断面図。 図１４（Ａ）及び図１４（Ｂ）はそれぞれ、図３から図６に示す表示装置の画素とは異なる構成の画素の平面図、および断面図。 本発明の実施の形態１に係る表示装置の画素構成を示す等価回路図。 図１６（Ａ）及び図１６（Ｂ）はそれぞれ、図１５に示す画素に構成された各素子の電気的な接続状態を示す説明図、及び駆動信号などの電位変化を示す波形図。 本発明の実施の形態１の変形例に係る表示装置の画素構成を示す等価回路図。 図１８（Ａ）及び図１８（Ｂ）はそれぞれ、図１７に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図。 、本発明の実施の形態２に係る表示装置の画素構成を示す等価回路図。 図２０（Ａ）及び図２０（Ｂ）はそれぞれ、図１９に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図。 本発明の実施の形態２の変形例に係る表示装置の画素構成を示す等価回路図。 図２２（Ａ）及び図２２（Ｂ）はそれぞれ、図２１に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図。 本発明の実施の形態３に係る表示装置の画素構成を示す等価回路図。 図２４（Ａ）及び図２４（Ｂ）はそれぞれ、図２３に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図。 本発明の実施の形態２に係る表示装置の画素を駆動するための信号の波形図。 本発明の実施の形態３の変形例に係る表示装置の画素構成を示す等価回路図。 図２７（Ａ）及び図２７（Ｂ）はそれぞれ、図２６に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図。 図２８（Ａ）及び図２８（Ｂ）はそれぞれ、本発明の実施の形態４に係る表示装置の画素の等価回路図、それを駆動するための信号の波形図。 図２８に示す信号を発生させるための走査側駆動回路のブロック図。 図２９に示す走査側駆動回路から出力される各信号の波形図。 表示装置のブロック図。 図３１に示す表示装置における従来の画素構成を示す等価回路図。 図３３（Ａ）及び図３３（Ｂ）はそれぞれ、図３２に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図。 図３４（Ａ）及び図３４（Ｂ）はそれぞれ、隣接するゲート線を用いて容量を形成する構成のブロック図と、そのゲート電圧の信号波形図。

符号の説明

１…表示装置、２…表示部、３…データ側駆動回路、４…走査側駆動回路、５…検査回路、６…実装用パッド、７…画素、１０…透明基板、２０…第１のＴＦＴ、２１…第１のＴＦＴのゲート電極、３０…第２のＴＦＴ、３１…第２のＴＦＴのゲート電極、４０…発光素子、４１…画素電極、４２…正孔注入層、４３…有機半導体膜、５０…ゲート絶縁膜、ｂａｎｋ…バンク層、ｃａｐ…保持容量、ｃｌｉｎｅ…容量線、ｃｏｍ…共通給電線、ｇａｔｅ…走査線、ｏｐ…対向電極、ｓｉｇ…データ線、ｓｔ…電位保持電極。

Claims (8)

1. 第１画素電極及び対向電極を有し、前記第１画素電極と前記対向電極との間を流れる第１の電流に基づいて発光する第１発光素子と、
   第２画素電極及び対向電極を有し、前記第２画素電極と前記対向電極との間を流れる第２の電流に基づいて発光する第２発光素子と、
   第１ソース領域及び第１ドレイン領域と、第１ゲート電極と、前記第１ソース領域及び前記第１ドレイン領域と前記第１ゲート電極との間の層に配置されたゲート絶縁膜とを有し、前記第１ソース領域又は前記第１ドレイン領域が前記第１画素電極に電気的に接続され、前記第１の電流を制御する第１トランジスタと、
   第２ソース領域及び第２ドレイン領域と、第２ゲート電極とを有し、前記第２ソース領域又は前記第２ドレイン領域が前記第２画素電極に電気的に接続され、前記第２の電流を制御する第２トランジスタと、
   第１の電極と、前記第１ゲート電極に電気的に接続された第２の電極とを有し、前記第１トランジスタを制御する電位を保持する容量と、
   前記第１トランジスタがオン状態にあるときに前記第１画素電極に前記第１トランジスタを介して電気的に接続されるとともに、前記第２トランジスタがオン状態にあるときに前記第２画素電極に前記第２トランジスタを介して電気的に接続された給電線と、を有し、
   前記第１ゲート電極は前記ゲート絶縁膜と前記第１画素電極との間の層に配置され、
   前記第１の電極は前記給電線であることを特徴とする表示装置。
2. 基板と、
   前記基板の上方に配置された第１画素電極及び対向電極を有し、前記第１画素電極と前記対向電極との間を流れる第１の電流に基づいて発光する第１発光素子と、
   前記基板の上方に配置された第２画素電極及び対向電極を有し、前記第２画素電極と前記対向電極との間を流れる第２の電流に基づいて発光する第２発光素子と、
   第１ソース領域及び第１ドレイン領域と、第１ゲート電極と、前記第１ソース領域及び前記第１ドレイン領域と前記第１ゲート電極との間の層に配置されたゲート絶縁膜とを有し、前記第１ソース領域又は前記第１ドレイン領域が前記第１画素電極に電気的に接続され、前記第１の電流を制御する第１トランジスタと、
   第２ソース領域及び第２ドレイン領域と、第２ゲート電極とを有し、前記第２ソース領域又は前記第２ドレイン領域が前記第２画素電極に電気的に接続され、前記第２の電流を制御する第２トランジスタと、
   第１の電極と、前記第１ゲート電極に電気的に接続された第２の電極とを有し、前記第１トランジスタを制御する電位を保持する容量と、
   前記第１トランジスタがオン状態にあるときに前記第１画素電極に前記第１トランジスタを介して電気的に接続されるとともに、前記第２トランジスタがオン状態にあるときに前記第２画素電極に前記第２トランジスタを介して電気的に接続された給電線と、を有し、
   前記ゲート絶縁膜は前記基板と前記第１ゲート電極との間の層に配置され、
   前記第１の電極は前記給電線であることを特徴とする表示装置。
3. 前記第２の電極は、前記基板の前記第１画素電極が配置された面に垂直な方向から見て、前記給電線と重なることを特徴とする請求項１又は２に記載の表示装置。
4. 前記容量は、前記給電線と前記第２の電極とが重なる領域のみに設けられている請求項１乃至３のいずれか一項に記載の表示装置。
5. 前記第２の電極は前記第１ゲート電極から延設されたものである請求項１乃至４のいずれか一項に記載の表示装置。
6. 前記第１ソース領域及び前記第１ドレイン領域は、前記基板と前記ゲート絶縁膜との間に配置された半導体膜に設けられ、前記半導体膜はポリシリコン膜であることを特徴とする、請求項１乃至４のいずれか一項に記載の表示装置。
7. 第１画素電極及び対向電極を有し、前記第１画素電極と前記対向電極との間を流れる第１の電流に基づいて発光する第１発光素子と、
   第２画素電極及び対向電極を有し、前記第２画素電極と前記対向電極との間を流れる第２の電流に基づいて発光する第２発光素子と、
   第１ソース領域及び第１ドレイン領域と、第１ゲート電極と、前記第１ソース領域及び前記第１ドレイン領域と前記第１ゲート電極との間の層に配置されたゲート絶縁膜とを有し、前記第１ソース領域又は前記第１ドレイン領域が前記第１画素電極に電気的に接続され、前記第１の電流を制御する第１トランジスタと、
   第２ソース領域及び第２ドレイン領域と、第２ゲート電極とを有し、前記第２ソース領域又は前記第２ドレイン領域が前記第２画素電極に電気的に接続され、前記第２の電流を制御する第２トランジスタと、
   前記第１ゲート電極に電気的に接続され、前記第１トランジスタを制御する電位を保持する容量と、
   前記第１トランジスタがオン状態にあるときに前記第１画素電極に前記第１トランジスタを介して電気的に接続されるとともに、前記第２トランジスタがオン状態にあるときに前記第２画素電極に前記第２トランジスタを介して電気的に接続された給電線と、を有し、
   前記第１ゲート電極は前記ゲート絶縁膜と前記第１画素電極との間の層に配置され、
   前記容量は前記給電線と重なる領域のみに設けられていることを特徴とする表示装置。
8. 第１画素電極及び対向電極を有し、前記第１画素電極と前記対向電極との間を流れる第１の電流に基づいて発光する第１発光素子と、
   第２画素電極及び対向電極を有し、前記第２画素電極と前記対向電極との間を流れる第２の電流に基づいて発光する第２発光素子と、
   第１ソース領域及び第１ドレイン領域と、第１ゲート電極と、前記第１ソース領域及び前記第１ドレイン領域と前記第１ゲート電極との間の層に配置されたゲート絶縁膜とを有し、前記第１ソース領域又は前記第１ドレイン領域が前記第１画素電極に電気的に接続され、前記第１の電流を制御する第１トランジスタと、
   第２ソース領域及び第２ドレイン領域と、第２ゲート電極とを有し、前記第２ソース領域又は前記第２ドレイン領域が前記第２画素電極に電気的に接続され、前記第２の電流を制御する第２トランジスタと、
   前記第１ゲート電極に電気的に接続され、前記第１トランジスタを制御する電位を保持する容量と、
   前記第１トランジスタがオン状態にあるときに前記第１画素電極に前記第１トランジスタを介して電気的に接続されるとともに、前記第２トランジスタがオン状態にあるときに前記第２画素電極に前記第２トランジスタを介して電気的に接続された給電線と、を有し、
   前記第１ゲート電極は前記ゲート絶縁膜と前記第１画素電極との間の層に配置され、
   前記容量は前記給電線と、前記第１ゲート電極に電気的に接続された電位保持電極とが絶縁膜を介して重なることで形成されていることを特徴とする表示装置。

Images