JP5124476B2 - 電流測定回路及び方法 - Google Patents

Description

本発明は、電流測定回路及び方法に関する。本発明は、具体的には、それだけに限定されないが、例えばアクティブマトリクスディスプレイのような薄膜応用での使用に適する。

電流測定のための回路は、多くの用途で必要とされている。多数のかかる用途で、正確な電子部品が使用され得、これにより、電流測定回路の機能は、かかる正確性に依存することができる。

例えば、特開２００１−３２４５１９号公報（特許文献１）は、電流源、コンデンサ回路及び比較器を備えた電流測定回路を開示する。その出力信号は、比較器のオフセット電圧の閾値電圧に依存し、従って、当該測定回路の正確性は、これらの特性の精度又は定義に依存する。
特開２００１−３２４５１９号公報

本発明は、他の用途において、電流測定回路で使用可能な電子部品がそれほど正確ではなく又はそれほど適切でなく定義されることを実現する。例えば、アクティブマトリクスディスプレイで、ディスプレイ基板上に配置される薄膜トランジスタは、しばしば、明確な特性を有さない。本発明者は、さらに、それほど正確でなく又はそれほど適切でなく定義される電子部品を有する電流測定回路及び方法を提供することが望まれていることに気付いた。

第１の態様で、本発明は、電荷積分回路と、比較器回路と、論理回路とを有し、前記電荷積分回路は、測定される電流から電荷を積分し、得られる電圧変化を前記比較器回路の入力として適用するよう配置され、前記比較器回路は、入力される電圧を閾値電圧レベルと比較し、その比較に応じた出力を前記論理回路へ供給するよう配置され、前記論理回路は、比較器出力に依存してフィードバック信号を生成し、該フィードバック信号を前記電荷積分回路へ供給するよう配置され、前記電荷積分回路は、さらに、測定される電流からの前記電荷の積分に反して、受け取った前記フィードバック信号から電荷を積分するよう配置され、前記論理回路は、さらに、前記比較器回路からの出力を基に且つ測定される電流のレベルに依存して出力信号を生成するよう配置される電流測定装置を提供する。

前記論理回路によって生成される前記出力信号は、測定される電流のレベルに依存した幅のパルスを有することができる。

当該装置は、前記出力信号をデジタル出力データに変換するよう配置される変換器回路をさらに有することができる。

前記比較器回路はインバータを有することができ、前記閾値電圧レベルは、前記インバータのスイッチング閾値レベルである。

前記電荷積分回路は、当該電荷積分回路の入力としての測定される電流から前記比較器回路の入力を分離するよう配置されるトランジスタを有することができる。

さらなる態様では、本発明は、前出の態様のいずれかに従う１又はそれ以上の装置を有するアクティブマトリクスデバイスであって、該１又はそれ以上の装置の回路は、当該アクティブマトリクスデバイスの基板上に形成される薄膜部品を有するアクティブマトリクスデバイスを提供する。

さらなる態様では、本発明は、電荷積分回路が、測定される電流から電荷を積分し、得られる電圧変化を比較器回路へ入力として適用する段階と、前記比較器回路が、入力される電圧を閾値電圧レベルと比較し、その比較に応じた出力を論理回路へ供給する段階と、前記論理回路が、比較器出力に依存してフィードバック信号を生成し、該フィードバック信号を前記電荷積分回路へ供給する段階と、前記電荷積分回路が、測定される電流からの前記電荷の積分に反して、受け取った前記フィードバック信号から電荷を積分する段階と、前記論理回路が、前記比較器回路からの出力を基に且つ測定される電流のレベルに依存して出力信号を生成する段階とを有する電流測定方法を提供する。

前記論理回路によって生成される前記出力信号は、測定される電流のレベルに依存した幅のパルスを有することができる。

当該方法は、変換器回路が前記出力信号をデジタル出力データに変換する段階をさらに有することができる。

前記比較器回路はインバータを有することができ、前記閾値電圧レベルは、前記インバータのスイッチング閾値レベルである。

前記電荷積分回路は、当該電荷積分回路の入力としての測定される電流から前記比較器回路の入力を分離するよう配置されるトランジスタを有することができる。

測定される電流がキャパシタの配置へ印加されるところの配置及び方法が提供される。電流フローにより、コンデンサでの電圧は、キャパシタンス値及び電流値に依存した変化率を有して時間とともに変化する。変化する電圧は、比較器回路の入力へ印加される。比較器回路は、キャパシタ配置での電圧を一定の基準レベルと比較する。この基準レベルの値は、比較器のために使用される回路に依存する。比較器回路の出力は、測定された電流を表す出力信号と、コンデンサ配置に適用されるフィードバック信号とを生成する論理回路へ適用される。

以下、本発明の実施例について、一例として、添付の図面を参照して記載する。

以下で記載される実施例は、アクティブマトリクスディスプレイ装置の基板上で薄膜技術によって提供される部品を用いる。それでもなお、当然、他の実施例において、同一の又は対応する電流測定回路（及び対応する電流測定方法）は、他の種類の装置の一部として、又は独立型の電流測定回路として提供され得る。さらに、これは、基板上に配置された薄膜デバイス以外の電子部品の種類を用いて実施されても良い。

図１は、第１の実施例に従う電流測定回路１のブロック図である。この実施例では、電流測定回路１は、他のアクティブマトリクスディスプレイ装置部品とともに基板上に作られる薄膜部品を用いて実装され、それによって、アクティブマトリクスディスプレイの部分を形成する。電流測定回路１は、コンデンサ回路２と、比較器回路４と、論理回路６と、カウンタ回路８とを有する。コンデンサ回路２の第１の入力は、そこで測定される電流１０を入力するために設けられている。コンデンサ回路２の出力は、比較器回路４の入力へ結合される。比較器回路４の出力は、論理回路６の入力へ結合される。論理回路６の第１の出力は、コンデンサ回路２の第２の入力へ結合される。論理回路６の第２の出力は、カウンタ回路８の入力へ結合される。カウンタ回路８の出力は、測定された電流レベルを表す出力データ２０を出力するために設けられている。

概して、電流測定回路の動作中に、以下の信号及び電圧は、電流測定回路１の上記の部分の間で印加される又は流れる。測定される電流１０は、コンデンサ回路２へ入力される。比較器入力電圧１２は、コンデンサ回路２から比較器回路４へ印加される。比較器出力電圧１４は、比較器回路４から論理回路６へ印加される。フィードバック信号１６は、論理回路６からコンデンサ回路２へ印加される。出力信号１８は、論理回路６からカウンタ回路８の出力８へ印加される。測定された電流レベルを表す出力データ２０は、カウンタ回路８から出力される。

概して、電流測定回路１の動作は以下の通りである。論理回路６によって出力される出力信号１８は、測定される電流１０の電流値に比例する存続期間を有するデジタルパルスを含む。測定される電流１０は、コンデンサ回路２によって積分され、結果として得られる電圧変化は、比較器回路４の入力へ比較器入力電圧１２として印加される。比較器出力電圧１４は、論理回路６へ印加される。論理回路６は、比較器回路４の入力で比較器入力電圧１２の既知の変化を生じさせるようにコンデンサ回路２へ帰還させるフィードバック信号を供給する。このような電圧の変化は、測定される電流１０によって引き起こされる変化に対抗する。測定される電流１０がこの既知の電圧変化を相殺するために必要とされる時間は、カウンタ回路８へ入力される出力信号１８でパルスとして表される。パルスの存続期間は、測定される電流１０の電流値を表す。カウンタ回路８は、回路の出力パルスを、デジタル出力データ２０、例えば、電流レベルを表すデジタル数に変換する。

出力パルスの存続期間は、測定される電流１０の電流値と、電流測定回路１内のコンデンサの値とに依存する。それは、コンデンサ回路２の特性に強く依存せず、従って、電流測定回路１は、明確な特性を有さない薄膜トランジスタを用いて作られる場合に特に有利である。電流測定回路１の動作について、以下、図２及び３を参照してより詳細に記載する。

図２は、電流測定回路１の動作中に実行される処理ステップを示すフローチャートである。説明を簡単にするために、処理ステップは、順次的なステップとして図示及び記載をされる。しかし、明らかなように、実際には、ステップの幾つかは重なり、又は同時に起こりうる。

図３は、本実施例における電流測定回路１の動作で用いられる又はその動作から生ずる波形の図式的表示（実寸ではない。）である。時間に対して図３に示される（且つ、図１に関して先に記載された）波形は、以下の通りである。すなわち、比較器入力電圧１２、比較器出力電圧１４、フィードバック信号１６、及び出力信号１８である。また、図３には、リセット時間段３２及び入力電流積分時間段３４が示されている。様々な電圧レベルが比較器入力電圧１２の波形において示されている。すなわち、リセット電圧Ｖｒｅｓｅｔ、電圧差Ｖｄｅｌｔａ、及びスイッチング閾値電圧Ｖｔｈｒｅｓｈｏｌｄである。比較器出力電圧１４の波形では、比較器出力の第１のスイッチング４２、比較器出力の第２のスイッチング４４、及び比較器出力の第３のスイッチング４６が示されている。フィードバック信号１６では、参照番号４８によって表されるフィードバック信号のスイッチングオンが示されている。出力信号１８の波形では、存続期間Ｔ_ＯＵＴの出力パルス５０が示されている。

測定の開始時に、ステップｓ２で、比較器入力電圧１２は、リセット電圧Ｖｒｅｓｅｔにリセットされる。本実施例では、測定される電流１０は負であり、従って、リセット電圧Ｖｒｅｓｅｔは、比較器のスイッチング閾値電圧Ｖｔｈｒｅｓｈｏｌｄよりも大きい正である。

ステップｓ４で、測定される電流１０はコンデンサ回路２によって積分され、結果として、比較器入力電圧１２は下がる。ステップｓ６で、比較器入力電圧１２が閾値電圧レベルＶｔｈｒｅｓｈｏｌｄに達すると、比較器出力電圧１４は、図３で比較器出力電圧の第１のスイッチング４２によって示されるように、第１の時間の間に切り替わる。

この変化は論理回路６へ印加される。論理回路６は、それに応答して、ステップｓ８で、図３で参照番号４８によって示されるように、コンデンサ回路２へ印加されるフィードバック信号１６を（測定される電流１０が負の電流である本例に関しては）低レベルから高レベルへ切り替える。

フィードバック信号１６のレベルの変化は、比較器入力電圧１２を既知の量だけ、すなわち、図３に示される電圧差Ｖｄｅｌｔａだけ上昇させる。これにより、比較器入力電圧１２は、もう一度、閾値電圧レベルＶｔｈｒｅｓｈｏｌｄを上回り、ステップｓ１０で、比較器出力電圧１４は、図３で比較器出力電圧の第２のスイッチング４４によって示されるように、第２の時間の間に切り替わる。

ステップｓ１２で、比較器入力電圧１２は、測定される入力電流１０が積分され続ける間は、下がり続ける。

これは、比較器入力電圧１２が再びスイッチング閾値に達するまで続く。この時点で、ステップｓ１４において、比較器出力電圧１４は、図３で比較器出力電圧の第３のスイッチング４６によって示されるように、第３の時間の間に切り替わる。

ステップｓ１６で、比較器出力電圧１４からの論理回路６による出力パルス５０の生成は完了する。本実施例で、出力パルス５０は、図３に示される出力パルス幅（すなわち、存続期間）Ｔ_ＯＵＴを与えるよう、比較器出力電圧１４の第２のスイッチング４４と第３のスイッチング４６との間に時間をかけることによって、比較器のスイッチングのタイミングから生成される。

この出力パルス５０は、測定される入力電流１０が電圧差Ｖｄｅｌｔａの量だけ比較器入力電圧１２を変化させるのに要する時間によって決定される幅（すなわち、存続期間）Ｔ_ＯＵＴを有し、これは、測定される入力電流１０に比例する。

ステップｓ１８で、カウンタ回路８は、出力パルス５０、より具体的には、出力パルス幅又は存続期間Ｔ_ＯＵＴを、測定される入力電流１０の電流レベルを示す対応するデジタル電流値に変換し、これをデジタル出力データ２０として出力する。

図４は、コンデンサ回路２、比較器回路４及び論理回路６の詳細を示す回路図である。また、図４には、測定される電流１０を供給する電流源６０が示されている。本実施例では、電流源６０はフォトダイオードである。

コンデンサ回路２は、以降でＣ１及びＣ２と呼ばれる２つのコンデンサと、以降でＴ１及びＴ２と呼ばれる２つのトランジスタとを有する。コンデンサＣ１は、比較器回路４の入力と接地との間に接続されている。コンデンサＣ２は、比較器回路４の入力と、論理回路６の出力へ結合されて、そこからフィードバック信号１６を受信するコンデンサ回路２の入力との間に接続されている。コンデンサＣ１及びＣ２の相対値は、前出の電圧差Ｖｄｅｌｔａの大きさを決定する。

トランジスタＴ１は、比較器入力電圧１２が前出のリセット電圧レベルＶｒｅｓｅｔ（ステップｓ２参照。）に設定されることを可能にするよう設けられ、これは、トランジスタＴ１のゲートで信号“Ｒｅｓｅｔ”を有する。測定される電流１０は、トランジスタＴ２を介して比較器回路４の入力ノードでのキャパシタンスへ印加される。

トランジスタＴ２は、測定される電流１０の入力から比較器回路４の入力ノードを分離させる。トランジスタＴ２は、測定入力における電圧を定め、この電圧が、比較器入力電圧１２が変化する場合に変化することを防ぐ。トランジスタＴ２は、所謂カスコードデバイスと同様に動作すると考えることができ、比較器回路４の入力での電圧変化を回路の電流入力ノードから分離する。しかし、トランジスタＴ２は必須ではなく、従って、他の実施例では、コンデンサ回路２は、トランジスタＴ２を用いずに提供される。

コンデンサ回路２の電流入力での電圧は、トランジスタＴ２のゲート電圧Ｖ_ＢからトランジスタＴ２のゲート−ソース間電圧を引いたものに等しい。この電圧は、入力電流値及び比較器回路４の入力での電圧に対して比較的小さい依存性を有しうる。

本実施例では、比較器回路４は、直列に接続された２つのＣＭＯＳインバータ６２及び６４から成る比較的簡単な回路である。この回路の基準電圧は、第１のインバータ６２のスイッチング閾値電圧である。これは、インバータの２つの電力供給レベルＶＤＤ及びＶＳＳの間のおおよそ中間であるが、トランジスタ特性に依存し、従って、明確でない。有利に、基準電圧の値におけるこのような不確実性は、回路の動作に影響を及ぼさない。本実施例の論理回路６は、３つのＮＡＮＤゲート６６、６８及び７０と、３つのＣＭＯＳインバータ７２、７４及び７６とを有する。２つのＮＡＮＤゲート６６及び６８はともに、ＳＲフリップフロップ６９を形成する。第３のＮＡＮＤゲート７０は、出力信号１８の前出のパルス５０の生成において使用される。

測定の開始時に、フリップフロップ６９の状態は、ＮＡＮＤゲート６６で信号“ｎＲｅｓｅｔ”によってリセットされ（図４参照）、ロー（Ｌｏｗ）となる。信号“ｎＲｅｓｅｔ”は、信号“Ｒｅｓｅｔ”の逆数である。ＮＡＮＤゲート６６での信号“ｎＲｅｓｅｔ”のこのようなリセットは、比較器入力電圧１２がリセットレベルＶｒｅｓｅｔに設定されるのと同時に起こる。これにより、比較器出力電圧１４は高電圧レベルとなる。フリップフロップ６９がリセットされる場合には、フィードバック信号１６は低電圧レベルに設定される。信号“Ｒｅｓｅｔ”がローレベルに戻り、“ｎＲｅｓｅｔ”がハイ（Ｈｉｇｈ）レベルに戻ると、比較器入力電圧１２は、測定される電流１０がコンデンサＣ１及びＣ２を放電するにつれて下がり始める。比較器入力電圧１２が比較器のスイッチング電圧（すなわち、Ｖｔｈｒｅｓｈｏｌｄ）に達すると、比較器出力電圧１４は、ハイレベルからローレベルへ変化する。これは、フィードバック信号１６をハイに至らせるようフリップフロップ６９を設定する。（コンデンサＣ２に帰還されている）フィードバック信号１６がローからハイになると、比較器入力電圧１２は、比較器出力電圧１４を第２に時間の間に切り替えてハイレベルに戻す量（ＶＤＤ−ＶＳＳ）（Ｃ２／（Ｃ２＋Ｃ１））だけ増大する。フリップフロップ６９の状態は、比較器出力電圧１４におけるこの第２の変化によって影響を及ぼされず、従って、フィードバック信号１６はハイレベルのままである。

測定の開始時に、出力信号１８はローである。出力信号１８は、フィードバック信号１６及び比較器出力電圧１４の両方がハイである場合にハイとなる。これは、比較器回路４が第２の時間の間に切り替わり、その出力がローからハイになる場合に起こる。これは、出力パルス５０の開始を表す。出力信号１８は、比較器出力電圧１４が第３の時間の間に切り替わる場合に再びローとなる（すなわち、出力パルス５０は終了する。）。従って、出力パルス５０の幅Ｔ_ＯＵＴは、測定される電流１０が、コンデンサＣ１及びＣ２の並列結合を電圧（ＶＤＤ−ＶＳＳ）（Ｃ２／（Ｃ２＋Ｃ１））により放電するのにかかる時間を表す。

電流値 Ｉ＝ＣＶ／Ｔ＝（ＶＤＤ−ＶＳＳ）Ｃ２／Ｔ_ＯＵＴ
ここで、Ｔ_ＯＵＴは出力パルス５０の幅である。

上記の動作は、３つのＣＭＯＳインバータ７２、７４及び７６の使用によって、さらに優れたものとなる。以下、ＣＭＯＳインバータ７２、７４及び７６の動作について記載する。

インバータ７２は、ＮＡＮＤゲート７０の出力に直列に配置されている。インバータ７２は、出力信号１８をバッファリングする働きをする。

インバータ７４及び７６は、論理回路６のフィードバック信号１６の出力で互いに直列である。インバータ７４及び７６は、コンデンサ、すなわちコンデンサＣ２へ供給されることで生ずるフィードバック信号１６の存続期間を回避又は低減するよう、フリップフロップ６９からのフィードバック信号をバッファリングする働きをする。これは、特に、フィードバック信号１６が出力信号１８の生成の一部としてＮＡＮＤゲート７０に帰還するために論理回路６の内部でも使用されるためである。

本実施例では、出力パルス５０、より具体的には、パルス幅Ｔ_ＯＵＴは、デジタル数に変換される。本実施例で、これは、前出のカウンタ回路８によって実施される。図５は、カウンタ回路のさらなる詳細を示す回路図である。カウンタ回路８は、カウンタ８０及びラッチ８２を有する。カウンタ８０は、リセット信号８６によって測定の開始時にリセットされる。論理回路６からの出力信号１８はカウンタ８０に入力される。基準クロック信号８４もカウンタ８０に入力される。出力信号１８に含まれる出力パルス５０は、カウンタ８０を有効にするために使用される。基準クロック信号８４の周期は、分解され得るパルス幅Ｔ_ＯＵＴの最小変化を決定する。カウンタ８０は、カウンタ８０の状態が測定の終了時にパルス幅Ｔ_ＯＵＴの期間内の基準クロック周期の数を表すように、出力パルス５０の間は増分される。次いで、（図５でＮとして示される）カウンタ８０の状態は、ラッチ８２に送られる。ラッチで、状態Ｎは、必要とされるまで保存され得る。その後、ラッチ信号８８の制御下で、カウンタ８０の状態Ｎは、前出のデジタル出力データ２０としてラッチ８２から出力される。

明らかなように、以上の実施例は、本発明が実施され得る方法の単なる一例であり、多数の他の実施例が可能である。

例えば、他の実施例では、ヒステリシスが比較器回路４とフリップフロップ６９との間に与えられる。これは、比較器回路４が切り替わる点で回路が発振することを回避するために行われ得る。回路への電力供給ラインの有限な抵抗は、出力信号が切り替えられる場合に電力供給電圧が落ちることを引き起こす。かかる電圧変化は、比較器回路の入力へ戻され、比較回路を発振させる。ヒステリシスは、電力供給ライン上のノイズに対する回路の耐性をより高める。

他の例として、トランジスタＴ２は、コンデンサ回路２から削除され得る。また、インバータ７２、７４及び７６は、論理回路６から削除され得る。

他の例として、電流測定回路１の感度は、フィードバック信号１６の振幅又はコンデンサＣ２の値を変えることによって変更可能である。これは、電流値Ｉを出力パルス幅Ｔ_ＯＵＴと関連付ける上記の式において（ＶＤＤ−ＶＳＳ）又はＣ２の値を変えることに等しい。これは、パルス幅Ｔ_ＯＵＴが短すぎる又は長すぎる傾向を回避すべく、電流値の幅広い範囲が測定されることが望まれる場合に行われることが有用である。

以下、他の例について、図６を参照して記載する。図６は、さらなる実施例の電流測定回路のコンデンサ回路２、比較器回路４及び論理回路６の詳細を示す回路図である。図６に示される実施例は、以下で記載される場合を除いて、図４を参照して先に記載された実施例に存在するのと同じ要素を有し、対応する要素には同じ参照番号が付されている。図６の配置は、
（ｉ）トランジスタＴ１が、コンデンサ回路２ではなく、比較器回路４においてＣＭＯＳインバータ６２に並列に配置されていること、
（ｉｉ）コンデンサ回路２において、さらなるコンデンサＣ３が、図４の実施例でＴ１が配置されていた場所に配置されていること、及び
（ｉｉｉ）比較器回路４において、第２のＣＭＯＳインバータ６４が、ＮＡＮＤゲート６５によって置換されていること
を除いて、図４の配置と同じである。

本実施例では、電圧は、これが、比較器が切り替わる第１の時間の前の遅延を小さくする場合に、比較器回路４の入力において、比較器回路４の閾値電圧Ｖｔｈｒｅｓｈｏｌｄに近い値にリセットされる。このことは、比較器回路４において第１のＣＭＯＳインバータ６２の入力と出力との間にトランジスタＴ１を接続することによって達成される。トランジスタＴ１のゲートは、図４の実施例のように信号Ｒｅｓｅｔにより駆動される。リセット期間の間に、第１のＣＭＯＳインバータ６２の入力及び出力はともに接続され、比較器入力電圧は、インバータの閾値電圧と等しくなる。リセット期間の終了時に、比較器入力電圧は、閾値電圧をわずかに上回るものとされる。このことは、比較器の入力と信号ｎＲｅｓｅｔとの間に接続されるコンデンサＣ３によって達成される。上記のかかる点から、図６の回路の挙動は、図４を参照して先に記載された回路の挙動と同じである。

より一般的には、他のコンデンサ回路は、結合される効果が測定される電流の強さの指標を与えるように、測定される電流、並びに、それに反して、フィードバック信号を積分する電荷、フィードバック信号及び反対の若しくは競合する考えにおいて充電／積分する測定される電流の関数を提供すべく、上記のコンデンサ回路に代わって使用され得る。例えば、他の実施例では、コンデンサＣ１（及び、ひいてはＶＳＳ）が削除されても良く、その場合に、コンデンサ回路は単一のコンデンサＣ２しか有さない。実際には、他の実施例では、コンデンサの実際の使用を伴わずに積分を実行する適切な積分回路が、このようなコンデンサに基づく回路に代わって用いられ得る。

同様に、他の比較器回路は、上記の特定の比較器回路に代わって用いられ得る。望ましくは、このような他の比較器回路は、絶対的な意味で特定される必要がない比較器閾値を有すべきであり、むしろ、フィードバック周期に関する繰り返しがより望ましい。

他の論理回路は、上記の特定の論理回路に代わって用いられ得る。さらに、上記の回路に基づく論理回路、又は実際には他の論理回路では、波形、具体的には比較器出力電圧、の様々なスイッチング段によって提供される情報は、比較器出力電圧の第２及び第３のスイッチング又は遷移の間の時間がパルス幅の開始及び終了のために使用されるところの上記方法以外の他の方法で電流レベルの指示又は表示を与えるために用いられ得る。例えば、他のタイミングは、パルスを定めるために使用され得る。他の例として、このようなスイッチングの間の時間は、代わりに、例えば、基準周波数を変更することによって又はその他方法でパルスを定めるのではなく、その他の方法で検出又は監視をされ得る。

さらに、パルス幅が上記の実施例と同様に使用される場合でさえ、これは、上記の方法でデジタル値に変更される必要はない。パルス幅をデジタル信号に変換する他の回路又は方法が用いられても良い。実際には、パルス幅又は他のパラメータ／出力は、パルス幅をこのようなデジタル指示に変換することさえ必要とせずに、例えば、自動処理における出力として使用され得る。概して、本発明は、トランジスタ特性の変動を許容する簡単な回路が必要とされる又は望まれる電流測定に適用され得る。幅広いエレクトロニクス技術を用いるセンサ応用は１つのこのような分野である。１つの例は、アクティブマトリクスディスプレイの基板上への光センサの実装である。薄膜トランジスタ又は薄膜ダイオードは、光を検出し、光の強度に依存する電流を通す。この電流信号の大きさは非常に小さく、ディスプレイ又はディスプレイモジュール内の回路に加えられる信号からの電気雑音の影響を受けやすい。上記の電流測定回路及び方法は、それらの様々な実施例を含め、トランジスタ又はダイオードからの電流を、雑音に比較的敏感でないデジタル信号に変換するために使用される。

本発明の実施例に従う電流測定回路のブロック図である。 図１の電流測定回路の動作の間に実行される処理ステップを示すフローチャートである。 図１の電流測定回路の動作において用いられる又はそのような動作から得られる波形の図式的表示である（実寸ではない。）。 図１の電流測定回路のある要素の詳細を示す回路図である。 図１の電流測定回路の一部であるカウンタ回路のさらなる詳細を示す回路図である。 さらなる電流測定回路のある要素の詳細を示す回路図である。

Claims (7)

1. 電荷積分回路と、インバータを有する比較器回路と、論理回路とを有し、
   前記電荷積分回路は、測定される電流から電荷を積分し、得られる電圧変化を前記比較器回路の入力として適用するよう配置され、
   前記比較器回路は、入力される電圧を閾値電圧レベルと比較し、その比較に応じた出力を前記論理回路へ供給するよう配置され、前記閾値電圧レベルは、前記インバータのスイッチング閾値レベルであり、
   前記論理回路は、比較器出力に依存してフィードバック信号を生成し、該フィードバック信号を、キャパシタを介して前記電荷積分回路へ供給するよう配置され、
   前記電荷積分回路は、さらに、測定される電流からの前記電荷の積分を相殺する、受け取った前記フィードバック信号からの反対の電荷を容量性カップリングにより受け取るよう配置され、
   前記論理回路は、さらに、前記比較器回路からの出力を基に且つ測定される電流のレベルに依存して出力信号を生成するよう配置され、
   前記論理回路によって生成される前記出力信号は、測定される電流のレベルに依存した幅のパルスを有し、
   前記パルスは、比較器出力電圧の第１のスイッチングと第２のスイッチングとの間のタイミングから発生することを特徴とする電流測定装置。
2. 前記出力信号をデジタル出力データに変換するよう配置される変換器回路をさらに有する、請求項１記載の装置。
3. 前記電荷積分回路は、当該電荷積分回路の入力としての測定される電流から前記比較器回路の入力を分離するよう配置されるトランジスタを有する、請求項１又は２記載の装置。
4. 請求項１乃至３のうちいずれか一項記載の１又はそれ以上の装置を有し、
   前記１又はそれ以上の装置の回路は、当該アクティブマトリクスデバイスの基板上に形成される薄膜部品を有する、アクティブマトリクスデバイス。
5. 電荷積分回路が、測定される電流から電荷を積分し、得られる電圧変化を比較器回路へ入力として適用する段階と、
   前記比較器回路が、インバータを有し、入力される電圧を閾値電圧レベルと比較し、その比較に応じた出力を論理回路へ供給する段階と、前記閾値電圧レベルは、前記インバータのスイッチング閾値レベルであり、
   前記論理回路が、比較器出力に依存してフィードバック信号を生成し、該フィードバック信号を、キャパシタを介して前記電荷積分回路へ供給する段階と、
   前記電荷積分回路が、測定される電流からの前記電荷の積分を相殺する、受け取った前記フィードバック信号からの反対の電荷を容量性カップリングにより受け取る段階と、
   前記論理回路が、前記比較器回路からの出力を基に且つ測定される電流のレベルに依存して出力信号を生成する段階とを有し、
   前記論理回路によって生成される前記出力信号は、測定される電流のレベルに依存した幅のパルスを有し、
   前記パルスは、比較器出力電圧の第１のスイッチングと第２のスイッチングとの間のタイミングから発生することを特徴とする電流測定方法。
6. 変換器回路が前記出力信号をデジタル出力データに変換する段階をさらに有する、請求項５記載の方法。
7. 前記電荷積分回路は、当該電荷積分回路の入力としての測定される電流から前記比較器回路の入力を分離するよう配置されるトランジスタを有する、請求項５又は６に記載の方法。

Images