Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5135250B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5135250B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5135250B2
JP5135250B2 JP2009029587A JP2009029587A JP5135250B2 JP 5135250 B2 JP5135250 B2 JP 5135250B2 JP 2009029587 A JP2009029587 A JP 2009029587A JP 2009029587 A JP2009029587 A JP 2009029587A JP 5135250 B2 JP5135250 B2 JP 5135250B2
Authority
JP
Japan
Prior art keywords
insulating film
film
oxide film
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009029587A
Other languages
English (en)
Other versions
JP2010186853A (ja
Inventor
宮 誠 治 犬
山 知 憲 青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009029587A priority Critical patent/JP5135250B2/ja
Priority to US12/704,315 priority patent/US8071447B2/en
Publication of JP2010186853A publication Critical patent/JP2010186853A/ja
Priority to US13/282,507 priority patent/US8435858B2/en
Application granted granted Critical
Publication of JP5135250B2 publication Critical patent/JP5135250B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置の製造方法、例えばＨｉｇｈ−ｋ材料からなるゲート絶縁膜を有する相補型ＭＩＳＦＥＴの製造方法に関する。
近年、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）を備える半導体装置において、微細化に伴うゲート絶縁膜の薄膜化が、量子力学的なトンネル効果によるリーク電流の増加をもたらし、ＭＩＳＦＥＴの低消費電力化の妨げになっている。
ゲート絶縁膜として従来、シリコン酸化膜（ＳｉＯ２）やシリコン酸窒化膜（ＳｉＯＮ）が用いられている。しかし、これらの材料では、リーク電流を抑制しつつ、さらなるゲート絶縁膜の薄膜化を達成することは困難である。ゲート絶縁膜の薄膜化は、物理的な限界に直面している。
リーク電流の抑制と、実効的なゲート絶縁膜厚（実効酸化膜厚、ＳｉＯ２換算膜厚、若しくはＥＯＴ：Equivalent Oxide Thickness）の薄膜化とを両立させるために、高誘電率材料（Ｈｉｇｈ−ｋ材料）をゲート絶縁膜に用いる、いわゆるＨｉｇｈ−ｋゲート絶縁膜技術が提案されている（例えば、特許文献１）。このＨｉｇｈ−ｋ材料として、酸化ハフニウム（ＨｆＯ２）、窒化ハフニウムシリケイト（ＨｆＳｉＯＮ）などのＨｆ系酸化物が検討されている。
しかし、上記Ｈｉｇｈ−ｋ材料をゲート絶縁膜としてシリコン基板上に形成すると、ゲート絶縁膜とシリコン基板との界面に、シリコン酸化物を主成分とする低誘電率層（界面遷移層）が生じることが避けられない。このため、実効酸化膜厚が極薄のゲート絶縁膜を形成することは困難である。
そこで、次々世代で必要とされる極薄のゲート絶縁膜の実効膜厚を実現するための方法が提案されている（例えば、非特許文献１）。即ち、シリコン基板の表面にＨｉｇｈ−ｋ膜を直接接合する方法がある。他にも、シリコン基板との間に極薄のＨｆＳｉＯｘ界面層を有するＨｉｇｈ−ｋ膜（ＨｆＯ２）を形成する方法がある。これらの方法によれば、前述のシリコン酸化膜を主成分とする界面遷移層の形成が回避される。
特開２００８−７２００１号公報
東芝レビューＶｏｌ．６２ Ｎｏ．２（２００７）、Ｐ．３７−Ｐ．４１
本発明は、実効酸化膜厚の極めて薄いゲート絶縁膜を有し、且つ、消費電力の少ない半導体装置を、高い歩留まりで製造することができる半導体装置の製造方法を提供する。
本発明の一態様によれば、液体の酸化剤を用いて半導体基板の表面を雰囲気に露出させることなく酸化することにより、前記半導体基板の表面に、前記半導体基板の構成元素の酸化物を含む第１の絶縁膜を形成し、前記第１の絶縁膜の上にアルミニウム酸化物を含む第２の絶縁膜を形成し、前記第２の絶縁膜の上に希土類酸化物を含む第３の絶縁膜を形成し、前記第３の絶縁膜の上にハフニウム及びジルコニウムの少なくともいずれかを含む絶縁膜を形成し、その後、窒素を導入して熱処理を行うことにより、前記絶縁膜を窒化させて第４の絶縁膜を形成し、前記熱処理により、前記第１ないし前記第３の絶縁膜を、アルミニウム、希土類元素、前記半導体基板の構成元素、及び酸素を含む混合物とする、半導体装置の製造方法が提供される。
本発明の別態様によれば、半導体基板の上に、所定の形状にパターニングされたマスク材を形成し、前記マスク材をマスクとして、前記半導体基板の表面から所定の深さまで前記半導体基板をエッチングすることにより、フィン及び素子分離溝を形成し、前記素子分離溝に素子分離絶縁膜を堆積した後、前記素子分離絶縁膜を所定の厚さになるまでエッチングし、この後、液体の酸化剤を用いて、前記フィンの側面を雰囲気に露出させることなく酸化することにより、前記半導体基板の構成元素の酸化物を含む第１の絶縁膜を前記フィンの側面に形成し、前記第１の絶縁膜の上にアルミニウム酸化物を含む第２の絶縁膜を形成し、前記第２の絶縁膜の上に希土類酸化物を含む第３の絶縁膜を形成し、前記第３の絶縁膜の上にハフニウム及びジルコニウムの少なくともいずれかを含む絶縁膜を形成し、その後、窒素を導入して熱処理を行うことにより、前記絶縁膜を窒化させて第４の絶縁膜を形成し、前記熱処理により、前記第１ないし前記第３の絶縁膜を、アルミニウム、希土類元素、前記半導体基板の構成元素、及び酸素を含む混合物とする、半導体装置の製造方法が提供される。
本発明によれば、実効酸化膜厚の極めて薄いゲート絶縁膜を有し、且つ、消費電力の少ない半導体装置を、高い歩留まりで製造することができる。
第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ａに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ｂに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ｃに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ｄに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ｅに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ｆに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 図１Ｇに続く、第１の実施形態に係る半導体装置の製造工程を示す断面図である。 リーク電流と実効酸化膜厚の関係を示すグラフである。 第２の実施形態に係る半導体装置の製造工程を示す断面図である。 図３Ａに続く、第２の実施形態に係る半導体装置の製造工程を示す断面図である。 図３Ｂに続く、第２の実施形態に係る半導体装置の製造工程を示す断面図である。 図３Ｃに続く、第２の実施形態に係る半導体装置の製造工程を示す断面図である。 図３Ｄに続く、第２の実施形態に係る半導体装置の製造工程を示す断面図である。 第２の実施形態に係る方法により製造されたＦｉｎＦＥＴの斜視図である。 第２の実施形態に係る方法により製造されたＦｉｎＦＥＴの変形例の斜視図である。
本発明に係る実施形態を説明する前に、本発明者らが本発明をなすに至った経緯について説明する。
上述の界面遷移層の形成を回避可能なＨｉｇｈ−ｋ膜の形成方法は、いずれもシリコン基板の表面（疎水性）にＨｉｇｈ−ｋ膜を形成することになる。このため、これらのＨｉｇｈ−ｋ膜の形成方法を、マルチオキサイド工程（Ｍｕｌｔｉ Ｏｘｉｄｅ ｐｒｏｃｅｓｓ）を必要とする現実のＬＳＩプロセスに適用することは困難である。ちなみに、このマルチオキサイド工程は、ゲート絶縁膜の厚さが異なる複数の種類のＭＩＳＦＥＴを形成するためのプロセスである。
マルチオキサイド工程の具体例を説明する。ここでは、第１のＭＩＳＦＥＴおよび第１のＭＩＳＦＥＴよりもゲート絶縁膜の厚い第２のＭＩＳＦＥＴのゲート絶縁膜を、マルチオキサイド工程により形成する方法を説明する。
まず、第２のＭＩＳＦＥＴ用のシリコン酸化膜を、第１及び第２のＭＩＳＦＥＴが形成されるエリアに形成する。次いで、第１のＭＩＳＦＥＴが形成される領域のシリコン酸化膜を、例えば弗酸水溶液を用いて剥離する。次いで、Ｈｉｇｈ−ｋ膜を、第１及び第２のＭＩＳＦＥＴが形成されるエリアに形成する。
上記の工程からわかるように、第１のＭＩＳＦＥＴのゲート絶縁膜の膜厚はＨｉｇｈ−ｋ膜の膜厚であり、第２のＭＩＳＦＥＴのゲート絶縁膜の膜厚は、シリコン酸化膜の膜厚とＨｉｇｈ−ｋ膜の膜厚との和である。
上記のマルチオキサイド工程における問題の一つは、第１のＭＩＳＦＥＴが形成されるエリアのシリコン酸化膜を剥離して、シリコン基板の表面（疎水性）を雰囲気に露出させると、シリコン基板の表面にウォーターマークという欠陥が発生してしまうことである。
よって、シリコン基板の表面（疎水性）にＨｉｇｈ−ｋ膜を形成する前述の方法は、マルチオキサイド工程に適用することは困難である。即ち、前述のマルチオキサイド工程の例でいえば、第１のＭＩＳＦＥＴが形成される領域に形成されたシリコン酸化膜をウエットエッチングにより剥離した後、シリコン基板の表面を雰囲気に露出させて乾燥させる際に、シリコン基板の表面にウォーターマークが発生し、それにより、歩留まりが低下してしまう。
その他、高誘電率ゲート絶縁膜を形成する別の方法として、シリコン基板の表面に形成されたケミカル酸化膜（ＳｉＯ２）を剥離するプロセスから始まって、０．６ｎｍ以下の実効酸化膜厚を有する、ＨｆＯ２を主成分とする高誘電率ゲート絶縁膜を形成する方法が提案されている。ところが、この方法には、シリコン酸化膜が剥離されて露出したシリコン基板の表面を乾燥させる工程が存在する。このため、マルチオキサイド工程の場合と同様に、乾燥工程においてシリコン基板の表面にウォーターマークが発生し、そのため、歩留まりが低下するという問題がある。
また、３０ｎｍ世代以降、特に２２ｎｍ世代（２Ｘｎｍ世代（Ｘは任意の数字））以降においては、ショートチャネル効果を抑制することがより強く求められるため、マルチオキサイド工程に伴うウォーターマーク欠陥の発生を可及的に防止しつつ、０．６ｎｍ以下の極薄ゲート絶縁膜を製造する必要がある。
本発明は、上記の技術的認識に基づいてなされたものであり、次々世代で必要とされる実効酸化膜厚０．６ｎｍ以下の極薄のＨｉｇｈ−ｋゲート絶縁膜を有するＭＩＳＦＥＴを、高い歩留まりで製造する方法を提供するものである。さらに、マルチオキサイド工程を含む現実のＬＳＩプロセスと整合性が良いＭＩＳＦＥＴの製造方法を提供する。
以下、本発明に係る２つの実施形態について図面を参照しながら説明する。第１の実施形態は、プレーナ型のＣＭＩＳＦＥＴ（Complementary MISFET：相補型ＭＩＳＦＥＴ）を製造する方法である。第２の実施形態は、Ｆｉｎ構造（ダブルゲート）のＭＩＳＦＥＴ（以下、ＦｉｎＦＥＴという。）を製造する方法である。
なお、同等の機能を有する構成要素には同一の符号を付し、詳しい説明は省略する。
（第１の実施形態）
第１の実施形態に係る半導体装置の製造方法を、図１Ａ〜図１Ｈを用いて説明する。
（１）まず、図１Ａからわかるように、ＳＴＩ（Shallow Trench Isolation）法により、シリコン基板１の表面に溝を形成し、その溝に素子分離絶縁膜２を埋め込む。この素子分離絶縁膜２は、シリコン基板１上の素子形成領域である領域ＡＲ１と領域ＡＲ２とが電気的に分離されるように、例えば領域ＡＲ１、ＡＲ２をそれぞれ取り囲むように形成される。ここで、領域ＡＲ１はｎ型ＭＩＳＦＥＴを形成するための領域であり、領域ＡＲ２はｐ型ＭＩＳＦＥＴを形成するための領域である。
（２）次に、図１Ａに示すように、シリコン基板１及び素子分離絶縁膜２を犠牲膜５で覆う。この犠牲膜５はシリコン酸化物（ＳｉＯ２）からなり、その厚さは例えば８ｎｍである。
（３）次に、図１Ａからわかるように、領域ＡＲ２の犠牲膜５をレジスト（図示せず）で覆った後、ｐ型の不純物をイオン注入し、領域ＡＲ１にｐウェル３を形成する。続いて、領域ＡＲ２の犠牲膜５を覆うレジストを除去し領域ＡＲ１の犠牲膜５をレジストで覆った後、ｎ型不純物をイオン注入し、ＡＲ２領域にｎウェル４を形成する。その後、領域ＡＲ１のレジストを除去する。
（４）次に、図１Ｂに示すように、希弗酸溶液を用いて、シリコン基板１上の犠牲膜５を除去する。これと連続して、オゾン水を用いてシリコン基板１の表面を酸化し、シリコン酸化膜６（ＳｉＯ２）を形成する。このシリコン酸化膜６の厚さは例えば１．０ｎｍである。なお、オゾン水の代わりに、過酸化水素水またはＨＣｌ／Ｈ２Ｏ２水溶液などの液体の酸化剤を用いて、シリコン酸化膜６を形成してもよい。
上記のように犠牲膜５の除去に続いてシリコン基板１の表面をケミカル酸化することで、シリコン基板１の疎水性のシリコン表面を雰囲気に露出させることなく、シリコン酸化膜６を形成することできる。これにより、ウォーターマークの発生を防ぐことができる。
（５）次に、図１Ｃに示すように、ＡＬＤ法（Atomic Layer Deposition：原子層成長法）を用いて、シリコン酸化膜６上にアルミニウム酸化膜７（Ａｌ２Ｏ３）を堆積する。このアルミニウム酸化膜７の厚さは、例えば０．５ｎｍである。
このアルミニウム酸化膜７は、トリメチルアルミニウム（（（ＣＨ３）３Ａｌ）：ＴＭＡ）と水蒸気（Ｈ２Ｏ）を用いたＡＬＤ法により形成することが好ましい。このＡＬＤ法を用いることにより、ウェハ面内の膜厚均一性の高いアルミニウム酸化膜７を形成することができ、歩留まりを向上させることができる。
なお、ＣＶＤ法（Chemical Vapor Deposition：化学気相成長法）又はＰＶＤ法（Physical Vapor Deposition：物理気相成長法）を用いてアルミニウム酸化膜７を形成してもよい。
（６）次に、図１Ｄに示すように、ＰＶＤ法またはＡＬＤ法などを用いて、アルミニウム酸化膜７上にランタン酸化膜８（Ｌａ２Ｏ３）を堆積する。このランタン酸化膜８の厚さは、例えば０．３ｎｍである。
このランタン酸化膜８は堆積のしやすさ及び膜質などの点から、ＰＶＤ法を用いて形成することが好ましい。
なお、このランタン酸化膜８は、ランタン金属薄膜を形成し、このランタン金属薄膜を大気に晒して酸化させることにより形成することが好ましい。即ち、自然酸化して形成することが好ましい。この場合、加熱が不要であるため、シリコン基板など他の部分の酸化を回避することができ、それにより、実効酸化膜厚の増加を抑制することができる。
また、ランタン酸化膜の代わりに、他の希土類酸化物を用いることも可能である。ランタン酸化物は比較的誘電率が高いため、ランタン酸化膜を形成することが好ましいが、ランタン酸化膜８の代わりに、ランタン以外の希土類元素を含む希土類酸化膜、又は酸化マグネシウム膜を形成してもよい。希土類酸化膜としては、スカンジウム酸化膜（Ｓｃ酸化膜）、イットリウム酸化膜（Ｙ酸化膜）、セリウム酸化膜（Ｃｅ酸化膜）、プラセオジム酸化膜（Ｐｒ酸化膜）、ネオジム酸化膜（Ｎｄ酸化膜）、プロメチウム酸化膜（Ｐｍ酸化膜）、サマリウム酸化膜（Ｓｍ酸化膜）、ユウロピウム酸化膜（Ｅｕ酸化膜）、ガドリニウム酸化膜（Ｇｄ酸化膜）、テルビウム酸化膜（Ｔｂ酸化膜）、ジスプロシウム酸化膜（Ｄｙ酸化膜）、ホルミウム酸化膜（Ｈｏ酸化膜）、エルビウム酸化膜（Ｅｒ酸化膜）、ツリウム酸化膜（Ｔｍ酸化膜）、イッテルビウム酸化膜（Ｙｂ酸化膜）、ルテチウム酸化膜（Ｌｕ酸化膜）がある。
（７）次に、ハフニウムシリケイト（ＨｆＳｉＯ）膜９Ａ（図示せず）をランタン酸化膜８の上に堆積する。このハフニウムシリケイト膜９Ａの厚さは、例えば、１．５ｎｍである。
なお、ハフニウムシリケイト膜９Ａの代わりに、ハフニウム及びジルコニウムの少なくともいずれかを含む絶縁性の薄膜を堆積してもよい。例えば、ジルコニウムシリケイト膜（ＺｒＳｉＯ）、ハフニウムジルコニウム酸化膜（ＨｆＺｒＯ）、ハフニウムジルコニウムシリケイト膜（ＨｆＺｒＳｉＯ）、ハフニウム酸化膜（ＨｆＯ２）又はジルコニウム酸化膜（ＺｒＯ２）を用いることができる。
（８）次に、プラズマ窒化法を用いてハフニウムシリケイト膜９Ａに窒素を導入し、１０００℃の温度、５Ｔｏｒｒの圧力の状態下で１０秒間の熱処理を行い、導入した窒素を安定化させる。これにより、図１Ｅに示すように、ランタン酸化膜８の上に窒化ハフニウムシリケイト膜９（ＨｆＳｉＯＮ）を形成する。
このように、ハフニウムシリケイト膜を窒化して、窒化ハフニウムシリケイト膜とすることにより、耐熱性が向上する。他の材料についても同様である。例えば、ジルコニウムシリケイト膜を窒化して、窒化ジルコニウムシリケイトとすることにより、耐熱性が向上する。
耐熱性の向上により、後段のソース／ドレイン拡散層の形成工程に、従来と同様の活性化アニール工程を含む拡散層形成技術を適用することができる。上記の窒化を行わない場合には、例えばハフニウムシリケイト膜の場合、高温を加えるとＨｆＯ２とＳｉＯ２に分離してしまうため、活性化アニールを行うことができない。
（９）次に、図１Ｆに示すように、窒化ハフニウムシリケイト膜９上に窒化チタン（ＴｉＮ）からなる金属膜１０と、ポリシリコン膜１１とを順次堆積する。後に、この金属膜１０とポリシリコン膜１１からＭＩＳＦＥＴのゲート電極が形成される。この金属膜１０の厚さは例えば５ｎｍであり、ポリシリコン膜１１の厚さは例えば７０ｎｍである。
なお、このポリシリコン膜１１の形成は省略することもできるが、このポリシリコン膜１１を形成しておくことにより、ゲートスタックを形成するために行う、後段のＲＩＥ（Reactive Ion Etching）を行い易くするという利点がある。
また、金属膜１０の材料として、窒化チタンの代わりに、窒化タンタル（ＴａＮ）、炭化タンタル（ＴａＣ）でもよい。シリコンのミッドギャップは約４．６ｅＶであるのに対して、金属膜１０として用いるこれらの材料（ＴｉＮ、ＴａＮ、ＴａＣなど）の実効仕事関数は４．６±０．２ｅＶの範囲にある。このため、閾値電圧の低いｎ型ＭＩＳＦＥＴと、閾値電圧の低いｐ型ＭＩＳＦＥＴとを両立させることができ、高性能なＣＭＩＳＦＥＴを得ることができる。さらに、領域ＡＲ１と領域ＡＲ２に異なる金属膜を形成する必要がないことから、工程数及びコストの低減という利点が得られる。
（１０）次に、図１Ｇに示すように、ＲＩＥを用いてシリコン酸化膜６〜ポリシリコン膜１１の積層膜をエッチングし、ゲートスタック１２を形成する。
（１１）次に、図１Ｈに示すように、通常のプロセス技術により側壁絶縁膜１３を形成し、イオン注入および活性化アニール工程等によりソース／ドレイン拡散層１４を形成する。
なお、側壁絶縁膜１３下のシリコン基板１にエクステンション層と呼ばれる浅い拡散層（図示せず）を形成して、いわゆるＬＤＤ（Lightly Doped Drain）構造としてもよい。
上記の工程を経て、図１Ｈに示すように、領域ＡＲ１及び領域ＡＲ２にｎ型ＭＩＳＦＥＴ及びｐ型ＭＩＳＦＥＴをそれぞれ形成する。
これ以降の工程は図示しないが、実際には、公知のＦＥＴ製造技術を用いて、ポリシリコン１３及びソース／ドレイン拡散層１４にシリサイド膜を形成する。その後、ＭＩＳＦＥＴを覆うように層間絶縁膜を形成し、この層間絶縁膜にコンタクトプラグを形成して、ＭＩＳＦＥＴと、層間絶縁膜上に形成される配線パターンとを電気的に接続する。これにより、プレーナ型のＣＭＩＳＦＥＴを有する半導体装置が完成する。
次に、上記の工程により、極薄のゲート絶縁膜が得られる理由を説明する。
前述のように、上記のＭＩＳＦＥＴの形成プロセスにおいては、プラズマ窒化による窒化ハフニウムシリケイト膜９の形成における熱工程、およびソース／ドレイン拡散層１４の形成における熱工程が存在する。この熱工程において、シリコン酸化膜６、アルミニウム酸化膜７及びランタン酸化膜８は加熱されて反応し、ランタンアルミニウムシリケイト（ＬａＡｌＳｉＯ）という混合物からなる絶縁膜となる。このランタンアルミニウムシリケイトはシリコン酸化物よりも誘電率が高い。なお、このランタンアルミニウムシリケイト混合物の膜厚は約１ｎｍである。また、上記熱工程において、ランタン酸化膜８中のランタン（Ｌａ）の一部が窒化ハフニウムシリケイト膜９に拡散することにより、窒化ハフニウムシリケイト膜９の少なくとも一部は、窒化ハフニウムランタンシリケイト（ＨｆＬａＳｉＯＮ）となる。この窒化ハフニウムランタンシリケイトは窒化ハフニウムシリケイトよりも誘電率が高い。
このようにシリコン酸化膜６、アルミニウム酸化膜７、ランタン酸化膜８及び窒化ハフニウムシリケイト膜９が熱処理されて、より誘電率の高いゲート絶縁膜が形成される。このゲート絶縁膜の誘電率はシリコン酸化膜の約５倍であり、物理的な膜厚は約２．５ｎｍである。よって、実効酸化膜厚（ＥＯＴ）は約０．５ｎｍ（＝２．５ｎｍ／５）となる。
このように、本実施形態によれば、実効酸化膜厚が０．６ｎｍ以下のゲート絶縁膜を形成することができる。
さらに、ゲート絶縁膜の物理的な膜厚は比較的厚い（約２〜２．５ｎｍ）ため、リーク電流を十分に低く維持することができる。このことを、図２を用いて説明する。
図２は、本実施形態に係る方法で製造された実効酸化膜厚（ＥＯＴ）が異なる６つのＭＩＳＦＥＴのサンプルのそれぞれについて、チャネルに電界（４．５ＭＶ／ｃｍ）をかけたときのリーク電流（Ｊｇ）をプロットしたグラフである。各サンプルのシリコン酸化膜６およびアルミニウム酸化膜７の成膜時の膜厚は、それぞれ１．０ｎｍ、０．５ｎｍである。ランタン酸化膜８の成膜時の膜厚は２種類あり、一方が０．３ｎｍ（●印）、他方が０．５ｎｍ（○印）である。
図２の破線は、アルミニウム酸化膜７とランタン酸化膜８を成膜する工程を省略したＭＩＳＦＥＴのリーク電流を示している。即ち、このＭＩＳＦＥＴは、シリコン酸化膜６を形成したのち、このシリコン酸化膜６の上にハフニウムシリケイト膜９Ａを堆積し、プラズマ窒化法によりこのハフニウムシリケイト膜９Ａに窒素を導入し、窒化ハフニウムシリケイト膜９を形成したものである。
この図２からわかるように、本実施形態に係る方法で製造されたＭＩＳＦＥＴのリーク電流は、アルミニウム酸化膜７とランタン酸化膜８を成膜する工程を省略したＭＩＳＦＥＴに比べて格段に小さい。
よって、本実施形態によれば、リーク電流が小さい、即ち消費電力の少ない半導体装置を製造することができる。
また、本実施形態によれば、前述のようにウォーターマークが発生しないため、歩留まりを向上させることができるとともに、マルチオキサイド工程を含む実際のＬＳＩプロセスに適用することができる。
以上説明したように、本実施形態によれば、実効酸化膜厚の極めて薄いゲート絶縁膜を有し、且つ、消費電力の少ないＭＩＳＦＥＴを、高い歩留まりで製造することができる。
なお、上記の説明では半導体基板としてシリコン基板を用いたが、これに限らず、例えば、ＳＯＩ（Silicon On Insulator）基板、又はシリコン基板若しくはＳＯＩ基板の表面にシリコンゲルマン（ＳｉＧｅ）層をエピタキシャル成長させた基板を用いてもよい。
また、上記の説明では、ツインウェル構造の相補型ＭＩＳＦＥＴの製造方法を説明したが、これに限らず、シングルウェル構造又はトリプルウェル構造のＭＩＳＦＥＴを製造してもよい。
また、シリコン酸化膜６の代わりに、シリコン酸窒化膜（ＳｉＯＮ）を形成してもよい。より一般的に言えば、シリコン酸化膜６の代わりに、半導体基板を構成する元素の酸化物からなる薄膜を形成してもよい。ＳｉＯＮを形成する方法は次の通りである。シリコン基板１の表面にケミカル酸化膜を形成した後、このケミカル酸化膜を約７００℃の温度で酸化する。次いで、プラズマ窒化法によりケミカル酸化膜に窒素を導入した後、１０００℃の温度で３０秒間の窒素アニール、及び９００℃の温度で１０秒間の減圧酸化を行う。
また、アルミニウム酸化膜７とランタン酸化膜８の２層を形成する代わりに、ランタンアルミネート（ＬａＡｌＯ３）膜を形成してもよい。
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法を説明する。本実施形態は、フィン（Ｆｉｎ）の側面に形成された第１の実施形態と同様の多層絶縁膜から熱工程を経て形成されるゲート絶縁膜を有する、ＦｉｎＦＥＴの製造方法に関するものである。
以下、図３Ａ〜図３Ｆを用いて、本実施形態を説明する。図３Ａ〜図３ＥはＦｉｎＦＥＴのチャネル部の断面図を示し、図３Ｆは、ＦｉｎＦＥＴの斜視図を示している。
（１）まず、図３Ａからわかるように、シリコン基板２０上にマスク材２１を堆積する。このマスク材２１は、例えば、シリコン窒化膜（ＳｉＮ）からなり、厚さは１００ｎｍ程度である。なお、このマスク材２１は、シリコン窒化膜に限らず、シリコン酸化膜（ＳｉＯ２）などの他の絶縁膜でもよい。
（２）次に、図３Ａからわかるように、リソグラフィ及びＲＩＥによって、マスク材２１にパターニングを行う。さらに、このマスク材２１をマスクとして、シリコン基板２０をエッチングする。これにより、シリコン基板２０の表面からの深さが２００ｎｍ程度の素子分離溝２２を形成すると共に、フィン２０Ａを形成する。
（３）次に、図３Ａからわかるように、高密度プラズマ（High Density Plasma：ＨＤＰ）ＣＶＤ法を用いて、素子分離溝２２を埋め込むように、半導体基板２０及びマスク材２１の全面に、例えばシリコン酸化膜からなる素子分離絶縁膜２３を堆積する。次いで、マスク材２１をストッパとして、ＣＭＰ（Chemical Mechanical Polishing）法によって素子分離絶縁膜２３を平坦化することにより、図３Ａに示すように、マスク材２１の上面を露呈させる。
（４）次に、図３Ｂに示すように、マスク材２１をマスクとして、フッ酸溶液を用いたウエットエッチングによって、素子分離絶縁膜２３をエッチングすることにより、素子分離絶縁膜２３の膜厚を１００ｎｍ程度にする。
なお、ＲＩＥによって、素子分離絶縁膜２３をエッチングしてもよい。この場合、エッチング後、希フッ酸溶液（ＤＨＦ）で洗浄し、残渣を除去する。
（５）次に、図３Ｃに示すように、フィン２０Ａの側面に第１の実施形態で説明した多層膜からなるゲート絶縁膜２４を形成する。即ち、ゲート絶縁膜２４は、シリコン酸化膜６、アルミニウム酸化膜７、ランタン酸化膜８及び窒化ハフニウムシリケイト膜９からなる多層の絶縁膜である。なお、このゲート絶縁膜２４は、図３Ｃからわかるように、マスク材２１の側面および上面、ならびに素子分離絶縁膜２３の上にも形成される。
ここで、より詳しく、ゲート絶縁膜２４の形成方法について説明する。
（５−１）素子分離絶縁膜２３のエッチングと連続して、オゾン水又はＨＣｌ／Ｈ２Ｏ２水溶液などの液体の酸化剤を用いて、フィン２０Ａの側面を雰囲気に露出させることなく酸化し、フィン２０Ａの側面にシリコン酸化膜６を形成する。このシリコン酸化膜６の厚さは例えば１．０ｎｍである。なお、ＲＩＥにより素子分離絶縁膜２３をエッチングした場合は、希フッ酸溶液による洗浄と連続して（フィン２０Ａの側面を雰囲気に露出させることなく）、シリコン酸化膜６を形成する。
（５−２）次に、ＡＬＤ法を用いて、シリコン酸化膜６上にアルミニウム酸化膜７を堆積する。このアルミニウム酸化膜７の厚さは、例えば０．５ｎｍである。
（５−３）次に、ＡＬＤ法を用いて、アルミニウム酸化膜７上にランタン酸化膜８を堆積する。このランタン酸化膜８の厚さは、例えば０．３ｎｍである。
（５−４）次に、ＡＬＤ法を用いて、ハフニウムシリケイト膜９Ａをランタン酸化膜８の上に堆積する。このハフニウムシリケイト膜９Ａの厚さは、例えば、１．５ｎｍである。
（５−５）次に、プラズマ窒化法を用いてハフニウムシリケイト膜９Ａに窒素を導入し、１０００℃の温度，５Ｔｏｒｒの圧力の状態下で１０秒間の熱処理を行い、導入した窒素を安定化させ、ランタン酸化膜８の上に窒化ハフニウムシリケイト膜９を形成する。これにより、シリコン酸化膜６、アルミニウム酸化膜７、ランタン酸化膜８及び窒化ハフニウムシリケイト膜９からなるゲート絶縁膜２４が形成される。
なお、上記のように、ＡＬＤ法を用いて、アルミニウム酸化膜７、ランタン酸化膜８及びハフニウムシリケイト膜を堆積することにより、フィン２０Ａの側面に均一に成膜することができる。
（６）次に、図３Ｄに示すように、ＡＬＤ法を用いて、ゲート絶縁膜２４の上に窒化チタン（ＴｉＮ）からなる金属膜２５を堆積する。この金属膜２５の厚さは例えば５ｎｍである。なお、金属膜２５の材料として、窒化チタンの代わりに、窒化タンタル（ＴａＮ）、炭化タンタル（ＴａＣ）でもよい。
（７）次に、図３Ｅに示すように、ＣＶＤ法などを用いてポリシリコン膜２６を堆積する。ポリシリコン膜２６の厚さは、例えば３００ｎｍである。
（８）次に、図３Ｆからわかるように、リソグラフィ及びＲＩＥによって、ポリシリコン膜２６にパターニングを行うことにより、ゲートパターン２６Ａを形成する。次いで、図３Ｆに示すように、希フッ酸溶液を用いて、ゲートパターン２６Ａに覆われていないゲート絶縁膜２４及び金属膜２５を除去する。
（９）次に、ゲートパターン２６Ａの側面に側壁絶縁膜（図示せず）を形成する。
（１０）次に、図３Ｆに示すように、斜めイオン注入法またはプラズマドーピング法を用いてフィン２０Ａにイオン注入を行うことにより、ゲートパターン２６Ａに覆われていないフィン２０Ａにソース／ドレイン領域２７を形成する。このソース／ドレイン領域２７は、ゲートパターン２６Ａで囲われた、フィン２０Ａの一部であるチャネル領域を挟むように形成されている。
上記の工程を経て、図３Ｆに示すようなＦｉｎＦＥＴを形成する。
なお、これ以降の工程は図示しないが、実際には、ゲートパターン２６Ａ及びソース／ドレイン領域２７にシリサイド膜を形成する。その後、ＦｉｎＦＥＴを覆うように層間絶縁膜を形成し、この層間絶縁膜にコンタクトプラグを形成する。このコンタクトプラグは、ＦｉｎＦＥＴと、層間絶縁膜上に形成される配線パターンとを電気的に接続する。このようにして、ＦｉｎＦＥＴを有する半導体装置が完成する。このＦｉｎＦＥＴは、実効酸化膜厚の極めて薄く、リーク電流の小さいゲート絶縁膜を有する。さらに、素子分離絶縁膜２３をエッチングした後、フィン２０Ａの側面を雰囲気に露出させることなくケミカル酸化膜を形成するので、ウォーターマークの発生が防止される。このため、歩留まりを向上させることができる。
なお、ゲートパターン２６Ａの形成方法としては、上記の方法に限らず、以下の方法を採ることもできる。
（１）ポリシリコン膜２６を堆積した後、マスク材２１をストッパとして、ＣＭＰ法によって、ポリシリコン膜２６を平坦化する。
（２）次いで、この平坦化されたポリシリコン２６と露呈したマスク材２１の上に、ＣＶＤ法などによって、ポリシリコン膜２７を堆積する。
（３）次いで、リソグラフィ及びＲＩＥによって、ポリシリコン膜２６，２７にパターニングを行い、ゲートパターンを形成する。
この方法により、特開２００６−３３９５１４号公報に詳述されているように、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造し、また、微細なゲートパターンを形成することができる。
また、本実施形態の説明では、マスク材２１は最後まで残存したが、これに限らず、フィン２０Ａを形成した後、マスク材２１を除去し、その後、フィン２０Ａの対向する一組の両側面だけでなく、フィン２０Ａの上面にもゲート絶縁膜を形成することにより、いわゆるトライゲートのＦＥＴを形成してもよい。
次に本実施形態の変形例を説明する。この変形例では半導体基板としてＳＯＩ（Silicon On Insulator）基板を用いる。ＳＯＩ基板を用いた場合のＦｉｎＦＥＴの製造方法を説明する。
（１）シリコン基板３０、ＢＯＸ層３１及びシリコン層３２が順次積層された構造を有するＳＯＩ基板を準備する。
（２）シリコン層３２上に、例えばシリコン窒化膜（ＳｉＮ）からなるマスク材２１を堆積する。
（３）次に、リソグラフィ及びＲＩＥによって、マスク材２１にパターニングを行う。さらに、このマスク材２１をマスクとして、ＢＯＸ層３２に達するまで、シリコン層３２をエッチングする。これにより、ＢＯＸ層３２により電気的に絶縁された、フィン３２Ａを形成する。このフィン３２Ａの高さはシリコン層３２の厚さに等しい。
この後のゲート絶縁膜の形成工程以降は、上記のシリコン基板１を用いた場合と同じであるので、説明を省略する。図４は、ＳＯＩ基板を用いた場合のＦｉｎＦＥＴの斜視図を示している。ＳＯＩ基板を用いることで、上述の製造方法から明らかなように、製造工程が簡略化されるという利点が得られる。さらに、フィン３２Ａの高さのばらつきが小さいため、ＦｉｎＦＥＴの特性ばらつきを抑えることができる。
以上説明したように、本実施形態によれば、実効酸化膜厚の極めて薄いゲート絶縁膜を有し、且つ、消費電力の少ないＦｉｎＦＥＴを、高い歩留まりで製造することができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１ シリコン基板（半導体基板）、２ 素子分離絶縁膜、３ ｐウェル、４ ｎウェル、５ 犠牲膜、６ シリコン酸化膜、７ アルミニウム酸化膜、８ ランタン酸化膜、９ 窒化ハフニウムシリケイト膜、１０ 金属膜、１１ ポリシリコン膜、１２ ゲートスタック、１３ 側壁絶縁膜、１４ ソース／ドレイン拡散層、２０ シリコン基板（半導体基板）、２０Ａ フィン、２１ マスク材、２２ 素子分離溝、２３ 素子分離絶縁膜、２４ ゲート絶縁膜、２５ 金属膜、２６ ポリシリコン膜、２６Ａ ゲートパターン、２７ ソース／ドレイン領域、３０ シリコン基板、３２Ａ フィン、３１ ＢＯＸ層、ＡＲ１ 第1の領域、ＡＲ２ 第２の領域

Claims (5)

  1. 液体の酸化剤を用いて半導体基板の表面を雰囲気に露出させることなく酸化することにより、前記半導体基板の表面に、前記半導体基板の構成元素の酸化物を含む第１の絶縁膜を形成し、
    前記第１の絶縁膜の上にアルミニウム酸化物を含む第２の絶縁膜を形成し、
    前記第２の絶縁膜の上に希土類酸化物を含む第３の絶縁膜を形成し、
    前記第３の絶縁膜の上にハフニウム及びジルコニウムの少なくともいずれかを含む絶縁膜を形成し、
    その後、窒素を導入して熱処理を行うことにより、前記絶縁膜を窒化させて第４の絶縁膜を形成し、
    前記熱処理により、前記第１ないし前記第３の絶縁膜を、アルミニウム、希土類元素、前記半導体基板の構成元素、及び酸素を含む混合物とする、
    ことを特徴とする半導体装置の製造方法。
  2. ｎ型ＭＩＳＦＥＴ及びｐ型ＭＩＳＦＥＴからなる相補型ＭＩＳＦＥＴを有する半導体装置を製造する方法であって、
    前記ｎ型ＭＩＳＦＥＴを形成するための半導体基板上の第１の領域と、前記ｐ型ＭＩＳＦＥＴを形成するための前記半導体基板上の第２の領域とを電気的に分離する素子分離絶縁膜を、前記半導体基板に形成し、
    液体の酸化剤を用いて前記半導体基板の表面を雰囲気に露出させることなく酸化することにより、前記第１の領域及び前記第２の領域に、前記半導体基板の構成元素の酸化物を含む第１の絶縁膜を形成し、
    前記第１の絶縁膜の上にアルミニウム酸化物を含む第２の絶縁膜を形成し、
    前記第２の絶縁膜の上に希土類酸化物を含む第３の絶縁膜を形成し、
    前記第３の絶縁膜の上にハフニウム及びジルコニウムの少なくともいずれかを含む絶縁膜を形成し、
    その後、窒素を導入して熱処理を行うことにより、前記絶縁膜を窒化させて第４の絶縁膜を形成し、
    前記熱処理により、前記第１ないし前記第３の絶縁膜を、アルミニウム、希土類元素、前記半導体基板の構成元素、及び酸素を含む混合物とする、
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は請求項２に記載の半導体装置の製造方法であって、
    前記第３の絶縁膜は、前記第２の絶縁膜の上に希土類元素からなる薄膜を堆積し、大気中で前記希土類元素からなる薄膜を酸化させることにより形成する、
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法であって、
    前記第４の絶縁膜の上に、窒化チタン、窒化タンタル又は炭化タンタルからなる金属膜を堆積することを特徴とする半導体装置の製造方法。
  5. 半導体基板の上に、所定の形状にパターニングされたマスク材を形成し、
    前記マスク材をマスクとして、前記半導体基板の表面から所定の深さまで前記半導体基板をエッチングすることにより、フィン及び素子分離溝を形成し、
    前記素子分離溝に素子分離絶縁膜を堆積した後、前記素子分離絶縁膜を所定の厚さになるまでエッチングし、
    この後、液体の酸化剤を用いて、前記フィンの側面を雰囲気に露出させることなく酸化することにより、前記半導体基板の構成元素の酸化物を含む第１の絶縁膜を前記フィンの側面に形成し、
    前記第１の絶縁膜の上にアルミニウム酸化物を含む第２の絶縁膜を形成し、
    前記第２の絶縁膜の上に希土類酸化物を含む第３の絶縁膜を形成し、
    前記第３の絶縁膜の上にハフニウム及びジルコニウムの少なくともいずれかを含む絶縁膜を形成し、
    その後、窒素を導入して熱処理を行うことにより、前記絶縁膜を窒化させて第４の絶縁膜を形成し、
    前記熱処理により、前記第１ないし前記第３の絶縁膜を、アルミニウム、希土類元素、前記半導体基板の構成元素、及び酸素を含む混合物とする、
    ことを特徴とする半導体装置の製造方法。
JP2009029587A 2009-02-12 2009-02-12 半導体装置の製造方法 Expired - Fee Related JP5135250B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009029587A JP5135250B2 (ja) 2009-02-12 2009-02-12 半導体装置の製造方法
US12/704,315 US8071447B2 (en) 2009-02-12 2010-02-11 Semiconductor device manufacturing method
US13/282,507 US8435858B2 (en) 2009-02-12 2011-10-27 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029587A JP5135250B2 (ja) 2009-02-12 2009-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010186853A JP2010186853A (ja) 2010-08-26
JP5135250B2 true JP5135250B2 (ja) 2013-02-06

Family

ID=42540761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029587A Expired - Fee Related JP5135250B2 (ja) 2009-02-12 2009-02-12 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8071447B2 (ja)
JP (1) JP5135250B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521726B2 (ja) * 2010-04-16 2014-06-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2012060086A (ja) * 2010-09-13 2012-03-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8858818B2 (en) * 2010-09-30 2014-10-14 Suvolta, Inc. Method for minimizing defects in a semiconductor substrate due to ion implantation
US20120196410A1 (en) * 2011-01-31 2012-08-02 United Microelectronics Corp Method for fabricating fin field effect transistor
CN103035479B (zh) * 2011-09-29 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体结构形成方法
KR20130127261A (ko) 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8778786B1 (en) 2012-05-29 2014-07-15 Suvolta, Inc. Method for substrate preservation during transistor fabrication
WO2014035933A1 (en) * 2012-08-28 2014-03-06 Applied Materials, Inc. Methods and apparatus for forming tantalum silicate layers on germanium or iii-v semiconductor devices
US20140162447A1 (en) * 2012-12-10 2014-06-12 International Business Machines Corporation Finfet hybrid full metal gate with borderless contacts
US9595593B2 (en) * 2015-06-29 2017-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with interfacial layer and method for manufacturing the same
WO2017104505A1 (ja) * 2015-12-18 2017-06-22 株式会社フローディア メモリセル、不揮発性半導体記憶装置、および不揮発性半導体記憶装置の製造方法
JP6069569B1 (ja) * 2016-08-24 2017-02-01 株式会社フローディア メモリセル、および不揮発性半導体記憶装置
CN106206321A (zh) * 2016-08-19 2016-12-07 上海华力微电子有限公司 半导体器件的制备方法
CN109427888B (zh) * 2017-08-31 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10504795B2 (en) 2018-03-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for patterning a lanthanum containing layer
CN113314530B (zh) * 2020-02-27 2025-11-04 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
KR102797393B1 (ko) * 2021-04-21 2025-04-21 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044429A (ja) * 1999-08-03 2001-02-16 Nec Corp ゲート絶縁膜形成前処理方法及びその前処理装置
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
WO2004086484A1 (ja) * 2003-03-24 2004-10-07 Fujitsu Limited 半導体装置及びその製造方法
US7045847B2 (en) * 2003-08-11 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k gate dielectric
JP2005079390A (ja) * 2003-09-01 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置
JP4858898B2 (ja) * 2003-12-26 2012-01-18 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4309320B2 (ja) * 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
JP4648096B2 (ja) * 2005-06-03 2011-03-09 株式会社東芝 半導体装置の製造方法
JP2007005534A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体装置
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
WO2007116470A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JP2008072001A (ja) 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008198935A (ja) * 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
JP2008218876A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd Ｍｉｓ型半導体装置の製造方法およびｍｉｓ型半導体装置
JP5196954B2 (ja) * 2007-10-31 2013-05-15 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100203704A1 (en) 2010-08-12
US8071447B2 (en) 2011-12-06
US20120045882A1 (en) 2012-02-23
JP2010186853A (ja) 2010-08-26
US8435858B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
JP5135250B2 (ja) 半導体装置の製造方法
US10553699B2 (en) Gate structure of a semiconductor device
TWI495106B (zh) 鰭式場效電晶體及其製造方法
US8952458B2 (en) Gate dielectric layer having interfacial layer and high-K dielectric over the interfacial layer
JP4002219B2 (ja) 半導体装置及び半導体装置の製造方法
US20060081939A1 (en) Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same
JP5644625B2 (ja) 半導体装置及びその製造方法
CN101427386A (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
CN103247672B (zh) 半导体器件及其制造方法
JP4744576B2 (ja) 半導体装置の製造方法
JP2009194068A (ja) 半導体装置
WO2011021316A1 (ja) 半導体装置及びその製造方法
JP2005064317A (ja) 半導体装置
JP5203905B2 (ja) 半導体装置およびその製造方法
JP2010177265A (ja) 半導体装置の製造方法
JP2009252895A (ja) 半導体装置及びその製造方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
JP4040602B2 (ja) 半導体装置
JP2011054872A (ja) 半導体装置及びその製造方法
JP2007305819A (ja) 半導体装置およびその製造方法
JP2009111072A (ja) 半導体装置及びその製造方法
JP2012099549A (ja) 半導体装置の製造方法
JP4997809B2 (ja) 半導体装置および半導体装置の製造方法
WO2010116587A1 (ja) 半導体装置及びその製造方法
JP2012033694A (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees