Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5167465B2 - Method for manufacturing organic semiconductor thin film transistor - Google Patents
[go: Go Back, main page]

JP5167465B2 - Method for manufacturing organic semiconductor thin film transistor - Google Patents

Method for manufacturing organic semiconductor thin film transistor Download PDF

Info

Publication number
JP5167465B2
JP5167465B2 JP2007172970A JP2007172970A JP5167465B2 JP 5167465 B2 JP5167465 B2 JP 5167465B2 JP 2007172970 A JP2007172970 A JP 2007172970A JP 2007172970 A JP2007172970 A JP 2007172970A JP 5167465 B2 JP5167465 B2 JP 5167465B2
Authority
JP
Japan
Prior art keywords
layer
film transistor
semiconductor thin
organic
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007172970A
Other languages
Japanese (ja)
Other versions
JP2008091866A (en
Inventor
保久 小穴
豊 真島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2007172970A priority Critical patent/JP5167465B2/en
Publication of JP2008091866A publication Critical patent/JP2008091866A/en
Priority to KR1020080062340A priority patent/KR101451581B1/en
Application granted granted Critical
Publication of JP5167465B2 publication Critical patent/JP5167465B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機半導体薄膜トランジスタ(OTFT:Organic Thin Film Transistor)に関し、特に、特性改善を図るためのボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタに関する。   The present invention relates to an organic semiconductor thin film transistor (OTFT), and more particularly, to a bottom gate / bottom contact type organic semiconductor thin film transistor for improving characteristics.

有機半導体薄膜トランジスタの構造は、ボトムゲート・トップコンタクト構造と、ボトムゲート・ボトムコンタクト構造とに大別される。図11は、ボトムゲート・トップコンタクト構造による有機半導体薄膜トランジスタの構成図である。また、図12は、ボトムゲート・ボトムコンタクト構造による有機半導体薄膜トランジスタの構成図である。   The structure of the organic semiconductor thin film transistor is roughly classified into a bottom gate / top contact structure and a bottom gate / bottom contact structure. FIG. 11 is a configuration diagram of an organic semiconductor thin film transistor having a bottom gate / top contact structure. FIG. 12 is a configuration diagram of an organic semiconductor thin film transistor having a bottom gate / bottom contact structure.

ここで、ボトムゲートとは、最下層の基板上にゲート電極をもつ構造をいう。また、ボトムゲート・トップコンタクト構造とは、最下層の基板上にゲート電極を付け、基板上に積層した絶縁層、有機半導体薄膜上にソース電極およびドレーン電極を付した構造のことをいう。図11に示したボトムゲート・トップコンタクト構造による有機半導体薄膜トランジスタにおいては、ペンタセン等の有機半導体層の上にソース電極およびドレーン電極が設けられている。   Here, the bottom gate means a structure having a gate electrode on the lowermost substrate. The bottom gate / top contact structure refers to a structure in which a gate electrode is provided on a lowermost substrate, an insulating layer stacked on the substrate, and a source electrode and a drain electrode are provided on an organic semiconductor thin film. In the organic semiconductor thin film transistor having the bottom gate / top contact structure shown in FIG. 11, a source electrode and a drain electrode are provided on an organic semiconductor layer such as pentacene.

一方、ボトムゲート・ボトムコンタクト構造とは、最下層の基板上にゲート電極を付け、基板上に積層した絶縁層上にソース電極およびドレーン電極を付し、さらにその上に有機半導体薄膜を積層した構造のことをいう。図12に示したボトムゲート・ボトムコンタクト構造による有機半導体薄膜トランジスタにおいては、ペンタセン等の有機半導体層は、ソース電極およびドレーン電極の上に設けられている。   On the other hand, in the bottom gate / bottom contact structure, a gate electrode is provided on the lowermost substrate, a source electrode and a drain electrode are provided on the insulating layer laminated on the substrate, and an organic semiconductor thin film is further laminated thereon. Refers to the structure. In the organic semiconductor thin film transistor having the bottom gate / bottom contact structure shown in FIG. 12, the organic semiconductor layer such as pentacene is provided on the source electrode and the drain electrode.

図12に示したボトムゲート・ボトムコンタクト構造は、図11に示したボトムゲート・トップコンタクト構造と比較すると、ゲート電極、ソース電極およびドレーン電極の形成にPEP(Photo Engraving Process:写真蝕刻工程)が適用できるメリットがある。この結果、ボトムゲート・ボトムコンタクト構造を採用することにより、FET(Field Effect Transistor:電界効果トランジスタ)のチャンネル長とチャンネル幅の微細化および高精度化が可能となる(例えば、特許文献1参照)。   Compared with the bottom gate / top contact structure shown in FIG. 11, the bottom gate / bottom contact structure shown in FIG. 12 has a PEP (Photo Engraving Process) for forming a gate electrode, a source electrode and a drain electrode. There are merits that can be applied. As a result, by adopting a bottom gate / bottom contact structure, the channel length and channel width of a FET (Field Effect Transistor) can be miniaturized and increased in accuracy (for example, see Patent Document 1). .

特開2005−158775号公報JP 2005-158775 A

しかしながら、有機半導体薄膜トランジスタにおいて、従来技術によるボトムコンタクト方式を適用するに当たっては、次のような課題がある。図13は、ボトムコンタクト方式を用いた有機半導体薄膜トランジスタの技術的課題の説明図である。この図13は、ゲート電極、ゲート絶縁膜、ソース電極およびドレーン電極(図13においては無機透明導電層であるITO電極に相当)、ペンタセンによる有機半導体層の順に構成されたボトムコンタクト構造の部分的な拡大図を示している。   However, in the organic semiconductor thin film transistor, there are the following problems in applying the bottom contact method according to the conventional technique. FIG. 13 is an explanatory diagram of a technical problem of an organic semiconductor thin film transistor using the bottom contact method. FIG. 13 shows a partial bottom contact structure composed of a gate electrode, a gate insulating film, a source electrode, a drain electrode (corresponding to an ITO electrode which is an inorganic transparent conductive layer in FIG. 13), and an organic semiconductor layer made of pentacene. A magnified view is shown.

ITO電極は、例えば、ウェットエッチングにより形成され、ゲート絶縁膜上の段差は、図13に示すように、30〜50nmとなる。これに対して、有機半導体層を構成するペンタセン分子の厚みは、図13に示したように、1.4〜1.5nmである。また、ボトムコンタクト方式において、FET動作に必要なチャンネル層の厚さは、せいぜい6〜8nmに過ぎない。従って、ボトムコンタクト方式におけるペンタセンの積層数は、最大でも5層程度であり、これ以上積層しても電流量の増加には寄与しない。なお、図13では、説明を容易にするために、ペンタセンの積層数を1とした場合を示している。   The ITO electrode is formed by wet etching, for example, and the step on the gate insulating film is 30 to 50 nm as shown in FIG. On the other hand, the thickness of the pentacene molecule constituting the organic semiconductor layer is 1.4 to 1.5 nm as shown in FIG. In the bottom contact method, the thickness of the channel layer necessary for the FET operation is at most 6 to 8 nm. Therefore, the number of stacked pentacenes in the bottom contact method is about 5 at the maximum, and even more layers do not contribute to an increase in the amount of current. Note that FIG. 13 shows a case where the number of stacked pentacene layers is 1 for ease of explanation.

従って、図13に示したように、ボトムコンタクト方式を用いて有機半導体薄膜トランジスタを形成した場合には、上述したような厚みの違いにより、ペンタセンのチャンネル端と、ITO電極端近傍との間に「結晶軸不整合」が生じ、ここに「粒界」が発生する。この結果、正孔の流れ(オン電流)が粒界によって阻害され、TFT特性、すなわちオン電流が著しく小さくなるという課題がある。   Therefore, as shown in FIG. 13, when the organic semiconductor thin film transistor is formed by using the bottom contact method, the difference in thickness as described above causes a gap between the pentacene channel end and the ITO electrode end vicinity. “Crystal axis misalignment” occurs, and “grain boundaries” occur here. As a result, the hole flow (on-current) is hindered by the grain boundary, and there is a problem that the TFT characteristics, that is, the on-current is significantly reduced.

本発明は上述のような課題を解決するためになされたもので、ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタの本質的な課題であるソース電極端、ドレーン電極端でのペンタセン結晶軸不整合を解消し、正孔電流を増加させることのできる有機半導体薄膜トランジスタの製造方法を得ることを目的とする。 The present invention has been made in order to solve the above-described problems, and eliminates the pentacene crystal axis misalignment at the source electrode end and the drain electrode end, which is an essential problem of the bottom gate / bottom contact type organic semiconductor thin film transistor. An object of the present invention is to obtain a method for producing an organic semiconductor thin film transistor capable of eliminating the hole current and eliminating the hole current.

また、本発明に係る有機半導体薄膜トランジスタの製造方法は、ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタの製造方法であって、絶縁性基板上にゲート電極およびゲート絶縁膜を形成するステップと、ゲート絶縁膜上の、ゲート電極の上部に対応する位置に、結晶配向規制力を有する自己整合平坦化層を形成するステップと、自己整合平坦化層が形成された領域を除く部分に、自己整合平坦化層と連続的に平坦となるようにITO膜を形成するステップと、自己整合平坦化層、無機透明導電層、およびゲート絶縁膜をエッチング処理することにより、絶縁性基板上に所望の大きさの平坦化層、ソース電極、ドレーン電極、およびゲート電極端子を形成するステップと、連続的に平坦化されたソース電極、平坦化層、およびドレーン電極の上部の所定部分に渡って有機半導体層を形成するステップとを備えたものである。   The organic semiconductor thin film transistor manufacturing method according to the present invention is a bottom gate / bottom contact type organic semiconductor thin film transistor manufacturing method comprising: forming a gate electrode and a gate insulating film on an insulating substrate; and A step of forming a self-aligned flattening layer having a crystal orientation regulating force at a position corresponding to the upper portion of the gate electrode on the film, and a self-aligned flattening in a portion excluding a region where the self-aligned flattening layer is formed Forming the ITO film so as to be continuously flat with the layer, and etching the self-aligned flattening layer, the inorganic transparent conductive layer, and the gate insulating film to have a desired size on the insulating substrate; Forming a planarization layer, a source electrode, a drain electrode, and a gate electrode terminal; and a continuously planarized source electrode, planarization layer, and It is obtained by a step of forming an organic semiconductor layer over a predetermined portion of the upper portion of the fine drain electrode.

本発明によれば、ソース電極とドレーン電極との間に結晶配向規制力を有する平坦化層を連続的に設け、平坦化されたソース電極、平坦化層、ドレーン電極上の所定部分に渡って有機半導体層を設けることにより、ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタの本質的な課題であるソース電極端、ドレーン電極端でのペンタセン結晶軸不整合を解消し、正孔電流を増加させることのできる有機半導体薄膜トランジスタの製造方法を得ることができる。 According to the present invention, a planarization layer having a crystal orientation regulating force is continuously provided between a source electrode and a drain electrode, and the planarized source electrode, the planarization layer, and a predetermined portion on the drain electrode are covered. Providing an organic semiconductor layer eliminates pentacene crystal axis misalignment at the source and drain electrode ends, which is an essential problem of bottom-gate / bottom-contact organic semiconductor thin film transistors, and increases hole current. The manufacturing method of the organic-semiconductor thin-film transistor which can be obtained can be obtained.

以下、本発明の有機半導体薄膜トランジスタおよびその製造方法の好適な実施の形態につき図面を用いて説明する。
本発明の有機半導体薄膜トランジスタは、優れた結晶配向規制力を有する平坦化層により、ソース電極およびドレーン電極間を連続的に平坦化し、平坦化された部分に有機半導体層を形成することを技術的特徴とするものである。
Hereinafter, preferred embodiments of an organic semiconductor thin film transistor and a method for producing the same of the present invention will be described with reference to the drawings.
The organic semiconductor thin film transistor of the present invention is technically formed by continuously flattening between a source electrode and a drain electrode by a flattening layer having excellent crystal orientation regulating power, and forming an organic semiconductor layer in the flattened portion. It is a feature.

なお、以下の実施の形態においては、優れた結晶配向規制力を有する平坦化層の一例として、PI(Polyimide:ポリイミド)層を用いる場合について説明する。また、有機半導体層として、ペンタセン分子によるペンタセン半導体層を用いる場合について説明する。あわせて、絶縁性基板として、ガラス基板を用い、無機透明導電層としてITOを用いた場合について説明する。   In the following embodiments, a case where a PI (Polyimide) layer is used as an example of a planarization layer having excellent crystal orientation regulation power will be described. A case where a pentacene semiconductor layer formed of pentacene molecules is used as the organic semiconductor layer will be described. In addition, a case where a glass substrate is used as the insulating substrate and ITO is used as the inorganic transparent conductive layer will be described.

実施の形態1.
図1は、本発明の実施の形態1における有機半導体薄膜トランジスタの模式図であり、左側は平面図、右側は平面図に示したA−A’面における断面図である。本実施の形態1における有機半導体薄膜トランジスタは、ガラス基板1、ゲート電極2、ゲート絶縁層3、平坦化層に相当するPI層4、ITOソース電極5(以下、ソース電極5と称す)、ITOドレーン電極6(以下、ドレーン電極6と称す)、有機半導体層に相当するペンタセン半導体層7、および半導体保護層8で構成されている。
Embodiment 1 FIG.
FIG. 1 is a schematic diagram of an organic semiconductor thin film transistor according to Embodiment 1 of the present invention, in which the left side is a plan view and the right side is a cross-sectional view along the AA ′ plane shown in the plan view. The organic semiconductor thin film transistor in the first embodiment includes a glass substrate 1, a gate electrode 2, a gate insulating layer 3, a PI layer 4 corresponding to a planarization layer, an ITO source electrode 5 (hereinafter referred to as source electrode 5), an ITO drain. The electrode 6 (hereinafter referred to as the drain electrode 6), the pentacene semiconductor layer 7 corresponding to the organic semiconductor layer, and the semiconductor protective layer 8 are constituted.

この図1に示すように、本発明の実施の形態1における有機半導体薄膜トランジスタは、ゲート絶縁層3上に設けられたソース電極5およびドレーン電極6のそれぞれの電極端の段差を平坦化するために、PI層4を備え、平坦化された上部にペンタセン半導体層7が設けられている点を特徴としている。そこで、この平坦化層に相当するPI層4の役割について、図2を用いて詳細に説明する。   As shown in FIG. 1, the organic semiconductor thin film transistor according to the first embodiment of the present invention is used to flatten the steps at the electrode ends of the source electrode 5 and the drain electrode 6 provided on the gate insulating layer 3. The PI layer 4 is provided, and the pentacene semiconductor layer 7 is provided on the flattened upper portion. Therefore, the role of the PI layer 4 corresponding to the planarizing layer will be described in detail with reference to FIG.

図2は、本発明の実施の形態1におけるボトムコンタクト方式を用いた有機半導体薄膜トランジスタの構造の説明図である。この図2は、従来の構造を示した先の図13と同様に、本発明におけるボトムコンタクト構造の部分的な拡大図を示している。図13の構成と比較すると、この図2の構成は、ゲート絶縁層3上に設けられたソース電極5およびドレーン電極6の各電極端の段差を平坦化するためのPI層4をさらに備えている点が異なっている。   FIG. 2 is an explanatory diagram of the structure of the organic semiconductor thin film transistor using the bottom contact method according to the first embodiment of the present invention. FIG. 2 shows a partially enlarged view of the bottom contact structure according to the present invention, like FIG. 13 showing the conventional structure. Compared with the configuration in FIG. 13, the configuration in FIG. 2 further includes a PI layer 4 for flattening the step between the electrode ends of the source electrode 5 and the drain electrode 6 provided on the gate insulating layer 3. Is different.

図1あるいは図2に示したように、電極端の段差を平坦化するためのPI層4を備えていることにより、ペンタセン半導体層7を構成するペンタセン分子は、先の図13に示すような結晶軸不整合粒界が発生しにくくなる。さらに、本発明においては、平坦化層として、結晶配向規制力に優れたポリイミドからなるPI層4を用いている。従って、PI層4は、単に電極端の段差を平坦化する役割のみならず、PI層4の上に形成されるペンタセン半導体層7のペンタセン結晶の配向を規制する役割を果たす。
ここで言う結晶配向規制力とは、ペンタセンの結晶が無秩序に成長しないような規制力、言い換えれば結晶の成長方位を揃える物理的な力(規制力)を意味する。
As shown in FIG. 1 or FIG. 2, the pentacene molecule constituting the pentacene semiconductor layer 7 is provided with the PI layer 4 for flattening the step at the electrode end, as shown in FIG. Crystal axis mismatch grain boundaries are less likely to occur. Furthermore, in the present invention, the PI layer 4 made of polyimide having excellent crystal orientation regulation power is used as the planarizing layer. Therefore, the PI layer 4 serves not only to flatten the step at the electrode end but also to regulate the orientation of the pentacene crystal of the pentacene semiconductor layer 7 formed on the PI layer 4.
The term “crystal orientation regulating force” as used herein means a regulating force that prevents pentacene crystals from growing randomly, in other words, a physical force that regulates the crystal growth orientation (regulatory force).

その結果として、図2に示したように、ペンタセン分子の結晶軸の乱れが抑制され、結晶成長方位の揃った大きなペンタセン結晶を有するペンタセン半導体層7が形成されることとなり、正孔の流れ(オン電流)の阻害要因がさらに減少し、ドレーン電流を増大させることが可能となる。   As a result, as shown in FIG. 2, disorder of the crystal axis of the pentacene molecule is suppressed, and a pentacene semiconductor layer 7 having a large pentacene crystal with a uniform crystal growth orientation is formed. On-current current) is further reduced, and the drain current can be increased.

次に、図1に示した本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法について、図3〜図8を用いて、工程順に具体的に説明する。一例として、本発明による有機半導体薄膜トランジスタは、以下に示す第1ステップ〜第6ステップまでの6工程で製造することができる。   Next, a method for manufacturing the organic semiconductor thin film transistor according to the first embodiment of the present invention shown in FIG. 1 will be specifically described in the order of steps with reference to FIGS. As an example, the organic semiconductor thin film transistor according to the present invention can be manufactured in six steps from the first step to the sixth step shown below.

まず、図3は、本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第1ステップを示す図である。ガラス基板1上に、ゲート電極2が形成される。ゲート電極2としては、例えば、厚さ数十nmの金クロム(Au/Cr)の積層が用いられる。さらに、ガラス基板1およびゲート電極2の上には、ゲート絶縁層3が形成される。このゲート絶縁層は、例えば、プラズマCVD(Chemical Vapor Deposition:化学気相蒸着法)により、厚さ百nm程度のSiO(二酸化珪素)が形成される。 First, FIG. 3 is a figure which shows the 1st step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. A gate electrode 2 is formed on the glass substrate 1. As the gate electrode 2, for example, a laminate of gold chrome (Au / Cr) with a thickness of several tens of nm is used. Further, a gate insulating layer 3 is formed on the glass substrate 1 and the gate electrode 2. The gate insulating layer is formed of SiO 2 (silicon dioxide) having a thickness of about 100 nm by, for example, plasma CVD (Chemical Vapor Deposition).

次に、図4は、本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第2ステップを示す図である。結晶配向規制力に優れたポリイミドからなる厚さ数十nmのPI層4を全面に塗布形成する。さらに、PI層4上に、ポジレジスト9を塗布する。   Next, FIG. 4 is a figure which shows the 2nd step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. A PI layer 4 having a thickness of several tens of nanometers made of polyimide having excellent crystal orientation regulation power is applied and formed on the entire surface. Further, a positive resist 9 is applied on the PI layer 4.

そして、ガラス基板1の方向からゲート電極をフォトマスクとしてポジレジストの裏面露光を行う。レジストの現像、続いて、残ったレジストをマスクにPIエッチングを行うことにより、ゲート電極2の上部の位置に相当するPI層のみをゲート電極の自己整合PI層4aとして残し、残りのPI層4を取り除く。   Then, the back exposure of the positive resist is performed from the direction of the glass substrate 1 using the gate electrode as a photomask. Resist development and subsequent PI etching using the remaining resist as a mask leaves only the PI layer corresponding to the upper position of the gate electrode 2 as the self-aligned PI layer 4a of the gate electrode, and the remaining PI layer 4 Remove.

次に、図5は、本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第3ステップを示す図である。ソース電極およびドレーン電極を形成するために、自己整合PI層4aと同じ膜厚のITO膜を全面に形成する。続いて、ポジレジスト9を剥離する(いわゆるリフトオフ法)ことにより、自己整合PI層4aを除く領域にITO膜が残ることとなる。この結果、ITO膜と自己整合PI層4aとは、図5に示しように、平坦性と連続性を兼ね備えた形でゲート絶縁膜3上に形成され、電極端の段差が解消されることとなる。   Next, FIG. 5 is a figure which shows the 3rd step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. In order to form the source electrode and the drain electrode, an ITO film having the same thickness as the self-aligned PI layer 4a is formed on the entire surface. Subsequently, by removing the positive resist 9 (so-called lift-off method), the ITO film remains in the region excluding the self-aligned PI layer 4a. As a result, the ITO film and the self-aligned PI layer 4a are formed on the gate insulating film 3 in a form having both flatness and continuity, as shown in FIG. Become.

次に、図6は、本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第4ステップを示す図である。図示していないが、ポジレジストを塗布して所望のPI形状(図6の平面図における縦方向)およびITO形状、並びにゲート電極端子開口用のフォトマスクを用いて、通常の正面露光を行い、現像、続いてPI、ITO電極、ゲート絶縁膜3のエッチングを行う。その結果、ゲート電極端子を備えたゲート電極2、チャンネル領域を有するPI層4、ソース電極5、およびドレーン電極6を所望の形に形成することができる。   Next, FIG. 6 is a figure which shows the 4th step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. Although not shown in the figure, a normal resist is applied by applying a positive resist and using a desired PI shape (vertical direction in the plan view of FIG. 6) and ITO shape, and a photomask for gate electrode terminal opening, Development is followed by etching of the PI, ITO electrode, and gate insulating film 3. As a result, the gate electrode 2 having the gate electrode terminal, the PI layer 4 having the channel region, the source electrode 5 and the drain electrode 6 can be formed in a desired shape.

次に、図7は、本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第5ステップを示す図である。シャドウマスクを使った真空蒸着法により、所定の形状の有機半導体層として、厚さ数十nmのペンタセン半導体層7を、図7に示すように、PI層4の上部であり、かつ、ソース電極5とドレーン電極6とをつなぐように、所定部分に渡って形成する。   Next, FIG. 7 is a figure which shows the 5th step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. A pentacene semiconductor layer 7 having a thickness of several tens of nm is formed as an organic semiconductor layer having a predetermined shape by vacuum deposition using a shadow mask, as shown in FIG. 5 and the drain electrode 6 are formed over a predetermined portion.

最後に、図8は、本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第6ステップを示す図である。最終工程において、半導体層を酸化等から保護する目的で、ペンタセン半導体層7を完全に覆うように、半導体保護層8が形成される。この半導体保護層8としては、例えばパリレン等を用いることができる。   Finally, FIG. 8 is a figure which shows the 6th step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. In the final step, the semiconductor protective layer 8 is formed so as to completely cover the pentacene semiconductor layer 7 in order to protect the semiconductor layer from oxidation or the like. As this semiconductor protective layer 8, for example, parylene or the like can be used.

以上のような製造工程を経ることにより、通常の露光技術、蒸着技術を用いて、最終的に、図1に示した有機半導体薄膜トランジスタを得ることができる。そして、このようにして形成された有機半導体薄膜トランジスタは、PI層4の働きにより、結晶軸不整合を解消するとともに、その配向規制力により、正孔電流を増加させることができる。   By going through the manufacturing process as described above, the organic semiconductor thin film transistor shown in FIG. 1 can be finally obtained by using a normal exposure technique and vapor deposition technique. And the organic-semiconductor thin-film transistor formed in this way can eliminate a crystal axis mismatch by the function of PI layer 4, and can increase a hole current by the orientation control force.

以上のように、実施の形態1によれば、ソース電極とドレーン電極との間に平坦化層を設けることにより、ボトムゲート・ボトムコンタクト型OTFTの本質課題であるソース・ドレーン端でのペンタセン結晶軸不整合を解消することができる。さらに、平坦化層として結晶配向規制力に優れたポリイミドを用いることにより、配向が規制された大きな結晶を有する有機半導体層を平坦化層上に形成することができ、結晶軸不整合の解消と伴って、正孔電流を増加させることのできる有機半導体薄膜トランジスタを得ることができる。   As described above, according to the first embodiment, by providing a planarization layer between the source electrode and the drain electrode, the pentacene crystal at the source / drain end, which is an essential problem of the bottom gate / bottom contact type OTFT Axis misalignment can be resolved. Furthermore, by using polyimide having excellent crystal orientation regulating power as the planarizing layer, an organic semiconductor layer having a large crystal whose orientation is regulated can be formed on the planarizing layer, and crystal axis misalignment can be eliminated. Accordingly, an organic semiconductor thin film transistor capable of increasing the hole current can be obtained.

さらに、このような優れた電気特性を有する有機半導体薄膜トランジスタの製造方法とて、通常の露光技術、蒸着技術を適用することが可能であり、従来のプロセスを大幅に変更する必要がない。   Furthermore, it is possible to apply a normal exposure technique and vapor deposition technique as a method for producing an organic semiconductor thin film transistor having such excellent electrical characteristics, and it is not necessary to significantly change the conventional process.

なお、上述の実施の形態においては、平坦化層としてPI層を形成する場合を説明したが、本発明はこれに限定されるものではない。結晶配向規制力に優れた材料であれば、ポリイミド以外のものを平坦化層として用いることが可能であり、同等の効果を得ることが期待できる。   In the above-described embodiment, the case where the PI layer is formed as the planarization layer has been described, but the present invention is not limited to this. Any material other than polyimide can be used as the planarizing layer as long as the material has excellent crystal orientation regulating power, and equivalent effects can be expected.

また、上述の実施の形態においては、具体的な数値までは特定しなかったが、平坦化層とITO電極との密着性を高めるためには、熱処理条件を最適化することが考えられる。特に、第3ステップにおいてITO膜を形成した後の処理では、ITOを結晶化させない温度(例えば、150°C以下の温度)で熱処理を行うことにより、有機半導体層を構成するペンタセン分子の結晶軸乱れをなくすことができ、正孔電流の増加に寄与させることができる。   In the above-described embodiments, specific numerical values are not specified, but it is conceivable to optimize the heat treatment conditions in order to improve the adhesion between the planarization layer and the ITO electrode. In particular, in the treatment after the ITO film is formed in the third step, the crystal axis of the pentacene molecule constituting the organic semiconductor layer is obtained by performing a heat treatment at a temperature at which the ITO is not crystallized (for example, a temperature of 150 ° C. or less). Disturbance can be eliminated and it can contribute to an increase in hole current.

また、上述の実施の形態においては、無機透明導電層を形成する場合を説明したが、本発明はこれに限定されるものではない。無機透明導電層に代わって、金属薄膜あるいは有機導電性膜を用いることも可能であり、同等の効果を得ることが期待できる。   Moreover, although the case where an inorganic transparent conductive layer was formed was demonstrated in the above-mentioned embodiment, this invention is not limited to this. In place of the inorganic transparent conductive layer, a metal thin film or an organic conductive film can be used, and an equivalent effect can be expected.

実施の形態2.
本実施の形態2では、先の実施の形態1で説明したような、平坦化層として結晶配向規制力に優れたポリイミドを用いる場合に、その最適材料の選定について、検証実験結果に基づいて以下に説明する。
Embodiment 2. FIG.
In the second embodiment, as described in the first embodiment, in the case where polyimide having excellent crystal orientation regulating force is used as the planarizing layer, the selection of the optimum material is described below based on the verification experiment results. Explained.

結晶構造を有する有機薄膜の成膜において、無機材料基板と薄膜材料の界面における結合エネルギーと、薄膜有機材料の各層間の結合エネルギーとでは、ヘテロエピタキシーとホモエピタキシーによる違いがある。従って、基板上への薄膜材料の第1層の成長は、薄膜材料の結晶性を向上させ、グレインサイズを向上させるためには重要である。   In the formation of an organic thin film having a crystal structure, there is a difference due to heteroepitaxy and homoepitaxy between the binding energy at the interface between the inorganic material substrate and the thin film material and the binding energy between the layers of the thin film organic material. Therefore, the growth of the first layer of the thin film material on the substrate is important for improving the crystallinity of the thin film material and improving the grain size.

より具体的には、本発明であるペンタセン有機半導体薄膜トランジスタにおいて、平坦化層としてポリイミドを塗布して薄膜を形成した後に、その上にペンタセンの第1層を成膜する場合に、ペンタセン結晶の大粒径化を実現するための最適なポリイミド材料を選定することが重要となる。   More specifically, in the pentacene organic semiconductor thin film transistor according to the present invention, when a thin film is formed by applying polyimide as a planarizing layer and then a first layer of pentacene is formed thereon, a large pentacene crystal is formed. It is important to select an optimal polyimide material for realizing the particle size reduction.

そこで、種々のポリイミド材料を平坦化層として用いた場合に得られるペンタセン結晶の大きさに関して、検証実験データを収集した。図9は、本発明の実施の形態2における種々のポリイミド材料と、それにより得られたペンタセン結晶サイズとの関係を示した図である。図9における横軸は、平坦化層として用いた6種のポリイミド材料M1〜M6を示しており、縦軸は、6種のポリイミド材料のそれぞれを用いた場合に得られたペンタセン結晶の平均結晶粒径を示している。   Therefore, verification experiment data was collected regarding the size of the pentacene crystals obtained when various polyimide materials were used as the planarizing layer. FIG. 9 is a diagram showing the relationship between various polyimide materials in Embodiment 2 of the present invention and the pentacene crystal size obtained thereby. The horizontal axis in FIG. 9 indicates the six types of polyimide materials M1 to M6 used as the planarization layer, and the vertical axis indicates the average crystal of the pentacene crystals obtained when each of the six types of polyimide materials is used. The particle size is shown.

なお、図9に示した6種のポリイミド材料M1〜M6としては、以下のものを用いた。
M1:N社製 可溶性ポリイミド
M2:N社製 4員環構造のポリアミック酸
M3:N社製 6員環構造のポリアミック酸
M4:J社製 可溶性ポリイミド
M5:J社製 変成ポリイミド NO1
M6:J社製 変成ポリイミド NO2
In addition, the following were used as 6 types of polyimide materials M1-M6 shown in FIG.
M1: N company soluble polyimide M2: N company 4-membered polyamic acid M3: N company 6-membered polyamic acid M4: J company soluble polyimide M5: J company modified polyimide NO1
M6: J company modified polyimide NO2

図9に示された結果から、2種のポリイミド材料M2、M3を用いた場合に、他の材料を用いた場合と比較して、より大きな結晶が得られていることがわかる。さらに、これらの材料M2、M3は、いずれもポリアミック酸で構成されたポリイミド材料であることがわかる。   From the results shown in FIG. 9, it can be seen that larger crystals are obtained when two types of polyimide materials M2 and M3 are used than when other materials are used. Furthermore, it can be seen that these materials M2 and M3 are both polyimide materials composed of polyamic acid.

図10は、本発明の実施の形態2におけるポリアミック酸で構成されたポリイミド材料の構造を示す図である。ここでは、図9に示したデータ結果を踏まえ、材料M2、M3が最適材料となりうる根拠について検討する。   FIG. 10 is a diagram showing a structure of a polyimide material composed of polyamic acid in Embodiment 2 of the present invention. Here, based on the data results shown in FIG. 9, the basis on which the materials M2 and M3 can be the optimum materials will be examined.

ポリイミドは、イミド結合により直接結合された芳香族環を有し、その部分は、共役構造となっており、剛直で強固な構造である。さらに、ポリイミドの芳香族環は、同一平面内に配列され、分子鎖が互いに密にパッキングされている。そして、このポリイミドの芳香族環のパッキング構造が、c軸配向したペンタセン結晶の第1層目の堆積に適していることが分かった。   Polyimide has an aromatic ring directly bonded by an imide bond, and the portion has a conjugated structure, which is a rigid and strong structure. Furthermore, the aromatic rings of polyimide are arranged in the same plane, and molecular chains are packed closely together. It was also found that this aromatic ring packing structure of polyimide is suitable for the deposition of the first layer of c-axis oriented pentacene crystals.

さらに、前駆体であるポリアミック酸の薄膜を成形後、熱によりイミド化されて生成されたポリイミド(ポリイミド材料M2、M3に相当)は、図10に示すように、イミド結合する芳香族が6員環または4員環と単純な構造であることから、平坦な構造となる。この結果、ポリイミド材料M2、M3は、ペンタセン第1層目のヘテロ成長表面として、最適であることが分かった。   Furthermore, the polyimide (corresponding to the polyimide materials M2 and M3) produced by molding a precursor polyamic acid thin film and then imidized by heat, as shown in FIG. 10, has 6-membered aromatic imide bonds. Since it is a simple structure with a ring or a four-membered ring, it becomes a flat structure. As a result, it was found that the polyimide materials M2 and M3 are optimal as the hetero-growth surface of the first pentacene layer.

以上のように、実施の形態2によれば、平坦化層におけるポリイミド層として、前駆体であるポリアミック酸の薄膜を成形後、熱によりイミド化して生成されたものを用いることにより、ペンタセン結晶の大粒径化を実現することができる。従って、ポリアミック酸によるポリイミド材料を最適材料の1つとして用いることにより、ドレーン電流が大きく改善される良好な特性を有する有機半導体薄膜トランジスタを実現できる。   As described above, according to the second embodiment, the polyimide layer in the planarization layer is formed by forming a precursor polyamic acid thin film and then imidizing with heat, thereby forming pentacene crystals. Large particle size can be realized. Therefore, by using a polyimide material made of polyamic acid as one of the optimum materials, an organic semiconductor thin film transistor having good characteristics in which the drain current is greatly improved can be realized.

本発明の実施の形態1における有機半導体薄膜トランジスタの模式図である。It is a schematic diagram of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態1におけるボトムコンタクト方式を用いた有機半導体薄膜トランジスタの構造の説明図である。It is explanatory drawing of the structure of the organic-semiconductor thin-film transistor using the bottom contact system in Embodiment 1 of this invention. 本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第1ステップを示す図である。It is a figure which shows the 1st step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第2ステップを示す図である。It is a figure which shows the 2nd step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第3ステップを示す図である。It is a figure which shows the 3rd step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第4ステップを示す図である。It is a figure which shows the 4th step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第5ステップを示す図である。It is a figure which shows the 5th step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態1における有機半導体薄膜トランジスタの製造方法の第6ステップを示す図である。It is a figure which shows the 6th step of the manufacturing method of the organic-semiconductor thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態2における種々のポリイミド材料と、それにより得られたペンタセン結晶サイズとの関係を示した図である。It is the figure which showed the relationship between the various polyimide materials in Embodiment 2 of this invention, and the pentacene crystal size obtained by it. 本発明の実施の形態2におけるポリアミック酸で構成されたポリイミド材料の構造を示す図である。It is a figure which shows the structure of the polyimide material comprised with the polyamic acid in Embodiment 2 of this invention. ボトムゲート・トップコンタクト構造による有機半導体薄膜トランジスタの構成図である。It is a block diagram of the organic-semiconductor thin-film transistor by a bottom gate top contact structure. ボトムゲート・ボトムコンタクト構造による有機半導体薄膜トランジスタの構成図である。It is a block diagram of the organic-semiconductor thin-film transistor by a bottom gate and bottom contact structure. ボトムコンタクト方式を用いた有機半導体薄膜トランジスタの構造の技術的課題の説明図である。It is explanatory drawing of the technical subject of the structure of the organic-semiconductor thin-film transistor using a bottom contact system.

符号の説明Explanation of symbols

1 ガラス基板、2 ゲート電極、3 ゲート絶縁層、4 PI層(平坦化層)、4a 自己整合PI層、5 ソース電極(ITO電極)、6 ドレーン電極(ITO電極)、7 ペンタセン半導体層(有機半導体層)、8 半導体保護層   1 glass substrate, 2 gate electrode, 3 gate insulating layer, 4 PI layer (planarization layer), 4a self-aligned PI layer, 5 source electrode (ITO electrode), 6 drain electrode (ITO electrode), 7 pentacene semiconductor layer (organic) Semiconductor layer), 8 Semiconductor protective layer

Claims (5)

ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタの製造方法であって、
絶縁性基板上にゲート電極およびゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上の、前記ゲート電極の上部に対応する位置に、有機半導体材料に対する結晶配向規制力を有する自己整合平坦化層を形成するステップと、
前記自己整合平坦化層が形成された領域を除く部分に、前記自己整合平坦化層と連続的に平坦となるように無機透明導電層を形成するステップと、
前記自己整合平坦化層、前記無機透明導電層、および前記ゲート絶縁膜をエッチング処理することにより、前記絶縁性基板上に所望の大きさの平坦化層、ソース電極、ドレーン電極、およびゲート電極端子を形成するステップと、
連続的に平坦化された前記ソース電極、前記平坦化層、および前記ドレーン電極の上部の所定部分に渡って有機半導体層を形成するステップと
を備えたことを特徴とする有機半導体薄膜トランジスタの製造方法。
A method for producing a bottom gate / bottom contact type organic semiconductor thin film transistor,
Forming a gate electrode and a gate insulating film on an insulating substrate;
Forming a self-aligned planarization layer having a crystal orientation regulating force on the organic semiconductor material on the gate insulating film at a position corresponding to the upper portion of the gate electrode;
Forming an inorganic transparent conductive layer so as to be continuously flat with the self-aligned planarization layer in a portion excluding the region where the self-aligned planarization layer is formed;
By etching the self-aligned planarization layer, the inorganic transparent conductive layer, and the gate insulating film, a planarization layer, a source electrode, a drain electrode, and a gate electrode terminal having a desired size on the insulating substrate. Forming a step;
And a step of forming an organic semiconductor layer over a predetermined portion of the upper portion of the source electrode, the planarization layer, and the drain electrode that are continuously planarized. .
請求項に記載の有機半導体薄膜トランジスタの製造方法において、
前記無機透明導電層に代わって、金属薄膜を用いた
ことを特徴とする有機半導体薄膜トランジスタの製造方法。
In the manufacturing method of the organic-semiconductor thin-film transistor of Claim 1 ,
A method for producing an organic semiconductor thin film transistor, wherein a metal thin film is used in place of the inorganic transparent conductive layer.
請求項に記載の有機半導体薄膜トランジスタの製造方法において、
前記無機透明導電層に代わって、有機導電性膜を用いた
ことを特徴とする有機半導体薄膜トランジスタの製造方法。
In the manufacturing method of the organic-semiconductor thin-film transistor of Claim 1 ,
An organic semiconductor thin film transistor manufacturing method using an organic conductive film instead of the inorganic transparent conductive layer.
請求項1に記載の有機半導体薄膜トランジスタの製造方法において、
前記平坦化層は、有機半導体材料に対する結晶配向規制力に優れたポリイミド層であることを特徴とする有機半導体薄膜トランジスタの製造方法
In the manufacturing method of the organic-semiconductor thin-film transistor of Claim 1,
The method for producing an organic semiconductor thin film transistor , wherein the planarizing layer is a polyimide layer having excellent crystal orientation regulating power for an organic semiconductor material.
請求項に記載の有機半導体薄膜トランジスタの製造方法において、
前記平坦化層における前記ポリイミド層は、前駆体であるポリアミック酸の薄膜を成形後、熱によりイミド化して生成されたものであることを特徴とする有機半導体薄膜トランジスタの製造方法
In the manufacturing method of the organic-semiconductor thin-film transistor of Claim 4 ,
The method for producing an organic semiconductor thin film transistor , wherein the polyimide layer in the planarizing layer is formed by imidizing with heat after forming a polyamic acid thin film as a precursor.
JP2007172970A 2006-09-08 2007-06-29 Method for manufacturing organic semiconductor thin film transistor Active JP5167465B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007172970A JP5167465B2 (en) 2006-09-08 2007-06-29 Method for manufacturing organic semiconductor thin film transistor
KR1020080062340A KR101451581B1 (en) 2007-06-29 2008-06-30 Organic semiconductor thin film transistor and manufacturing method of organic semiconductor thin film transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006244376 2006-09-08
JP2006244376 2006-09-08
JP2007172970A JP5167465B2 (en) 2006-09-08 2007-06-29 Method for manufacturing organic semiconductor thin film transistor

Publications (2)

Publication Number Publication Date
JP2008091866A JP2008091866A (en) 2008-04-17
JP5167465B2 true JP5167465B2 (en) 2013-03-21

Family

ID=39375650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007172970A Active JP5167465B2 (en) 2006-09-08 2007-06-29 Method for manufacturing organic semiconductor thin film transistor

Country Status (1)

Country Link
JP (1) JP5167465B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603468A (en) * 1984-09-28 1986-08-05 Texas Instruments Incorporated Method for source/drain self-alignment in stacked CMOS
JP4569207B2 (en) * 2004-07-28 2010-10-27 ソニー株式会社 Method for manufacturing field effect transistor
JP4575725B2 (en) * 2004-08-20 2010-11-04 株式会社リコー Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008091866A (en) 2008-04-17

Similar Documents

Publication Publication Date Title
KR101206033B1 (en) Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same
US9105702B2 (en) Transistors from vertical stacking of carbon nanotube thin films
JP5099739B2 (en) Thin film transistor and manufacturing method thereof
CN102983176B (en) Thin film transistor (TFT) including nanoconductor layer
TWI587516B (en) Semiconductor device and method of forming same
WO2011058651A1 (en) Semiconductor device and process for manufacturing same
JP2008205469A (en) Thin film transistor and manufacturing method thereof
JP2016105502A (en) Metal oxide semiconductor device and method of manufacturing semiconductor device
WO2020224095A1 (en) Array substrate, preparation method, and display apparatus
CN102097325A (en) Semiconductor device, method for manufacturing the semiconductor device, and display device
WO2005091376A1 (en) Organic vertical transistor and process for fabricating same
CN113454793A (en) Graphene-based TFT including nitrogen-doped graphene layer as active layer
JP2009088106A (en) Semiconductor layer and semiconductor device and display device using the semiconductor layer
JP5636304B2 (en) Thin film transistor circuit board and manufacturing method thereof
CN101034669B (en) Thin film transistor and manufacturing method thereof
JP5937332B2 (en) Thin film transistor substrate and manufacturing method thereof
JP5167465B2 (en) Method for manufacturing organic semiconductor thin film transistor
JP2007250904A (en) Field effect transistor and manufacturing method thereof
CN103745994A (en) Field effect transistor by adoption of graphene and preparation method thereof
WO2019085096A1 (en) Method for manufacturing flexible oled display panel, and flexible oled display panel
JPWO2013011601A1 (en) Liquid crystal display device and manufacturing method thereof
JP5326100B2 (en) Organic thin film transistor and manufacturing method thereof.
JP5814712B2 (en) Thin film device manufacturing method
JP2009218406A (en) Organic field-effect transistor, and manufacturing method thereof
KR101451581B1 (en) Organic semiconductor thin film transistor and manufacturing method of organic semiconductor thin film transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5167465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250