Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5187204B2 - デジタル放送受信装置 - Google Patents
[go: Go Back, main page]

JP5187204B2 - デジタル放送受信装置 - Google Patents

デジタル放送受信装置 Download PDF

Info

Publication number
JP5187204B2
JP5187204B2 JP2009009595A JP2009009595A JP5187204B2 JP 5187204 B2 JP5187204 B2 JP 5187204B2 JP 2009009595 A JP2009009595 A JP 2009009595A JP 2009009595 A JP2009009595 A JP 2009009595A JP 5187204 B2 JP5187204 B2 JP 5187204B2
Authority
JP
Japan
Prior art keywords
signal
gain
circuit
frequency
low noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009009595A
Other languages
English (en)
Other versions
JP2010171488A (ja
JP2010171488A5 (ja
Inventor
善亮 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009009595A priority Critical patent/JP5187204B2/ja
Publication of JP2010171488A publication Critical patent/JP2010171488A/ja
Publication of JP2010171488A5 publication Critical patent/JP2010171488A5/ja
Application granted granted Critical
Publication of JP5187204B2 publication Critical patent/JP5187204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、デジタル放送受信装置に関し、特に受信感度の向上と歪耐力の向上の両方を同時に達成する技術に関する。
放送受信機において、弱い電波に対する受信性能である受信感度を向上させるためには、放送受信機のNF(雑音指数)を小さくすることが有効であることが知られている。放送受信機のNFを小さくする方法としては、放送受信機が内蔵するチューナの初段にLNA(低雑音増幅器)を接続する方法がある。
ところで、いわゆるワンセグ放送などのテレビジョン放送の放送信号を受信する機能を有する携帯端末等の小型の放送受信機においては、搭載可能な回路の規模や放送受信機全体の大きさに制約がある。そのため、従来、かかる放送受信機に使用されるLNAには、一般に利得が固定のLNAが用いられていた。
しかしながら、利得が固定されたLNAを有する放送受信機においては、NFを低くし、かつ、信号の歪みに対する耐性を高くすることが比較的困難であった。これは、放送受信機のNFを低くするには、例えばLNAの利得を高くするのが有効であるが、そのようにした場合、強い信号がLNAに入力されると、LNAの後段の高利得増幅部において信号の歪みが生じ、その結果、エラーが発生して受信不能の状態となる一方、LNAの利得を低くすると、放送受信機のNFが高くなり、受信感度が低下するためである。
そこで、LNAの電源電圧を切り替える電源切替え回路と、ビットエラーを検出する手段および検出されたビットエラー(フラグ)に基づいて受信状態を判定する判定手段とを設け、受信状態が良好でない時はLNAの電源電圧を切り替えることでLNAの利得を変更することによって、受信感度の向上と歪耐力の向上の両方を実現できるようにした発明が提案されている(特許文献1)。
特開2007−336463号公報
しかしながら、BER(ビットエラーレート)の劣化は、信号の歪みだけが原因で起きるわけではなく、伝送路の状態にも起因して起きる。そのため、特許文献1に記載されている発明のように、ビットエラーにのみ基づいてLNAの利得を変更すると誤った切替えが行なわれ、かえってBERが劣化するおそれがあるという課題があることを見出した。
この発明は、上記のような課題に着目してなされたもので、その目的とするところは、受信感度の向上と歪耐力の向上の両方を達成できるデジタル放送受信装置を提供することにある。
この発明の他の目的は、受信電力の変動の激しい環境の下においても安定した受信が可能なデジタル放送受信装置を提供することにある。
上記目的を達成するため、本願請求項1に記載の発明は、
受信信号を増幅するロウノイズアンプと、ロウノイズアンプで増幅された受信信号を増幅し中間周波数の信号に周波数変換して出力するRF処理部と、中間周波数の受信信号をデジタル信号に変換した後に復調する復調部と、を備えたデジタル放送受信装置において、
前記復調部は、
受信信号の振幅レベルを検出する振幅検出回路と、
中間周波数の受信信号をデジタル信号に変換するAD変換回路と、
該AD変換回路で変換された時間軸のデータを周波数軸のデータに変換するデータ変換回路と、
前記周波数軸のデータに基づいて、フェージングによるサブキャリアの周波数変動の大きさを検出する周波数変動検出手段と、
前記振幅検出回路の出力に応じて前記RF処理部の利得を制御する利得制御信号を生成して前記RF処理部へ出力する利得制御回路と、
前記周波数変動検出手段の出力および前記振幅検出回路の出力に応じて前記ロウノイズアンプの利得を切り替える利得切替え制御信号を生成して前記ロウノイズアンプへ出力する利得切替え制御回路と、
を備えることを特徴としている。
請求項2に記載の発明は、請求項1に記載のデジタル放送受信装置において、
前記振幅検出回路の出力もしくは前記利得制御回路の出力に基づいて受信電力を換算する受信電力換算回路を備え、前記利得切替え制御回路は、該受信電力換算回路の出力および前記周波数変動検出手段の出力に応じて前記利得切替え制御信号を生成するように構成されていることを特徴としている。
請求項3に記載の発明は、請求項1または2に記載のデジタル放送受信装置において、
受信信号に含まれるパイロット信号を検出するパイロット信号検出回路を備え、前記周波数変動検出手段は、前記パイロット信号検出回路の検出信号に基づいて周波数変動の大きさを検出することを特徴としている。
請求項4に記載の発明は、請求項3に記載のデジタル放送受信装置において、
前記周波数変動検出手段は、前記パイロット信号検出回路により検出されたパイロット信号の変動量と予め設定された所定のレベルとを比較する比較回路を有することを特徴としている。
請求項5に記載の発明は、請求項4に記載のデジタル放送受信装置において、
前記受信信号はマルチキャリア・デジタル変調方式で変調された信号であり、
前記利得切替え制御回路は、
パイロット信号の変動量が前記所定のレベル以下の場合受信電力が−70dBm以下の時に前記ロウノイズアンプの利得を高い利得に切り替える一方、受信電力が−30dBm以上の時に前記ロウノイズアンプの利得を低い利得に切り替え、
パイロット信号の変動量が前記所定のレベルより大きい場合、受信電力が−75dBm以下の時に前記ロウノイズアンプの利得を高い利得に切り替える一方、受信電力が−20dBm以上の時に前記ロウノイズアンプの利得を低い利得に切り替えることを特徴としている。
請求項6に記載の発明は、請求項1〜5のいずれかに記載のデジタル放送受信装置において、
前記ロウノイズアンプを通過せずに受信信号を前記RF処理部へ供給するスルーパスと、受信信号を前記ロウノイズアンプの入力端子または前記スルーパスのいずれに供給するか切り替える切替え手段とを備え、前記利得切替え制御回路は、前記切替え手段を制御する信号を生成することを特徴としている。
本発明によれば、受信電力の大きさとフェージングの有無の2つの条件に応じてLNAにおける利得を切り替えるため、受信感度の向上と歪耐力の向上の両方を達成できるデジタル放送受信装置を実現することができるという効果がある。
携帯電話機などに搭載されるワンセグデジタル放送の受信装置の概略構成を示すブロック図である。 実施例のデジタル放送受信装置におけるロウノイズアンプの構成を示すブロック図である。 実施例のデジタル放送受信装置におけるRF処理部の構成を示すブロック図である。 実施例のデジタル放送受信装置における復調部の構成を示すブロック図である。 実施例のデジタル放送受信装置におけるLNA制御部の構成を示すブロック図である。 受信信号に含まれるパイロット信号のフェージングを受けている場合のシンボル位置と大きさとの関係を示す特性図である。 実施例のデジタル放送受信装置におけるLNA制御部によるLNA利得の切替え制御手順の一例を示すフローチャートである。 図8(A)および(B)は、フェージングがない状態でアンテナ端での受信電力を−25dBmと−30dBmとした場合のC/Nに換算した印加ノイズとビタビ後のBERとの関係を示す特性図である。 図9(C)および(D)は、フェージングがない状態でアンテナ端での受信電力を−70dBmと−75dBmとした場合のC/Nに換算した印加ノイズとビタビ後のBERとの関係を示す特性図である。 図10(A)および(B)は、フェージング周波数15Hz相当のフェージングを与えた状態で受信電力を−15dBmと−20dBmとした場合のC/Nに換算した印加ノイズとBERとの関係を示す特性図である。 図11(C)および(D)は、フェージング周波数15Hz相当のフェージングを与えた状態で受信電力を−75dBmと−80dBmとした場合のC/Nに換算した印加ノイズとBERとの関係を示す特性図である。
本発明者は、BERの劣化は、信号の歪みだけが原因で起きるわけではなく、伝送路の状態にも起因して起きると考え、フェージングのない状態とフェージングを与えた状態とで、電波の強さ(受信機から見た受信電力)および信号に載せるノイズを変えながら、受信機で電波を受信し誤り訂正回路から出力される受信データのBER(ビットエラーレート)を測定する実験を行なった。また、ロウノイズアンプ(以下、LNAと称する)の利得もBERに関係すると考え、受信信号を利得固定のLNAで増幅した場合と、LNAを通さない(スルー)で増幅した場合についても測定を行なった。
図8〜図11にその実験結果の一部を示す。このうち、図8および図9は、フェージングがない状態でアンテナ端での受信電力を−25dBm,−30dBm,−70dBm,−75dBmとした場合のC/Nに換算した印加ノイズとビタビ後(エラー訂正処理後)のビットエラーレート(以下、単にBERと記す)との関係を示す。
また、図10および図11はフェージング周波数15Hz相当のフェージングを与えた状態で受信電力を−15dBm,−20dBm,−75dBm,−80dBmとした場合のC/N換算印加ノイズとBERとの関係をそれぞれ示す。ここで、フェージング周波数とは、フェージングを受けた時のサブキャリアの周波数の変動量を意味している。
なお、図8〜図11においては、受信信号を利得固定のLNAで増幅した場合(ON)のBER測定結果を■印でプロットし、LNAをスルーさせた場合(OFF)のBER測定結果を◆印でプロットした。
図8および図9の各グラフを比較すると、フェージングがない場合には、図8(A)から受信電力レベルが−25dBmではLNAをスルーさせた方がBERは良好であり、図9(D)から受信電力レベルが−75dBmではLNAを通した方がBERは良好であり、図8(B)と図9(C)から受信電力レベルが−30dBmと−70dBmではどちらもBERはあまり変わりがないことが分かる。図示しないが、−30dBm〜−70dBmの間においても、−30dBmや−70dBmと同様の測定結果が得られた。
一方、図10および図11の各グラフを比較すると、フェージングを与えた場合には、図10(A)から受信電力レベルが−15dBmではLNAをスルーさせた方がBERは良好であり、図11(D)から受信電力レベルが−80dBmではLNAを通した方がBERは良好であり、図10(B)と図11(C)から受信電力レベルが−20dBmと−75dBmではどちらもBERはあまり変わりがないことが分かる。図示しないが、−20dBm〜−75dBmの間においても、−20dBmや−75dBmと同様の測定結果が得られた。
上記測定結果より、フェージングがない場合には、受信電力レベルが−25dBm以上の場合にはLNAをスルーさせた方がBERは良好で、受信電力レベルが−75dBm以下の場合にはLNAを通した方がBERは良好であることが分かる。また、フェージングがある場合には、受信電力レベルが−15dBm以上の場合にはLNAをスルーさせた方がBERは良好で、受信電力レベルが−80dBm以下の場合にはLNAを通した方がBERは良好であることが分かる。
上記のような測定結果の解析から、本発明者は、図1のような構成を有するデジタル放送受信装置において、LNAに受信信号をスルーさせるパスを設けるとともに、フェージングの有無を検出する回路を設け、該検出回路の出力と、復調部へ入力される信号の振幅を一定にするAGC制御のための受信信号の振幅レベルを検出した信号と、に基づいてLNAのパスを切り替える制御方式を思い付いた。
さらに、フェージングの有無については、本発明が対象とするワンセグのデジタル放送受信装置で受信する放送信号には、サブキャリアにスキャッタードパイロット信号(以下、単にパイロット信号と称する)と呼ばれる受信処理の際の目印となる、既知の振幅と位相を有する基準信号が含まれている。このパイロット信号がフェージングを受けると、図6に示すように、周波数方向のシンボル位置に応じてその大きさが変動するので、パイロット信号を抽出してその変動量からフェージングの大きさを検出することができる。
なお、図6には、あるフェージングを与えた場合に、1セグメント、1シンボルに含まれる36個のパイロット信号を検出してその大きさをプロットして各点を結んだ線を実線で示している。また、図6において、一点鎖線で示されているのはフェージングがない場合のパイロット信号である。また、パイロット信号の入るサブキャリアおよびシンボル位置は、ワンセグ放送信号では12キャリアに1回かつ4シンボルに1回のように、予め決まっているので、パイロット信号を検出するのは容易であり、従来より歪み補正のために検出が行なわれている。
上記のような知見と発想から、本発明者によって発明されたデジタル放送受信装置の一実施形態を、図1〜図3を用いて説明する。
図1は携帯電話機などに搭載されるワンセグと呼ばれるデジタル放送の受信装置の概略構成を示す。
図1に示すように、デジタル放送受信装置は、アンテナ1により受信された放送受信信号を低ノイズで増幅するロウノイズアンプ(LNA)2、増幅された受信信号をさらに増幅しつつ中間周波数の信号に変換(ダウンコンバート)するRF処理部3、変換された中間周波数の信号をデジタル信号に変換し復調してトランスポートストリーム(TS)として出力する復調部4、復調部4の入り口で検出された受信電力レベルに基づいて上記RF処理部3の利得制御信号Vgcを生成しフィードバックするAGC制御部5aおよびロウノイズアンプ2の利得を切り替えるための制御信号CSを生成するLNA制御部5bを備える。なお、アンテナ1とLNA2との間には、一般に、受信信号のうち所望の周波数帯の受信信号を通過させるバンドパスフィルタが設けられるが、図1では図示を省略している。
上記復調部4で生成されたトランスポートストリームは、デスクランブラ/DEMUX部6で暗号鍵を含んだパケットの抽出や復号化などの処理及びデータの分離が行なわれて、デコーダ/VIDEOエンコーダ部7で元の映像信号や音声信号が再生され、表示部やスピーカなどの出力部8へ出力される。
本実施形態においては、図2に示すように、ロウノイズアンプ2と並列に、ロウノイズアンプ2を通さずに受信信号RxをRF処理部3へ入力させるためのスルーパスTPSと、受信信号の伝送経路をロウノイズアンプ2または上記スルーパスTPSに切り替えるための切替えスイッチSWとが設けられ、該スイッチSWが上記LNA制御部5bからの制御信号CSによって制御されるように構成されている。これにより、1つのスルーパスTPSと1つのスイッチSWを追加するだけで、容易に見かけ上のロウノイズアンプ2の利得を切り替えることができるようになる。
RF処理部3は、図3に示すように、受信信号Rxを増幅する第1の可変利得増幅回路31と、所定の周波数の発振信号を生成する発振器32と、受信信号Rxと発振器32からの発振信号とを合成することで両者の周波数の和に相当する周波数の信号および周波数の差に相当する中間周波数(IF)の信号を生成するミキサ33、ミキサ33の出力から周波数の和に相当する周波数の信号を除去することで中間周波数の信号を通過させるロウパスフィルタ34、通過した中間周波数の信号を増幅する第2の可変利得増幅回路35を備える。上記第1の可変利得増幅回路31と第2の可変利得増幅回路35の利得が、後段の復調部4に設けられている振幅検出回路46(図4参照)からの利得制御信号Vgcによって制御されることで、復調部4へ一定の振幅レベルの受信信号が入力されるように構成される。
復調部4は、図4に示すように、RF処理部3で所定の振幅レベルまで増幅された放送受信信号をデジタル信号に変換するAD変換回路41と、AD変換された受信データを高速フーリエ変換することで時間軸情報から周波数軸情報に変換するFFT42、伝送路で生じた歪みを補正する波形等化回路43、マルチキャリア・デジタル変調方式の一つであるOFDM(直交周波数分割多重化方式)のような変調方式に対応した復調方式で受信データを復調する復調回路44、受信データに含まれている誤り訂正符号に基づいて受信データの誤り訂正を行う誤り訂正回路45を備える。
さらに、復調部4は、AD変換回路41により変換された受信データに基づいて振幅の大きさを検出する振幅検出回路46、FFT42でフーリエ変換されたデータからパイロット信号を検出するパイロット信号検出回路47、検出された信号に基づいて伝送路を推定する伝送路推定回路48を備える。振幅検出回路46で検出された振幅レベルを示す信号はAGC制御回路5aへ供給され、この検出信号に基づいてRF処理部3内の可変利得増幅回路31、35の利得を制御する信号(電圧)Vgcが生成されるとともに、伝送路推定回路48からの出力に応じて波形等化回路43が伝送路で生じた受信信号の歪みを補正するように構成されている。
また、本実施例においては、上記パイロット信号検出回路47の検出信号がLNA制御部5bに供給され、LNA制御部5bがパイロット検出信号に応じてロウノイズアンプ2のパスの切り替えを行なう制御信号CSを生成して出力するように構成されている。
LNA制御部5bは、図5に示すように、パイロット信号検出回路47の検出信号に基づいてパイロット信号の変動量(例えば最大値と最小値との差)が所定の大きさ以上か否かを判定することでフェージングが大きいか否かを検出する周波数変動比較回路51と、AGC制御回路5aからの信号に基づいて現在の受信電力を換算する受信電力換算部52と、該受信電力換算部52により換算された受信電力を示す信号と上記周波数変動比較回路51からの信号に基づいてロウノイズアンプ2のパスの切り替えを行なうLNA切替え制御部53などから構成されている。受信電力換算部52は、AGC制御回路5aからの信号に基づいて受信電力を換算するので、振幅検出回路46をAGC制御回路5aと共用することができ、回路規模の増大を抑えることができる。
パイロット信号はフェージングを起こすような伝送状態では、図6のようにその大きさが周波数方向のシンボル位置で変動するが、パイロット信号の大きさはパイロット信号検出回路47の検出信号から分かるので、周波数変動比較回路51は変動の大きさを検出する回路と、変動の大きさを示す信号と所定のレベル(しきい値)とを比較する比較回路とを用いて容易に構成することができる。
また、周波数変動比較回路51は、パイロット信号の変動が所定のレベルよりも大きい場合にフェージング有りの信号(例えばハイレベル)を出力し、検出信号の変動が所定のレベルよりも小さい場合にフェージング無しの信号(例えばロウレベル)を出力するように構成される。これにより、周波数変動比較回路51を容易に構成することができる。なお、受信電力を換算する受信電力換算部52には、AGC制御回路5aからの信号を供給する代わりに、振幅検出回路からAGC制御回路5aへ供給される振幅レベルを示す信号を供給するように構成しても良い。
次に、上記LNA切替え制御部53における切替え制御の具体的な手順の一例を、図7のフローチャートを用いて説明する。
LNA切替え制御部53は、先ず周波数変動比較回路51から出力される検出信号に基づいてフェージングの有無を判定する(ステップS1)。ここで、フェージングの無しと判定すると、ステップS2へ移行して受信電力が−70dBm以下か判定し、“Yes”(肯定)ならば受信信号をLNAへ入力させるようにスイッチSWを切り替える制御信号CSを出力する(ステップS5)。また、ステップS2で“No”(否定)ならばステップS3へ進んで受信電力が−30dBm以上か判定し、“No”(否定)ならばLNAのそのときの制御状態を維持する(ステップS4)し、“Yes”(肯定)ならば受信信号をスルーさせてLNAへ入力させないようにスイッチSWを切り替える制御信号CSを出力する(ステップS8)。
一方、上記ステップS1で“Yes”(肯定)すなわちフェージング有りと判定すると、ステップS6へ移行して受信電力が−75dBm以下か判定し、“Yes”(肯定)ならば受信信号をLNAへ入力させるようにスイッチSWを切り替える制御信号CSを出力する(ステップS5)。また、ステップS6で“No”(否定)ならばステップS7へ進んで受信電力が−20dBm以上か判定し、“No”(否定)ならばLNAのそのときの制御状態を維持する(ステップS4)し、“Yes”(肯定)ならば受信信号をスルーさせてLNAへ入力させないようにスイッチSWを切り替える制御信号CSを出力する(ステップS8)。
以上のような制御によって、受信電力の大きさとフェージングの有無の2つの条件に応じてLNAにおける利得(スルーのときは低利得とみなされる)が決定されるようになり、受信電力の大きさのみあるいはBERの良否のみでLNAにおける利得を決定する従来の制御方式に比べてBERが改善されるとともに、許容されるBERの範囲でぎりぎりまで受信感度を高めることができる。その結果、受信感度の向上と歪耐力の向上の両方を達成できるという効果が得られるようになる。さらに、フェージングがある時に、切り替えしきい値レベル間の受信電力範囲を広く設定できるため、受信電力の変動の激しい環境の下においても安定した受信が可能となる。
なお、図7のフローチャートに従った切替え制御処理は、パイロット信号が一通り揃う4シンボル周期(1.134ms×4=4.536ms)で行なえば最も高い精度が得られるが、そのようにするとCPUの負担が大きくなるので、例えば100ms周期で繰り返し行なうようにするのが良い。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、フェージングの有無をパイロット信号に基づいて検出しているが、他の信号に基づいて検出することも可能である。
また、上記実施形態においては、受信信号をLNAに入力して増幅させるかスルーさせるかを切り替えるスイッチSWを設けた実施例を説明したが、LNAをスルーさせるスイッチSWとパスTPSを設ける代わりに、LNAそのものを利得切替え可能に構成しておいて、受信電力の大きさとフェージングの有無に応じてLNAの利得を切り替えるように構成しても、上記実施例と同様にBERが改善されるという効果が得られる。図7のステップS5およびS8のボックスの中の括弧書きの記述はそのような場合の制御を表わしたものである。
さらに、図7のフローチャートのステップS2,S3,S6,S7における受信電力レベルの判定の際の判定レベル(−70dB等)には、それぞれヒステリシスを持たせるように構成して良い。それにより、ノイズ等による誤動作を防止することができる。
また、上記実施形態においては、周波数変動比較回路51はパイロット信号変動の大きさと所定のレベル(しきい値)とを比較する比較回路を備えると説明したが、該比較回路の他に、しきい値を変化させる回路を設けて、条件に応じてしきい値を変えるように構成しても良い。
さらに、以上の説明では、ワンセグ放送信号の受信装置に適用した場合を例にとって説明したが、本発明は、デジタル放送信号の受信装置に広く利用することができる。
1・・・アンテナ、2・・・ロウノイズアンプ(LNA)、3・・・RF処理部、4・・・復調部、5a・・・AGC制御部、5b・・・LNA制御部、6・・・デスクランブラ/DEMUX部、7・・・デコーダ/VIDEOエンコーダ部、8・・・出力部、31・・・第1の可変利得増幅回路、32・・・発振器、33・・・ミキサ、34・・・ロウパスフィルタ、35・・・第2の可変利得増幅回路、41・・・AD変換回路、42・・・FFT(高速フーリエ変換回路)、43・・・波形等化回路、44・・・復調回路、45・・・誤り訂正回路、46・・・振幅検出回路、47・・・パイロット信号検出回路、48・・・伝送路推定回路、51・・・周波数変動比較回路(周波数変動検出手段)、52・・・受信電力換算部、53・・・LNA切替え制御部

Claims (6)

  1. 受信信号を増幅するロウノイズアンプと、ロウノイズアンプで増幅された受信信号を増幅し中間周波数の信号に周波数変換して出力するRF処理部と、中間周波数の受信信号をデジタル信号に変換した後に復調する復調部と、を備えたデジタル放送受信装置において、
    前記復調部は、
    受信信号の振幅レベルを検出する振幅検出回路と、
    中間周波数の受信信号をデジタル信号に変換するAD変換回路と、
    該AD変換回路で変換された時間軸のデータを周波数軸のデータに変換するデータ変換回路と、
    前記周波数軸のデータに基づいて、フェージングによるサブキャリアの周波数変動の大きさを検出する周波数変動検出手段と、
    前記振幅検出回路の出力に応じて前記RF処理部の利得を制御する利得制御信号を生成して前記RF処理部へ出力する利得制御回路と、
    前記周波数変動検出手段の出力および前記振幅検出回路の出力に応じて前記ロウノイズアンプの利得を切り替える利得切替え制御信号を生成して前記ロウノイズアンプへ出力する利得切替え制御回路と、を備えることを特徴とするデジタル放送受信装置。
  2. 前記振幅検出回路の出力もしくは前記利得制御回路の出力に基づいて受信電力を換算する受信電力換算回路を備え、前記利得切替え制御回路は、該受信電力換算回路の出力および前記周波数変動検出手段の出力に応じて前記利得切替え制御信号を生成するように構成されていることを特徴とする請求項1に記載のデジタル放送受信装置。
  3. 受信信号に含まれるパイロット信号を検出するパイロット信号検出回路を備え、前記周波数変動検出手段は、前記パイロット信号検出回路の検出信号に基づいて周波数変動の大きさを検出することを特徴とする請求項1または2に記載のデジタル放送受信装置。
  4. 前記周波数変動検出手段は、前記パイロット信号検出回路により検出されたパイロット信号の変動量と予め設定された所定のレベルとを比較する比較回路を有することを特徴とする請求項3に記載のデジタル放送受信装置。
  5. 前記受信信号はマルチキャリア・デジタル変調方式で変調された信号であり、
    前記利得切替え制御回路は、
    パイロット信号の変動量が前記所定のレベル以下の場合受信電力が−70dBm以下の時に前記ロウノイズアンプの利得を高い利得に切り替える一方、受信電力が−30dBm以上の時に前記ロウノイズアンプの利得を低い利得に切り替え、
    パイロット信号の変動量が前記所定のレベルより大きい場合、受信電力が−75dBm以下の時に前記ロウノイズアンプの利得を高い利得に切り替える一方、受信電力が−20dBm以上の時に前記ロウノイズアンプの利得を低い利得に切り替えることを特徴とする請求項4に記載のデジタル放送受信装置。
  6. 前記ロウノイズアンプを通過せずに受信信号を前記RF処理部へ供給するスルーパスと、受信信号を前記ロウノイズアンプの入力端子または前記スルーパスのいずれに供給するか切り替える切替え手段とを備え、前記利得切替え制御回路は、前記切替え手段を制御する信号を生成することを特徴とする請求項1〜5のいずれかに記載のデジタル放送受信装置。
JP2009009595A 2009-01-20 2009-01-20 デジタル放送受信装置 Expired - Fee Related JP5187204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009009595A JP5187204B2 (ja) 2009-01-20 2009-01-20 デジタル放送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009009595A JP5187204B2 (ja) 2009-01-20 2009-01-20 デジタル放送受信装置

Publications (3)

Publication Number Publication Date
JP2010171488A JP2010171488A (ja) 2010-08-05
JP2010171488A5 JP2010171488A5 (ja) 2012-03-08
JP5187204B2 true JP5187204B2 (ja) 2013-04-24

Family

ID=42703229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009009595A Expired - Fee Related JP5187204B2 (ja) 2009-01-20 2009-01-20 デジタル放送受信装置

Country Status (1)

Country Link
JP (1) JP5187204B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024454A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 自動利得制御装置及び方法、並びに自動利得制御機能を持った無線通信装置
JP2003101468A (ja) * 2001-09-21 2003-04-04 Toshiba Corp 無線通信装置のアンテナ設置方法および無線通信装置
JP3959320B2 (ja) * 2002-08-23 2007-08-15 パイオニア株式会社 受信機及びagc方法
JP2006261710A (ja) * 2005-03-15 2006-09-28 Sanyo Electric Co Ltd 移動受信用デジタル放送受信機

Also Published As

Publication number Publication date
JP2010171488A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
JP4749501B2 (ja) Ofdm受信装置
JP5988527B2 (ja) 受信装置
US8223901B2 (en) Interference in communication devices
TWI429206B (zh) 具有雙重訊號強度指示干擾偵測以最佳化射頻接收器的敏感度與鄰近通道抑制表現之自動增益控制系統
CN102270997B (zh) 接收装置
JP4452731B2 (ja) デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置。
JP4211802B2 (ja) Ofdm受信装置及びその自動利得制御回路
JP4399447B2 (ja) Ofdm受信機
JP2009088807A (ja) デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置
JP5187204B2 (ja) デジタル放送受信装置
JP5312120B2 (ja) 回線状況推定器
JPWO2011151860A1 (ja) デジタル放送受信機
JP2009296532A (ja) 受信装置
JP4169676B2 (ja) デジタル放送受信装置
JP4093230B2 (ja) 受信装置、受信方法及び受信装置用集積回路
JP4985296B2 (ja) 利得制御装置、利得制御方法、および、受信装置
JP4133599B2 (ja) 受信システム
JP5334487B2 (ja) 自律制御ユニット及びこれを用いた受信機
JP4579319B2 (ja) デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置
JP4818229B2 (ja) チューナ回路及び受信装置
JP2008283588A (ja) 受信装置及び受信信号増幅率設定方法
JP4812898B2 (ja) 無線受信装置
JP4603480B2 (ja) 移動体用テレビジョンチューナ
JP2010171504A (ja) デジタル放送受信装置
US20090091381A1 (en) Gain control device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees