JP5206498B2 - Deterioration diagnosis apparatus and deterioration diagnosis method - Google Patents
Deterioration diagnosis apparatus and deterioration diagnosis method Download PDFInfo
- Publication number
- JP5206498B2 JP5206498B2 JP2009047523A JP2009047523A JP5206498B2 JP 5206498 B2 JP5206498 B2 JP 5206498B2 JP 2009047523 A JP2009047523 A JP 2009047523A JP 2009047523 A JP2009047523 A JP 2009047523A JP 5206498 B2 JP5206498 B2 JP 5206498B2
- Authority
- JP
- Japan
- Prior art keywords
- deterioration
- inspection
- circuit
- output
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、劣化診断装置、劣化診断装置付き処理装置及び劣化診断方法に関する。 The present invention relates to a deterioration diagnosis apparatus, a processing apparatus with a deterioration diagnosis apparatus, and a deterioration diagnosis method.
各種の装置は、高い信頼性を有していることが重要である。 It is important that various devices have high reliability.
このため、例えば、半導体集積回路では、内部に自己診断を実行するBIST(Built In Self Test)回路を設けて、通常の回路の演算処理とは別の検査を電源投入時或いは一定時間ごとに行う方式が一般に知られている(例えば、特許文献1参照)。 For this reason, for example, in a semiconductor integrated circuit, a BIST (Built In Self Test) circuit for executing a self-diagnosis is provided inside, and a test different from the operation processing of a normal circuit is performed at power-on or at regular intervals. A method is generally known (see, for example, Patent Document 1).
しかしながら、予め決められた周期で装置の検査を行う場合、周期が長ければ検査の頻度が下がって、故障発生から検出までの時間が長くなる。一方、周期が短ければ、故障発生から検出までの時間は短くできるが、検査の頻度が増えるため、通常の演算処理とは別の検査時間に多くの時間を要してしまう。 However, when the apparatus is inspected at a predetermined cycle, the longer the cycle, the lower the frequency of inspection, and the longer the time from failure occurrence to detection. On the other hand, if the cycle is short, the time from failure occurrence to detection can be shortened. However, since the frequency of inspection increases, a lot of time is required for inspection time different from normal arithmetic processing.
このように、装置の検査を適切なタイミングで行うことは困難だった。 As described above, it has been difficult to inspect the apparatus at an appropriate timing.
本発明は、上述のような課題を解決する劣化診断装置、劣化診断装置付き処理装置及び劣化診断方法を提供することを目的とする。 An object of the present invention is to provide a deterioration diagnosis apparatus, a processing apparatus with a deterioration diagnosis apparatus, and a deterioration diagnosis method that solve the above-described problems.
本発明は、検査対象となる処理装置を検査する検査手段と、前記処理装置と相関的に劣化する被検体の劣化である相関劣化を検出する劣化検出手段と、を備え、前記検査手段は、前記劣化検出手段により前記相関劣化が検出された場合に前記処理装置を検査することを特徴とする劣化診断装置を提供する。 The present invention comprises inspection means for inspecting a processing apparatus to be inspected, and deterioration detection means for detecting correlation deterioration that is deterioration of an object that deteriorates in correlation with the processing apparatus, and the inspection means comprises: Provided is a deterioration diagnosis apparatus characterized in that the processing apparatus is inspected when the correlation deterioration is detected by the deterioration detection means.
また、本発明は、本発明の劣化診断装置と、前記処理装置と、を備えることを特徴とする劣化診断装置付き処理装置を提供する。 Moreover, this invention provides the processing apparatus with a deterioration diagnostic apparatus characterized by including the deterioration diagnostic apparatus of this invention, and the said processing apparatus.
また、本発明は、検査対象となる処理装置を検査する検査工程と、前記処理装置と相関的に劣化する被検体の劣化である相関劣化を検出する劣化検出工程と、を備え、前記劣化検出工程により前記相関劣化が検出された場合に前記検査工程を行うことを特徴とする劣化診断方法を提供する。 The present invention further includes an inspection process for inspecting a processing apparatus to be inspected, and a deterioration detection process for detecting a correlation deterioration that is a deterioration of an object that deteriorates in correlation with the processing apparatus. There is provided a deterioration diagnosis method characterized in that the inspection step is performed when the correlation deterioration is detected by a step.
本発明によれば、処理装置の検査を適切なタイミングで行うことができる。 According to the present invention, the processing apparatus can be inspected at an appropriate timing.
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
〔第1の実施形態〕
図1は第1の実施形態に係る劣化診断装置100の構成を示すブロック図、図2は劣化診断装置100が備える劣化検出装置40の構成を示すブロック図、図3は劣化検出装置40が備える耐劣化回路42の一例を示す回路図、図4は劣化検出装置40が備える劣化回路43の一例を示す回路図、図5は劣化検出装置40が備える劣化判定回路44の構成を示すブロック図、図6は劣化検出装置40の動作を説明するためのタイムチャート、図7は劣化診断装置100が備える検査装置20の構成を示すブロック図、図8は劣化診断装置100による処理の流れを示すフローチャート、図9は図8の検査処理(ステップS3)での処理の流れを示すフローチャートである。
[First Embodiment]
FIG. 1 is a block diagram showing a configuration of a
本実施形態に係る劣化診断装置(或いは劣化診断装置付き処理装置)100は、検査対象となる処理装置30を検査する検査手段としての検査装置20及び制御装置10と、処理装置30と相関的に劣化する被検体(例えば、劣化回路43)の劣化である相関劣化を検出する劣化検出手段としての劣化検出装置40と、を備え、検査手段は、劣化検出装置40により相関劣化が検出された場合に処理装置30を検査する。また、本実施形態に係る劣化診断装置100は、劣化診断装置(劣化診断装置100における処理装置30以外の部分)と、処理装置30と、を備えることを特徴とする劣化診断装置付き処理装置である。また、本実施形態に係る劣化診断方法では、検査対象となる処理装置30を検査する検査工程と、処理装置30と相関的に劣化する被検体(例えば、劣化回路43)の劣化である相関劣化を検出する劣化検出工程と、を備え、劣化検出工程により相関劣化が検出された場合に検査工程を行う。以下、詳細に説明する。
A degradation diagnosis apparatus (or a processing apparatus with a degradation diagnosis apparatus) 100 according to the present embodiment is correlated with the
先ず、劣化診断装置100の全体構成を説明する。
First, the overall configuration of the
図1に示すように、本実施形態に係る劣化診断装置(或いは劣化診断装置付き処理装置)100は、処理装置30の検査を行う検査装置20と、検査対象となる処理装置30と、処理装置30の劣化と相関のある劣化である相関劣化を検出する劣化検出装置40と、処理装置30の動作制御を行う制御装置10と、を備えて構成されている。
As shown in FIG. 1, a deterioration diagnosis apparatus (or a processing apparatus with a deterioration diagnosis apparatus) 100 according to this embodiment includes an
劣化検出装置40、検査装置20及び処理装置30は、それぞれ、半導体集積回路であるか、又は、少なくとも半導体集積回路を含む。なお、処理装置30は、例えば、半導体集積回路を含むハードディスクであっても良い。
The
処理装置30は、該処理装置30に入力値が入力されると、該入力値に対して所定の処理を行うことにより出力値を生成し、該生成した出力値を出力するように構成されている。処理装置30は、通常処理(図8のステップS1)時には、該処理装置30に対して入力される処理入力56に対して所定の処理を行い、この処理により得られる処理結果を処理出力57として出力する。
When an input value is input to the
ここで、処理装置30が行う処理は、具体的には、例えば、所定の演算(足し算、引き算、かけ算、割り算或いはこれらを任意に組み合わせた演算等)であることが挙げられる。処理装置30が行う処理が足し算である場合に、処理装置30が正常に動作している状態において、例えば、処理入力56として「1」と「2」が入力された場合には、処理出力57は「3」となる。
Here, specifically, the processing performed by the
劣化検出装置40は、処理装置30の劣化と相関のある劣化である相関劣化の有無を示す劣化検出信号51を検査装置20に対して出力する。すなわち、相関劣化を検出した場合には相関劣化を検出した旨を示す劣化検出信号51を、相関劣化を検出していない場合には相関劣化を検出していない旨を示す劣化検出信号51を、それぞれ検査装置20に対して出力する。
The
検査装置20は、相関劣化を検出した旨を示す劣化検出信号51が劣化検出装置40から入力された場合には、処理装置30を検査する必要があると判定し、処理装置30の検査を行う。この検査では、先ず、処理装置30に対して検査入力値52と検査制御信号53とを出力する。
When the deterioration detection signal 51 indicating that the correlation deterioration has been detected is input from the
ここで、検査制御信号53には、例えば、検査の開始を指令する制御信号が含まれる。検査の開始を指令する制御信号は、具体的には、例えば、処理入力56と検査入力値52との入力切り替えと、処理出力57と検査出力値54との出力切り替えと、を指令する制御信号が含まれる。 Here, the inspection control signal 53 includes, for example, a control signal that instructs the start of the inspection. Specifically, the control signal for instructing the start of inspection is, for example, a control signal for instructing input switching between the processing input 56 and the inspection input value 52 and output switching between the processing output 57 and the inspection output value 54. Is included.
処理装置30は、検査装置20から検査の開始を指令する検査制御信号53が入力された場合には、処理入力56に対する処理を一時的に停止(待避)する一方で、検査入力値52に対する処理を行う検査状態に移行する。そして、処理装置30は、検査入力値52に対する処理により得られる処理結果を検査出力値54として検査装置20に出力する。すなわち、処理装置30は、検査装置20からの検査制御信号53に従い、検査入力値52を処理装置30への入力値として選択する状態となる。
When the inspection control signal 53 instructing the start of the inspection is input from the
ここで、検査入力値52に対して処理装置30が行う処理と、処理入力56に対して処理装置30が行う処理の内容とは、互いに同様(例えば、互いに同一の演算)である。
Here, the processing performed by the
検査装置20は、処理装置30から入力される検査出力値54を判定することによって、処理装置30の検査を行い、その結果を検査結果出力55として制御装置10に出力する。
The
制御装置10は、検査装置20から入力される検査結果出力55に応じて、処理装置30の状態を判定し、その判定結果に応じて、処理装置30の動作を制御する。すなわち、処理装置30が劣化している旨を示す検査結果出力55が入力された場合には、処理装置30が実際に劣化していると判断し、通常処理の停止(一時的な停止ではなく、完全な停止)を指令する制御信号63を処理装置30に対して出力する。一方、処理装置30が実際には未だ劣化していない旨を示す検査結果出力55が入力された場合には、通常処理の再開を指令する制御信号63を処理装置30に対して出力する。
The
処理装置30は、通常処理の停止を指令する制御信号63が制御装置10から入力された場合には、通常処理を停止する。具体的には、既に一時的に停止しているため、その状態を維持する。一方、通常処理の再開を指令する制御信号63が制御装置10から入力された場合には、通常処理を再開する。すなわち、処理装置30は、該処理装置30に入力される処理入力56に対する処理を行って、その処理結果としての処理出力57を出力する状態に復帰する。
The
次に、劣化検出装置40の構成を説明する。
Next, the configuration of the
図2に示すように、劣化検出装置40は、例えば、発振回路41と、耐劣化回路42と、劣化回路(被検体)43と、劣化判定回路44と、を備えて構成されている。
As shown in FIG. 2, the
劣化回路43は、処理装置30の一部又は全体の回路である検査対象回路(図示略)と同様に構成された回路である。このため、劣化回路43は、処理装置30と相関的に劣化する。また、耐劣化回路42は、劣化回路43と同様の回路である。ただし、耐劣化回路42の劣化量は、劣化回路43の劣化量に比べて無視できる程度に小さくなるように、耐劣化回路42は構成されている。換言すれば、耐劣化回路42は、実質的に経時劣化しないように構成されている。
The
これにより、耐劣化回路42を通した出力である耐劣化回路出力59のデューティー比は劣化の有無によらず変化しないが、劣化回路43を通した出力である劣化回路出力60のデューティー比は劣化回路43の劣化により変化するようになっている。
As a result, the duty ratio of the deterioration-resistant circuit output 59 that is an output through the deterioration-
図3に示すように、耐劣化回路42は、具体的には、例えば、PMOSトランジスタ64及びNMOSトランジスタ65を備えるCMOSインバータとして構成されている。同様に、劣化回路43は、具体的には、例えば、図4に示すように、PMOSトランジスタ66及びNMOSトランジスタ67を備えるCMOSインバータとして構成されている。
As shown in FIG. 3, the
ここで、劣化回路43を構成する電気デバイス(例えば、PMOSトランジスタ66及びNMOSトランジスタ67)のうち少なくともひとつの電気デバイスの耐圧は、耐劣化回路42を構成する電気デバイス(例えば、PMOSトランジスタ64及びNMOSトランジスタ65)の耐圧よりも低く設定されている。
Here, the withstand voltage of at least one of the electric devices constituting the degradation circuit 43 (for example, the
具体的には、例えば、耐劣化回路42のPMOSトランジスタ64及びNMOSトランジスタ65は、共に、相対的に耐圧が高く設定されている。対して、劣化回路43については、一方のPMOSトランジスタ66の耐圧は、耐劣化回路42のPMOSトランジスタ64及びNMOSトランジスタ65と同程度に高い耐圧に設定されているが、他方のNMOSトランジスタ67は、PMOSトランジスタ66よりも耐圧が低く設定されている。
Specifically, for example, both the
これにより、耐劣化回路42の劣化量は、劣化回路43の劣化量に比べて無視できる程度に小さくなるようになっている。なお、劣化回路43においては、NMOSトランジスタ67が劣化しやすいため、特にこのNMOSトランジスタ67の劣化を検出できるようになっている。
Thereby, the deterioration amount of the deterioration-
ここで、耐劣化回路42は、例えば、処理装置30の検査対象回路と同じ動作条件で動作させる。耐劣化回路42は、実質的に経時劣化しない程度に耐圧が高いため、経過時間に関わらず、実質的に、検査対象回路の初期状態に維持される。
Here, the
また、処理装置30の検査対象回路と同様の動作条件で劣化回路43を動作させれば、劣化回路43の劣化量は、処理装置30の検査対象回路と同程度となる。
In addition, if the
一方、処理装置30が実際に劣化するよりも前に、処理装置30の劣化を未然に検出できることが好ましい。このため、処理装置30の検査対象回路よりも(耐劣化回路42よりも)劣化が進行する動作条件で劣化回路43を動作させる(例えば、常時、そのような動作条件で動作させる)ことにより、劣化回路43の劣化量を、処理装置30の検査対象回路の劣化量よりも大きくし、処理装置30よりも速く劣化回路43を劣化させることが好ましい。劣化が進行する動作条件とは、例えば、高い電圧で動作させること、或いは、高い周波数で動作させること、或いは、高い温度で動作させること、或いは、これらのうちの任意の2つ以上を組み合わせた条件で動作させることが挙げられる。
On the other hand, it is preferable that the deterioration of the
このようにして、劣化回路43は、処理装置30の検査対象回路と同程度又はそれ以上に経時劣化するようになっている。
In this way, the
なお、処理装置30の動作条件よりも劣化が進行する動作条件で劣化回路43及び耐劣化回路42を動作させても良い。耐劣化回路42は処理装置30の検査対象回路及び劣化回路43よりも劣化が少ないため、このように動作させても、耐劣化回路42は実質的に劣化しないようにできる。
Note that the
また、処理装置30の検査対象回路及び耐劣化回路42の耐圧を劣化回路43よりも高くしても良い(劣化回路43の耐圧を処理装置30の検査対象回路及び耐劣化回路42よりも低くしても良い)。
In addition, the breakdown voltage of the circuit to be inspected and the degradation
また、劣化回路43及び耐劣化回路42の動作電圧は、耐劣化回路42を構成する電気デバイス(例えば、PMOSトランジスタ64及びNMOSトランジスタ65)の耐圧を大きく超えない電圧とすることが好ましい。
In addition, it is preferable that the operating voltages of the
また、劣化検出装置40の劣化判定回路44は、耐劣化回路42と劣化回路43との劣化量の差に基づいて、相関劣化を検出する。
Further, the
劣化判定回路44は、例えば、耐劣化回路出力59と劣化回路出力60との信号のデューティー比の比較に基づいて、劣化検出信号51を生成及び出力する。
The
具体的には、例えば、図5に示すように、劣化検出装置40の劣化判定回路44は、例えば、位相比較回路45と、時間/ディジタル変換回路46と、を備えて構成されている。
Specifically, for example, as shown in FIG. 5, the
発振回路41は、所定周期のパルス信号である共通の発振回路出力58(図6参照)を耐劣化回路42及び劣化回路43に対して出力する。
The
耐劣化回路42は、発振回路41から入力される発振回路出力58に応じたパルス信号である耐劣化回路出力59を劣化判定回路44(の位相比較回路45)に出力する。また、劣化回路43は、発振回路41から入力される発振回路出力58に応じたパルス信号である劣化回路出力60を劣化判定回路44(の位相比較回路45)に出力する。
The
位相比較回路45は、耐劣化回路42から入力される耐劣化回路出力59と劣化回路43から入力される劣化回路出力60との位相差を位相比較回路出力61として時間/ディジタル変換回路46に出力する。すなわち、位相比較回路45は、例えば、耐劣化回路出力59のあるパルスの立ち上がりのタイミングと、このパルスと対応する劣化回路出力60のパルスの立ち上がりのタイミングと、のタイミング差(位相差)に応じたパルス幅のパルス信号を位相比較回路出力61として時間/ディジタル変換回路46に出力する。時間/ディジタル変換回路46は、位相比較回路45から入力されるパルスのパルス幅をディジタル信号に変換し、この変換結果を劣化検出信号51として検査装置20に出力する。
The
具体的には、図6に示すように、発振回路出力58の第1の周期では劣化がなく、耐劣化回路出力59と劣化回路出力60との間に位相差がない。すなわち、耐劣化回路出力59のパルスP0aと、このパルスP0aと対応する劣化回路出力60のパルスP0bとは、立ち上がりのタイミングが互いに等しい。この場合、位相比較回路出力61はパルス波形とならず、時間/ディジタル変換回路46からの劣化検出信号51の値は「0」となる。
Specifically, as shown in FIG. 6, there is no deterioration in the first period of the oscillation circuit output 58, and there is no phase difference between the deterioration resistant circuit output 59 and the deterioration circuit output 60. That is, the pulse P0a of the deterioration resistant circuit output 59 and the pulse P0b of the deteriorated circuit output 60 corresponding to the pulse P0a have the same rising timing. In this case, the phase comparison circuit output 61 does not have a pulse waveform, and the value of the deterioration detection signal 51 from the time /
また、図6に示すように、発振回路出力58の第2の周期では劣化が進行したことにより、劣化回路出力60のデューティー比が小さく(パルスの幅が狭く)なり、耐劣化回路出力59と劣化回路出力60との間に位相差が生じている。すなわち、耐劣化回路出力59のパルスP1aと、このパルスP1aと対応する劣化回路出力60のパルスP1bとは、立ち上がりのタイミングに(T1b−T1a)だけ差がある。このため、位相比較回路出力61はタイミング差(T1b−T1a)に応じたパルス幅のパルスP1cとなる。時間/ディジタル変換回路46は、このパルスP1cのパルス幅をディジタル値に変換し、この変換結果を劣化検出信号51として出力する。例えば、パルスP1cのパルス幅をディジタル値「1」に変換した場合は、劣化検出信号51の値は「1」となる。
Further, as shown in FIG. 6, since the deterioration has progressed in the second period of the oscillation circuit output 58, the duty ratio of the deterioration circuit output 60 becomes small (the pulse width becomes narrow), and the deterioration resistance circuit output 59 and There is a phase difference from the degradation circuit output 60. That is, the pulse P1a of the deterioration resistant circuit output 59 and the pulse P1b of the deteriorated circuit output 60 corresponding to the pulse P1a are different in the rising timing by (T1b−T1a). Therefore, the phase comparison circuit output 61 becomes a pulse P1c having a pulse width corresponding to the timing difference (T1b−T1a). The time /
また、図6に示すように、発振回路出力58の第3の周期では劣化が更に進行したことにより、劣化回路出力60のデューティー比が更に小さく(パルスの幅が更に狭く)なり、耐劣化回路出力59と劣化回路出力60との間の位相差が拡大している。同様に、耐劣化回路出力59のパルスP2aと、このパルスP2aと対応する劣化回路出力60のパルスP2bとは、立ち上がりのタイミングに(T2b−T2a)だけ差がある。このため、位相比較回路出力61はタイミング差(T2b−T2a)に応じたパルス幅のパルスP2cとなる。時間/ディジタル変換回路46は、このパルスP2cのパルス幅をディジタル値に変換し、この変換結果を劣化検出信号51として出力する。例えば、パルスP2cのパルス幅をディジタル値「2」に変換した場合は、劣化検出信号51の値は「2」となる。
Further, as shown in FIG. 6, since the deterioration further progressed in the third period of the oscillation circuit output 58, the duty ratio of the deterioration circuit output 60 is further reduced (pulse width is further narrowed), and the anti-degradation circuit The phase difference between the output 59 and the degraded circuit output 60 is increased. Similarly, the pulse P2a of the deterioration resistant circuit output 59 and the pulse P2b of the deteriorated circuit output 60 corresponding to the pulse P2a are different in the rising timing by (T2b−T2a). Therefore, the phase comparison circuit output 61 is a pulse P2c having a pulse width corresponding to the timing difference (T2b-T2a). The time /
なお、位相比較回路出力61のパルス幅は、耐劣化回路出力59のあるパルスの立ち上がりのタイミングと、このパルスと対応する劣化回路出力60のパルスの立ち上がりのタイミングと、のタイミング差と同一としても良いし、或いは、このタイミング差と同一ではないが該タイミング差と相関のあるパルス幅としても良い。 The pulse width of the phase comparison circuit output 61 may be the same as the timing difference between the rising timing of a certain pulse of the degradation resistant circuit output 59 and the rising timing of the pulse of the degradation circuit output 60 corresponding to this pulse. Alternatively, a pulse width that is not the same as the timing difference but has a correlation with the timing difference may be used.
ここで、位相比較回路出力61のパルス幅は、劣化回路43の劣化が進行するほど、大きくなる。つまり、このパルス幅をディジタル変換した値である劣化検出信号51は、劣化回路43の劣化の程度(劣化量)を示す信号である。
Here, the pulse width of the phase comparison circuit output 61 increases as the deterioration of the
このように、劣化検出装置40は、処理装置30と相関的に劣化する劣化回路43の劣化量を検出し、該検出した劣化量を劣化検出信号51として出力する。より具体的には、劣化判定回路44は、耐劣化回路出力59と劣化回路出力60との差に基づいて、相関劣化を検出する。
Thus, the
次に、検査装置20の構成を説明する。
Next, the configuration of the
図7に示すように、検査装置20は、例えば、検査制御部21と、検査期待値出力部22と、検査入力値出力部23と、比較部24と、を備えて構成されている。
As illustrated in FIG. 7, the
劣化検出装置40からの劣化検出信号51は、検査制御部21、検査期待値出力部22及び検査入力値出力部23に対してそれぞれ入力される。
The deterioration detection signal 51 from the
検査制御部21は、劣化検出信号51の値に応じた検査制御信号53を処理装置30に出力する。検査入力値出力部23は、劣化検出信号51の値に応じて検査入力値52を処理装置30に出力する。検査期待値出力部22は、劣化検出信号51の値に応じて検査期待値62を比較部24に出力する。また、処理装置30は、検査装置20から入力される検査入力値52に対して所定の処理を施すことにより得られる検査出力値54を検査装置20に出力する。検査装置20の比較部24は、検査期待値出力部22から入力される検査期待値62と、処理装置30から入力される検査出力値54と、を比較し、その比較結果に応じた検査結果出力55を制御装置10に対して出力する。
The
本実施形態の場合、検査制御部21、検査期待値出力部22及び検査入力値出力部23は、例えば、劣化検出信号51の値が「1」以上であれば、相関劣化が検出されていると判定し、処理装置30を検査する必要があると判定する。そして、検査制御部21は、検査の開始を指令する制御信号を含む検査制御信号53を処理装置30に出力し、検査入力値出力部23は検査入力値52を処理装置30に出力し、検査期待値出力部22は検査期待値62を比較部24に出力する。
In the case of this embodiment, the
ここで、処理装置30が行う処理は、例えば、足し算であるとする。この場合に、検査入力値出力部23は、検査入力値52として、例えば、「1」と「2」という数値の組み合わせを出力する場合、検査期待値出力部22が出力する検査期待値62は、その組み合わせに対する答えの「3」である。
Here, it is assumed that the processing performed by the
この場合に、処理装置30が正常に動作していれば(処理装置30が未だ劣化していなければ)、処理装置30は、「3」という検査出力値54を検査装置20に対して出力する。この場合、比較部24は、処理装置30から入力される検査出力値54の「3」と、検査期待値62の「3」と、を比較し、双方が一致していると判定し、検査出力値54と検査期待値62とが一致している旨を示す検査結果出力55を制御装置10に出力する。この場合の検査結果出力55は、換言すれば、処理装置30が実際には未だ劣化していない旨を示す。
In this case, if the
一方、処理装置30が正常に動作していなければ(処理装置30が既に劣化していれば)、処理装置30は、「3」とは異なる検査出力値54(例えば、「4」)を検査装置20に対して出力する。比較部24は、処理装置30から入力される検査出力値54の「4」と、検査期待値62の「3」と、を比較し、双方が不一致であると判定し、検査出力値54と検査期待値62とが不一致である旨を示す検査結果出力55を制御装置10に出力する。この場合の検査結果出力55は、換言すれば、処理装置30が実際に劣化している旨を示す。
On the other hand, if the
制御装置10は、検査出力値54と検査期待値62とが一致している旨を示す検査結果出力55が入力された場合には(処理装置30が実際には未だ劣化していない旨を示す検査結果出力55が入力された場合には)、処理装置30が実際には未だ劣化していないと判断し、通常処理の再開を指令する制御信号63を処理装置30に対して出力する。
When the inspection result output 55 indicating that the inspection output value 54 matches the inspection expected value 62 is input, the
一方、検査出力値54と検査期待値62とが不一致である旨を示す検査結果出力55が入力された場合には(処理装置30が実際に劣化している旨を示す検査結果出力55が入力された場合には)、処理装置30が実際に劣化していると判断し、通常処理の停止(一時的な停止ではなく、完全な停止)を指令する制御信号63を処理装置30に対して出力する。
On the other hand, when the inspection result output 55 indicating that the inspection output value 54 and the inspection expected value 62 are inconsistent is input (the inspection result output 55 indicating that the
このように、検査装置20及び制御装置10は、検査状態時における処理装置30からの出力値(検査出力値54)と、検査期待値62と、の比較に基づいて、処理装置30を検査する。
Thus, the
次に、劣化診断装置100の動作を図8及び図9のフローチャートを参照して説明する。
Next, the operation of the
図8に示すように、劣化診断装置100は、通常時には、通常処理(ステップS1)と、処理装置30の劣化と相関のある劣化(相関劣化)を検出したか否かの判定処理(ステップS2)と、を繰り返し行う。
As shown in FIG. 8, the
処理装置30は、通常処理(ステップS1)時においては、処理入力56に対して所定の処理を行い、この処理結果を処理出力57として出力する。
In the normal process (step S1), the
劣化検出装置40及び検査装置20は、通常処理(ステップS1)時においては、相関劣化の監視処理を行う。すなわち、劣化検出装置40は、上述のようにディジタル値を生成し、そのディジタル値を劣化検出信号51として検査装置20に出力する。また、検査装置20の検査制御部21、検査期待値出力部22及び検査入力値出力部23は、劣化検出信号51の値の監視(例えば、「1」以上であるか否かの監視)をそれぞれ行う。
The
このように、ステップS1では、処理装置30が通常の処理を行うのと並行して、相関劣化の検出(監視)を行う。
As described above, in step S1, correlation degradation is detected (monitored) in parallel with the
ステップS1において、処理装置30の劣化が検出されない限りは(具体的には、劣化検出信号51が「1」以上の値とならない限りは)(ステップS2のN)、ステップS1とステップS2との繰り返しとなる。
As long as deterioration of the
相関劣化が検出された場合(具体的には、劣化検出信号51が「1」以上の値となった場合)には(ステップS2のY)、処理装置30の検査を行うステップS3に移行する。
When the correlation deterioration is detected (specifically, when the deterioration detection signal 51 has a value of “1” or more) (Y in step S2), the process proceeds to step S3 for inspecting the
図8のステップS3の検査処理では、検査制御部21は、図9に示すように、先ず、通常処理の待避処理(通常処理の一時的な停止処理)を行う。すなわち、検査制御部21は、処理装置30に対して検査の開始を指令する制御信号を出力する(ステップS4)。
In the inspection process of step S3 of FIG. 8, the
また、検査期待値出力部22は検査期待値62を比較部24に出力し、検査入力値出力部23は検査入力値52を処理装置30に出力する(ステップS6)。処理装置30は、検査制御部21からの検査制御信号53を受けると、処理入力56に対する処理を一時的に停止する一方で、検査入力値52に対する処理を行う。そして、処理装置30は、検査入力値52に対する処理により得られる処理結果を検査出力値54として検査装置20に出力する(ステップS7)。そして、検査装置20の比較部24は、処理装置30から入力される検査出力値54と、検査期待値出力部22から入力される検査期待値62と、が一致したか否かを判定し(ステップS8)、その判定結果を示す検査結果出力55を制御装置10に対して出力する。すなわち、検査出力値54と検査期待値62とが一致した場合には(ステップS8のY)その旨を示す(換言すれば処理装置30が未だ劣化していない旨を示す)検査結果出力55を、検査出力値54と検査期待値62とが一致しなかった場合には(ステップS8のN)その旨を示す(換言すれば処理装置30が劣化した旨を示す)検査結果出力55を、それぞれ制御装置10に出力する。
Further, the expected test
そして、制御装置10は、検査出力値54と検査期待値62とが一致した旨を示す検査結果出力55が入力された場合には、通常処理の再開を指令する制御信号63を処理装置30に対して出力する(ステップS9)。処理装置30は、通常処理の再開を指令する制御信号63が制御装置10から入力された場合には、該処理装置30に入力される処理入力56に対する処理を行って、その処理結果としての処理出力57を出力する状態に復帰する。また、劣化検出装置40及び検査装置20は、引き続き、処理装置30の劣化と相関のある劣化の監視処理を行う。すなわち、図8のステップS1に移行する。
When the inspection result output 55 indicating that the inspection output value 54 matches the expected inspection value 62 is input, the
また、制御装置10は、検査出力値54と検査期待値62とが一致しなかった旨を示す検査結果出力55が入力された場合には、通常処理の停止を指令する制御信号63を処理装置30に対して出力する(ステップS10)。処理装置30は、通常処理の停止を指令する制御信号63が制御装置10から入力された場合には、通常処理を停止する。つまり、既に一時的に停止しているため、その状態を維持する。
Further, when the inspection result output 55 indicating that the inspection output value 54 and the inspection expected value 62 do not coincide with each other is input, the
劣化診断装置100は、このような一連の動作を、処理装置30の劣化診断動作として行う。
The
以上のような第1の実施形態によれば、検査対象となる処理装置30を検査する検査手段としての検査装置20及び制御装置10と、処理装置30の劣化と相関のある劣化である相関劣化を検出する劣化検出手段としての劣化検出装置40と、を備え、検査手段は、劣化検出装置40により相関劣化が検出された場合に処理装置30を検査するので、処理装置30の検査を適切なタイミングで行うことができる。すなわち、半導体集積回路を含む処理装置30を通常処理の途中で診断するオンラインでの劣化診断を、適切なタイミングで行うことができる。これにより、処理装置30の個体差、或いは、使用環境による故障の発生率の差があっても、それぞれ適切なタイミングで検査を行うことができる。
According to the first embodiment as described above, the
また、劣化検出装置40は、処理装置30と同程度又はそれ以上に経時劣化する劣化回路43と、実質的に経時劣化しない耐劣化回路42と、劣化判定回路44と、を備え、劣化判定回路44は、耐劣化回路42と劣化回路43との劣化量の差に基づいて、相関劣化を検出するので、相関劣化を適切に検出することができる。
Further, the
また、劣化検出装置40は、耐劣化回路42と劣化回路43とに同一のパルス信号を入力する発振回路41を備え、耐劣化回路42は、このパルス信号に基づく耐劣化回路出力59を出力し、劣化回路43は、このパルス信号に基づく劣化回路出力60を出力し、劣化判定回路44は、耐劣化回路出力59と劣化回路出力60との差に基づいて、相関劣化を検出するので、相関劣化を容易且つ確実に検出することができる。このように、耐劣化回路42と劣化回路43とが共通の発振回路41からの信号(発振回路出力58)を入力とすることにより、判定基準を共通化でき、判定が容易になる。
Further, the
また、劣化検出装置40は、位相比較回路45と、時間/ディジタル変換回路46と、を備え、位相比較回路45は、耐劣化回路出力59と、劣化回路出力60と、の位相差に応じたパルス幅のパルスを出力し、時間/ディジタル変換回路46は、位相比較回路45から出力されるパルスのパルス幅に応じた値のディジタル信号を、相関劣化の検出信号(劣化検出信号51)として出力するので、この劣化検出信号51を適切に生成及び出力することができる。
Further, the
また、耐劣化回路42は処理装置30と同じ動作条件で動作させ、劣化回路43は耐劣化回路42よりも劣化が進行する動作条件で動作させることにより、劣化回路43の劣化量を、処理装置30の検査対象回路の劣化量よりも大きくし、処理装置30よりも劣化回路43を少し速く劣化させることができる。これにより、処理装置30が実際に劣化するよりも前に、処理装置30の劣化を未然に検出することができる。
Further, the deterioration-
また、劣化回路43を構成する電気デバイス(例えば、PMOSトランジスタ66及びNMOSトランジスタ67)のうち少なくともひとつの電気デバイスの耐圧は、耐劣化回路42を構成する電気デバイス(例えば、PMOSトランジスタ64及びNMOSトランジスタ65)及び処理装置30を構成する電気デバイスの耐圧よりも低く設定されているので、劣化回路43を耐劣化回路42及び処理装置30よりも速く劣化させることができ、処理装置30の劣化を未然に検出することができるようになる。
Further, the withstand voltage of at least one of the electric devices (for example, the
〔第2の実施形態〕
図10は第2の実施形態に係る劣化診断装置200の構成を示すブロック図、図11は劣化診断装置200が備える劣化検出装置40の構成を示すブロック図、図12は本実施形態の場合の劣化検出装置40の動作を説明するためのタイムチャート、図13は劣化診断装置200が備える検査装置20の構成を示すブロック図、図14は本実施形態の場合の検査処理(図8のステップS3)での処理の流れを示すフローチャートである。
[Second Embodiment]
FIG. 10 is a block diagram showing the configuration of the
本実施形態に係る劣化診断装置200は、相関劣化のレベルを検出し、検出した相関劣化のレベルに応じて互いに異なる検査を行う点で、上記の第1の実施形態と相違し、その他の点では上述の第1の実施形態に係る劣化診断装置100と同様である。
The
図10に示すように、本実施形態の場合、劣化検出装置40は、相関劣化の有無を示す劣化検出信号51(図1)ではなく相関劣化のレベルを示す劣化レベル検出信号1を検査装置20に対して出力する。すなわち、図11に示すように、劣化検出装置40は、劣化判定回路44(図2)に代えて劣化レベル判定回路2を備え、この劣化レベル判定回路2は図11及び図12に示すように、劣化レベル検出信号1を出力する。
As shown in FIG. 10, in the case of the present embodiment, the
なお、本実施形態の場合、具体的には、例えば、劣化レベル判定回路2は、劣化判定回路44(図2)と同じ構成とすることができ、劣化レベル検出信号1も劣化検出信号51(図1)と同じ信号とすることができる。
In the case of this embodiment, specifically, for example, the deterioration
すなわち、本実施形態の場合、劣化検出装置40は、処理装置30と相関的に劣化する劣化回路43の劣化量を検出し、該検出した劣化量を劣化レベル検出信号1として出力する。
That is, in the case of this embodiment, the
例えば、図12に示すように、劣化レベル検出信号1の値が「0」の場合には、相関劣化を検出していない旨を示す。また、劣化レベル検出信号1の値が「1」以上の場合には、相関劣化を検出した旨を示す。このうち、劣化レベル検出信号1の値が「1」の場合には、相関劣化のレベルが第1レベルである旨を示し、劣化レベル検出信号1の値が「2」の場合には、相関劣化のレベルが第2レベルである旨を示し、劣化レベル検出信号1の値が「3」の場合(図示略)には、相関劣化のレベルが第3レベルである旨を示す。なお、本実施形態では、例えば、このように、劣化のレベルを3つのレベルで検出する例を説明するが、劣化のレベル数は2つであっても良いし、4つ以上であっても良い。
For example, as shown in FIG. 12, when the value of the deterioration
また、本実施形態の場合、検査装置20は、相関劣化のレベルに応じて、異なる種類の検査を行う。
In the present embodiment, the
検査装置20は、劣化レベル検出信号1の値が「1」以上である場合には、処理装置30が劣化したものと便宜的に判定し、処理装置30の検査を行う。
When the value of the deterioration
すなわち、本実施形態の場合、検査制御部21、検査期待値出力部22及び検査入力値出力部23に対して、劣化検出装置40からの劣化レベル検出信号1がそれぞれ入力される。検査制御部21、検査期待値出力部22及び検査入力値出力部23は、例えば、劣化レベル検出信号1の値が「1」以上であれば、処理装置30を検査する必要があると判定する。そして、検査制御部21は、検査の開始を指令する制御信号を含む検査制御信号53を処理装置30に出力する。また、検査入力値出力部23は、相関劣化のレベルに応じた(劣化レベル検出信号1の値に応じた)検査入力値52を処理装置30に出力し、検査期待値出力部22は相関劣化のレベルに応じた(劣化レベル検出信号1の値に応じた)検査期待値62を比較部24に出力する。
That is, in the present embodiment, the deterioration
ここで、相関劣化のレベルに応じた検査とは、例えば、相関劣化のレベルが高いほど、処理装置30に行わせる処理の数を増やすことが挙げられる。具体的には、例えば、処理装置30による処理が上述のような演算である場合に、検査入力値52として出力する数値の組み合わせの数、並びに、検査期待値62として出力する数値の数を、相関劣化のレベルが高いほど増やすと良い。具体的には、例えば、相関劣化が第1レベルの場合には、検査入力値52として1組の数値の組み合わせ(例えば、「1」と「2」という組み合わせ)を出力し、検査期待値62として1つの数値(例えば、「1」と「2」という組み合わせに対する答えの「3」)を出力する。また、相関劣化が第2レベルの場合には、例えば、検査入力値52として2組の数値の組み合わせ(例えば、「1」と「2」という組み合わせと、「2」と「3」という組み合わせ)を出力し、検査期待値62として2つの数値(例えば、「3」と「5」)を出力する。同様に、相関劣化が第3レベルの場合には、例えば、検査入力値52として3組の数値の組み合わせを出力し、検査期待値62として3つの数値を出力する。このように、相関劣化のレベルに応じて、処理装置30に行わせる処理の数を変更することにより、相関劣化のレベルに応じて、異なる精度で処理装置30の検査を行うことができる。なぜなら、例えば、1組の数値の組み合わせに対する演算を行わせるだけでは検出できないような劣化を、2組の数値の組み合わせに対する演算を行わせることにより検出することができたり、或いは、2組の数値の組み合わせに対する演算を行わせるだけでは検出できないような劣化を、3組の数値の組み合わせに対する演算を行わせることにより検出することができたりするからである。
Here, the inspection according to the level of correlation deterioration includes, for example, increasing the number of processes to be performed by the
また、処理装置30に行わせる処理の数を複数にする場合、その複数の処理を適切なタイミングで順次に行うように、処理装置30に対して指令することが好ましい。つまり、検査が複数ステップからなる場合、検査制御信号53には、検査のステップを次のステップに進めさせる制御信号が含まれていることが好ましい。このように、本実施形態の場合、相関劣化のレベルに応じた(劣化レベル検出信号1の値に応じた)検査制御信号53を出力することが好ましい。
In addition, when the
処理装置30は、例えば、検査入力値52に含まれる数値の組み合わせに対して、順次に処理を行い、その処理結果を検査出力値54として検査装置20に出力する。
For example, the
比較部24は、処理装置30から入力される検査出力値54の各々と、検査期待値出力部22から入力される検査期待値62の各々と、が全て一致した場合には、検査出力値54の各々と検査期待値62の各々とが全て一致した旨を示す(換言すれば処理装置30が未だ劣化していない旨を示す)検査結果出力55を制御装置10に対して出力する。
When the inspection output values 54 input from the
また、比較部24は、処理装置30から入力される検査出力値54の各々と、検査期待値出力部22から入力される検査期待値62の各々とのうち、少なくとも何れか1つ以上が不一致となった場合には、その旨を示す(換言すれば処理装置30が劣化した旨を示す)検査結果出力55を制御装置10に対して出力する。
Further, the
このように、本実施形態では、検査装置20は、検査状態時における処理装置30からの出力値と、相関劣化のレベルに応じて入力した検査入力値52と対応する検査期待値62との比較に基づいて、処理装置30を検査する。
Thus, in this embodiment, the
次に、劣化診断装置200の動作を図8及び図14のフローチャートを参照して説明する。
Next, the operation of the
本実施形態の場合も、劣化診断装置200は、図8に示す動作を上記の第1の実施形態と同様に行う。そして、相関劣化が検出された場合(具体的には、劣化レベル検出信号1が「1」以上の値となった場合)には(図8のステップS2のY)、処理装置30の検査を行うステップS3に移行する。
Also in the present embodiment, the
図8のステップS3の検査処理では、検査制御部21は、図14に示すように、先ず、通常処理の待避処理(通常処理の一時的な停止処理)を上記の第1の実施形態と同様に行う(ステップS4)。
In the inspection process in step S3 of FIG. 8, as shown in FIG. 14, the
続いて、検査装置20は、相関劣化のレベルを判定する。すなわち、相関劣化のレベルが、第1乃至第3レベルの何れであるかを、検査制御部21、検査期待値出力部22及び検査入力値出力部23の各々が行う(ステップS5)。
Subsequently, the
相関劣化のレベルが第1レベルであった場合(ステップS5の「1」)、検査入力値出力部23は第1レベルの検査入力値52を処理装置30に出力する。具体的には、例えば、1組の数値の組み合わせ(例えば、「1」と「2」という組み合わせ)を出力する(ステップS6−1)。また、検査期待値出力部22は第1レベルの検査期待値62を比較部24に出力する。具体的には、例えば、1組の数値の組み合わせに対する演算の答え(例えば、「3」)を出力する。また、検査制御部21は第1レベルの検査制御信号53を処理装置30に出力する。具体的には、例えば、検査の開始を指令する制御信号のみを出力する。
When the level of correlation deterioration is the first level (“1” in step S5), the inspection input
また、相関劣化のレベルが第2レベルであった場合(ステップS5の「2」)、検査入力値出力部23は第2レベルの検査入力値52を処理装置30に出力する。具体的には、例えば、2組の数値の組み合わせ(例えば、「1」と「2」という組み合わせと、「2」と「3」という組み合わせ)を出力する(ステップS6−2)。また、検査期待値出力部22は第2レベルの検査期待値62を比較部24に出力する。具体的には、例えば、2組の数値の組み合わせに対する演算の答え(例えば、「3」と「5」)を出力する。また、検査制御部21は第2レベルの検査制御信号53を処理装置30に出力する。具体的には、例えば、検査の開始を指令する制御信号と、検査のステップを次のステップに進めさせる制御信号と、を出力する。ここで、検査のステップを次のステップに進めさせる制御信号は、例えば、検査のステップを1つ目の組み合わせ(例えば、「1」と「2」という組み合わせ)に対する演算を行う第1ステップから2つ目の組み合わせ(例えば、「2」と「3」という組み合わせ)に対する演算を行う第2ステップへと切り替える処理を、検査制御信号53の入力タイミングから所定タイミング後に行わせる信号であることが挙げられる。
When the correlation deterioration level is the second level (“2” in step S5), the inspection input
同様に、相関劣化のレベルが第3レベルであった場合(ステップS5の「3」)、検査入力値出力部23は第3レベルの検査入力値52を処理装置30に出力する(ステップS6−3)。また、検査期待値出力部22は第3レベルの検査期待値62を比較部24に出力する。また、検査制御部21は第3レベルの検査制御信号53を処理装置30に出力する。具体的には、例えば、検査の開始を指令する制御信号と、検査のステップを次のステップに進めさせる制御信号と、を出力する。
Similarly, when the level of correlation deterioration is the third level (“3” in step S5), the test input
処理装置30は、検査制御部21からの検査制御信号53を受けると、処理入力56に対する処理を一時的に停止する一方で、検査入力値52に対する処理を行う。そして、処理装置30は、検査入力値52に含まれる各組み合わせの数値に対する処理により得られる処理結果を検査出力値54として順次に検査装置20に出力する(ステップS7)。そして、検査装置20の比較部24は、処理装置30から順次に入力される検査出力値54の各々と、検査期待値出力部22から入力される検査期待値62の各々と、が一致しているか否かを判定し(ステップS8)、その判定結果を示す検査結果出力55を制御装置10に対して出力する。すなわち、比較部24は、処理装置30から入力される検査出力値54と検査期待値出力部22からの検査期待値62とが全て一致した場合には、処理装置30が未だ劣化していない旨を示す検査結果出力55を制御装置10に出力する。一方、検査出力値54と検査期待値62とのうちの少なくとも何れか1つが不一致となった場合には、処理装置30が劣化している旨を示す検査結果出力55を制御装置10に出力する。
When the
そして、制御装置10は、検査出力値54と検査期待値62とが一致した旨を示す検査結果出力55が入力された場合には、通常処理の再開を指令する制御信号63を処理装置30に対して出力する(ステップS9)。処理装置30は、通常処理の再開を指令する制御信号63が検査装置20から入力された場合には、該処理装置30に入力される処理入力56に対する処理を行って、その処理結果としての処理出力57を出力する状態に復帰する。また、劣化検出装置40及び検査装置20は、引き続き、処理装置30の劣化と相関のある劣化の監視処理を行う。すなわち、図8のステップS1に移行する。
When the inspection result output 55 indicating that the inspection output value 54 matches the expected inspection value 62 is input, the
また、制御装置10は、検査出力値54と検査期待値62とが一致しなかった旨を示す検査結果出力55が入力された場合には、通常処理の停止を指令する制御信号63を処理装置30に対して出力する(ステップS10)。処理装置30は、通常処理の停止を指令する制御信号63が検査装置20から入力された場合には、通常処理を停止する。
Further, when the inspection result output 55 indicating that the inspection output value 54 and the inspection expected value 62 do not coincide with each other is input, the
以上のような第2の実施形態によれば、第1の実施形態により得られる効果の他に、以下の効果が得られる。 According to the second embodiment as described above, the following effects are obtained in addition to the effects obtained by the first embodiment.
先ず、劣化検出装置40は、相関劣化のレベルを検出し、検査装置20は、劣化検出装置40により検出された相関劣化のレベルに応じて、互いに異なる検査を行うので、相関劣化のレベルに応じた精度の検査を行うことができる。具体的には、例えば、劣化の程度が軽い場合(例えば、第1レベルの場合)には処理装置30による処理数が少ない検査入力値52を出力し、劣化の程度が重い場合(例えば、第2及び第3レベルの場合)には処理装置30による処理数が多い検査入力値52を出力することにより、相関劣化のレベルに応じた適切な精度の検査を行うことができる。
First, the
また、劣化検出装置40は、処理装置30と同程度又はそれ以上に経時劣化する劣化回路43と、実質的に経時劣化しない耐劣化回路42と、劣化レベル判定回路2と、を備え、劣化レベル判定回路2は、耐劣化回路42と劣化回路43との劣化量の差に基づいて、相関劣化のレベルを検出するので、相関劣化のレベルを適切に検出することができる。
Further, the
また、劣化検出装置40は、耐劣化回路42と劣化回路43とに同一のパルス信号を入力する発振回路41を備え、耐劣化回路42は、このパルス信号に基づく耐劣化回路出力59を出力し、劣化回路43は、このパルス信号に基づく劣化回路出力60を出力し、劣化レベル判定回路2は、耐劣化回路出力59と劣化回路出力60との劣化量の差に基づいて、相関劣化のレベルを検出するので、相関劣化のレベルを容易且つ確実に検出することができる。
Further, the
また、劣化検出装置40は、位相比較回路45と、時間/ディジタル変換回路46と、を備え、位相比較回路45は、耐劣化回路出力59と、劣化回路出力60と、の位相差に応じたパルス幅のパルスを出力し、時間/ディジタル変換回路46は、位相比較回路45から出力されるパルスのパルス幅に応じた値のディジタル信号を、相関劣化のレベルの検出信号(劣化レベル検出信号1)として出力するので、この劣化レベル検出信号1を適切に生成及び出力することができる。
Further, the
〔第3の実施形態〕
図15は第3の実施形態に係る劣化診断装置300の構成を示すブロック図、図16は本実施形態の場合の検査処理(図8のステップS3)での処理の流れを示すフローチャートである。
[Third Embodiment]
FIG. 15 is a block diagram showing the configuration of the
本実施形態は、以下に説明する点でのみ上記の第2の実施形態と相違し、その他の点は第2の実施形態と同様である。 The present embodiment is different from the second embodiment only in the points described below, and the other points are the same as those of the second embodiment.
本実施形態に係る劣化診断装置300においては、処理装置30が劣化したと判断した場合(ステップS8のN)に、直ちに通常処理の停止(ステップS10)を行うのではなく、処理装置30の動作条件を緩和するとともに検査装置20に対して再検査の指令を出力し(ステップS12)、動作条件を緩和した状態においては処理装置30が正常に動作するか否かの判定(ステップS8)を行う。処理装置30の動作条件を緩和することにより処理装置30が正常に動作する場合は(ステップS8のY)、通常処理を再開し、動作条件を下限まで緩和しても処理装置30が正常に動作しない場合は(ステップS11のN)、通常処理の停止(ステップS10)を行う。
In the
図15に示すように、本実施形態に係る劣化診断装置300の制御装置10は、処理装置30が劣化したと判断した場合であって、且つ、処理装置30の動作条件の緩和が可能である場合には、劣化検出装置40及び処理装置30に対して、動作条件緩和を指令する動作条件緩和指令信号3、4をそれぞれ出力し、検査装置20に対して、処理装置30の再検査を指令する再検査指令信号5を出力する。
As shown in FIG. 15, the
ここで、動作条件とは、例えば、電圧、周波数、温度などであることが挙げられる。また、動作条件の緩和とは、例えば、電圧を低下すること、周波数を低下すること、温度を低下すること、などが挙げられる。 Here, the operating conditions include, for example, voltage, frequency, temperature, and the like. In addition, relaxation of operating conditions includes, for example, lowering voltage, lowering frequency, lowering temperature, and the like.
また、動作条件の緩和は、1回(1段階)のみ行うことが可能であるようにしても良いし、複数回(複数段階)行うことが可能であるようにしても良い。 In addition, the operation condition may be relaxed only once (one step), or may be performed a plurality of times (multiple steps).
以下、動作を詳細に説明する。 Hereinafter, the operation will be described in detail.
なお、図16のフローチャートは、ステップS11及びステップS12が追加されている点でのみ図14のフローチャートと相違し、その他の点は図14と同様である。 The flowchart of FIG. 16 is different from the flowchart of FIG. 14 only in that step S11 and step S12 are added, and the other points are the same as those in FIG.
図16に示すように、本実施形態の場合、制御装置10は、処理装置30が劣化したと判断した場合に(ステップS8のN)、直ちに通常処理の停止(ステップS10)を行うのではなく、先ず、処理装置30の動作条件の緩和が可能か否かを判定する(ステップS11)。動作条件の緩和が可能か否かの判定は、例えば、所定の下限値まで動作条件を緩和しているか否かに基づいて行う。
As shown in FIG. 16, in the case of the present embodiment, the
動作条件の緩和が可能な場合、換言すれば、例えば、未だ所定の下限値までは動作条件を緩和していない場合(ステップS11のY)、制御装置10は、動作条件緩和を指令する動作条件緩和指令信号3、4を劣化検出装置40及び処理装置30に対してそれぞれ出力する。一方、検査装置20に対しては、制御装置10は、処理装置30の再検査を指令する再検査指令信号5を出力する(ステップS12)。
If the operating condition can be relaxed, in other words, for example, if the operating condition has not yet been relaxed to the predetermined lower limit (Y in step S11), the
処理装置30は、動作条件緩和指令信号4が入力されると、当該処理装置30の動作条件を1段階だけ緩和する。すなわち、例えば、処理装置30の動作電圧を低下させる。同様に、劣化検出装置40は、動作条件緩和指令信号3が入力されると、当該劣化検出装置40の耐劣化回路42及び劣化回路43の動作条件を1段階だけ緩和する。
When the operating condition
なお、劣化検出装置40は、動作条件が緩和されると、その状態での劣化検出信号51を検査装置20に対して出力する。
When the operating condition is relaxed, the
検査装置20は、再検査指令信号5が入力されると、ステップS5からの処理を上記の第2の実施形態と同様に行う。すなわち、次に行うステップS7では、動作条件が緩和された状態での処理装置30の検査を行い、そのステップS7に続くステップS8では、動作条件が緩和された状態での処理装置30からの検査出力値54と検査期待値62とが一致するか否かの判定を行う。
When the
動作条件を緩和した状態においては処理装置30が正常に動作する場合(ステップS8のY)、動作条件を緩和した状態に維持させたままで、通常処理の復帰処理(ステップS9)を行う。
When the
また、動作条件を緩和した状態においても処理装置30が正常に動作しない場合(ステップS8のN)、動作条件を更に緩和できるか否かの判定を行う(ステップS11)。すなわち、未だ所定の下限値までは動作条件を緩和していない場合(ステップS11のY)、動作条件を更に1段階緩和させるとともに再検査を指令し(ステップS12)、再びステップS5からの処理を行う。
Further, when the
その後、動作条件を下限まで緩和しても処理装置30が正常に動作しない場合(ステップS8でNとなる場合)は、続くステップS11でもNとなり、通常処理の停止(ステップS10)を行う。
Thereafter, if the
以上のような第3の実施形態によれば、制御装置10は、検査の結果、処理装置30が劣化していると判定した場合には、処理装置30の動作条件を緩和させた状態において、再度、処理装置30の検査を検査装置20に行わせ、この再度の検査では処理装置30が劣化していないと判定した場合には、動作条件を緩和させた状態に維持させるので、動作条件の緩和で劣化の現れ方が小さくなる場合、動作条件を緩和した状態で通常処理を継続することが可能となり、処理装置30の寿命を延長することができる。
According to the third embodiment as described above, when the
〔第4の実施形態〕
図17は第4の実施形態に係る劣化診断装置が備える検査装置20の構成を示すブロック図である。
[Fourth Embodiment]
FIG. 17 is a block diagram illustrating a configuration of the
本実施形態の場合、相関劣化を検出した場合に処理装置30を検査するだけでなく、タイマーを用いて所定周期(所定時間間隔)毎に処理装置30を検査する。その他の点では、第2の実施形態と同様である。
In the case of the present embodiment, not only the
図17に示すように、本実施形態に係る劣化診断装置の検査装置20は、タイマー14を備えている。タイマー14は、検査制御部21からの指令に応じて初期化(リセット)される。タイマー14は、初期化されると、時間計測を開始し、その計測時間を検査制御部21に出力する。
As shown in FIG. 17, the deterioration diagnosis
検査制御部21は、タイマー14の計測時間が所定時間となった場合には、処理装置30の検査を行う。すなわち、計測時間が所定時間となった場合には、検査制御部21は、検査の開始を指令する検査制御信号53を処理装置30に出力する。また、これととともに、検査期待値出力部22に対しては検査期待値62を比較部24に出力させる指令を、検査入力値出力部23に対しては検査入力値52を処理装置30に出力させる指令を、それぞれ出力する。
The
第4の実施形態によれば、劣化診断装置の検査装置20は、タイマー14を備え、タイマー14により所定時間が計時される度に、処理装置30を検査するので、相関劣化の検出だけをトリガーとするのではなく、所定時間が経過することもトリガーとして処理装置30の検査を行うことができる。
According to the fourth embodiment, the
〔第5の実施形態〕
図18は第5の実施形態に係る劣化診断装置が備える検査装置20の構成を示すブロック図、図19は第5の実施形態に係る劣化診断装置による処理の流れを示すフローチャート、図20は図19の劣化タイマー初期化付き検査処理(ステップS13)での処理の流れを示すフローチャート、図21は図19の劣化タイマーによる検査処理(ステップS15)での処理の流れを示すフローチャートである。
[Fifth Embodiment]
FIG. 18 is a block diagram showing the configuration of the
本実施形態は、以下に説明する点でのみ上記の第2の実施形態と相違し、その他の点は第2の実施形態と同様である。 The present embodiment is different from the second embodiment only in the points described below, and the other points are the same as those of the second embodiment.
図18に示すように、本実施形態に係る劣化診断装置の検査装置20は、例えば、相関劣化の各レベル(例えば、第1乃至第3レベル)毎に、個別のタイマーを備えている。すなわち、第1劣化タイマー11は第1レベルに対応し、第2劣化タイマー12は第2レベルに対応し、第3劣化タイマー13は第3レベルに対応する。
As illustrated in FIG. 18, the
各劣化タイマー11〜13は、検査制御部21からの指令に応じて初期化(リセット)される。各タイマー11〜13は、初期化されると、時間計測を開始し、その計測時間を検査制御部21に出力する。
Each of the
検査制御部21は、各劣化タイマー11〜13毎に、所定時間の計時を監視する。すなわち、例えば、第1劣化タイマー11については計測時間が3時間となることを、第2劣化タイマー12については計測時間が2時間となることを、第3劣化タイマー13については計測時間が1時間となることを、それぞれ監視する。
The
検査制御部21は、第1レベルに対応する第1劣化タイマー11により所定時間(例えば、3時間)が計時された場合には、相関劣化が第1レベルであると判定した場合と同様の検査を行う。同様に、第2レベルに対応する第2劣化タイマー12により所定時間(例えば、2時間)が計時された場合には、相関劣化が第2レベルであると判定した場合と同様の検査を、第3レベルに対応する第3劣化タイマー13により所定時間(例えば、1時間)が計時された場合には、相関劣化が第3レベルであると判定した場合と同様の検査を、それぞれ行う。
When the predetermined time (for example, 3 hours) is counted by the
以下、動作を説明する。 The operation will be described below.
図19において、ステップS1及びステップS2は上記の第2の実施形態と同様である。 In FIG. 19, step S1 and step S2 are the same as those in the second embodiment.
ステップS2でYの場合、劣化タイマー初期化付き検査処理を行う(ステップS13)。この劣化タイマー初期化付き検査処理(ステップS13)では、図20の処理を行う。 In the case of Y in step S2, inspection processing with deterioration timer initialization is performed (step S13). In the inspection process with deterioration timer initialization (step S13), the process of FIG. 20 is performed.
図20の劣化タイマー初期化付き検査処理は、上記の第2の実施形態の場合の検査処理(図14)と比較して、第1乃至第3劣化タイマー11〜13の初期化処理(ステップS16−1、S16−2、S16−3)が追加されている点でのみ相違し、その他の点は第2の実施形態の場合の検査処理と同様である。
The inspection process with initialization of the deterioration timer in FIG. 20 is an initialization process (step S16) of the first to
すなわち、ステップS6−1とステップS7との間には第1レベルに対応する第1劣化タイマー11の初期化処理(ステップS16−1)が挿入されている。この初期化処理では、検査制御部21は、第1劣化タイマー11を初期化する。同様に、ステップS6−2とステップS7との間には第2レベルに対応する第2劣化タイマー12の初期化処理(ステップS16−2)が挿入されている。この初期化処理では、検査制御部21は、第2劣化タイマー12を初期化する。同様に、ステップS6−3とステップS7との間には第3レベルに対応する第3劣化タイマー13の初期化処理(ステップS16−3)が挿入されている。この初期化処理では、検査制御部21は、第3劣化タイマー13を初期化する。
That is, the initialization process (step S16-1) of the
図20の劣化タイマー初期化付き検査処理において、ステップS8でYとなって、通常処理に復帰する場合、再び図19のステップS1からの処理を行う。 In the inspection process with initialization of the deterioration timer in FIG. 20, when the result is Y in step S8 and the process returns to the normal process, the process from step S1 in FIG. 19 is performed again.
また、図19のステップS2でNの場合、検査制御部21は、何れかの劣化タイマー11〜13が所定時間(所定周期の到来)を計時したか否かを判定する(ステップS14)。
Further, in the case of N in step S2 of FIG. 19, the
何れかの劣化タイマー11〜13が所定時間を計時した場合(ステップS14のY)、劣化タイマーによる検査処理を行う(ステップS15)。この劣化タイマーによる検査処理(ステップS15)では、図21の処理を行う。
When any one of the
図21の劣化タイマーによる検査処理は、上記の第2の実施形態の場合の検査処理(図14)におけるステップS5に代えて、ステップS17を備える点で第2の実施形態の場合の検査処理と相違し、その他の点は第2の実施形態の場合の検査処理と同様である。 The inspection process by the deterioration timer in FIG. 21 is the same as the inspection process in the second embodiment in that it includes step S17 instead of step S5 in the inspection process (FIG. 14) in the second embodiment. The other points are the same as the inspection processing in the second embodiment.
すなわち、図21の劣化タイマーによる検査処理では、上記の第2の実施形態と同様に、ステップS4を行った後、検査制御部21は、所定時間を計時した劣化タイマーが劣化タイマー11〜13の何れであるかを判定する(ステップS17)。
That is, in the inspection process by the deterioration timer of FIG. 21, as in the second embodiment, after performing step S <b> 4, the
所定時間を計時した劣化タイマーが第1劣化タイマー11であった場合には(ステップS17の「1」)、検査制御部21は、その旨を検査入力値出力部23及び検査期待値出力部22に対して通知する。続いて、相関劣化が第1レベルであった場合と同様の検査を行う(ステップS6−1〜ステップS7)。
If the deterioration timer that has timed the predetermined time is the first deterioration timer 11 (“1” in step S17), the
同様に、所定時間を計時した劣化タイマーが第2劣化タイマー12であった場合には(ステップS17の「2」)、検査制御部21は、その旨を検査入力値出力部23及び検査期待値出力部22に対して通知する。続いて、相関劣化が第2レベルであった場合と同様の検査を行う(ステップS6−2〜ステップS7)。
Similarly, when the deterioration timer that has timed the predetermined time is the second deterioration timer 12 (“2” in step S17), the
同様に、所定時間を計時した劣化タイマーが第3劣化タイマー13であった場合には(ステップS17の「3」)、検査制御部21は、その旨を検査入力値出力部23及び検査期待値出力部22に対して通知する。続いて、相関劣化が第3レベルであった場合と同様の検査を行う(ステップS6−3〜ステップS7)。
Similarly, when the deterioration timer that has timed the predetermined time is the third deterioration timer 13 (“3” in step S17), the
図21の劣化タイマーによる検査処理において、ステップS8でYとなって、通常処理に復帰する場合、再び図19のステップS1からの処理を行う。 In the inspection process by the deterioration timer in FIG. 21, when the result is Y in step S8 and the process returns to the normal process, the process from step S1 in FIG. 19 is performed again.
また、図19のステップS14でNの場合、再びステップS1からの処理を行う。 In the case of N in step S14 in FIG. 19, the processing from step S1 is performed again.
以上のような第5の実施形態によれば、検査装置20は、相関劣化のレベル毎に、個別のタイマー11〜13を備え、これらタイマー11〜13によりそれぞれの所定時間が計時される度に、処理装置30を検査するので、相関劣化の各レベル毎に、相関劣化の検出をトリガーとするだけでなく、所定時間が経過することもトリガーとして検査を開始できるようになる。
According to the fifth embodiment as described above, the
また、相関劣化が検出されることに基づき検査を行った場合には、タイマー11〜13のうち、当該検出された相関劣化のレベルと対応するタイマー11〜13を初期化するので、検査の頻度が必要以上に高くならないように調節することができる。
Further, when the inspection is performed based on the detection of the correlation deterioration, the
なお、本実施形態では、相関劣化のレベルが3つであり、タイマー11〜13の数も3つである例を説明したが、相関劣化のレベル数、並びに、タイマーの数は、2つ或いは4つ以上であっても良い。
In the present embodiment, the example in which the level of correlation degradation is three and the number of
〔第6の実施形態〕
図22は第6の実施形態に係る劣化診断装置による処理の流れを示すフローチャートであって、図19の劣化タイマー初期化付き検査処理(ステップS13)での処理の流れを示すフローチャートである。
[Sixth Embodiment]
FIG. 22 is a flowchart showing the flow of processing by the deterioration diagnosis apparatus according to the sixth embodiment, and is a flowchart showing the flow of processing in the inspection process with initialization of deterioration timer (step S13) in FIG.
本実施形態に係る劣化診断装置は、上記の第3の実施形態に係る劣化診断装置300(図15)と同様に構成され、且つ、その検査装置20は、第5の実施形態(図18)と同様に構成されている。
The deterioration diagnosis apparatus according to this embodiment is configured in the same manner as the deterioration diagnosis apparatus 300 (FIG. 15) according to the third embodiment, and the
本実施形態に係る劣化診断装置は、図22に示すように、劣化タイマー初期化付き検査処理(図19のステップS13)において、ステップS8までは上記の第5の実施形態と同様の処理を行う。 As shown in FIG. 22, the deterioration diagnosis apparatus according to the present embodiment performs the same processing as in the fifth embodiment until step S8 in the inspection process with initialization of deterioration timer (step S13 in FIG. 19). .
ただし、本実施形態の場合、処理装置30が劣化したと判断した場合(ステップS8のN)には、上記の第3の実施形態と同様に、ステップS11及びステップS12の処理を経てステップS5からの処理を行うか、或いは、ステップS11及びステップS10の処理を行う。
However, in the case of this embodiment, when it is determined that the
すなわち、処理装置30が劣化したと判断した場合(ステップS8のN)に、直ちに通常処理の停止(ステップS10)を行うのではなく、処理装置30の動作条件を緩和するとともに検査装置20に対して再検査の指令を出力し(ステップS12)、動作条件を緩和した状態においては処理装置30が正常に動作するか否かの判定(ステップS8)を行う。処理装置30の動作条件を緩和することにより処理装置30が正常に動作する場合は(ステップS8のY)、通常処理を再開し、動作条件を下限まで緩和しても処理装置30が正常に動作しない場合は(ステップS11のN)、通常処理の停止(ステップS10)を行う。
That is, when it is determined that the
以上のような第6の実施形態によれば、上記の第3の実施形態により得られる効果と、上記の第5の実施形態により得られる効果と、を組み合わせた効果が得られる。 According to the sixth embodiment as described above, an effect obtained by combining the effect obtained by the third embodiment and the effect obtained by the fifth embodiment can be obtained.
〔第7の実施形態〕
図23は第7の実施形態に係る劣化診断装置による処理の流れを示すフローチャートであって、図19の劣化タイマーによる検査処理(ステップS15)での処理の流れを示すフローチャートである。
[Seventh Embodiment]
FIG. 23 is a flowchart showing a flow of processing by the deterioration diagnosis apparatus according to the seventh embodiment, and is a flowchart showing a flow of processing in the inspection processing (step S15) by the deterioration timer of FIG.
本実施形態に係る劣化診断装置は、上記の第6の実施形態に係る劣化診断装置と同様に構成されている。 The deterioration diagnosis apparatus according to the present embodiment is configured in the same manner as the deterioration diagnosis apparatus according to the sixth embodiment.
本実施形態に係る劣化診断装置は、図23に示すように、劣化タイマーによる検査処理(図19のステップS15)において、ステップS8までは上記の第5及び第6の実施形態と同様の処理を行う。 As shown in FIG. 23, the deterioration diagnosis apparatus according to the present embodiment performs the same processing as in the fifth and sixth embodiments up to step S8 in the inspection process (step S15 in FIG. 19) using the deterioration timer. Do.
ただし、本実施形態の場合、処理装置30が劣化したと判断した場合(ステップS8のN)には、上記の第3の実施形態と同様に、ステップS11及びステップS12の処理を経てステップS17からの処理を行うか、或いは、ステップS11及びステップS10の処理を行う。
However, in the case of this embodiment, when it is determined that the
すなわち、処理装置30が劣化したと判断した場合(ステップS8のN)に、直ちに通常処理の停止(ステップS10)を行うのではなく、処理装置30の動作条件を緩和するとともに検査装置20に対して再検査の指令を出力し(ステップS12)、動作条件を緩和した状態においては処理装置30が正常に動作するか否かの判定(ステップS8)を行う。処理装置30の動作条件を緩和することにより処理装置30が正常に動作する場合は(ステップS8のY)、通常処理を再開し、動作条件を下限まで緩和しても処理装置30が正常に動作しない場合は(ステップS11のN)、通常処理の停止(ステップS10)を行う。
That is, when it is determined that the
以上のような第7の実施形態によれば、上記の第5又は第6の実施形態により得られる効果と、上記の第3の実施形態により得られる効果と、を組み合わせた効果が得られる。 According to the seventh embodiment as described above, an effect obtained by combining the effect obtained by the fifth or sixth embodiment and the effect obtained by the third embodiment can be obtained.
〔第8の実施形態〕
図24は第8の実施形態に係る劣化診断装置による処理の流れを示すフローチャート、図25は図24の検査周期変更処理(ステップS19)での処理の流れを示すフローチャート、図26は図24のタイマーによる検査処理(ステップS21)での処理の流れを示すフローチャートである。
[Eighth Embodiment]
FIG. 24 is a flowchart showing the flow of processing by the degradation diagnosis apparatus according to the eighth embodiment, FIG. 25 is a flowchart showing the flow of processing in the inspection cycle changing process (step S19) in FIG. 24, and FIG. It is a flowchart which shows the flow of a process by the test | inspection process (step S21) by a timer.
本実施形態では、相関劣化のレベルに応じて検査の種類を変更するのではなく、相関劣化のレベルに応じて検査の周期(時間間隔)を変更する。 In the present embodiment, the type of inspection is not changed according to the level of correlation deterioration, but the inspection period (time interval) is changed according to the level of correlation deterioration.
本実施形態に係る劣化診断装置は、上記の第4の実施形態に係る劣化診断装置と同様に構成されている。すなわち、検査装置20はタイマー14(図17)を備えている。
The deterioration diagnosis apparatus according to the present embodiment is configured in the same manner as the deterioration diagnosis apparatus according to the fourth embodiment. That is, the
以下、動作を説明する。 The operation will be described below.
図24において、先ず、検査制御部21は、タイマー14を初期化する(ステップS18)。続いて、ステップS1及びステップS2を上記の第2の実施形態と同様に行う。
In FIG. 24, first, the
ステップS2でYとなった場合、検査周期変更処理(ステップS19)を行う。この検査周期変更処理(ステップS19)では、図25の処理を行う。 When Y is determined in step S2, the inspection cycle changing process (step S19) is performed. In this inspection cycle changing process (step S19), the process of FIG. 25 is performed.
すなわち、検査周期変更処理(ステップS19)では、先ず、第2の実施形態の場合の検査処理(図14)と同様に劣化レベルの判定処理(ステップS5)を行う。 That is, in the inspection cycle changing process (step S19), first, the deterioration level determination process (step S5) is performed in the same manner as the inspection process (FIG. 14) in the second embodiment.
相関劣化のレベルが第1レベルであった場合(ステップS5の「1」)、検査制御部21は、検査周期を第1レベルの周期(例えば、3時間)に変更する処理を行って(ステップS22−1)、この検査周期変更処理を終了する。
When the level of correlation deterioration is the first level (“1” in step S5), the
同様に、検査制御部21は、相関劣化のレベルが第2レベルであった場合(ステップS5の「2」)、検査周期を第2レベルの周期(例えば、2時間)に変更する処理を行い(ステップS22−2)、相関劣化のレベルが第3レベルであった場合(ステップS5の「3」)、検査周期を第3レベルの周期(例えば、1時間)に変更する処理を行い(ステップS22−3)、それぞれ検査周期変更処理を終了する。
Similarly, when the level of correlation deterioration is the second level (“2” in step S5), the
ステップS19に続いて、又は、ステップS2でNとなった場合は、ステップS20に移行する。ステップS20では、検査制御部21は、タイマー14による計測時間が所定の検査周期となったか否かを判定する。
Subsequent to step S19 or when N is determined in step S2, the process proceeds to step S20. In step S20, the
タイマー14による計測時間が所定の検査周期となった場合(ステップS20のY)、ステップS21に移行し、タイマーによる検査処理を行う。 When the measurement time by the timer 14 becomes a predetermined inspection cycle (Y in Step S20), the process proceeds to Step S21, and inspection processing by the timer is performed.
ステップS21では、図26の処理を行う。 In step S21, the process of FIG. 26 is performed.
図26の処理は、上記の第2の実施形態の場合の検査処理(図14)と比較して、ステップS5、S6−1、S6−2、S6−3を備えていない代わりに、ステップS6を備えている点でのみ第2の実施形態の場合の検査処理(図14)と相違し、その他の点はこの検査処理と同様である。 The process of FIG. 26 is not provided with steps S5, S6-1, S6-2, and S6-3 in comparison with the inspection process (FIG. 14) in the case of the second embodiment described above. It differs from the inspection process (FIG. 14) in the case of 2nd Embodiment only in the point provided with, and other points are the same as this inspection process.
図26のステップS6以降の処理は、上記の第1の実施形態における検査処理(図9)と同様であるため、説明を省略する。 The processes after step S6 in FIG. 26 are the same as the inspection process (FIG. 9) in the first embodiment, and thus the description thereof is omitted.
ステップS21の後は、ステップS1からの処理を行う。 After step S21, the process from step S1 is performed.
以上のような第8の実施形態によれば、検査装置20は、タイマー14を備え、タイマー14により所定時間が計時される度に、処理装置30を検査するので、上記の第4の実施形態と同様の効果が得られる。しかも、相関劣化のレベルに応じて、検査周期(タイマー14が計時する所定時間の長さ)を変更するので、相関劣化のレベルに応じて適切な時間間隔で処理装置30の検査を行うことができる。
According to the eighth embodiment as described above, the
〔第9の実施形態〕
図27は第9の実施形態に係る劣化診断装置による処理の流れを示すフローチャートであって、図24のタイマーによる検査処理(ステップS21)での処理の流れを示すフローチャートである。
[Ninth Embodiment]
FIG. 27 is a flowchart showing the flow of processing by the deterioration diagnosis apparatus according to the ninth embodiment, and is a flowchart showing the flow of processing in the inspection processing (step S21) by the timer of FIG.
本実施形態に係る劣化診断装置は、上記の第3の実施形態に係る劣化診断装置300(図15)と同様に構成され、且つ、その検査装置20は、第8の実施形態と同様に構成されている。
The deterioration diagnosis apparatus according to the present embodiment is configured in the same manner as the deterioration diagnosis apparatus 300 (FIG. 15) according to the third embodiment, and the
本実施形態に係る劣化診断装置は、図27に示すように、タイマーによる検査処理(図24のステップS21)において、ステップS8までは上記の第8の実施形態と同様の処理を行う。 As shown in FIG. 27, the degradation diagnosis apparatus according to the present embodiment performs the same processing as in the eighth embodiment up to step S8 in the inspection processing by the timer (step S21 in FIG. 24).
ただし、本実施形態の場合、処理装置30が劣化したと判断した場合(ステップS8のN)には、上記の第3の実施形態と同様に、ステップS11及びステップS12の処理を経てステップS6からの処理を行うか、或いは、ステップS11及びステップS10の処理を行う。
However, in the case of this embodiment, when it is determined that the
すなわち、処理装置30が劣化したと判断した場合(ステップS8のN)に、直ちに通常処理の停止(ステップS10)を行うのではなく、処理装置30の動作条件を緩和するとともに検査装置20に対して再検査の指令を出力し(ステップS12)、動作条件を緩和した状態においては処理装置30が正常に動作するか否かの判定(ステップS8)を行う。処理装置30の動作条件を緩和することにより処理装置30が正常に動作する場合は(ステップS8のY)、通常処理を再開し、動作条件を下限まで緩和しても処理装置30が正常に動作しない場合は(ステップS11のN)、通常処理の停止(ステップS10)を行う。
That is, when it is determined that the
以上のような第9の実施形態によれば、上記の第3の実施形態により得られる効果と、上記の第8の実施形態により得られる効果と、を組み合わせた効果が得られる。 According to the ninth embodiment as described above, an effect obtained by combining the effect obtained by the third embodiment and the effect obtained by the eighth embodiment can be obtained.
〔第10の実施形態〕
図28は第10の実施形態に係る劣化診断装置が備える劣化検出装置の劣化回路43の構成を示す回路図である。
[Tenth embodiment]
FIG. 28 is a circuit diagram showing a configuration of the
上記の各実施形態では、例えば、図4に示すように、PMOSトランジスタ66の耐圧は、耐劣化回路42のPMOSトランジスタ64(図3)及びNMOSトランジスタ65(図3)と同程度に高い耐圧に設定され、NMOSトランジスタ67は、PMOSトランジスタ66よりも耐圧が低く設定されている例を説明した。
In each of the above embodiments, for example, as shown in FIG. 4, the withstand voltage of the
これに対し、本実施形態では、例えば、図28に示すように、NMOSトランジスタ67の耐圧は、耐劣化回路42のPMOSトランジスタ64(図3)及びNMOSトランジスタ65(図3)と同程度に高い耐圧に設定され、PMOSトランジスタ66は、NMOSトランジスタ67よりも耐圧を低く設定する。
On the other hand, in the present embodiment, for example, as shown in FIG. 28, the breakdown voltage of the
この場合、劣化回路43においては、PMOSトランジスタ66が劣化しやすいため、特にこのPMOSトランジスタ66の劣化を検出できるようになっている。
In this case, in the
本実施形態の場合も、上記の第1乃至第9の実施形態と同様の効果が得られる。 In the case of the present embodiment, the same effects as those of the first to ninth embodiments can be obtained.
〔第11の実施形態〕
図29は第11の実施形態に係る劣化診断装置が備える劣化検出装置群15の構成を示すブロック図である。
[Eleventh embodiment]
FIG. 29 is a block diagram showing a configuration of the degradation
本実施形態に係る劣化診断装置は、例えば、上記の第2乃至第10の実施形態に係る各劣化診断装置の劣化検出装置40に代えて、図29に示す劣化検出装置群15を備えている。
The degradation diagnosis apparatus according to this embodiment includes, for example, a degradation
劣化検出装置群15は、図29に示すように、複数の劣化検出装置(例えば、2つの劣化検出装置40a、40b)を備えている。
As shown in FIG. 29, the deterioration
各劣化検出装置40a、40bは、互いに異なる種類の相関劣化(或いは、相関劣化のレベル)を検出する。
Each of the
ここで、劣化の種類としては、例えば、光又は熱による劣化と、振動による劣化と、が挙げられる。 Here, examples of the type of deterioration include deterioration due to light or heat and deterioration due to vibration.
相関劣化として光又は熱による劣化を検出する場合、劣化検出装置(例えば、第1劣化検出装置40a)は、例えば、上記の第2乃至第9の実施形態における劣化検出装置40と同様に構成すると良い。このため、第1劣化検出装置40aから出力される第1劣化レベル検出信号1aは、例えば、上記の第2乃至第9の実施形態における劣化レベル検出信号1と同様である。
When detecting deterioration due to light or heat as the correlation deterioration, the deterioration detection device (for example, the first
また、振動による劣化の場合、瞬時に大ダメージが加わることによって、回路(例えば、劣化回路43)に入力を与えても出力が得られない状態となることが予想される。このため、劣化検出装置(例えば、第2劣化検出回路40b)は、例えば、入力に対して出力が得られるか否かを判定する機能を有する回路で良い。このため、第2劣化検出装置40bから出力される第2劣化レベル検出信号1bは、例えば、2値信号(「0」又は「1」)で良い。
Further, in the case of deterioration due to vibration, it is expected that a state in which no output can be obtained even when an input is given to a circuit (for example, the deterioration circuit 43) due to an instantaneous large damage. For this reason, the deterioration detection device (for example, the second
検査装置20には、各劣化検出装置40a、40bからの劣化レベル検出信号1a、1bが入力される。検査装置20は、劣化レベル検出信号1a、1bに基づいて、劣化の種類毎に、処理装置30の検査の要否を判定し、検査が必要であると判定した場合には、検査を行う。また、この検査は、劣化の種類毎、更には、劣化のレベル毎に、異なるものとすることができる。
The
以上のような第11の実施形態によれば、複数の劣化検出装置40a、40bを備え、劣化検出装置40a、40bの各々は、互いに異なる種類の相関劣化を検出するので、劣化の種類ごとに、その種類に合わせた検査を行うことができるので、検査の信頼度を高めることができる。しかも、検出していない劣化に応じた検査を行う必要がないため、検査時間を短縮することもできる。
According to the eleventh embodiment as described above, a plurality of
なお、検出する劣化の種類、並びに、劣化検出装置の数は、3つ以上であっても良いのは勿論である。 Of course, the number of types of degradation to be detected and the number of degradation detection devices may be three or more.
〔第12の実施形態〕
図30は第12の実施形態に係る劣化診断装置が備える劣化検出装置40の構成を示すブロック図である。
[Twelfth embodiment]
FIG. 30 is a block diagram illustrating a configuration of a
図30に示すように、本実施形態の場合、劣化検出装置40が発振回路41を備えていない点と、以下に説明する点でのみ上記の第1の実施形態と相違し、その他の点は上記の第1の実施形態と同様である。
As shown in FIG. 30, in the case of the present embodiment, the
耐劣化回路42及び劣化回路43は、例えば、ある共通の入力電圧を入力とし、この入力電圧と、予め定められた閾値電圧との比較結果(論理「1」又は論理「0」)を耐劣化回路出力59及び劣化回路出力60としてそれぞれ出力する回路であることが挙げられる。ただし、閾値電圧は、劣化に伴い変化する(低くなる)。このため、劣化回路43が劣化すると、その閾値電圧が変化(低下)する結果として、劣化回路出力60の論理値も変化する。例えば、耐劣化回路42及び劣化回路43は、入力電圧が閾値電圧よりも高ければ論理「1」、低ければ論理「0」を、耐劣化回路出力59及び劣化回路出力60としてそれぞれ出力する。具体的には、例えば、入力電圧が0.9Vであり、耐劣化回路42及び劣化回路43の当初の閾値電圧が1.0Vであるとすると、劣化回路43は、劣化していなければ、論理「0」を劣化回路出力60として出力し、劣化によって閾値が例えば0.8Vになると、論理「1」を劣化回路出力60として出力する。一方、耐劣化回路42は実質的に劣化しないため、耐劣化回路出力59として論理「0」の出力を継続する。
The
劣化判定回路44は耐劣化回路出力59と劣化回路出力60との比較結果を劣化検出信号51として出力する。すなわち、耐劣化回路出力59と劣化回路出力60とが一致(ともに論理「0」)する場合には、その旨を示す劣化検出信号51(例えば、「0」)を出力する。他方、耐劣化回路出力59と劣化回路出力60とが不一致(劣化回路出力60が「1」)の場合には、その旨を示す劣化検出信号51(例えば、「1」)を出力する。
The
検査装置20は、劣化検出信号51の値に基づいて、相関劣化の有無を判定することができる。すなわち、例えば、劣化検出信号51の値が「0」であれば劣化なしと判定でき、「1」であれば劣化有りと判定できる。
The
本実施形態の場合、劣化判定回路44が耐劣化回路42からの耐劣化回路出力59と劣化回路43からの劣化回路出力60との比較を常時行うようにすることにより、耐劣化回路出力59と劣化回路出力60との同期を行わなくても、相関劣化を検出できる。
In the case of the present embodiment, the
なお、第12の実施形態では、電圧を用いて相関劣化を検出する例を説明したが、耐劣化回路42及び劣化回路43に入力する信号の種類としては、電圧以外にも、電流、周波数、パルス幅などを用いても良い。
In the twelfth embodiment, the example in which the correlation deterioration is detected using the voltage has been described. However, the types of signals input to the deterioration-
以上、本発明を上記実施形態に即して説明したが、本発明は上記実施形態の構成に限定されるものでなく、本発明の範囲内で当業者であればなしうるであろう各種変形、修正を含むことは勿論である。 The present invention has been described with reference to the above embodiment, but the present invention is not limited to the configuration of the above embodiment, and various modifications that can be made by those skilled in the art within the scope of the present invention. Of course, modifications are included.
例えば、上記の各実施形態では、劣化検出装置(劣化検出装置40、40a、40b)が劣化回路43及び耐劣化回路42を備える例を説明したが、耐劣化回路42は備えないようにしても良い。ただし、この場合、例えば、初期状態の劣化回路43が出力する劣化回路出力60の値をリファレンスとして記憶しておき、この記憶している値と劣化回路出力60との比較に基づいて、劣化レベル検出信号1、劣化レベル検出信号1a、1b或いは劣化検出信号51を生成及び出力するようにすれば良い。
For example, in each of the above-described embodiments, the example in which the deterioration detection device (
また、上記の各実施形態では、検査出力値54と検査期待値62とが一致しているか否かに基づいて処理装置30を検査する例を説明したが、例えば、検査入力値52を処理装置30に対して出力してから、検査出力値54が検査装置20に入力されるまでの時間の長さを判定基準として、処理装置30を検査するようにしても良い。更には、検査対象となる処理装置30が複数の場合には、これら処理装置30のうちの何%の処理装置30からの検査出力値54が検査期待値62と一致しているかに基づいてこれら複数の処理装置30に対して一括した検査(劣化の有無の判定)を行うようにしても良い。
In each of the above embodiments, the example in which the
また、劣化回路43(例えば、CMOSインバータ)は、耐圧の低いNMOSトランジスタと耐圧の低いPMOSトランジスタとにより構成しても良い。この場合、これらトランジスタのうちのどちらか一方が劣化した場合に、相関劣化が検出されるようにできる。 Further, the deterioration circuit 43 (for example, a CMOS inverter) may be configured by an NMOS transistor having a low breakdown voltage and a PMOS transistor having a low breakdown voltage. In this case, when any one of these transistors deteriorates, the correlation deterioration can be detected.
また、上記の各実施形態では、劣化回路43及び耐劣化回路42がCMOSインバータである例を説明したが、劣化回路43及び耐劣化回路42はCMOSインバータに限らない。
In each of the above-described embodiments, the example in which the
また、上記の各実施形態では、検査入力値52及び検査期待値62が予め定められている例を説明したが、例えば、劣化のレベルに応じて決定(新たに生成)するようにしても良い。 In each of the above embodiments, the example in which the inspection input value 52 and the inspection expected value 62 are determined in advance has been described. However, for example, it may be determined (newly generated) according to the level of deterioration. .
1 劣化レベル検出信号
1a 第1劣化レベル検出信号
1b 第2劣化レベル検出信号
2 劣化レベル判定回路
3 動作条件緩和指令信号
4 動作条件緩和指令信号
5 再検査指令信号
10 制御装置(検査手段を構成する)
11 第1劣化タイマー
12 第2劣化タイマー
13 第3劣化タイマー
14 タイマー
15 劣化検出装置群
20 検査装置(検査手段を構成する)
21 検査制御部
22 検査期待値出力部
23 検査入力値出力部
24 比較部
30 処理装置
40 劣化検出装置(劣化検出手段を構成する)
40a 劣化検出装置(劣化検出手段を構成する)
40b 劣化検出装置(劣化検出手段を構成する)
41 発振回路
42 耐劣化回路
43 劣化回路(被検体)
44 劣化判定回路(劣化判定手段)
45 位相比較回路
46 時間/ディジタル変換回路
51 劣化検出信号
52 検査入力値
53 検査制御信号
54 検査出力値
55 検査結果出力
56 処理入力
57 処理出力
58 発振回路出力
59 耐劣化回路出力
60 劣化回路出力
61 位相比較回路出力
62 検査期待値
63 制御信号
64 PMOSトランジスタ
65 NMOSトランジスタ
66 PMOSトランジスタ
67 NMOSトランジスタ
100 劣化診断装置(劣化診断装置付き処理装置)
200 劣化診断装置(劣化診断装置付き処理装置)
300 劣化診断装置(劣化診断装置付き処理装置)
P0a パルス
P0b パルス
P1a パルス
P1b パルス
P1c パルス
P2a パルス
P2b パルス
P2c パルス
DESCRIPTION OF
11
21
40a Deterioration detection device (constituting deterioration detection means)
40b Deterioration detection device (constituting deterioration detection means)
41
44 Degradation judgment circuit (degradation judgment means)
45
200 Deterioration diagnosis device (processing device with deterioration diagnosis device)
300 Deterioration diagnosis device (Processing device with deterioration diagnosis device)
P0a pulse P0b pulse P1a pulse P1b pulse P1c pulse P2a pulse P2b pulse P2c pulse
Claims (25)
前記処理装置と相関的に劣化する被検体の劣化である相関劣化を検出する劣化検出手段と、
を備え、
前記検査手段は、前記劣化検出手段により前記相関劣化が検出された場合に前記処理装置を検査することを特徴とする劣化診断装置。 Inspection means for inspecting a processing apparatus to be inspected;
A deterioration detecting means for detecting a correlation deterioration which is a deterioration of the subject which deteriorates in correlation with the processing apparatus;
With
The deterioration diagnosis apparatus, wherein the inspection means inspects the processing apparatus when the deterioration of the correlation is detected by the deterioration detection means.
前記検査手段は、前記劣化検出手段により検出された前記相関劣化のレベルに応じて、互いに異なる前記検査を行うことを特徴とする請求項1に記載の劣化診断装置。 The deterioration detecting means also detects the level of correlation deterioration,
The deterioration diagnosis apparatus according to claim 1, wherein the inspection unit performs the inspections different from each other according to the level of the correlation deterioration detected by the deterioration detection unit.
前記検査手段は、
前記劣化検出手段により前記相関劣化が検出された場合には、検査入力値を前記処理装置に出力し、且つ、前記処理装置を検査状態に移行させることにより、前記検査入力値を該処理装置への前記入力値として前記処理装置に選択させる制御を行い、
前記検査状態時における前記処理装置からの出力値と、検査期待値と、の比較に基づいて、前記処理装置を検査することを特徴とする請求項1に記載の劣化診断装置。 When an input value is input to the processing device, the processing device is configured to generate an output value by performing a predetermined process on the input value, and output the generated output value.
The inspection means includes
When the correlation deterioration is detected by the deterioration detecting means, an inspection input value is output to the processing device, and the processing device is shifted to an inspection state, whereby the inspection input value is transferred to the processing device. Control the processor to select as the input value of
The deterioration diagnosis apparatus according to claim 1, wherein the processing apparatus is inspected based on a comparison between an output value from the processing apparatus in the inspection state and an inspection expected value.
前記検査手段は、
前記劣化検出手段により検出された前記相関劣化のレベルに応じた検査入力値を前記処理装置に出力し、且つ、前記処理装置を検査状態に移行させることにより、前記検査入力値を該処理装置への前記入力値として前記処理装置に選択させる制御を行い、
前記検査状態時における前記処理装置からの出力値と、前記入力した前記検査入力値と対応する検査期待値と、の比較に基づいて、前記処理装置を検査することを特徴とする請求項2に記載の劣化診断装置。 When an input value is input to the processing device, the processing device is configured to generate an output value by performing a predetermined process on the input value, and output the generated output value.
The inspection means includes
The inspection input value corresponding to the level of the correlation deterioration detected by the deterioration detection means is output to the processing device, and the processing device is shifted to the inspection state, whereby the inspection input value is transferred to the processing device. Control the processor to select as the input value of
3. The processing apparatus is inspected based on a comparison between an output value from the processing apparatus in the inspection state and an inspection expected value corresponding to the input inspection input value. Deterioration diagnostic apparatus as described.
前記処理装置と同程度又はそれ以上に経時劣化する、前記被検体としての劣化回路と、
実質的に経時劣化しない耐劣化回路と、
劣化判定手段と、
を備え、
前記劣化判定手段は、前記耐劣化回路と前記劣化回路との劣化量の差に基づいて、前記相関劣化を検出することを特徴とする請求項1乃至4の何れか一項に記載の劣化診断装置。 The deterioration detecting means includes
A deterioration circuit as the subject that deteriorates with time to the same degree or more as the processing apparatus; and
A deterioration-resistant circuit that does not substantially deteriorate with time;
Deterioration determination means;
With
5. The deterioration diagnosis according to claim 1, wherein the deterioration determination unit detects the correlation deterioration based on a difference in deterioration amount between the deterioration-resistant circuit and the deterioration circuit. apparatus.
前記処理装置と同程度又はそれ以上に経時劣化する、前記被検体としての劣化回路と、
実質的に経時劣化しない耐劣化回路と、
劣化判定手段と、
を備え、
前記劣化判定手段は、前記耐劣化回路と前記劣化回路との劣化量の差に基づいて、前記相関劣化のレベルを検出することを特徴とする請求項2又は4に記載の劣化診断装置。 The deterioration detecting means includes
A deterioration circuit as the subject that deteriorates with time to the same degree or more as the processing apparatus; and
A deterioration-resistant circuit that does not substantially deteriorate with time;
Deterioration determination means;
With
5. The deterioration diagnosis apparatus according to claim 2, wherein the deterioration determination unit detects the level of correlation deterioration based on a difference in deterioration amount between the deterioration-resistant circuit and the deterioration circuit.
前記耐劣化回路と前記劣化回路とに同一のパルス信号を入力する発振回路を備え、
前記耐劣化回路は、前記パルス信号に基づく耐劣化回路出力を出力し、
前記劣化回路は、前記パルス信号に基づく劣化回路出力を出力し、
前記劣化判定手段は、
前記耐劣化回路出力と前記劣化回路出力との差に基づいて、前記相関劣化を検出することを特徴とする請求項5に記載の劣化診断装置。 The deterioration detecting means includes
An oscillation circuit that inputs the same pulse signal to the deterioration-resistant circuit and the deterioration circuit,
The degradation resistant circuit outputs a degradation resistant circuit output based on the pulse signal,
The degradation circuit outputs a degradation circuit output based on the pulse signal,
The deterioration determining means includes
6. The deterioration diagnosis apparatus according to claim 5, wherein the correlation deterioration is detected based on a difference between the deterioration resistant circuit output and the deterioration circuit output.
前記位相比較回路は、前記耐劣化回路出力と、前記劣化回路出力と、の位相差に応じたパルス幅のパルスを出力し、
前記時間/ディジタル変換回路は、前記位相比較回路から出力されるパルスのパルス幅に応じた値のディジタル信号を、前記相関劣化の検出信号として出力することを特徴とする請求項7に記載の劣化診断装置。 The degradation determination means includes a phase comparison circuit and a time / digital conversion circuit,
The phase comparison circuit outputs a pulse having a pulse width corresponding to a phase difference between the deterioration resistant circuit output and the deterioration circuit output,
8. The deterioration according to claim 7, wherein the time / digital conversion circuit outputs a digital signal having a value corresponding to a pulse width of a pulse output from the phase comparison circuit as the correlation deterioration detection signal. Diagnostic device.
前記耐劣化回路と前記劣化回路とに同一のパルス信号を入力する発振回路を備え、
前記耐劣化回路は、前記パルス信号に基づく耐劣化回路出力を出力し、
前記劣化回路は、前記パルス信号に基づく劣化回路出力を出力し、
前記劣化判定手段は、
前記耐劣化回路出力と前記劣化回路出力との差に基づいて、前記相関劣化のレベルを検出することを特徴とする請求項6に記載の劣化診断装置。 The deterioration detecting means includes
An oscillation circuit that inputs the same pulse signal to the deterioration-resistant circuit and the deterioration circuit,
The degradation resistant circuit outputs a degradation resistant circuit output based on the pulse signal,
The degradation circuit outputs a degradation circuit output based on the pulse signal,
The deterioration determining means includes
The degradation diagnosis apparatus according to claim 6, wherein the level of correlation degradation is detected based on a difference between the degradation resistant circuit output and the degraded circuit output.
前記位相比較回路は、前記耐劣化回路出力と、前記劣化回路出力と、の位相差に応じたパルス幅のパルスを出力し、
前記時間/ディジタル変換回路は、前記位相比較回路から出力されるパルスのパルス幅に応じた値のディジタル信号を、前記相関劣化のレベルの検出信号として出力することを特徴とする請求項9に記載の劣化診断装置。 The degradation determination means includes a phase comparison circuit and a time / digital conversion circuit,
The phase comparison circuit outputs a pulse having a pulse width corresponding to a phase difference between the deterioration resistant circuit output and the deterioration circuit output,
10. The time / digital conversion circuit outputs a digital signal having a value corresponding to a pulse width of a pulse output from the phase comparison circuit as a detection signal of the correlation deterioration level. Deterioration diagnosis device.
前記処理装置の動作条件を緩和させた状態において、再度、前記検査を行い、この再度の検査では前記処理装置が劣化していないと判定した場合には、動作条件を緩和させた状態に維持させることを特徴とする請求項1乃至17の何れか一項に記載の劣化診断装置。 If the inspection means determines that the processing apparatus has deteriorated as a result of the inspection,
In the state where the operating conditions of the processing apparatus are relaxed, the inspection is performed again. When it is determined that the processing apparatus is not deteriorated in the second inspection, the operating conditions are maintained in a relaxed state. The deterioration diagnostic apparatus according to any one of claims 1 to 17, wherein
前記劣化検出手段の各々は、互いに異なる種類の前記相関劣化を検出することを特徴とする請求項1乃至18の何れか一項に記載の劣化診断装置。 A plurality of the deterioration detection means,
19. The deterioration diagnosis apparatus according to claim 1, wherein each of the deterioration detection units detects different types of correlation deterioration.
前記処理装置と、
を備えることを特徴とする劣化診断装置付き処理装置。 The deterioration diagnostic apparatus according to any one of claims 1 to 19,
The processing device;
A processing apparatus with a deterioration diagnosis apparatus, comprising:
前記処理装置と相関的に劣化する被検体の劣化である相関劣化を検出する劣化検出工程と、
を備え、
前記劣化検出工程により前記相関劣化が検出された場合に前記検査工程を行うことを特徴とする劣化診断方法。 An inspection process for inspecting a processing apparatus to be inspected;
A deterioration detecting step of detecting a correlation deterioration that is a deterioration of the subject that deteriorates in correlation with the processing apparatus;
With
A deterioration diagnosis method, wherein the inspection step is performed when the correlation deterioration is detected by the deterioration detection step.
前記検査工程では、前記相関劣化のレベルに応じて、互いに異なる前記検査を行うことを特徴とする請求項21に記載の劣化診断方法。 In the deterioration detection step, the level of the correlation deterioration is also detected,
The deterioration diagnosis method according to claim 21, wherein in the inspection step, the inspections different from each other are performed according to the level of the correlation deterioration.
前記劣化検出工程において前記相関劣化が検出された場合には、前記処理装置の通常処理を一時的に停止させる待避工程を行ってから、前記検査工程を行うことを特徴とする請求項21又は22に記載の劣化診断方法。 The deterioration detection step is performed in parallel with the processing device performing normal processing,
23. The inspection step is performed after performing a saving step for temporarily stopping normal processing of the processing apparatus when the correlation deterioration is detected in the deterioration detecting step. The deterioration diagnosis method described in 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009047523A JP5206498B2 (en) | 2009-03-02 | 2009-03-02 | Deterioration diagnosis apparatus and deterioration diagnosis method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009047523A JP5206498B2 (en) | 2009-03-02 | 2009-03-02 | Deterioration diagnosis apparatus and deterioration diagnosis method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010203816A JP2010203816A (en) | 2010-09-16 |
| JP5206498B2 true JP5206498B2 (en) | 2013-06-12 |
Family
ID=42965452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009047523A Expired - Fee Related JP5206498B2 (en) | 2009-03-02 | 2009-03-02 | Deterioration diagnosis apparatus and deterioration diagnosis method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5206498B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5435663B2 (en) | 2011-09-06 | 2014-03-05 | エヌイーシーコンピュータテクノ株式会社 | Electronic device maintenance apparatus, method, and program |
| JP5573814B2 (en) | 2011-10-26 | 2014-08-20 | コニカミノルタ株式会社 | Device having display unit for displaying screen, user interface control method, and user interface control program |
| JP2019086286A (en) * | 2017-11-01 | 2019-06-06 | ローム株式会社 | Semiconductor integrated circuit and method for judging aged deterioration thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305375A (en) * | 1988-06-03 | 1989-12-08 | Mitsubishi Electric Corp | Apparatus for diagnosing deterioration of digital device |
| JP3069882B2 (en) * | 1993-11-05 | 2000-07-24 | 株式会社日立製作所 | Semiconductor device |
| JPH08139276A (en) * | 1994-11-07 | 1996-05-31 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPH1127128A (en) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2005109084A (en) * | 2003-09-30 | 2005-04-21 | Fuji Electric Systems Co Ltd | Printed circuit board and electronic device |
| JP4477388B2 (en) * | 2004-03-24 | 2010-06-09 | Necエレクトロニクス株式会社 | Integrated circuit device and evaluation method thereof |
| JP2008147245A (en) * | 2006-12-06 | 2008-06-26 | Toshiba Corp | Degradation diagnosis circuit and semiconductor integrated circuit |
-
2009
- 2009-03-02 JP JP2009047523A patent/JP5206498B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010203816A (en) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101930593B1 (en) | Display apparatus with testing functions and driving circuit and driving method thereof | |
| US20130002274A1 (en) | Aging degradation diagnosis circuit and aging degradation diagnosis method for semiconductor integrated circuit | |
| WO2011027553A1 (en) | Aging diagnostic device, aging diagnostic method | |
| JP5375438B2 (en) | Deterioration detection circuit, deterioration detection system, and deterioration detection method | |
| JP2014203829A (en) | Relay failure detection system, electronic changeover unit and electronic changeover unit operation method | |
| US20190026205A1 (en) | Built-in self test for a/d converter | |
| JP5206498B2 (en) | Deterioration diagnosis apparatus and deterioration diagnosis method | |
| JP2014235060A (en) | Failure detection device | |
| JP2020047989A (en) | Semiconductor device and control method thereof | |
| JP2016134010A (en) | Power supply monitoring circuit | |
| JP6391402B2 (en) | DCDC converter fault diagnosis device and fault diagnosis method | |
| JP2009025141A (en) | Relay diagnostic device and semiconductor test device | |
| JP5794940B2 (en) | Integrated circuit device | |
| CN222232882U (en) | Self-test circuit and integrated circuit IC device | |
| JP6989404B2 (en) | Semiconductor integrated circuit | |
| JP2010108130A (en) | Switching device | |
| JP6400347B2 (en) | Inspection device | |
| KR20110079166A (en) | Fault monitoring system | |
| JP2021149140A (en) | Electronic device | |
| JP2010044013A (en) | Method of testing semiconductor device | |
| EP2239588A1 (en) | Voltage surveillance circuit | |
| JP5897268B2 (en) | Pulse test equipment | |
| JP7341702B2 (en) | Condition monitoring device and condition monitoring method | |
| JP2013161813A (en) | Environmental change measuring circuit and method | |
| JP2011186518A (en) | Digital output device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |