JP5212595B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5212595B2 JP5212595B2 JP2007037619A JP2007037619A JP5212595B2 JP 5212595 B2 JP5212595 B2 JP 5212595B2 JP 2007037619 A JP2007037619 A JP 2007037619A JP 2007037619 A JP2007037619 A JP 2007037619A JP 5212595 B2 JP5212595 B2 JP 5212595B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- passivation film
- layer
- resin precursor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板と、
前記パッシベーション膜上に配置された樹脂層と、
前記凹凸面の凸部の少なくとも上端を避けて凹部を埋める樹脂部と、
前記電極上から前記樹脂層上に至るように形成された配線と、
を有し、
前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着して形成されている。本発明によれば、凹部が樹脂部で埋められているので、平坦性を向上させることができ、配線の厚みの不均一を減らしてその信頼性を向上させることができる。
(2)本発明に係る半導体装置の製造方法は、
集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂層を形成する工程と、
前記凹凸面の凸部の少なくとも上端を避けて凹部を埋めるように樹脂部を形成する工程と、
前記電極上から前記樹脂層上に至るように配線を形成する工程と、
を含み、
前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着するように形成する。本発明によれば、凹部を樹脂部で埋めるので、平坦性を向上させることができ、配線の厚みの不均一を減らしてその信頼性を向上させることができる。
(3)この半導体装置の製造方法において、
前記樹脂層を形成する工程は、熱硬化性の第1の樹脂前駆体層を形成して、前記第1の樹脂前駆体層を加熱することを含み、
前記樹脂部を形成する工程は、前記第1の樹脂前駆体層と同じ材料で第2の樹脂前駆体層を形成して、前記第2の樹脂前駆体層を加熱することを含み、
前記第1及び第2の樹脂前駆体層を、同時に形成して同時に加熱してもよい。
(4)この半導体装置の製造方法において、
前記第1及び第2の樹脂前駆体層を、同じ高さであって、前記第2の樹脂前駆体層の体積が前記第1の樹脂前駆体層の体積よりも小さくなるように形成してもよい。
(5)この半導体装置の製造方法において、
前記加熱する工程で、前記第2の樹脂前駆体層の高さを、前記第1の樹脂前駆体層よりも単位体積当りの表面積が大きいことによる大きな熱量の吸収で硬化前の一時的な溶融の程度を大きくして、前記第1の樹脂前駆体層よりも低くしてもよい。
Claims (5)
- 集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板と、
前記パッシベーション膜上に配置された樹脂層と、
前記凹凸面の凸部の少なくとも上端を避けて凹部を埋める樹脂部と、
前記電極上から前記樹脂層上に至るように形成された配線と、
を有し、
前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着して形成され、
前記樹脂層は、積層方向において前記配線と前記パッシベーション膜の間に形成され、前記樹脂部は、前記電極と前記樹脂層の間で、積層方向において前記配線と前記パッシベーション膜の間に形成されている半導体装置。 - 集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂層を形成する工程と、
前記凹凸面の凸部の少なくとも上端を避けて凹部を埋めるように樹脂部を形成する工程と、
前記電極上から前記樹脂層上に至るように配線を形成する工程と、
を含み、
前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着するように形成する半導体装置の製造方法。 - 請求項2に記載された半導体装置の製造方法において、
前記樹脂層を形成する工程は、熱硬化性の第1の樹脂前駆体層を形成して、前記第1の樹脂前駆体層を加熱することを含み、
前記樹脂部を形成する工程は、前記第1の樹脂前駆体層と同じ材料で第2の樹脂前駆体
層を形成して、前記第2の樹脂前駆体層を加熱することを含み、
前記第1及び第2の樹脂前駆体層を、同時に形成して同時に加熱する半導体装置の製造方法。 - 請求項3に記載された半導体装置の製造方法において、
前記第1及び第2の樹脂前駆体層を、同じ高さであって、前記第2の樹脂前駆体層の体積が前記第1の樹脂前駆体層の体積よりも小さくなるように形成する半導体装置の製造方法。 - 請求項4に記載された半導体装置の製造方法において、
前記加熱する工程で、前記第2の樹脂前駆体層の高さを、前記第1の樹脂前駆体層よりも単位体積当りの表面積が大きいことによる大きな熱量の吸収で硬化前の一時的な溶融の程度を大きくして、前記第1の樹脂前駆体層よりも低くする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007037619A JP5212595B2 (ja) | 2007-02-19 | 2007-02-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007037619A JP5212595B2 (ja) | 2007-02-19 | 2007-02-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008205077A JP2008205077A (ja) | 2008-09-04 |
| JP5212595B2 true JP5212595B2 (ja) | 2013-06-19 |
Family
ID=39782297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007037619A Expired - Fee Related JP5212595B2 (ja) | 2007-02-19 | 2007-02-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5212595B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5119756B2 (ja) * | 2006-06-30 | 2013-01-16 | 株式会社デンソー | 配線基板 |
-
2007
- 2007-02-19 JP JP2007037619A patent/JP5212595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008205077A (ja) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151009B2 (en) | Method for manufacturing wafer level chip stack package | |
| US9698072B2 (en) | Low-stress dual underfill packaging | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| CN100533711C (zh) | 半导体器件以及半导体器件的制造方法和安装方法 | |
| US8304905B2 (en) | Semiconductor device | |
| KR101028051B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| TWI587476B (zh) | 半導體裝置及其製造方法 | |
| KR20150065160A (ko) | 패키지 온 패키지 구조체에서의 휨 제어 | |
| US9627329B1 (en) | Interposer with edge reinforcement and method for manufacturing same | |
| JP4538764B2 (ja) | 半導体装置およびその製造方法 | |
| JP6242231B2 (ja) | 半導体装置及びその製造方法 | |
| US10074583B2 (en) | Circuit module and manufacturing method thereof | |
| JP4147433B2 (ja) | 半導体装置及びその製造方法 | |
| WO2008044537A1 (fr) | Ensemble semi-conducteur et procédé de fabrication d'un ensemble semi-conducteur | |
| JP5212595B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011071234A (ja) | 半導体装置およびその製造方法 | |
| JP4273356B2 (ja) | 半導体装置の製造方法 | |
| TWI476873B (zh) | 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法 | |
| CN101656246A (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
| JP7528455B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2013175492A (ja) | 半導体装置およびその製造方法 | |
| JP4582347B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008227372A (ja) | 半導体装置及びその製造方法 | |
| JP3832385B2 (ja) | 電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |