Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5212595B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP5212595B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5212595B2
JP5212595B2 JP2007037619A JP2007037619A JP5212595B2 JP 5212595 B2 JP5212595 B2 JP 5212595B2 JP 2007037619 A JP2007037619 A JP 2007037619A JP 2007037619 A JP2007037619 A JP 2007037619A JP 5212595 B2 JP5212595 B2 JP 5212595B2
Authority
JP
Japan
Prior art keywords
resin
passivation film
layer
resin precursor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007037619A
Other languages
English (en)
Other versions
JP2008205077A (ja
Inventor
達彦 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007037619A priority Critical patent/JP5212595B2/ja
Publication of JP2008205077A publication Critical patent/JP2008205077A/ja
Application granted granted Critical
Publication of JP5212595B2 publication Critical patent/JP5212595B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
電極パッド及び樹脂層と、電極パッドの表面から樹脂層の表面にかけて配設された配線と、を備える半導体装置が知られている(特許文献1)。樹脂層とその上の配線は外部端子を構成している。この外部端子は、ハンダボールで形成する外部端子よりも狭いピッチで形成することができ、樹脂層によって応力の吸収も可能である。配線は、電極パッドと樹脂層の間ではパッシベーション膜上に形成される。パッシベーション膜は、その下の構造に応じて表面が凹凸になっている。したがって、パッシベーション膜上に形成する配線に影響を与える場合がある。特に、スパッタリングによる導電膜をパッシベーション膜に形成するときに、表面に凹凸があると膜厚が不均一になって抵抗値の増大や断線をもたらすおそれがあるので、その対策を講じる必要があった。
特開2005−353983号公報
本発明の目的は、パッシベーション膜上に形成する配線の信頼性を向上させることにある。
(1)本発明に係る半導体装置は、
集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板と、
前記パッシベーション膜上に配置された樹脂層と、
前記凹凸面の凸部の少なくとも上端を避けて凹部を埋める樹脂部と、
前記電極上から前記樹脂層上に至るように形成された配線と、
を有し、
前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着して形成されている。本発明によれば、凹部が樹脂部で埋められているので、平坦性を向上させることができ、配線の厚みの不均一を減らしてその信頼性を向上させることができる。
(2)本発明に係る半導体装置の製造方法は、
集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂層を形成する工程と、
前記凹凸面の凸部の少なくとも上端を避けて凹部を埋めるように樹脂部を形成する工程と、
前記電極上から前記樹脂層上に至るように配線を形成する工程と、
を含み、
前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着するように形成する。本発明によれば、凹部を樹脂部で埋めるので、平坦性を向上させることができ、配線の厚みの不均一を減らしてその信頼性を向上させることができる。
(3)この半導体装置の製造方法において、
前記樹脂層を形成する工程は、熱硬化性の第1の樹脂前駆体層を形成して、前記第1の樹脂前駆体層を加熱することを含み、
前記樹脂部を形成する工程は、前記第1の樹脂前駆体層と同じ材料で第2の樹脂前駆体層を形成して、前記第2の樹脂前駆体層を加熱することを含み、
前記第1及び第2の樹脂前駆体層を、同時に形成して同時に加熱してもよい。
(4)この半導体装置の製造方法において、
前記第1及び第2の樹脂前駆体層を、同じ高さであって、前記第2の樹脂前駆体層の体積が前記第1の樹脂前駆体層の体積よりも小さくなるように形成してもよい。
(5)この半導体装置の製造方法において、
前記加熱する工程で、前記第2の樹脂前駆体層の高さを、前記第1の樹脂前駆体層よりも単位体積当りの表面積が大きいことによる大きな熱量の吸収で硬化前の一時的な溶融の程度を大きくして、前記第1の樹脂前駆体層よりも低くしてもよい。
図1は、本発明の実施の形態に係る半導体装置を示す断面図である。半導体装置は、半導体基板10を有する。半導体基板10は、最終製品としての半導体装置においては半導体チップであるが、最終製品を得る前の段階では、半導体ウエハである。半導体ウエハを切断して半導体チップが得られる。半導体基板10には、集積回路12(半導体チップには1つの集積回路12/半導体ウエハには複数の集積回路12)が形成されている。半導体基板10は、内部配線(図示せず)を介して集積回路12に電気的に接続された電極14を有する。半導体基板10が一方向に長い形状(平面形状が長方形)であって、長い方の辺に沿って、複数の電極14が配列されている。
半導体基板10には、電極14の少なくとも一部が露出する様にパッシベーション膜16が形成されている。パッシベーション膜16は、例えば、SiOやSiN等の無機材料のみで形成されていてもよい。パッシベーション膜16は、集積回路12の上方に形成されており、表面が凹凸面になっている。
半導体基板10の電極14が形成された面(パッシベーション膜16上)には、樹脂層18が形成されている。樹脂層18の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、フェノール系樹脂等を用いてもよい。また、パッシベーション膜16の凹凸面の凸部20の少なくとも上端を避けて凹部22を埋めるように樹脂部24が設けられている。樹脂部24は、樹脂層18と同じ材料で形成してもよい。凹部22が埋められるので、パッシベーション膜16及び樹脂部24からなる層の表面は、パッシベーション膜16の凹凸面よりも平坦性が高い。
配線26が、電極14上から樹脂層18上に至るように形成されている。配線26は、電極14上で電極14に電気的に接続している。配線26と電極14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。配線26は、樹脂層18の、電極14とは反対側の端部を越えて、パッシベーション膜16及び樹脂部24上に至るように形成されている。配線26は、電極14と樹脂層18の間で、パッシベーション膜16の凸部20(その上面)及び凹部22を埋める樹脂部24(その上面)に密着して形成されている。
図2(A)〜図2(C)は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、集積回路12の上方に形成されて表面が凹凸面になったパッシベーション膜16と、集積回路12に電気的に接続されてパッシベーション膜16から少なくとも一部が露出する電極14と、を有する半導体基板10を用意する。
本実施の形態では、パッシベーション膜16上に樹脂層18を形成し、凹凸面の凸部20の少なくとも上端を避けて凹部22を埋めるように樹脂部24を形成する。詳しくは、図2(A)に示すように、例えばポリイミド樹脂前駆体からなる熱硬化性の第1の樹脂前駆体層30を形成する。また、第1の樹脂前駆体層30と同じ材料で第2の樹脂前駆体層32を形成する。1つの第2の樹脂前駆体層32を、凸部20の上端を避けて1つの凹部22に形成する。第1及び第2の樹脂前駆体層30,32は、同時に形成する。これらの形成には、リソグラフィやスクリーン印刷を適用することができる。第1及び第2の樹脂前駆体層30,32を、同じ高さであって、1つの第2の樹脂前駆体層32の体積が、1つの第1の樹脂前駆体層30の体積よりも小さくなるように形成する。その場合、第2の樹脂前駆体層32の表面積が第1の樹脂前駆体層30の表面積よりも大きくなる。同じ高さであれば、上面を小さくすれば体積は小さくなる。
そして、第1の樹脂前駆体層30を加熱する。また、第2の樹脂前駆体層32を加熱する。第1及び第2の樹脂前駆体層30,32を、同時に加熱する。樹脂前駆体が熱によって化学反応(重合反応・架橋反応)し、硬化して樹脂になる。樹脂前駆体は、硬化前には、熱によって一時的に軟化する。第2の樹脂前駆体層32は、第1の樹脂前駆体層30よりも単位体積当りの表面積が大きいので、加熱する工程で大きな熱量を吸収する。その結果、硬化前の一時的な溶融の程度が大きくなって自重でつぶれて、図2(B)に示すように、第1の樹脂前駆体層30よりも低くなる。この性質を利用することで、高さの異なる樹脂層18及び樹脂部24を同一プロセスで形成することができる。そして、第1及び第2の樹脂前駆体層30,32を硬化させて、図2(C)に示すように、樹脂層18及び樹脂部24を形成する。
続いて、図1に示すように、電極14上から樹脂層18上に至るように配線26を形成する。配線26は、電極14と樹脂層18の間で、パッシベーション膜16の凸部20及び凹部22を埋める樹脂部24に密着するように形成する。配線26の形成にスパッタリングを適用した場合、従来のパッシベーション膜16では表面に凹凸があるため、膜厚が不均一になって抵抗値の増大や断線をもたらすおそれがあったが、本実施の形態では、表面の平坦性が向上しているので、このような問題を避けることができる。その他の詳細は、上述した半導体装置の構造から自明な製造方法であるため説明を省略する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の実施の形態に係る半導体装置を示す断面図である。 図2(A)〜図2(C)は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
符号の説明
10…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 18…樹脂層、 20…凸部、 22…凹部、 24…樹脂部、 26…配線、 30…第1の樹脂前駆体層、 32…第2の樹脂前駆体層

Claims (5)

  1. 集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板と、
    前記パッシベーション膜上に配置された樹脂層と、
    前記凹凸面の凸部の少なくとも上端を避けて凹部を埋める樹脂部と、
    前記電極上から前記樹脂層上に至るように形成された配線と、
    を有し、
    前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着して形成され、
    前記樹脂層は、積層方向において前記配線と前記パッシベーション膜の間に形成され、前記樹脂部は、前記電極と前記樹脂層の間で、積層方向において前記配線と前記パッシベーション膜の間に形成されている半導体装置。
  2. 集積回路の上方に形成されて表面が凹凸面になったパッシベーション膜と、前記集積回路に電気的に接続されて前記パッシベーション膜から少なくとも一部が露出する電極と、を有する半導体基板を用意する工程と、
    前記パッシベーション膜上に樹脂層を形成する工程と、
    前記凹凸面の凸部の少なくとも上端を避けて凹部を埋めるように樹脂部を形成する工程と、
    前記電極上から前記樹脂層上に至るように配線を形成する工程と、
    を含み、
    前記配線は、前記電極と前記樹脂層の間で、前記パッシベーション膜の前記凸部及び前記凹部を埋める前記樹脂部に密着するように形成する半導体装置の製造方法。
  3. 請求項2に記載された半導体装置の製造方法において、
    前記樹脂層を形成する工程は、熱硬化性の第1の樹脂前駆体層を形成して、前記第1の樹脂前駆体層を加熱することを含み、
    前記樹脂部を形成する工程は、前記第1の樹脂前駆体層と同じ材料で第2の樹脂前駆体
    層を形成して、前記第2の樹脂前駆体層を加熱することを含み、
    前記第1及び第2の樹脂前駆体層を、同時に形成して同時に加熱する半導体装置の製造方法。
  4. 請求項3に記載された半導体装置の製造方法において、
    前記第1及び第2の樹脂前駆体層を、同じ高さであって、前記第2の樹脂前駆体層の体積が前記第1の樹脂前駆体層の体積よりも小さくなるように形成する半導体装置の製造方法。
  5. 請求項4に記載された半導体装置の製造方法において、
    前記加熱する工程で、前記第2の樹脂前駆体層の高さを、前記第1の樹脂前駆体層よりも単位体積当りの表面積が大きいことによる大きな熱量の吸収で硬化前の一時的な溶融の程度を大きくして、前記第1の樹脂前駆体層よりも低くする半導体装置の製造方法。
JP2007037619A 2007-02-19 2007-02-19 半導体装置及びその製造方法 Expired - Fee Related JP5212595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037619A JP5212595B2 (ja) 2007-02-19 2007-02-19 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037619A JP5212595B2 (ja) 2007-02-19 2007-02-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008205077A JP2008205077A (ja) 2008-09-04
JP5212595B2 true JP5212595B2 (ja) 2013-06-19

Family

ID=39782297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037619A Expired - Fee Related JP5212595B2 (ja) 2007-02-19 2007-02-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5212595B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119756B2 (ja) * 2006-06-30 2013-01-16 株式会社デンソー 配線基板

Also Published As

Publication number Publication date
JP2008205077A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US7151009B2 (en) Method for manufacturing wafer level chip stack package
US9698072B2 (en) Low-stress dual underfill packaging
US8377745B2 (en) Method of forming a semiconductor device
CN100533711C (zh) 半导体器件以及半导体器件的制造方法和安装方法
US8304905B2 (en) Semiconductor device
KR101028051B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
TWI587476B (zh) 半導體裝置及其製造方法
KR20150065160A (ko) 패키지 온 패키지 구조체에서의 휨 제어
US9627329B1 (en) Interposer with edge reinforcement and method for manufacturing same
JP4538764B2 (ja) 半導体装置およびその製造方法
JP6242231B2 (ja) 半導体装置及びその製造方法
US10074583B2 (en) Circuit module and manufacturing method thereof
JP4147433B2 (ja) 半導体装置及びその製造方法
WO2008044537A1 (fr) Ensemble semi-conducteur et procédé de fabrication d'un ensemble semi-conducteur
JP5212595B2 (ja) 半導体装置及びその製造方法
JP2011071234A (ja) 半導体装置およびその製造方法
JP4273356B2 (ja) 半導体装置の製造方法
TWI476873B (zh) 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法
CN101656246A (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
JP2013175492A (ja) 半導体装置およびその製造方法
JP4582347B2 (ja) 半導体装置及びその製造方法
JP2008227372A (ja) 半導体装置及びその製造方法
JP3832385B2 (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees