JP5216147B2 - 差動伝送回路、光送受信モジュール、及び情報処理装置 - Google Patents

Description

本発明は、差動伝送線路、並びに、それを用いた光送受信モジュール及び情報処理装置に関し、特に、差動伝送線路によって伝送される伝送信号の品質向上に関する。

高速度のデジタル信号伝送には、伝送線路が用いられている。例えば、数百Ｍｂｐｓ以上のデジタル信号伝送には、シングルエンド伝送ではなく、差動伝送を用いるのが一般的であり、差動伝送を行うための伝送線路が差動伝送線路である。差動伝送線路は、接地導体層と、接地導体層の上方に誘電体層を介して設けられストリップ状に延伸し同一層上に形成される１対の（２つ）の伝送線導体とで、形成される。差動伝送には、信号電圧の振幅を小さく出来、ノイズの影響を受けにくい等の利点がある反面、１対の伝送線導体の長さが異なると伝送される差動信号が劣化するという問題がある。１対の伝送線導体の長さが異なると、差動伝送線路を伝送する２つの差動信号に遅延時間差が生じるからである。それゆえ、１対の伝送線導体は、互いに平行して直線状に延伸し、１対の伝送線導体の長さが等しくなるよう、形成されるのが一般的である。しかし、プリント回路基板上に配置する素子との位置関係などにより、伝送線路を屈曲して配置する必要が生じる場合がある。

図２６は、従来技術に係る差動伝送線路の一例を示す平面図である。図２６に示す差動伝送線路は、９０度に屈曲する屈曲領域と、平行して延伸する直線領域とを有している。図２６には、１対の伝送線導体として、Ｐデータ導体膜１８１と、Ｎデータ導体膜２８１とが、示されており、屈曲領域において外側を通るＰデータ導体膜１８１の長さが、内側を通るＮデータ導体膜２８１の長さより、長くなっており、差動伝送線路を伝送する２つの差動信号に遅延時間差が生じている。

屈曲領域の存在により生じる、１対の伝送線導体の長さを補償する従来技術として、例えば、以下の２つがある。一つには、Ｐデータ導体膜１８１とＮデータ導体膜２８１の形状を工夫することにより、２つの導体膜の長さを等しくし、等長配線とすることである。すなわち、屈曲領域によって、長さが短くなっているＮデータ導体膜２８１を、他の領域で一部蛇行させる形状とすることにより、１対の伝送線導体の長さの差を軽減し、２つの差動信号に生じる遅延時間差を補償する。

他の一つには、差動伝送線路の屈曲領域において、接地導体層に複数のスロットを設ける技術であり、特許文献１に記載されている。差動伝送線路の屈曲領域において、１対の伝送線路導体の下方に位置する接地導体層に、複数のスロットを設けることにより、長さが短くなっている伝送線導体に対応して接地導体層上に流れる高周波電流が、そのスロット形状により迂回するので、１対の伝送線導体の長さの差に起因して生じる２つの差動信号における遅延時間差を補償する。

特許第３９５４６４１号

デバイスの小型化、低コスト化、高機能化などの要求により、近年、プリント回路基板には、さらなる高密度な実装が必要とされている。

１対の伝送線導体の形状を工夫することにより等長配線にする手法は、差動伝送線路の断面形状を、多くの領域において同一とすることが出来るので、反射損失の抑制が容易である。しかし、伝送線導体に、一部蛇行させる形状を設けるため、この蛇行部分の領域を確保する必要があり、伝送線導体のパタン面積の増大を招き、プリント回路基板に、高密度な実装をすることを困難にする。

これに対して、特許文献１に記載されている技術では、屈曲領域において遅延時間差を補償しているので、補償のための領域を伝送線導体に別途設ける必要がなく、伝送線導体のパタン面積の増大が抑制されている。しかし、接地導体層に複数のスロットが設けられているので、１対の伝送線導体と接地導体層の間に生じる電磁波の一部が、複数のスロットを通過して、接地導体層の反対側へ広がることとなる。これが、ノイズの原因となってしまう。このノイズを抑制するために、接地導体層の反対側に、スロットのない接地導体層をさらに追加するなどの対策が必要となり、プリント基板に、高密度な実装をすることを困難にする。また、スロットの有無によって、差動伝送線路の断面形状が異なるため、伝送線路の反射損失が増大し、反射損失を抑制する設計が複雑になり、設計及び製品検証に要する時間とコストが増大するという問題が生じる。

本発明は、係る事情に鑑みてなされたものであり、その目的は、差動伝送線路が屈曲領域を有する場合にも、２つの差動信号に生じる遅延時間差が抑制されるとともに、高密度な実装を可能とする、差動伝送線路、並びに、それを用いた光送受信モジュール及び情報処理装置の提供にある。

（１）上記課題を解決するために、本発明に係る差動伝送線路は、接地導体層と、前記接地導体層の一方側に誘電体層を介してともに設けられる、１対の伝送線導体と、を備え、前記接地導体層は、前記１対の伝送線導体と対向する領域を含んで外方に広がるとともに、前記１対の伝送線導体と前記接地導体層で１対の伝送線路を形成する、差動伝送線路であって、前記１対の伝送線導体は、前記１対の伝送線導体がともに第１の幅で互いに平行して第１の方向に延伸するとともに第１の一層上に形成される、第１の直線領域と、前記１対の伝送線導体の一方は前記第１の層上に形成され、他の一方は前記第１の層と異なる第２の層に形成され、前記１対の伝送線導体が前記誘電体層を介して立体的に交差し、前記第１の直線領域の前方に配置される第１の交差領域と、を含み、前記第１の交差領域における前記１対の伝送導体の幅それぞれは、ともに前記第１の幅より小さい、ことを特徴とする。

（２）上記（１）に記載の差動伝送線路であって、前記１対の伝送線導体の前記他の一方は、前記第１の直線領域と前記第１の交差領域との間に第１のバイアホールを備え、前記１対の伝送線導体の前記他の一方は、前記第１の直線領域より前記第１のバイアホールへ前記第１の層上を延伸し、前記第１の層から前記第２の層へ前記第１のバイアホールを貫通し、前記交差領域を貫いて前記第２の層上をさらに延伸し、前記１対の伝送線導体の少なくともいずれかは、前記第１の直線領域と前記第１の交差領域との間においてへ屈曲してもよい。

（３）上記（２）に記載の差動伝送線路であって、前記１対の伝送線導体の前記他の一方は、前記第１の交差領域の前方に第２のバイアホールをさらに備え、前記１対の伝送線導体の前記他の一方は、前記第１の交差領域より前記第２のバイアホールへ前記第２の層上を延伸し、前記第２の層から前記第１の層へ前記第２のバイアホールを貫通し、さらに前方へ前記第１の層上を延伸し、前記１対の伝送線導体の少なくともいずれかは、前記第１の交差領域の前方において屈曲してもよい。

（４）上記（３）に記載の差動伝送線路であって、前記１対の伝送線導体の片方のみが、前記第１の直線領域と前記第１の交差領域との間において、前記第１の方向から前記第１の方向とは異なる第２の方向へ屈曲し、前記１対の伝送線導体の他の片方のみが、前記第１の交差領域の前方において、前記第１の方向から前記第２の方向へ屈曲し、前記第１の直線領域において、前記片方の伝送線導体は、前記第１の方向から前記第２の方向への屈曲に対して、外側の伝送線導体であり、前記他の片方の伝送線導体は、内側の伝送線導体であってもよい。

（５）上記（４）に記載の差動伝送線路であって、前記１対の伝送線導体は、前記１対の伝送線導体がともに第２の幅で互いに平行して前記第２の方向に延伸するとともに前記第１の層上に形成される、第２の直線領域を、前記第２のバイアホールの前方に、さらに含んでいてもよい。

（６）上記（５）に記載の差動伝送線路であって、前記第２の幅は、前記第１の幅と等しくてもよい。

（７）上記（３）に記載の差動伝送線路であって、前記接地導体層の上方からみて平面的に測定される伝送線導体の配線長を比較した場合に、前記１対の伝送線導体の前記一方の配線長は、前記他の一方の配線長より、前記第１及び前記第２のバイアホールの厚みに起因する遅延時間の増加分を補償するよう、長くなっていてもよい。

（８）上記（７）に記載の差動伝送線路であって、前記１対の伝送線導体の前記一方は、前記第１及び前記第２のバイアホールの厚みに起因する遅延時間の増加分を補償するよう、迂回して延伸する部分を有していてもよい。

（９）上記（３）に記載の差動伝送線路であって、前記１対の伝送線導体の前記一方は、第３及び第４のバイアホールをさらに備え、前記１対の伝送線導体の前記一方は、前記第１の層上を前方の前記第３のバイアホールへ延伸し、前記第１の層から前記第２の層へ前記第３のバイアホールを貫通し、さらに前記第２の層上を前方の前記第４のバイアホールへさらに延伸し、前記第２の層から前記第１の層へ前記第４のバイアホールを貫通し、さらに前方へ前記第１の層上をさらに延伸してもよい。

（１０）上記（５）に記載の差動伝送線路であって、前記１対の伝送線導体は、前記１対の伝送線導体の一方は前記第１の層上に形成され、他の一方は前記第２の層に形成され、前記１対の伝送線導体が前記誘電体層を介して立体的に交差する第２の交差領域を、前記第２の直線領域の前方に、前記１対の伝送線導体がともに第３の幅で互いに平行して前記第２の方向と異なる第３の方向に延伸するとともに、前記第１の層上に形成される、第３の直線領域を、前記第２の交差領域の前方に、さらに含み、前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第２の直線領域と前記第２の交差領域との間に第３のバイアホールを、前記第２の交差領域と前記第３の直線領域との間に第４のバイアホールを、さらに備え、前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第１の層上を前方の前記第３のバイアホールへ延伸し、前記第１の層から前記第２の層へ前記第３のバイアホールを貫通し、さらに前記第２の層上を前方の前記第４のバイアホールへさらに延伸し、前記第２の層から前記第１の層へ前記第４のバイアホールを貫通し、さらに前方の前記第３の直線領域へ前記第１の層上をさらに延伸し、前記第３の方向の前記第２の方向に対する方向変化の向きは、前記第２の方向の前記第１の方向に対する方向変化の向きと等しく、前記１対の伝送線導体の前記他の片方のみが、前記第２の直線領域と前記第２の交差領域との間において、前記第２の方向から前記第３の方向へ屈曲し、前記１対の伝送線導体の前記片方のみが、前記第２の交差領域と前記第３の直線領域との間において、前記第２の方向から前記第３の方向へ屈曲し、前記第２の交差領域における前記１対の伝送導体の幅それぞれは、ともに前記第３の幅より小さくてもよい。

（１１）上記（１０）に記載の差動伝送線路であって、前記第１の交差領域における前記１対の伝送線導体の前記一方は、前記第２の交差領域における前記１対の伝送線導体の前記他の一方であってもよい。

（１２）上記（１０）に記載の差動伝送線路であって、前記第２の幅及び前記第３の幅は、ともに前記第１の幅と等しくてもよい。

（１３）上記（２）に記載の差動伝送線路であって、前記１対の伝送線導体の前記一方は、前記第１の交差領域の前方に、第２のバイアホールを備え、前記１対の伝送線導体は、前記１対の伝送線導体がともに第２の幅で互いに平行して前記第１の方向とは異なる第２の方向に延伸するとともに、前記第２の層上に形成される、第２の直線領域を、前記第２のバイアホールの前方に、さらに含み、前記１対の伝送線導体の前記一方は、前記第１の直線領域から前記第１の交差領域を貫き前記第２のバイアホールへ延伸し、前記第１の層から前記第２の層へ前記第２のバイアホールを貫通し、前記第２の直線領域へ前記第２の層上をさらに延伸し、前記１対の伝送線導体の前記他の一方は、前記第１のバイアホールから前記第２の直線領域へ前記第２の層上をさらに延伸し、前記１対の伝送線導体の片方のみが、前記第１の直線領域と前記第１の交差領域との間において、前記第１の方向から前記第２の方向へ屈曲し、前記１対の伝送線導体の他の片方のみが、前記第１の交差領域と前記第２の直線領域との間において、前記第１の方向から前記第２の方向へ屈曲し、前記第１の直線領域において、前記片方の伝送線導体は、前記第１の方向から前記第２の方向への屈曲に対して、外側の伝送線導体であり、前記他の片方の伝送線導体は、内側の伝送線導体であってもよい。

（１４）上記（１３）に記載の差動伝送線路であって、前記１対の伝送線導体は、前記１対の伝送線導体の一方は前記第１の層上に形成され、他の一方は前記第２の層に形成され、前記１対の伝送線導体が前記誘電体層を介して立体的に交差する第２の交差領域を、前記第２の直線領域の前方に、前記１対の伝送線導体がともに第３の幅で互いに平行して前記第２の方向と異なる第３の方向に延伸するとともに、前記第１の層上に形成される、第３の直線領域を、前記第２の交差領域の前方に、さらに含み、前記第２の交差領域における前記１対の伝送線導体の前記一方は、前記第２の直線領域と前記第２の交差領域との間に第３のバイアホールを、さらに備え、前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第２の交差領域と前記第３の直線領域との間に第４のバイアホールを、さらに備え、前記第２の交差領域における前記１対の伝送線導体の前記一方は、前記第２の層上を前方の前記第３のバイアホールへ延伸し、前記第２の層から前記第１の層へ前記第３のバイアホールを貫通し、前記第３の直線領域へ前記第１の層上をさらに延伸し、前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第２の層上を前方の前記第４のバイアホールへ延伸し、前記第２の層から前記第１の層へ前記第４のバイアホールを貫通し、前記第３の直線領域へ前記第１の層上をさらに延伸し、前記第３の方向の前記第２の方向に対する方向変化の向きは、前記第２の方向の前記第１の方向に対する方向変化の向きと等しく、前記１対の伝送線導体の前記片方のみが、前記第２の交差領域と前記第３の直線領域との間において、前記第２の方向から前記第３の方向へ屈曲し、さらに前方を前記第３の方向に延伸し、前記１対の伝送線導体の前記他の片方のみが、前記第２の直線領域と前記第２の交差領域との間において、前記第２の方向から前記第３の方向へ屈曲し、さらに前方を前記第３の方向に延伸し、前記第２の交差領域における前記１対の伝送導体の幅それぞれは、ともに前記第３の幅より小さくてもよい。

（１５）上記（１）に記載の差動伝送線路であって、前記第１の交差領域において、前記１対の伝送導体は、前記接地導体層の上方から見て、直交していてもよい。

（１６）上記（１０）に記載の差動伝送線路であって、前記第２の交差領域において、前記１対の伝送導体は、前記接地導体層の上方から見て、直交していてもよい。

（１７）本発明に係る光送受信モジュールは、上記（１）乃至（１６）のいずれかに記載の差動伝送線路、を備える光送受信モジュールであってもよい。

（１８）本発明に係る情報処理装置は、接地導体層と、前記接地導体層の上表面に設けられる誘電体層と、伝送方向に沿って順に並ぶとともに互いに電気的に接続される、第１導電膜、第２導電膜、及び第３導電膜、を有する第１伝送線路と、伝送方向に沿って順に並ぶとともに互いに電気的に接続される、第４導電膜、第５導電膜、及び第６導電膜、を有する第２伝送線路と、を備え、前記第１導電膜、前記第２導電膜、前記第３導電膜、前記第４導電膜、及び第６導電膜は、前記誘電体層の上表面に設けられ、前記第５導電膜は、前記誘電体層の内部でかつ前記接地導体層の上方に設けられ、前記第１導電膜と前記第４導電膜は、ともに第１の幅で互いに平行して第１の方向に延伸し、前記第３導電膜と前記第６導電膜は、ともに前記第１の幅で互いに平行して第２の方向に延伸し、前記第２導電膜と前記第５導電膜は、交差領域において立体的に交差するよう配置されるとともに、前記交差領域における前記第２導体膜の幅と前記第５導体膜の幅はともに前記第１の幅より小さく、前記第１及び前記第２伝送線路と、前記接地導体層と、で１対の差動伝送線路を形成する、ことを特徴としてもよい。

（１９）本発明に係る情報処理装置は、上記（１８）に記載の情報処理装置であって、前記第１及び前記第２伝送線路、前記接地導体層、並びに前記誘電体層を含むプリント回路基板と、前記プリント基板上に搭載され、差動クロック信号対を出力する差動クロック信号出力端子対を有する第１集積回路と、前記プリント基板上に搭載され、前記差動クロック信号対の一方を受信する入力端子を有する第２集積回路と、をさらに備え、前記第１及び前記第４導体膜は前記差動クロック信号出力端子対に接続され、前記第３又は前記第６導体膜のいずれか一方は前記入力端子に接続されてもよい。

（２０）本発明に係る情報処理装置は、上記（１９）に記載の情報処理装置であって、終端抵抗と、前記終端抵抗と前記第２集積回路を含む領域を覆うシールド蓋と、をさらに備え、前記第３又は前記第６導体膜のいずれか一方は前記入力端子に接続され、前記第３又は前記第６導体膜の他方は前記終端抵抗に接続されてもよい。

（２１）本発明に係る情報処理装置は、上記（１８）に記載の情報処理装置であって、前記第１及び前記第２伝送線路、前記接地導体層、並びに前記誘電体層を含むプリント回路基板と、前記プリント基板上に搭載され、差動クロック信号対を出力する差動クロック信号出力端子対を有する第１集積回路と、前記プリント基板上に搭載され、前記差動クロック信号対を受信する差動入力端子対を有する第２集積回路と、前記第２集積回路を含む領域を覆うシールド蓋と、をさらに備え、前記第１及び前記第４導体膜は前記差動クロック信号出力端子対に接続され、前記第３及び前記第６導体膜は前記差動入力端子対に接続されてもよい。

（２２）本発明に係る情報処理装置は、上記（１８）に記載の情報処理装置であって、前記第１及び第２伝送線路、前記接地導体層、並びに前記誘電体層を含むプリント回路基板と、前記プリント基板上に搭載され、差動シリアルデータ信号対を出力する差動シリアルデータ信号出力端子対を有する第１集積回路と、前記プリント基板上に搭載され、前記差動シリアルデータ信号対が入力される入力端子対を有し、入力された前記差動シリアルデータ信号に基づき光変調信号を出力する光送信用素子モジュールと、をさらに備え、前記第１及び前記第４導体膜は前記差動シリアルデータ信号出力端子対に接続され、前記第３又は前記第６導体膜のいずれか一方は、前記入力端子対のいずれか一方に接続されてもよい。

（２３）本発明に係る情報処理装置は、上記（２２）に記載の情報処理装置であって、前記光送信用素子モジュールは内部に電界吸収型変調器集積レーザ素子と、第１および第２終端抵抗とを、さらに備え、前記第３又は前記第６導体膜のいずれか一方は、前記電界吸収型集積レーザ素子の電界吸収型変調器部および前記第１終端抵抗に接続され、前記第３又は前記第６導体膜の他方は、前記電界吸収型集積レーザ素子のレーザダイオードおよび前記第２終端抵抗に接続されてもよい。

本発明により、差動伝送線路が屈曲領域を有する場合にも、２つの差動信号に生じる遅延時間差が抑制されるとともに、高密度な実装を可能とする、差動伝送線路、並びに、それを用いた光送受信モジュール及び情報処理装置が、提供される。

本発明の第１の実施形態に係る光送受信モジュールのブロック図である。 本発明の第１の実施形態に係る光送受信モジュールのデータ伝送部の全体斜視図である。 本発明の第１の実施形態に係る差動伝送線路の屈曲領域付近を示す上面図である。 プリント回路基板の図３のＩＶ−ＩＶ線における断面図である。 本発明の第１の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第１の実施形態の差動伝送線路の他の解析結果を示す図である。 理想伝送線路モデルを説明する図である。 理想伝送線路モデルの解析結果を示す図である。 本発明の第２の実施形態に係る差動伝送線路の屈曲領域付近を示す上面図である。 本発明の第２の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第３の実施形態に係る差動伝送線路の屈曲領域付近を示す上面図である。 本発明の第３の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第４の実施形態に係る光送受信モジュールのデータ伝送部の全体斜視図である。 本発明の第４の実施形態に係る差動伝送線路の２つの屈曲領域付近を示す上面図である。 本発明の第４の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第５の実施形態に係る差動伝送線路の２つの屈曲領域付近を示す上面図である。 本発明の第５の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第６の実施形態に係る差動伝送線路の２つの屈曲領域付近を示す上面図である。 本発明の第６の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第７の実施形態に係る差動伝送線路の屈曲領域付近を示す上面図である。 本発明の第７の実施形態に係る差動伝送線路の解析結果を示す図である。 本発明の第７の実施形態に係る情報処理装置のＲＺ変調部の回路図である。 本発明の第７の実施形態に係る情報処理装置のＲＺ変調部の斜視図である。 本発明の第８の実施形態に係る情報処理装置のＲＺ変調部の回路図である。 本発明の第９の実施形態に係る情報処理装置の送信部の回路図である。 従来技術に係る差動伝送線路の一例を示す平面図である。 従来技術に係る差動伝送線路の他の一例を示す平面図である。 従来技術に係る差動伝送線路の他の一例を示す平面図である。 従来技術に係る伝送線路の一例を示す平面図である。

本発明に係る実施形態について、以下に、詳細な説明をする。ただし、以下に示す図は、あくまで、各実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。

［第１の実施形態］
本発明の第１の実施形態に係る差動伝送線路及び光送受信モジュールについて説明する。

図１は、本発明の第１の実施形態に係る光送受信モジュール１のブロック図である。当該実施形態に係る光送受信モジュール１は、光送信用素子モジュール６と、光受信用素子モジュール５と、データ伝送部２と、制御部７を、備えている。また、光送受信モジュール１は、伝送装置本体１３に接続されている。

データ伝送部２は、送受信一体型ＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）集積回路３及び駆動集積回路４を備えている。送受信一体型ＣＤＲ集積回路３は、送信機能と受信機能を統合した集積回路（ＩＣ）であり、端子間のアイソレーションを得るために、送受信一体型ＣＤＲ集積回路３の４辺それぞれに、送信側差動出力端子３ａ、送信側差動入力端子３ｂ、受信側差動出力端子３ｃ、受信側差動入力端子３ｄが配置されている。

送受信一体型ＣＤＲ集積回路３の送信側差動出力端子３ａと、駆動集積回路４の差動入力端子との間に、差動伝送線路８が配置され、送受信一体型ＣＤＲ集積回路３から駆動集積回路４へ、差動伝送線路８上を差動信号が伝送される。同様に、駆動集積回路４と光送信用素子モジュール６との間に、送信側差動出力伝送線路２７が配置される。

送受信一体型ＣＤＲ集積回路３の送信側差動入力端子３ｂと伝送装置本体１３との間に送信側差動入力伝送線路９が、受信側差動出力端子３ｃと伝送装置本体１３との間に受信側差動出力伝送線路１０が、受信側差動入力端子３ｄと光受信用素子モジュール５との間に、受信側差動入力伝送線路１１が、それぞれ配置される。

シリアルデータである電気出力信号が、伝送装置本体１３より送受信一体型ＣＤＲ集積回路３へ、差動信号として送信側差動入力伝送線路９上を伝送される。送受信一体型ＣＤＲ集積回路３が電気出力信号に波形整形などを加えた（ＣＤＲ機能）後に、差動伝送線路８を介して、電気出力信号が、駆動集積回路４へ伝送される。駆動集積回路４が、電気出力信号を増幅して、送信側差動出力伝送線路２７を介して、電気出力信号が光送信用素子モジュール６へ伝送される。そして、光送信用素子モジュール６が電気出力信号を光出力信号に変換し、光出力信号を光ファイバ（図示せず）に送信する。ここで、光送信用素子モジュール６は、例えば、マッハツェンダー（ＭＺ）変調器とレーザ発振器を備え、レーザ発振器が発振する波長１．５μｍ帯のレーザ光をマッハツェンダー変調器が変調することにより、光出力信号に変換する発光素子モジュールである。

同様に、光受信用素子モジュール５は、光ファイバ（図示せず）より入力される光入力信号を受光し、電気入力信号に変換し、電気入力信号が、受信側差動入力伝送線路１１上を差動信号として、送受信一体型ＣＤＲ集積回路３へ伝送される。そして、送受信一体型ＣＤＲ集積回路３が電気入力信号に波形整形などを加えた（ＣＤＲ機能）後に、電気入力信号が受信側差動出力伝送線路１０上を伝送装置本体１３へ伝送される。

制御部７に、伝送装置本体１３より、デジタル通信インターフェース１５を介して、制御信号が入力され、入力される制御信号に基づき、制御部７は、制御信号線１４を介して、光送信用素子モジュール６がレーザ光を発振するためのバイアス電流制御や、光出力信号に変調する信号の振幅制御などを行っている。また、光送信用素子モジュール６が、温度調節素子（図示せず）を備える場合は、温度制御等も行う。

図２は、当該実施形態に係る光送受信モジュール１のデータ伝送部２の全体斜視図である。データ伝送部２は、光送受信モジュール１の電気信号（シリアルデータ）を伝送する電子回路であり、プリント回路基板１６上に、前述の集積回路や差動伝送線路が配置されている。

データ伝送部２の送信側差動出力伝送線路２７の一端に、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）接続端子１７が配置されており、電気出力信号は、ＦＰＣ接続端子１７を介して、光送信用素子モジュール６へ伝送される。また、差動伝送線路８の２本の伝送線それぞれに、ＤＣカット容量３１，３２が備えられている。ＤＣカット容量３１，３２は、例えば、容量値０．１μＦの１００５サイズの表面実装型キャパシタであるが、必要がない場合には削除してもよい。図２に示す通り、他の差動伝送線路にも、必要に応じて、ＤＣカット容量が備えられている。なお、図２には、受信側差動出力伝送線路１０は、簡略して表されており、実際の構造とは異なる。

本発明の特徴は、差動伝送線路８の構造にある。光送受信モジュール１が、送受信一体型ＣＤＲ集積回路３を備え、光入力信号と光出力信号が、送受信一体型ＣＤＲ集積回路３をともに入出力する。そして、光受信用素子モジュール５と光送信用素子モジュール６を、光ファイバ側に並べて配置しようとすると、これら信号を伝送する複数の差動伝送線路のいずれかは屈曲して配置する必要が生じる。差動伝送線路８は屈曲領域を有しているが、伝送される２つの差動信号に通常生じてしまう遅延時間差が抑制されている構造となっている。

図３は、当該実施形態に係る差動伝送線路８の屈曲領域付近を示す上面図である。図３は、図２に破線で示す領域ＩＩＩを拡大した上面図である。差動伝送線路８は、プリント回路基板１６上に形成されており、図３には、差動伝送線路８の屈曲領域ＢＴと、その両端にそれぞれ接している第１の直線領域ＳＬ１と第２の直線領域ＳＬ２とが示されている。

差動伝送線路８は、接地導体層１８と１対（２つ）の伝送線導体とで、１対（２つ）の伝送線路を形成している。ここで、１対の伝送線導体をそれぞれ、第１の伝送線導体と第２の伝送線導体とし、第１の伝送線導体と接地導体層１８とで第１の伝送線路が、第２の伝送線導体と接地導体層１８とで第２の伝送線路が、それぞれ形成されているとする。１対の伝送線路それぞれに、正側伝送信号（Ｐデータ）と負側伝送信号（Ｎデータ）が伝送し、負側伝送信号に対する正側伝送信号の電位差が信号レベルとなる。ここで、便宜上、第１の伝送線導体が正側伝送線信号を伝送するＰデータ伝送線導体で、第２の伝送線導体が負側伝送信号を伝送するＮデータ伝送線導体とするが、これに限定されないのは言うまでもない。

接地導体層１８は、特許文献１に記載されている接地導体層と異なり、屈曲領域ＢＴにおいても、スリットは存在していない。すなわち、接地導体層１８は、１対の伝送線導体と対向する領域を含み、該領域の外方に広がって形成されている。図３には、接地導体層１８は、一面に広がる形状をしている場合が示されている。

第１の伝送線導体は、図３において、第１上層Ｐデータ導体膜１０１として示されており、第２の伝送線導体は、図３において、第１上層Ｎデータ導体膜２０１と、第２上層Ｎデータ導体膜２０２と、第１下層Ｎデータ導体膜２０３と、第１のバイアホール２０４、及び第２のバイアホール２０５として示されている。図３に示す通り、１対の伝送線導体は、その形状によって、第１の直線領域ＳＬ１と、屈曲領域ＢＴと、第２の直線領域ＳＬ２に分類している。第１の直線領域ＳＬ１では、１対の伝送線導体がともに第１の幅となる幅Ｗ０で互いに平行して、下側へ（第１の方向に）延伸している。第２の直線領域ＳＬ２では、１対の伝送線導体がともに第２の幅となる幅Ｗ０で互いに平行して、右側へ（第２の方向に）延伸している。屈曲領域ＢＴは、第１の直線領域ＳＬ１と第２の直線領域にそれぞれ接している領域であり、１対の伝送線導体が誘電体層２３（図示せず）を介して立体的に交差している交差領域ＣＲ（第１の交差領域）を含んでいる。交差領域ＣＲにおいて、１対の伝送線導体は、接地導体層１８の上方からみて直交している。

なお、電気出力信号は、差動信号として、送受信一体型ＣＤＲ集積回路３から駆動集積回路４へ、差動伝送線路８上を伝送しており、便宜上、電気出力信号の進行方向に沿って、進行方向側を前方と、進行方向逆向きを後方と呼ぶこととする。しかし、進行方向逆向きを前方と、進行方向を後方としても、本発明を説明することが出来るのは言うまでもない。すなわち、第１の直線領域ＳＬ１の前方に、交差領域ＣＲが配置されており、交差領域ＣＲの前方に、第２の直線領域ＳＬ２が配置されている。また、第１のバイアホール２０４は、第１の直線領域ＳＬ１と交差領域ＣＲとの間に配置され、第２のバイアホール２０５は、交差領域ＣＲの前方であり、交差領域ＣＲと第２の直線領域ＳＬ２との間に配置されている。

まず、第１の伝送線導体について説明する。第１の伝送線導体（第１上層Ｐデータ導体膜１０１）は、誘電体層２３（図示せず）を介して、接地導体層１８の上方に形成されている。ここで、第１上層Ｐデータ導体膜１０１が形成される層を、第１の層とする。第１の伝送線導体（第１上層Ｐデータ導体膜１０１）は、第１の直線領域ＳＬ１において、第１の幅となる幅Ｗ０で下側へ（第１の方向に）直線的に延伸し、さらに、屈曲領域ＢＴへ直線的に延伸している。そして、屈曲領域ＢＴであって交差領域ＣＲの後方で、すなわち、第１の直線領域ＳＬ１と交差領域ＣＲの間において、下側から右側へ（第１の方向から第２の方向へ）９０度屈曲し、さらに幅Ｗ０で右側へ（第２の方向に）延伸している。ここで、第１上層Ｐデータ導体膜１０１と接地導体層１８の間に生じる容量が、屈曲する箇所において増加することを抑制するために、９０度屈曲する部分の角にはマイタ（Ｍｉｔｒｅ）と呼ばれる切欠きが設けられている。さらに、屈曲領域ＢＴにおいて、第１の伝送線導体（第１上層Ｐデータ導体膜１０１）の幅が、幅Ｗ０から幅Ｗ１に徐々に狭くなり、幅Ｗ１で右側へ交差領域ＣＲを貫き直線的に延伸し、次に幅Ｗ１から幅Ｗ０に徐々に広くなる。そして、第１の伝送線導体（第１上層Ｐデータ導体膜１０１）は第２の直線領域ＳＬ２へ延伸し、第２の直線領域ＳＬ２を、第２の幅となる幅Ｗ０で右側へ（第２の方向に）直線的に延伸している。

次に、第２の伝送線導体について説明する。第１上層Ｎデータ導体膜２０１と第２上層Ｎデータ導体膜２０２は、ともに、第１上層Ｐデータ導体膜１０１と同一層である第１の層上に形成されている。これに対して、第１下層Ｎデータ導体膜２０３は、これら上層導体膜より下方であって、接地導体層１８の上方に形成されている。ここで、第１下層Ｎデータ導体膜２０３が形成される層を第２の層とすると、第２の層は、第１の層の下層となっているが、これに限定されることはなく、第２の層は第１の層の上層であってもよい。第１上層Ｎデータ導体膜２０１の端部と、第１下層Ｎデータ導体膜２０３の上側端部とは、平面的に重なっており、第１のバイアホール２０４によって、電気的に接続されている。同様に、第２上層Ｎデータ導体膜２０２の端部と、第１下層Ｎデータ導体膜２０３の下側端部とは、平面的に重なっており、第２のバイアホール２０５によって、電気的に接続されている。

第２の伝送線導体（第１上層Ｎデータ導体膜２０１）は、第１の直線領域ＳＬ１において、第１の伝送線導体（第１上層Ｐデータ導体膜１０１）の右側を、第１上層Ｐデータ導体膜１０１に平行して、第１の幅となる幅Ｗ０で下側へ（第１の方向に）第１の層上を直線的に延伸し、さらに、屈曲領域ＢＴへ第１の層上を延伸し、第１のバイアホール２０４に至っている。第１の直線領域ＳＬ１において、第１上層Ｐデータ導体膜１０１と第１上層Ｎデータ導体膜２０１との間隔は、幅Ｓ０である。すなわち、第１上層Ｐデータ導体膜１０１の右側縁から、第１上層Ｎデータ導体膜２０１の左側縁までの距離が、幅Ｓ０である。

屈曲領域ＢＴにおいて、第２の伝送線導体は、第１の層から第２の層へ第１のバイアホール２０４を貫通し、さらに、第２の伝送線導体（第１下層Ｎデータ導体膜２０３）は、第１のバイアホール２０４と第２のバイアホール２０５の間を、幅Ｗ２で交差領域ＣＲを貫いて下側へ第２の層上を直線的に延伸している。さらに、第２の伝送線導体は、第２の層から第１の層へ第２のバイアホール２０５を貫通し、第２の伝送線導体（第２上層Ｎデータ導体膜２０２）は、第２のバイアホール２０５より、図中右下方向へ第１の層上を延伸し、さらに、右下方向から右側へ屈曲し、右側へ第２の直線領域ＳＬ２まで延伸している。ここで、屈曲領域ＢＴであって交差領域ＣＲの前方で、すなわち、交差領域ＣＲと第２の直線領域ＳＬ２との間において、下側から右側へ（第１の方向から第２の方向へ）９０度屈曲している。そして、さらに、第２の伝送線導体（第２上層Ｎデータ導体膜２０２）は、第２の直線領域ＳＬ２において、第１の伝送線導体（第１上層Ｐデータ導体膜１０１）の下側を、第１上層Ｐデータ導体膜１０１に平行して、第２の幅となる幅Ｗ０で右側へ（第２の方向に）第１の層上を直線的に延伸している。第２の直線領域ＳＬ２において、第１上層Ｐデータ導体膜１０１と第２上層Ｎデータ導体膜２０２との間隔は、幅Ｓ０である。

当該実施形態に係る差動伝送線路８は、屈曲領域ＢＴにおいて、下側から右側へ（第１の方向から第２の方向へ）９０度屈曲している。ここで、下側から右側へ（第１の方向から第２の方向へ）屈曲の方向変化の向きは時計回りである。１対の伝送線導体のうち、第１の伝送線導体（片方の伝送線導体）は、屈曲の方向変化である時計回りに対して、第１の直線領域ＳＬ１において外側の伝送線導体（図中左側）であり、第２の直線領域ＳＬ２において内側の伝送線導体（図中上側）である。これに対して、第２の伝送線導体（他の片方の伝送線導体）は、第１の直線領域ＳＬ１において内側の伝送線導体（図中右側）であり、第２の直線領域ＳＬ２において外側の伝送線導体（図中下側）である。

第１の伝送線導体（片方の伝送線導体）は、第１の直線領域ＳＬ１において外側の伝送線導体となっており、第１の伝送線導体のみが、第１の直線領域ＳＬ１と交差領域ＣＲとの間において、下側から右側へ（第１の方向から第２の方向へ）屈曲している。このとき、第２の伝送線導体（他の片方の伝送線導体）は、第１の直線領域ＳＬ１から交差領域ＣＲを貫いて第２のバイアホール２０５まで、下側へ（第１の方向に）直線的に延伸している。第１の伝送線導体は、さらに、右側へ（第２の方向に）交差領域ＣＲを貫いて直線的に延伸し、交差領域ＣＲにおいて第２の伝送線導体（第１下層Ｎデータ導体膜２０３）と立体交差し、さらに、右側へ（第２の方向に）直線的に延伸し、第２の直線領域ＳＬ２において、内側の伝送線導体となる。これに対して、第２の伝送線導体（他の片方の伝送線導体）は、第１の直線領域ＳＬ１において内側の伝送線導体となっており、交差領域ＣＲにおいて、第１の伝送線導体（第１上層Ｐデータ導体膜１０１）と立体交差している。さらに、第２の伝送線導体（他の片方の伝送線導体）のみが、交差領域ＣＲと第２の直線領域ＳＬ２との間において、下側から右側へ（第１の方向から第２の方向へ）屈曲している。このとき、第１の伝送線導体（片方の伝送線導体）は、交差領域ＣＲを貫いて第２の直線領域ＳＬ２へ、右側（第２の方向に）直線的に延伸している。そして、第２の伝送線導体（他の片方の伝送線導体）は、第２の直線領域ＳＬ２において外側の伝送線導体となっている。

一般に、差動伝送線路における反射損失を抑制するために、差動伝送線路の断面形状は、出来る限り多くの領域において同一とすることが望ましく、所望の配線長を有する差動伝送線路は、１対の伝送線導体が同じ幅で同一層上を直線的に延伸する直線領域がより長く、断面形状が直線領域と異なる屈曲領域がより短く、形成されているのが望ましい。よって、当該実施形態に係る差動伝送線路８は、屈曲領域ＢＴにおいて、第１の伝送線導体のみが交差領域の後方で下側から右側へ（第１の方向から第２の方向へ）屈曲し、第２の伝送線導体のみが交差領域ＣＲの前方で下側から右側へ（第１の方向から第２の方向へ）屈曲しているとしている。しかし、この例に限定される必要はなく、差動伝送線路の設計上の都合など必要に応じて、交差領域ＣＲの後方で（又は前方で）、１対の伝送線導体がともに屈曲していてもよい。また、より高密度な実装の観点や、交差領域ＣＲにおける差動信号の特性劣化の観点などより、接地導体層１８の上方から見て、交差領域ＣＲにおける第１の伝送線導体と第２の伝送線導体が平面的に交わる角度は、出来る限り大きく、例えば８０度以上であるのが望ましく、第１の伝送線導体と第２の伝送線導体が平面的に直交するように、交差しているのがさらに望ましい。

なお、ここでは、第１の直線領域ＳＬ１において外側の伝送線導体（片方の伝送線導体）である第１の伝送線導体が、交差領域ＣＲにおいて、第１の層に形成される伝送線導体（一方の伝送線導体）としたが、これに限定されることはなく、交差領域ＣＲにおいて、第２の伝送線導体が第１の層に形成されてもよい。

第１の伝送線路と第２の伝送線路は、ともに所望の特性インピーダンスで延伸しているのが望ましく、それゆえ、直線領域においては、１対の伝送線導体は、等しい幅Ｗ０であるのが望ましい。ここでは、幅Ｗ０を０．３９ｍｍとしている。さらに、直線領域においては、第１の伝送線導体と、第２の伝送線導体の間隔も等しい幅Ｓ０で延伸しているのが望ましい。ここでは、幅Ｓ０を０．５１５ｍｍとしている。

第１の伝送線導体と、第２の伝送線導体は、交差領域ＣＲにおいて、立体的に交差している。交差領域ＣＲにおける第１の伝送線導体（第１上層Ｐデータ導体膜１０１）の幅Ｗ１は、第１の直線領域ＳＬ１における第１の伝送線導体（第１上層Ｐデータ導体膜１０１）の第１の幅となる幅Ｗ０より、小さいのが望ましく、ここでは、幅Ｗ１を０．１１ｍｍとしている。同様に、交差領域ＣＲにおける第２の伝送線導体（第１下層Ｎデータ導体膜２０３）の幅Ｗ２は、第１の直線領域ＳＬ１における第２の伝送線導体（第１上層Ｎデータ導体膜２０１）の第１の幅となる幅Ｗ０より、小さいのが望ましく、ここでは、幅Ｗ２を０．１１ｍｍとしている。

前述の通り、第１下層Ｎデータ導体膜２０３は、第１上層Ｎデータ導体膜２０１及び第２上層Ｎデータ導体膜２０２と、それぞれ、第１のバイアホール２０４及び第２のバイアホール２０５を介して、電気的に接続されている。ここで、第１のバイアホール２０４及び第２のバイアホール２０５は、レーザ加工による貫通穴を利用したレーザバイアホールであり、第１のバイアホール２０４及び第２のバイアホール２０５の直径はそれぞれ０．１ｍｍとする。なお、他の加工によるバイアホールであってもよいのは言うまでもない。

図４は、プリント回路基板１６の図３のＩＶ−ＩＶ線における断面図であり、プリント回路基板１６の縦構造を示している。１対の伝送線導体は、接地導体層１８の一方側（図４の上側）に誘電体層２３を介してともに設けられている。図４には、第１の伝送線導体が、第１上層Ｐデータ導体膜１０１として、第２の伝送線導体が、交差領域ＣＲにおいて第１の伝送線導体と立体的に交差している第１下層Ｎデータ導体膜２０３として、示されている。プリント回路基板１６は、ビルドアップ工法などによる多層基板であり、１対の伝送線導体は、プリント回路基板１６の図中上側の表面に設けられている。ここで、誘電体層２３は、接地導体層１８の上表面に設けられている。第１上層Ｐデータ導体膜１０１は誘電体層２３の上表面に設けられ、第１下層Ｎデータ導体膜２０３は誘電体層２３の内部でかつ接地導体層１８の上方に設けられている。

プリント回路基板１６の接地導体層１８の図中下側に、搭載部品を配置してもよい。複数の接地導体層１９，２０，２１，２２がさらに配置され、隣りあう接地導体層の間に、導体からなる配線を設けている。誘電体層２３には、ガラス布基材とエポキシ樹脂からなる材料が用いられており、ここではその材料の比誘電率を３．６としている。また、プリント回路基板１６の縦方向の寸法は、ここでは、接地導体層１８から第１の層（第１上層Ｐデータ導体膜１０１、第１上層Ｎデータ導体膜２０１及び第２上層Ｎデータ導体膜２０２）までの間隔を０．２７９ｍｍとし、接地導体層１８から第２の層（第１下層Ｎデータ導体膜２０３）までの間隔を０．１９２ｍｍとしている。各導体膜は、積層した銅箔をパタンニングして形成される。第１の層の厚さは、０．０５３ｍｍとし、第２の層の厚さは、０．０３３ｍｍとしている。

保護膜２４が、プリント回路基板１６の両側の表面に配置されている。保護膜２４はソルダーレジストと呼ばれる保護膜であるが、必要がない場合には削除してもよい。ここでは、保護膜２４には、誘電率４．４の材料が用いられており、保護膜２４の厚さは０．０８２ｍｍである。

以上、当該実施形態に係る差動伝送線路８の構成を説明した。本発明に係る差動伝送線路は、１対の伝送線導体が立体的に交差する第１の交差領域を含み、第１の交差領域における１対の伝送線導体の幅それぞれが第１の直線領域における１対の伝送線導体それぞれの幅である第１の幅より小さいことにより、差動伝送線路が屈曲領域を含む場合にも、２つの差動信号に生じる遅延時間差が抑制されている。ここでは、第１の交差領域において、第１の伝送線導体が第１の層上に形成される一方の伝送線導体と、第２の伝送線導体が第２の層上に形成される他の一方の伝送線導体としているが、これに限定されることはなく、第１の伝送線導体が第１の交差領域において第２の層上に形成されてもよい。

第１の直線領域と第１の交差領域の間に第１のバイアホールが配置され、他の一方の伝送線導体は、第１の層から第２の層へ第１のバイアホールを貫通することにより、他の一方の伝送線導体は、第１の層に形成される第１の直線領域と第２の層に形成される第１の交差領域とを電気的に接続することが出来ている。屈曲領域であって第１の交差領域の後方で、すなわち、第１の直線領域と第１の交差領域の間において、１対の伝送線導体のうち、少なくとも第１の直線領域における外側の伝送線導体が屈曲していることにより、第１の交差領域で１対の伝導線導体が立体的に交差することが可能となる。

さらに、屈曲領域であって第１の交差領域の前方に、すなわち、第１の交差領域と第２の直線領域の間に、第２のバイアホールが配置され、他の一方の伝送線導体は、第２の層から第１の層へ第２のバイアホールを貫通することにより、他の一方の伝送線導体は、第２の層に形成される第１の交差領域と第１の層に形成される第２の直線領域とを電気的に接続することが出来ている。屈曲領域であって第１の交差領域の前方で、すなわち、第１の交差領域と第２の直線領域の間において、１対の伝送線導体のうち、少なくとも第１の直線領域における内側の伝送線導体が屈曲していることにより、第１の交差領域の前方で、１対の伝送線導体が互いに平行して直線的に延伸することが出来る。

さらに、第１の直線領域における外側の伝送線導体は、第１の直線領域より第１の方向に直線的に延伸し、第１の直線領域と第１の交差領域の間において第１の方向から第２の方向へ屈曲し、さらに第２の方向に直線的に延伸しているとなおよい。同様に、第１の直線領域における内側の伝送線導体は、第１の直線領域より第１の交差領域を貫いて、第１の方向に直線的に延伸し、第１の交差領域の前方で第１の方向から第２の方向へ屈曲し、さらに第２の方向に直線的に延伸しているとなおよい。これらにより、差動伝送線路を伝送する伝送信号の特性はさらに向上する。

１対の伝送線導体は、第２のバイアホールの前方に、第２の直線領域をさらに含んでいることにより、屈曲領域で第１の方向から第２の方向へ屈曲した後、差動伝送線路は第２の方向に延伸することが出来ている。なお、差動伝送線路が、第１の直線領域と第２の直線領域とで等しい特性インピーダンスを有しているのが望ましく、第２の直線領域における１対の伝送線導体のそれぞれの幅である第２の幅は、第１の幅と等しいのが望ましい。

一般に、差動伝送線路において、２つの差動信号に遅延時間差が生じている場合、差動信号の伝送中に差動モードから不要な同相モードへの変換が生じてしまう。同相モードへの変換量が比較的大きな場合、差動モードの帯域劣化やデータ依存性ジッタの発生より信号品位の劣化が生じることとなる。当該実施形態に係る差動伝送線路８は、屈曲領域ＢＴを有しているにもかかわらず、送受信一体型ＣＤＲ集積回路３から駆動集積回路４へ電気出力信号が伝送される際に生じる、差動モードから同相モードの変換が抑制できており、反射損失の抑制が可能となっている。さらに、接地導体層１８はスロットを設ける必要がなく一面に広がる形状をしており、差動伝送線路における反射損失や差動伝送線路に起因するノイズが抑制される構造となっているとともに、高密度実装に適した差動伝送線路が実現されている。

当該実施形態に係る光送信用素子モジュール６はマッハツェンダー（ＭＺ）変調器を備える。マッハツェンダー変調器は、駆動する差動信号が差動モードのみであれば良好な特性が得られるが、同相モードがあると出力光の位相変動を生じ、光ファイバ伝送路の分散特性により伝送距離が長いほど光出力信号の品位の劣化が大きくなってしまう。しかし、本発明に係る差動伝送線路を用いることにより、差動モードから不要な同相モードへの変換が抑制され、光送信用素子モジュール６が送信する光出力信号の特性が向上する。

なお、光ファイバ伝送用の光送受信モジュールは、近年のブロードバンドネットワークの普及とともに、高速化、小型・低コスト化が図られており、高速化に関しては現在ではビットレートが１０Ｇｂｉｔ／ｓのものが広く用いられるようになってきている。小型・低コスト化に関しては、旧世代の３００ｐｉｎ ＭＳＡ（Ｍｕｌｔｉ Ｓｏｕｒｃｅ Ａｇｒｅｅｍｅｎｔ）規格から、ＸＥＮＰＡＫ、Ｘ２、ＸＦＰ、ＳＦＰ＋（各ＭＳＡ規格）へと、ケース体積の縮小化・部品数の削減化が進んでいる。増幅用集積回路やＣＤＲ集積回路などシリアルデータ信号を扱う部品においては、送信側集積回路と受信側集積回路を１個の集積回路に統合することで小型・低コスト化を図ったものが登場してきている。それゆえ、当該実施形態に係る光送受信モジュール１は送受信一体型ＣＤＲ集積回路３を備えており、前述の通り、送受信一体型ＣＤＲ集積回路３に接続される複数の差動伝送線路のいずれかは屈曲して配置する必要が生じるところ、本発明に係る差動伝送線路を用いることにより、光送受信モジュール１の特性が向上している。

以下、当該実施形態に係る差動伝送線路８の効果について説明する。ここで、図２６に示す従来技術に係る屈曲領域を有する差動伝送線路の例を従来例１とする。まず、当該実施形態の比較例として、従来例１に係る差動伝送線路について説明する。

従来例１に係る差動伝送線路は、当該実施形態と同様に、接地導体層１８と１対の伝送線導体とで、１対の伝送線路を形成しており、第１の伝送線導体がＰデータ導体膜１８１であり、第２の伝送線導体がＮデータ導体膜２８１である。Ｐデータ導体膜１８１とＮデータ導体膜２８１の寸法及び材質は、当該実施形態と同一であり、第１及び第２の伝送線導体の幅はそれぞれ幅Ｗ０であり、第１及び第２の伝送線導体の間隔は幅Ｓ０である。屈曲領域において、Ｐデータ導体膜１８１とＮデータ導体膜２８１にそれぞれ、マイタを設け、反射損失が抑制されている。図２６に示す従来例１に係る２つの伝送線導体の配置に要するパタン面積は、当該実施形態に係る２つの伝送導体に要するパタン面積と、実質的に同等である。しかし、前述の通り、第１の伝送線導体であるＰデータ導体膜１８１の配線長が、第２の伝送線導体であるＮデータ導体膜２８１の配線長より、２×（Ｓ０＋Ｗ０）長くなっており、この物理長での差により、２つの差動信号に遅延時間差Δｔｄが生じている。各々の伝送線路における群速度をｖｇとすると、Δｔｄは、Δｔｄ＝２×（Ｓ０＋Ｗ０）÷ｖｇと表され、この式を（数式１）とする。

群速度ｖｇは、伝送線路の直線領域における断面形状より比較的容易に算出でき、従来例１に係る差動伝送線路では、ｖｇ＝１．７×１０^８ｍ／ｓが得られる。（数式１）にＳ０＝０．５１５ｍｍ及びＷ０＝０．３９ｍｍを代入することにより、従来例１に係る差動伝送線路を伝送する２つの差動信号には、１１ｐｓとなる遅延時間差Δｔｄが発生している。

遅延時間差Δｔｄにより発生する差動モード−同相モード変換量Ｓｃｄ２１が回路シミュレーションツールを用いた小信号解析により算出される。

図７は、理想伝送線路モデルを説明する図である。理想伝送線路モデルでは、互いに平行して直線的に延伸する２つの伝送線を想定しており、２つの伝送線路はともに、特性インピーダンスが５０Ωで、無損失の伝送線路としている。２本の伝送線の配線長には、差が存在しており、配線長の差により生じる遅延時間差がΔｔｄである。図７に示す２本の伝送線の両端に差動ポートを設けて小信号解析を行うことにより、これら２本の伝送線路からなる差動伝送線路モデルの伝送特性が求まる。

図８は、理想伝送線路モデルの解析結果を示す図である。図８には、遅延時間差Δｔｄと、差動モード−同相モード変換量Ｓｃｄ２１との関係が示されている。一般に、遅延時間差Δｔｄが増加するに伴い、また、周波数が増加するに伴い、Ｓｃｄ２１は増加する。
従来例１に係る差動伝送線路では、遅延時間差Δｔｄが１１ｐｓとなっており、これに起因して、Ｓｃｄ２１は、周波数１０ＧＨｚでは−９．５ｄＢ、波数２０ＧＨｚでは−４ｄＢとなっている。

これに対して、当該実施形態に係る差動伝送線路８の効果について説明する。図５は、本発明の当該実施形態に係る差動伝送線路８の解析結果を示す図である。図５には、当該実施形態に係る差動伝送線路８の差動モード−同相モード変換量Ｓｃｄ２１を三次元電磁界構造解析ツールにより解析した結果が示されており、Ｓｃｄ２１の周波数依存性を表している。また、比較のため、図５には、従来例１に係る差動伝送線路についての解析結果も示されており、実線が当該実施形態の解析結果、破線が従来例１の解析結果を表している。

図５に示す通り、当該実施形態に係る差動伝送線路８は、屈曲領域ＢＴを有しているにもかかわらず、Ｓｃｄ２１を、周波数１０ＧＨｚ以下の周波数領域では−３０ｄＢ以下に、周波数２０ＧＨｚ以下の領域では−２１ｄＢ以下に、抑制することが出来ている。また、下記の表１に示す通り、従来例１と比較して、不要モードである同相モードの発生が、周波数１０ＧＨｚにおいては約２０ｄＢ、周波数２０ＧＨｚにおいては約１７ｄＢ、低減されている。

図６は、本発明の当該実施形態の差動伝送線路８の他の解析結果を示す図である。図６には、差動伝送線路８の交差領域ＣＲにおける第１の伝送線導体（第１上層Ｐデータ導体膜１０１）の幅Ｗ１及び第２の伝送線導体（第１下層Ｎデータ導体膜２０３）の幅Ｗ２をパラメータとして、差動反射係数Ｓｄｄ１１の解析結果が示されている。ここでは、幅Ｗ１と幅Ｗ２は等しい値として、幅Ｗ１及び幅Ｗ２を０．３９ｍｍから０．０１ｍｍまでの範囲で変化させ、それぞれの幅Ｗ１（幅Ｗ２）におけるＳｄｄ１１を解析的に求めている。なお、０．３９ｍｍは、直線領域における第１及び第２の伝送線導体の幅Ｗ０と等しい値である。

図６に示す通り、幅Ｗ１（幅Ｗ２）が直線領域における幅Ｗ０より小さい場合、交差領域ＣＲにおける特性インピーダンスの不連続の影響を低減することができているので、Ｓｄｄ１１が低減されている。図６に示す通り、幅Ｗ１及び幅Ｗ２が０．０９ｍｍのときに、周波数１０ＧＨｚ及び２０ＧＨｚにおいて、ともに、Ｓｄｄ１１の低減が最も顕著になっている。また、当該実施形態に係る差動伝送線路８の幅Ｗ１及び幅Ｗ２はそれぞれ０．１１ｍｍであり、Ｓｄｄ１１の低減は顕著となっている。周波数１０ＧＨｚで−３３ｄＢ、周波数２０ＧＨｚにおいて−２６ｄＢと、良好なＳｄｄ１１が実現できている。また、幅Ｗ１や幅Ｗ２はこれら値に限定されることはなく、直線領域における幅Ｗ０より小さく設定すればよく、幅Ｗ１及び幅Ｗ２の値を調整パラメータとして、反射損失が抑制するように、容易に差動伝送線路８を設計することが出来る。

なお、図３に示す差動伝送線路８の屈曲領域ＢＴにおいて、第２上層Ｎデータ導体膜２０２は、第２のバイアホール２０５から、第２の直線領域ＳＬ２側に、右下方向へ直線的に延伸している。ここで、接地導体層１８の上方からみて平面的に測定される伝送線導体の配線長を考える。第２上層Ｎデータ導体膜２０２が図３に示す形状をしていることにより、差動伝送線路８の１対の伝送線導体の配線長は、第１の（一方の）伝送線導体が、第２の（他の一方の）伝送線導体より長くなっている。これは、第２の伝送線導体は、第１のバイアホール２０４及び第２のバイアホール２０５を有しており、第２の伝送線導体の実効的な配線長が、第１のバイアホール２０４及び第２のバイアホール２０５の厚みにより、平面的な形状から測定される配線長より長くなっており、第２上層Ｎデータ導体膜２０２の形状は、このことを考慮したものである。すなわち、第１のバイアホール２０４及び第２のバイアホール２０５を電気出力信号が伝送される際に生じる遅延時間の増加分（バイアホールの厚みに起因する遅延時間の増加分）を、第２上層Ｎデータ導体膜２０２の形状により、パタン面積の増加を伴わずに補償出来ている。

［第２の実施形態］
本発明の第２の実施形態に係る光送受信モジュール１の基本的な構成は、第１の実施形態に係る光送受信モジュール１の構成と同じであるが、当該実施形態に係る差動伝送線路８の１対の伝送線導体の形状が、第１の実施形態と異なっている。

図９は、当該実施形態に係る差動伝送線路８の屈曲領域付近を示す上面図である。図３に示す第１の実施形態に係る差動伝送線路８と同様に、１対の伝送線導体が示されている。第１の伝送線導体は、図９において、第１上層Ｐデータ導体膜１０２として示されており、第２の伝送線導体は、図９において、第１上層Ｎデータ導体膜２０１と、第２上層Ｎデータ導体膜２０６と、第１下層Ｎデータ導体膜２０３と、第１のバイアホール２０４、及び第２のバイアホール２０５として示されている。

図９に示す第２上層Ｎデータ導体膜２０６の形状は、図３に示す第２上層Ｎデータ導体膜２０２の形状と異なる。図９に示す第２上層Ｎデータ導体膜２０６の９０度屈曲する部分の形状は、図３に示す第１上層Ｐデータ導体膜１０１の９０度屈曲する部分の形状と等しくなっており、第２上層Ｎデータ導体膜２０６は、９０度屈曲する部分にマイタが設けられている。それゆえ、もしも第１の伝送線導体が図３に示す第１上層Ｐデータ導体膜１０１であるならば、第２の伝送線導体を伝送する差動信号に、第１のバイアホール２０４と第２のバイアホール２０５の厚みに起因する遅延時間の増加が生じてしまう。しかし、当該実施形態に係る第１の伝送線導体は、図９に示す第１上層Ｐデータ導体膜１０２の形状をしており、迂回して延伸する迂回領域ＤＴを含んでいる。第１の伝送線導体の迂回領域ＤＴが、図の左側に張り出して、第１の伝送線導体が迂回して延伸する部分を有していることにより、接地導体層１８の上方からみて平面的に測定される伝送線導体の配線長は、第１の伝送線導体が第２の伝送線導体より長い。第１の伝送線導体の迂回領域ＤＴにより、第１のバイアホール２０４と第２のバイアホール２０５の厚みに起因する遅延時間の増加分を補償することが出来ている。

当該実施形態に係る差動伝送線路８は、迂回領域ＤＴによりパタン面積の増加を伴うが、パタン面積の増加は、１対の伝送線導体が交差領域ＣＲを有していない場合に、従来技術に係る差動伝送線路が屈曲領域に生じる遅延時間の増加分を補償するように、他の領域で一部蛇行させる形状とする際に生じるパタン面積の増加と比べて、格段に抑制されている。さらに、第１の実施形態に係る差動伝送線路８が、第２の伝送線導体（第２上層Ｎデータ導体膜２０２）の形状を工夫することにより、平面的に測定される伝送線導体の配線長を、第２の伝送線導体が第１の伝送線導体より短くなるようにしているが、第２の伝送線導体の形状により補償可能な遅延時間には限界がある。これに対して、当該実施形態に係る迂回領域ＤＴの形状によって、平面的に測定される伝送線導体の配線長を、第１の伝送線導体が第２の伝送線導体より長くなるようにしているが、第１の伝送線導体の形状によって、より長い範囲の遅延時間の補償が可能であり、設計の自由度がより高まる。

図１０は、本発明の当該実施形態に係る差動伝送線路８の解析結果を示す図である。図１０には、図５と同様に、当該実施形態に係る差動伝送線路８の差動モード−同相モード変換量Ｓｃｄ２１の周波数依存性を表している。また、比較のため、図１０には、図５と同様に、従来例１に係る差動伝送線路についての解析結果も示されており、実線が当該実施形態の解析結果、破線が従来例１の解析結果を表している。

図１０に示す通り、当該実施形態に係る差動伝送線路８は、屈曲領域を有しているにもかかわらず、Ｓｃｄ２１を、周波数１０ＧＨｚ以下の周波数領域では−３１ｄＢ以下に、周波数２０ＧＨｚ以下の領域では−２１ｄＢ以下に、抑制することが出来ている。また、下記の表２に示す通り、従来例１と比較して、不要モードである同相モードの発生が、周波数１０ＧＨｚにおいては約２２ｄＢ、周波数２０ＧＨｚにおいては約１７ｄＢ、低減されている。

［第３の実施形態］
本発明の第３の実施形態に係る光送受信モジュール１の基本的な構成は、第２の実施形態に係る光送受信モジュール１の構成と同じであるが、当該実施形態に係る差動伝送線路８の１対の伝送線導体の形状が、第２の実施形態と異なっている。

図１１は、当該実施形態に係る差動伝送線路８の屈曲領域付近を示す上面図である。図９に示す第２の実施形態に係る差動伝送線路８と同様に、１対の伝送線導体が示されている。図１１に示す第２の伝送線導体は、図９に示す第２の伝送線導体と同じ構成となっている。これに対して、第１の伝送線導体は、図１１において、第１上層Ｐデータ導体膜１０３、第２上層Ｐデータ導体膜１０４、第１下層Ｐデータ導体膜１０５、第３のバイアホール１０６、及び第４のバイアホール１０７として示されている。

図１１に示す第２上層Ｎデータ導体膜２０６は、図９に示す第２上層Ｎデータ導体膜２０６と同じ形状であり、９０度屈曲する部分にマイタが設けられている。それゆえ、もしも第１の伝送線導体が図３に示す第１上層Ｐデータ導体膜１０１であるならば、第２の伝送線導体を伝送する差動信号に、第１のバイアホール２０４と第２のバイアホール２０５の厚みに起因する遅延時間の増加が生じてしまう。しかし、当該実施形態に係る第１の伝送線導体（一方の伝送線導体）は、第３のバイアホール１０６と第４のバイアホール１０７をさらに備え、第１の伝送線導体（第１上層Ｐデータ導体膜１０３）は第１の層上を第３のバイアホール１０６へ下側に延伸し、第１の伝送線導体は第１の層から第２の層へ第３のバイアホール１０６を貫通し、第１の伝送線導体（第１下層Ｐデータ導体膜１０５）は、第３のバイアホール１０６から第４のバイアホール１０７へ下側に延伸し、第１の伝送線導体は、第２の層から第１の層へ第４のバイアホール１０７を貫通し、第１の伝導線導体（第２上層Ｐデータ導体膜１０４）はさらに前方へ第１の層上を図１１に示すようにさらに延伸している。すなわち、第２上層Ｐデータ導体膜１０４の形状は、図３に示す第１上層Ｐデータ導体膜１０１の屈曲領域ＢＴ及び第２の直線領域ＳＬ２の形状と、第２上層Ｐデータ導体膜１０４の第４のバイアホール１０７側の端部付近を除いて、一致している。

当該実施形態に係る差動伝送線路において、１対の伝送線導体それぞれに、２つのバイアホールを配置したことにより、１対の伝送線導体それぞれに、２つのバイアホールの厚みに起因する遅延時間の増加が生じており、２つの差動信号に生じる遅延時間差が抑制されている。ここでは、第３のバイアホール１０６と第４のバイアホール１０７の距離は、第１のバイアホール２０４と第２のバイアホール２０５の距離と等しくしているが、これに限定される必要はない。また、ここでは、第１下層Ｐデータ導体膜１０５が、交差領域ＣＲの後方に設けられているが、これに限定されることはなく、交差領域ＣＲの前方に設けられてもよい。

一般に、誘電体層２３を形成するプロセスにおける作製誤差により、誘電体層２３の層厚が変動することがあり得る。誘電体層２３の層厚が変動すると、バイアホールの厚みもそれに応じて変動するので、バイアホールの厚みに起因する遅延時間も変動することとなる。遅延時間を伝送線導体の形状により補償する場合には、作製誤差による誘電体層２３の層厚の変動に対応することは困難であるが、当該実施形態に係る差動伝送線路８において、第２の伝送線導体が有する２つのバイアホールに起因する遅延時間を、第１の伝送線導体が有する２つのバイアホールに起因する遅延時間を増加させることにより補償している。それゆえ、誘電体層２３の層厚が変動しても、それに応じて、１対の伝送線導体それぞれが有するバイアホールの層厚も一律に変動し、作製誤差による誘電体層２３の層厚の変動に対応して、遅延時間差を抑制することが出来ている。なお、第１下層Ｐデータ導体膜１０５は、第１の伝送線路が所望の特性インピーダンスとなる幅で形成される。ここで、第１下層Ｐデータ導体膜１０５の幅を０．２９ｍｍとしており、このとき、差動反射損失を軽減する点で好適である。

図１２は、本発明の当該実施形態に係る差動伝送線路８の解析結果を示す図である。図１２には、図５と同様に、当該実施形態に係る差動伝送線路８の差動モード−同相モード変換量Ｓｃｄ２１の周波数依存性を表している。また、比較のため、図１２には、図５と同様に、従来例１に係る差動伝送線路についての解析結果も示されており、実線が当該実施形態の解析結果、破線が従来例１の解析結果を表している。

図１２に示す通り、当該実施形態に係る差動伝送線路８は、屈曲領域を有しているにもかかわらず、Ｓｃｄ２１を、周波数１０ＧＨｚ以下の周波数領域では−３２ｄＢ以下に、周波数２０ＧＨｚ以下の領域では−２２ｄＢ以下に、抑制することが出来ている。また、下記の表３に示す通り、従来例１と比較して、不要モードである同相モードの発生が、周波数１０ＧＨｚにおいては約２３ｄＢ、周波数２０ＧＨｚにおいては約１７ｄＢ、低減されている。

［第４の実施形態］
本発明の第４の実施形態に係る光送受信モジュール１の基本的な構成は、第１の実施形態に係る光送受信モジュール１の構成と同じであるが、当該実施形態に係る光送受信モジュール１は、ＳｅｒＤｅｓ（ＳＥＲｉａｌｉｚｅｒ／ＤＥＳｅｒｉａｌｉｚｅｒ）集積回路２５を備えており、さらに、差動伝送線路８の１対の伝送線導体の形状が、第１の実施形態とは異なっている。

図１３は、本発明の当該実施形態に係る光送受信モジュール１のデータ伝送部２の全体斜視図である。図３に示す送受信一体型ＣＤＲ集積回路３と異なり、ＳｅｒＤｅｓ集積回路２５の送信側差動入力端子と送信側差動出力端子が同じ辺に並んで設けられている。それゆえ、ＳｅｒＤｅｓ集積回路２５の送信側差動入力端子に接続される送信側差動入力伝送線路９と、送信側差動出力端子に接続される差動伝送線路８とが、互いに平行してＳｅｒＤｅｓ集積回路２５に延伸している。それゆえ、光送信用素子モジュール６（図示せず）をＳｅｒＤｅｓ集積回路２５の送信側出力端子が設けられる辺とは反対側に設ける場合に、ＳｅｒＤｅｓ集積回路２５と光送信用素子モジュール６とを、１８０度反転して延伸する伝送線路で接続する必要が生じる。それゆえ、当該実施形態に係る差動伝送線路８は、１８０度反転して延伸することにより、ＳｅｒＤｅｓ集積回路２５の送信側差動出力端子と、駆動集積回路２６の差動入力端子とを接続する伝送線路である。図１３に示す通り、差動伝送線路８は、３つの直線領域と、２つの９０度屈曲する屈曲領域とを、含んでいる。なお、差動伝送線路８に設けられるＤＣカット容量３１，３２は、図２に示すＤＣカット容量３１，３２と同様である。

図１４は、本発明の当該実施形態に係る差動伝送線路８の２つの屈曲領域付近を示す上面図である。第１の伝送線導体は、図１４において、第１の層上に形成される第１上層Ｐデータ導体膜１０８として示されており、第２の伝送線導体は、図１４において、第１上層Ｎデータ導体膜２０１、第２上層Ｎデータ導体膜２０７、第３上層Ｎデータ導体膜２０８、第１下層Ｎデータ導体膜２０３、第２下層Ｎデータ導体膜２０９、第１のバイアホール２０４、第２のバイアホール２０５、第３のバイアホール２１０、及び第４のバイアホール２１１として示されている。なお、図１３に示す通り、差動伝送線路８に、２つのＤＣカット容量３１，３２が設けられるが、説明を簡単にするために、図１４にはＤＣカット容量３１，３２は示されていない。

図１４に示す通り、差動伝送線路８は、伝送信号の進行方向に沿って、順に、第１の直線領域、第１の屈曲領域、第２の直線領域、第２の屈曲領域、及び第３の直線領域に分類される。図３と同様に、第１の屈曲領域は第１の交差領域を、第２の屈曲領域は第２の交差領域を、それぞれ含んでおり、第１の交差領域及び第２の交差領域それぞれにおいて、１対の伝送線導体は、立体的に交差しており、接地導体層１８の上方から見て直交している。

第２の交差領域は、第１の交差領域と同様に、１対の伝送線導体が誘電体層２３（図示せず）を介して立体的に交差している。第２の交差領域では、第１の伝送線導体（一方の伝送線導体）が右側へ（第２の方向に）第１の層上を直線的に延伸し、第２の伝送線導体（他の一方の伝送線導体）が上側へ（第３の方向に）第２の層上を直線的に延伸し、立体的に交差している。また、第３の直線領域では、１対の伝送線導体がともに第３の幅となる幅Ｗ０で互いに平行して、上側へ（第３の方向に）延伸している。

図１４の左側に示す差動伝送線路８の第１の屈曲領域の構造は、図３に示す屈曲領域ＢＴの構造と同じである。さらに、図１４の右側に示す差動伝送線路８の第２の屈曲領域の構造は、図１４の左側に示す第１の屈曲領域と、図の中心線（縦線）に対して線対称（鏡像反転）となる構造をしている。すなわち、第１の幅と第２の幅と第３の幅はともに等しく、それぞれの伝送線路が所望の特性インピーダンスが得られるよう、幅Ｗ０＝０．３９ｍｍとなっている。また、各直線領域における１対の伝送線導体の間隔はともに等しく、幅Ｓ０＝０．５１５ｍｍとなっている。

第２の屈曲領域における１対の伝送線導体は以下の通りである。第２の伝送線導体（他の一方の伝送線導体）は、第２の直線領域と第２の交差領域との間に第３のバイアホール２１０を、第２の交差領域と第３の直線領域との間に第４のバイアホール２１１を有している。第２の伝送線導体（第２下層Ｎデータ導体膜２０７）は、第２の直線領域から第３のバイアホール２１０へ第１の層上を延伸し、第２の伝送線導体は、第１の層から第２の層へ第３のバイアホール２１０を貫通し、第２の伝送線導体（第２下層Ｎデータ導体膜２０９）は、第３のバイアホール２１０と第４のバイアホール２１１の間を、第２の交差領域を貫いて上側へ第２の層上を延伸している。さらに第２の伝送線導体は、第２の層から第１の層へ第４のバイアホール２１１を貫通し、第２の伝送線導体（第３上層Ｎデータ導体膜２０８）は、第４のバイアホール２１１より、上側へ第１の層上を延伸している。

当該実施形態に係る差動伝送線路８は、第１の屈曲領域において、下側から右側へ（第１の方向から第２の方向へ）９０度屈曲し、第２の屈曲領域において、右側から上側へ（第２の方向から第３の方向へ）９０度屈曲している。そして、右側から上側へ（第２の方向から第３の方向へ）屈曲の方向変化の向きは、下側から右側へ（第１の方向から第２の方向へ）屈曲の方向変化の向きと等しく、ともに時計回りである。１対の伝送線導体のうち、第１の伝送線導体（片方の伝送線導体）は、第１の直線領域において時計回りに対して外側の伝送線導体（図中左側）であり、第２の直線領域において内側の伝送線導体（図中上側）であり、第３の直線領域において外側の伝送線導体（図中右側）である。これに対して、第２の伝送線導体（他の片方の伝送線導体）は、第１の直線領域において内側の伝送線導体（図中右側）であり、第２の直線領域において外側の伝送線導体（図中下側）であり、第３の直線領域において内側の伝送線導体（図中左側）である。

第２の伝送線導体（他の片方の伝送線導体）は、第２の直線領域と第２の交差領域との間において、右側から上側へ（第２の方向から第３の方向へ）屈曲し、さらに、前方を上側へ（第３の方向に）直線的に延伸している。このとき、第１の伝送線導体（片方の伝送線導体）は、第２の直線領域から第２の交差領域を貫いて、右側へ（第２の方向に）直線的に延伸している。そして、第１の伝送線導体（第１上層Ｐデータ導体膜１０８）は、第２の交差領域において、第２の伝送線導体（第２下層Ｎデータ導体膜２０９）と立体交差する。第１の伝送線導体（片方の伝送線導体）は、第２の交差領域と第３の直線領域の間において、右側から上側へ（第２の方向から第３の方向へ）屈曲し、さらに、上側へ（第３の方向に）直線的に延伸している。このとき、第２の伝送線導体（他の片方の伝送線導体）は、第２の交差領域を貫いて第３の直線領域へ、上側（第３の方向に）直線的に延伸している。

第１の実施形態において説明した通り、第１の交差領域において、第１の伝送線導体の幅Ｗ１と、第２の伝送線導体の幅Ｗ２とは、ともに、第１の幅であるＷ０より小さいのが望ましく、同様に、第２の交差領域において、第１の伝送線導体の幅Ｗ１と、第２の伝送線導体の幅Ｗ２とは、ともに、第１の幅であるＷ０より小さいのが望ましい。ここでは、第１の実施形態と同様に、２つの交差領域それぞれにおいて、第１の伝送線導体の幅Ｗ１と、第２の伝送線導体の幅Ｗ２は、ともに０．１１ｍｍとしている。また、第１の実施形態と同様に、各バイアホールの直径は０．１ｍｍとしている。プリント回路基板１６の断面方向の構成及び寸法は、図４に示す第１の実施形態と同様である。

なお、ここでは、第１の交差領域と第２の交差領域において、ともに、第１の伝送線導体が第１の層に形成され、第２の伝送線導体が第２の層に形成されているが、これに限定されることはない。たとえば、第１の交差領域と第２の交差領域において、ともに、第２の伝送線導体が第１の層に形成されていてもよい。

当該実施形態に係る差動伝送線路８は、ＳｅｒＤｅｓ集積回路２５と駆動集積回路２６とを１８０度反転して接続しており、差動伝送線路８は、２つの屈曲領域を有しているにもかかわらず、電気出力信号が伝送される際に生じる、差動モードから同相モードの変換が抑制できており、反射損失の抑制が可能となっており、本発明の効果はさらに高まっている。また、差動伝送線路における反射損失や差動伝送線路に起因するノイズがさらに抑制される構造となっているとともに、さらなる高密度実装に適した差動伝送線路が実現されており、本発明の効果はさらに高まっている。

以下、当該実施形態に係る差動伝送線路８の効果について説明する。図２７は、従来技術に係る差動伝送線路の他の一例を示す平面図である。図２７に示す従来技術に係る２つの屈曲領域を有する差動伝送線路を、当該実施形態の比較例とし、従来例２とする。

図２７の左側に示す従来例２に係る差動伝送線路の屈曲領域の構造は、図２６に示す差動伝送線路の構造と同じであり、図２７の右側に示す差動伝送線路の屈曲領域の構造は、図２７の左側に示す屈曲領域と、図の中心線（縦線）に対して線対称（鏡像反転）となる構造をしている。ここで、第１の伝送線導体がＰデータ導体膜１８２であり、第２の伝送線導体がＮデータ導体膜２８２である。Ｐデータ導体膜１８１とＮデータ導体膜２８１の寸法及び材質は、図２６に示す差動伝送線路と同一であり、第１及び第２の伝送線導体の幅はそれぞれ幅Ｗ０であり、第１及び第２の伝送線導体の間隔は幅Ｓ０である。図２７に示す従来例２に係る２つの伝送線導体の配置に要するパタン面積は、当該実施形態に係る２つの伝送導体に要するパタン面積と、実質的に同等である。しかし、前述の通り、第１の伝送線導体であるＰデータ導体膜１８２の配線長が、第２の伝送線導体であるＮデータ導体膜２８２の配線長より、４×（Ｓ０＋Ｗ０）長くなっており、この物理長での差により、２つの差動信号に遅延時間差Δｔｄが生じている。各々の伝送線路における群速度はｖｇを用いて、Δｔｄは、Δｔｄ＝４×（Ｓ０＋Ｗ０）÷ｖｇと表され、この式を（数式２）とする。

従来例２に係る差動伝送線路では、ｖｇ＝１．７×１０^８ｍ／ｓが得られる。（数式２）にＳ０＝０．５１５ｍｍ及びＷ０＝０．３９ｍｍを代入することにより、従来例２に係る差動伝送線路を伝送する２つの差動信号には、２２ｐｓとなる遅延時間差Δｔｄが発生している。

これに対して、当該実施形態に係る差動伝送線路８の効果について説明する。図１５は、本発明の当該実施形態に係る差動伝送線路８の解析結果を示す図である。図１５には、図５と同様に、当該実施形態に係る差動伝送線路８の差動モード−同相モード変換量Ｓｃｄ２１の周波数依存性を表している。また、比較のため、図１５には、従来例２に係る差動伝送線路についての解析結果も示されており、実線が当該実施形態の解析結果、破線が従来例２の解析結果を表している。

図１５に示す通り、当該実施形態に係る差動伝送線路８は、２つの屈曲領域を有しているにもかかわらず、Ｓｃｄ２１を、周波数１０ＧＨｚ以下の周波数領域では−２９ｄＢ以下に、周波数２０ＧＨｚ以下の領域では−２５ｄＢ以下に、抑制することが出来ている。また、下記の表４に示す通り、従来例２と比較して、不要モードである同相モードの発生が、周波数１０ＧＨｚにおいては約２４ｄＢ、周波数２０ＧＨｚにおいては約２４ｄＢ、低減されている。

当該実施形態に係る差動伝送線路８において、第１の実施形態と同様に、第２上層Ｎデータ導体膜２０７は、第２のバイアホール２０５から第２の直線領域側に右下方向へ直線的に延伸し、第２の直線領域から第３のバイアホール２１０に右上方向へ直線的に延伸している。第２上層Ｎデータ導体膜２０７が図１４に示す形状をしていることにより、差動伝送線路８の１対の伝送線導体それぞれの平面的な形状から測定される配線長は、第１の伝送線導体が、第２の伝送線導体より長くなっている。これは、第２の伝送線導体が、４つのバイアホールを有しており、第２の伝送線導体の実効的な配線長が平面的な形状から測定される配線長より長くなっているからである。これにより、４つのバイアホールの厚みに起因する遅延時間の増加分を、第２上層Ｎデータ導体膜２０７の形状により、パタン面積の増加を伴わずに補償出来ている。

［第５の実施形態］
本発明の第５の実施形態に係る光送受信モジュール１の基本的な構成は、第４の実施形態に係る光送受信モジュール１の構成と同じであるが、当該実施形態に係る差動伝送線路８の１対の伝送線導体の形状が、第４の実施形態と異なっている。

図１６は、当該実施形態に係る差動伝送線路８の２つの屈曲領域付近を示す上面図である。第１の伝送線導体は、図１６において、第１上層Ｐデータ導体膜１０９、第２上層Ｐデータ導体膜１１０、第１下層Ｐデータ導体膜１１１、第３のバイアホール１１２、及び第４のバイアホール１１３として示されている。第２の伝送線導体は、図１６において、第１上層Ｎデータ導体膜２０１、第２上層Ｎデータ導体膜２１２、第１下層Ｎデータ導体膜２０３、第１のバイアホール２０４、及び第２のバイアホール２０５として示されている。

図１６に示す通り、差動伝送線路８は、伝送信号の進行方向に沿って、順に、第１の直線領域、第１の屈曲領域、第２の直線領域、第２の屈曲領域、及び第３の直線領域に分類される。図１４と同様に、第１の屈曲領域は第１の交差領域を、第２の屈曲領域は第２の交差領域を、それぞれ含んでいる。

当該実施形態に係る差動伝送線路８は、第４の実施形態に係る差動伝送線路８と比較して、第２上層Ｎデータ導体膜２１２の屈曲する部分の形状と、第２の交差領域の構造とが主に異なっている。

当該実施形態に係る差動伝送線路８では、第１の交差領域においては、図１４に示す第４の実施形態に係る差動伝送線路８と同様に、第１の伝送線導体が第１の層に形成され、第２の伝送線導体が第２の層に形成されているが、第２の交差領域においては、第４の実施形態とは異なり、第２の伝送線導体が第１の層に形成され、第１の伝送線導体が第２の形成されている。

第１の屈曲領域においては、第２の伝送線導体に第１のバイアホール２０４と第２のバイアホール２０５が、第２の屈曲領域においては、第１の伝送線導体に第３のバイアホール１１２と第４のバイアホール１１３が、それぞれ設けられることにより、１対の伝送線導体が、それぞれ２つのバイアホールを有している。それゆえ、第３の実施形態と同様に、第２の伝送電線導体が有する２つのバイアホールに起因する遅延時間を、第１の伝送線導体が有する２つのバイアホールに起因する遅延時間を増加させることにより補償している。それゆえ、誘電体層２３の層厚が変動しても、遅延時間差を抑制することが出来ている。

また、バイアホールの厚みに起因する遅延時間差が抑制されていることにより、屈曲領域における１対の伝送線導体の形状の設計に自由度が高まっている。また、１対の伝送線導体の平面形状に特別な工夫をすることなしに、１対の伝送線導体それぞれの屈曲する部分の形状を等しくすることにより、１対の伝送線路に生じる遅延時間差が抑制される。

図１６には、第１の屈曲領域において、第１の伝送線導体が第１の交差領域の後方で屈曲する部分の形状と、第２の伝送線導体が第１の交差領域の前方で屈曲する部分の形状とは、ともに、図３に示す第１上層Ｐデータ導体膜１０１の９０度屈曲する部分の形状と等しくなっている。同様に、第２の屈曲領域において、第２の伝送線導体が第１の交差領域の後方で屈曲する部分の形状と、第１の伝送線導体が第２の交差領域の前方で屈曲する部分の形状とは、ともに、図３に示す第１上層Ｐデータ導体膜１０１の９０度屈曲する部分を縦線に対して線対称（鏡像反転）とする形状と等しくなっている。

なお、ここでは、第１の交差領域において、第１の伝送線導体が第１の層に形成され、第２の交差領域において、第２の伝送線導体が第１の層に形成されているが、これに限定されることはなく、第１の交差領域において、第２の伝送線導体が第１の層に形成され、第２の交差領域において、第１の伝送線導体が第１の層に形成されていてもよい。また、ここで、互いに線対称となる形状も等しい形状であるとすると、１対の伝送線導体それぞれは、２つの屈曲領域それぞれで、屈曲する部分が等しい形状をしているが、これに限定されることはない。２つの屈曲領域において、第１の伝送線導体が屈曲する部分がそれぞれ異なる形状をしていても、第１の屈曲領域において、第２の伝送線導体が屈曲する形状が、第１の伝送線導体の屈曲する部分の一方の形状と等しく、第２の屈曲領域において、第２の伝送線導体が屈曲する形状が、第１の伝送線導体の屈曲する部分の他の一方の形状と等しければ、遅延時間差は抑制される構造となっている。

図１７は、本発明の当該実施形態に係る差動伝送線路８の解析結果を示す図である。図１７には、図１５と同様に、当該実施形態に係る差動伝送線路８の差動モード−同相モード変換量Ｓｃｄ２１の周波数依存性を表している。また、比較のため、図１７には、図１５と同様に、従来例２に係る差動伝送線路についての解析結果も示されており、実線が当該実施形態の解析結果、破線が従来例２の解析結果を表している。

図１７に示す通り、当該実施形態に係る差動伝送線路８は、屈曲領域を有しているにもかかわらず、Ｓｃｄ２１を、周波数１０ＧＨｚ以下の周波数領域では−４７ｄＢ以下に、周波数２０ＧＨｚ以下の領域では−３８ｄＢ以下に、抑制することが出来ている。また、下記の表５に示す通り、従来例２と比較して、不要モードである同相モードの発生が、周波数１０ＧＨｚにおいては約４２ｄＢ、周波数２０ＧＨｚにおいては約３７ｄＢ、低減されている。

［第６の実施形態］
本発明の第６の実施形態に係る光送受信モジュール１の基本的な構成は、第４の実施形態に係る光送受信モジュール１の構成と同じであるが、当該実施形態に係る差動伝送線路８の１対の伝送線導体の形状が、第４の実施形態と異なっている。

図１８は、当該実施形態に係る差動伝送線路８の２つの屈曲領域付近を示す上面図である。第１の伝送線導体は、図１８において、第１上層Ｐデータ導体膜１１５、第２上層Ｐデータ導体膜１１６、第１下層Ｐデータ導体膜１１７、第１のバイアホール１１８、及び第４のバイアホール１１９として示されている。第２の伝送線導体は、第１上層Ｎデータ導体膜２１５、第２上層Ｎデータ導体膜２１６、第１下層Ｎデータ導体膜２１７、第２のバイアホール２１８、及び第３のバイアホール２１９として示されている。

図１８に示す通り、差動伝送線路８は、伝送信号の進行方向に沿って、順に、第１の直線領域、第１の屈曲領域、第２の直線領域、第２の屈曲領域、及び第３の直線領域に分類される。図１４と同様に、第１の屈曲領域は第１の交差領域を、第２の屈曲領域は第２の交差領域を、それぞれ含んでおり、第１の交差領域及び第２の交差領域それぞれにおいて、１対の伝送線導体は、立体的に交差しており、接地導体層１８の上方から見て直交している。

今までに説明したいずれの実施形態に係る差動伝送線路８でも、第１の交差領域の後方及び前方にそれぞれ配置される第１の直線領域及び第２の直線領域において、１対の伝送線導体はともに第１の層となる同層上に形成されているが、これに限定されることはない。当該実施形態に係る差動伝送線路８では、第２の直線領域において、１対の伝送線導体はともに第１の層とは異なる層である第２の層上に形成されている。

まず、当該実施形態に係る差動伝送線路８の図１８の左側に示す構造について説明する。第１の伝送線導体（他の一方の伝送線導体）には、第１の直線領域と第１の交差領域の間に、第１のバイアホール１１８が配置されており、第２の伝送線導体（一方の伝送線導体）には、第１の交差領域の前方であり、第１の交差領域と第２の直線領域との間に、第２のバイアホール２１８が配置されている。

第１の伝送線導体（第１上層Ｐデータ導体膜１１５）は、第１の直線領域より第１のバイアホール１１８へ第１の層上を延伸し、第１の伝送線導体は、第１の層から第２の層へ第１のバイアホール１１８を貫通し、第１の伝送線導体（第１下層Ｐデータ導体膜１１７）は、第１の交差領域を貫いて第２の層上を第２の直線領域へ延伸している。これに対して、第２の伝送線導体（第１上層Ｎデータ導体膜２１５）は、第１の直線領域より第１の交差領域を貫いて第２のバイアホール２１８へ第１の層上を延伸し、第２の伝送線導体は、第１の層から第２の層へ第２のバイアホール２１８を貫通し、第２の伝送線導体（２１７）は第２のバイアホール２１８から第２の直線領域へ第２の層上を延伸している。

第１の伝送線導体（片方の伝送線導体）は、下側から右側へ（第１の方向から第２の方向へ）屈曲の方向変化に対して、第１の直線領域において外側の伝送線導体であり、第２の伝送線導体（他の片方の伝送線導体）は、内側の伝送線導体である。第１の伝送線導体は、第１の直線領域と第１の交差領域との間において、下側から右側へ（第１の方向から第２の方向へ）屈曲し、さらに、前方を第１の交差領域を貫いて第２の直線領域まで右側へ（第２の方向に）直線的に延伸している。これに対して、第２の伝送線導体は、第１の直線領域から第１の交差領域を貫いて前方を下側へ（第１の方向に）直線的に延伸し、第１の交差領域と第２の直線領域の間において、下側から右側へ（第１の方向から第２の方向へ）屈曲し、さらに、前方を第２の直線領域まで右側へ（第２の方向に）直線的に延伸している。

当該実施形態に係る差動伝送線路８では、第１の屈曲領域において、１対の伝送線導体がそれぞれ１つのバイアホールを有しており、第５の実施形態に係る差動伝送線路８と同様に、バイアホールの厚みに起因する遅延時間差が抑制される構造となっている。それゆえ、屈曲領域における１対の伝送線導体の形状の設計に自由度が高まっている。また、１対の伝送線導体の平面形状に特別な工夫をすることなしに、１対の伝送線導体それぞれの屈曲する部分の形状を等しくすることにより、１対の伝送線路に生じる遅延時間差が抑制される。図１８には、第１の屈曲領域において、第１の伝送線導体が第１の交差領域の後方で屈曲する部分の形状と、第２の伝送線導体が第１の交差領域の前方で屈曲する部分の形状とは、ともに、図３に示す第１上層Ｐデータ導体膜１０１の９０度屈曲する部分の形状と等しくなっている。

なお、１対の伝送線導体は、第１の直線領域においてともに第１の層に形成されているのに対して、第２の直線領域においてともに、第１の層より下方の第２の層に形成されている。それゆえ、１対の伝送線路が、第１の直線領域における所望のインピーダンス特性と等しいインピーダンス特性を第２の直線領域において得るために、第２の直線領域における１対の伝送線導体それぞれの幅である第２の幅を好適なものにするとよい。第２の層と接地導体層１８との距離は、第１の層と接地導体層１８との距離より短くなっており、差動反射損失を軽減する観点で最適な第２の幅は、第１の幅であるＷ０（０．３９ｍｍ）より小さいのが望ましく、幅Ｗ３（０．２９ｍｍ）となっている。

次に、当該実施形態に係る差動伝送線路８の図１８の右側に示す構造について説明する。第２の伝送線導体（一方の伝送線導体）には、第２の直線領域と第２の交差領域の間に、第３のバイアホール２１９が配置されており、第１の伝送線導体（他の一方の伝送線導体）には、第２の交差領域の前方であり、第２の交差領域と第３の直線領域との間に、第４のバイアホール１１９が配置されている。

第２の伝送線導体（第１下層Ｎデータ導体膜２１７）は、第２の直線領域より第３のバイアホール２１９へ第２の層上を延伸し、第２の伝送線導体は、第２の層から第１の層へ第３のバイアホール２１９を貫通し、第２の伝送線導体（第２上層Ｎデータ導体膜２１６）は、第２の交差領域を貫いて第１の層上を第３の直線領域へ延伸している。これに対して、第１の伝送線導体（第１下層Ｐデータ導体膜１１７）は、第２の直線領域より第２の交差領域を貫いて第４のバイアホール１１９へ第２の層上を延伸し、第１の伝送線導体は、第２の層から第１の層へ第４のバイアホール１１９を貫通し、第１の伝送線導体（第２上層Ｐデータ導体膜１１６）は第４のバイアホール１１９から第３の直線領域へ第１の層上を延伸している。

第２の伝送線導体（他の片方の伝送線導体）は、第２の直線領域と第２の交差領域との間において、右側から上側へ（第２の方向から第３の方向へ）屈曲し、さらに、前方を第２の交差領域を貫いて第３の直線領域まで上側へ（第３の方向に）直線的に延伸している。これに対して、第１の伝送線導体（片方の伝送線導体）は、第２の直線領域から第２の交差領域を貫いて前方を右側へ（第２の方向に）直線的に延伸し、第２の交差領域と第３の直線領域の間において、右側から上側へ（第２の方向から第３の方向へ）屈曲し、さらに、前方を第３の直線領域まで上側へ（第３の方向に）直線的に延伸している。

当該実施形態に係る差動伝送線路８では、第２の屈曲領域においても、１対の伝送線導体がそれぞれ１つのバイアホールを有しており、第１の屈曲領域と同様に、バイアホールの厚みに起因する遅延時間差が抑制される構造となっている。それゆえ、屈曲領域における１対の伝送線導体の形状の設計に自由度が高まっている。また、１対の伝送線導体の平面形状に特別な工夫をすることなしに、１対の伝送線導体それぞれの屈曲する部分の形状を等しくすることにより、１対の伝送線路に生じる遅延時間差が抑制される。図１８には、第２の屈曲領域において、第２の伝送線導体が第２の交差領域の後方で屈曲する部分の形状と、第１の伝送線導体が第２の交差領域の前方で屈曲する部分の形状とは、ともに、図３に示す第１上層Ｐデータ導体膜１０１の９０度屈曲する部分を縦線に対して線対称（鏡像反転）とする形状と等しくなっている。さらに、第５の実施形態に係る差動伝送線路８と同様に、２つの屈曲領域において、第１の伝送線導体が屈曲する部分がそれぞれ異なる形状をしていても、第１の屈曲領域において、第２の伝送線導体が屈曲する形状が、第１の伝送線導体の屈曲する部分の一方の形状と等しく、第２の屈曲領域において、第２の伝送線導体が屈曲する形状が、第１の伝送線導体の屈曲する部分の他の一方の形状と等しければ、遅延時間差は抑制される構造となっている。

なお、ここでは、第１の交差領域と第２の交差領域において、ともに、第１の伝送線導体を第１の層に形成される伝送線導体（一方の伝送線導体）とし、第２の伝送線導体を第２の層に形成される伝送線導体（他の一方の伝送線導体）としたが、これに限定されることはない。いずれの交差領域において、第２の伝送線導体が第１の層に形成されてもよいし、一方の交差領域において第１の伝送線導体が第１の層に形成され、他の一方の交差領域において第２の伝送線導体が第１の層に形成されてもよい。

図１９は、本発明の当該実施形態に係る差動伝送線路８の解析結果を示す図である。図１９には、図１５と同様に、当該実施形態に係る差動伝送線路８の差動モード−同相モード変換量Ｓｃｄ２１の周波数依存性を表している。また、比較のため、図１９には、図１５と同様に、従来例２に係る差動伝送線路についての解析結果も示されており、実線が当該実施形態の解析結果、破線が従来例２の解析結果を表している。

図１９に示す通り、当該実施形態に係る差動伝送線路８は、屈曲領域を有しているにもかかわらず、Ｓｃｄ２１を、周波数１０ＧＨｚ以下の周波数領域では−３０ｄＢ以下に、周波数２０ＧＨｚ以下の領域では−２５ｄＢ以下に、抑制することが出来ている。また、下記の表６に示す通り、従来例２と比較して、不要モードである同相モードの発生が、周波数１０ＧＨｚにおいては約２６ｄＢ、周波数２０ＧＨｚにおいては約２４ｄＢ、低減されている。

以上、本発明に係る差動伝送線路を備える光送受信モジュールについて説明した。また、第１乃至第３の実施形態においては、送受信一体型ＣＤＲ集積回路３と駆動集積回路４との間に設けられる差動伝送線路８について、第４乃至第６の実施形態においては、ＳｅｒＤｅｓ集積回路２５と駆動集積回路２６との差動伝送線路８について説明したが、これに限定される必要がないのは言うまでもない。図３又は図１３に示すいずれの差動伝送線路であっても、屈曲領域を設ける必要がある場合に、本発明を適用することが出来る。また、さらに、光送受信モジュールに備えられる差動伝送線路に限定される必要もなく、他の装置に備えられる差動伝送線路であっても、屈曲領域を設ける必要がある場合に、本発明を適用することが出来る。

［第７の実施形態］
本発明の第７の実施形態に係る情報処理装置を図２０乃至図２３を用いて説明する。図２０は、本発明の当該実施形態に係る差動伝送線路の屈曲領域付近を示す上面図である。図２１は、当該実施形態に係る差動伝送線路の解析結果を示す図である。図２２は、当該実施形態に係る情報処理装置のＲＺ変調部の回路図である。図２３は、当該実施形態に係る情報処理装置のＲＺ変調部の斜視図である。

当該実施形態に係る情報処理装置は、ビットレート４４．６Ｇｂｉｔ／ｓで動作するＲＺ−ＤＱＰＳＫ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式の光送受信機であり、図２０に示す差動伝送線路を周波数２２．３ＧＨｚの高速クロック信号の配線として用いたものである。

まず、図２０を用いて当該実施形態に係る差動伝送線路の構成を説明する。図２０に示す差動伝送線路は、図３に示す差動伝送線路８と、１対の伝送線導体の形状が異なっている。図２０において、第１の伝送線導体（第１伝送線路）は、第１上層Ｐデータ導体膜１２１と、第２上層Ｐデータ導体膜１２２と、第１下層Ｐデータ導体膜１２３と、第３のバイアホール１２４、及び第４のバイアホール１２５として示されている。第２の伝送線導体（第２伝送線路）は、第１上層Ｎデータ導体膜２２１と、第２上層Ｎデータ導体膜２２２と、第１下層Ｎデータ導体膜２２３と、第１のバイアホール２０４と、及び第２のバイアホール２０５として示されている。差動伝送線路は、図３と同様に、伝送信号の進行方向に沿って、順に、第１の直線領域と、屈曲領域（９０度曲げ部分）と、第２の直線領域と、に分類され、屈曲領域は交差領域を含んでいる。

第１の直線領域では、第１上層Ｐデータ導体膜１２１と第１上層Ｎデータ導体膜２２１とが、ともに第１の幅となる幅Ｗ０で互いに平行して下側へ（第１の方向に）延伸しており、第１上層Ｐデータ導体膜１２１及び第１上層Ｎデータ導体膜２２１のかかる部分を、それぞれ、第１導電膜及び第４導電膜とする。交差領域では、第１上層Ｐデータ導体膜１２１と第１下層Ｎデータ導体膜２２３とが立体的に交差しており、交差領域における第１上層Ｐデータ導体膜１２１の幅Ｗ１と、第１下層Ｎデータ導体膜２２３の幅Ｗ２は、ともに第１の幅となる幅Ｗ０より小さい。第１上層Ｐデータ導体膜１２１及び第１下層Ｎデータ導体膜２２３のかかる部分を、それぞれ、第２導電膜及び第５導電膜とする。第２の直線領域では、第２上層Ｐデータ導体膜１２２と第２上層Ｎデータ導体膜２２２とが、ともに第２の幅となる幅Ｗ０で互いに平行して右側へ（第２の方向に）延伸している。なお、ここで、第１の幅と第２の幅は等しい。第２上層Ｐデータ導体膜１２２及び第２上層Ｎデータ導体膜２２２のかかる部分を、それぞれ、第３導電膜及び第６導電膜とする。よって、第１の伝送線導体（第１伝送線路）では、第１導電膜、第２導電膜、及び第３導電膜が伝送方向に沿って順に並ぶとともに、互いに電気的に接続されている。同様に、第２の伝送線導体（第２伝送線路）では、第４導電膜、第５導電膜、及び第６導電膜が伝送方向に沿って順に並ぶとともに、互いに電気的に接続されている。

なお、差動伝送線路において、伝送信号の進行方向は、順方向及び逆方向のいずれの方向であってもよく、伝送信号の進行方向が上記方向と逆方向の場合について、以下に説明する。この場合、第２上層Ｐデータ導体膜１２２及び第２上層Ｎデータ導体膜２２２の直線領域にある部分を、それぞれ、第１導電膜及び第４導電膜とし、第１上層Ｐデータ導体膜１２１及び第１上層Ｎデータ導体膜２２１の直線領域にある部分を、それぞれ、第３導体膜及び第６導体膜とすればよい。この場合、第１導体膜と第４導体膜とが、互いに平行して左側へ（第１の方向に）延伸し、第３導体膜と第６導体膜とが、互いに平行して上側へ（第２の方向に）に延伸している。

図２０に示す差動伝送線路は、図３に示す差動伝送線路８と、寸法が異なっている。第１及び第２の直線領域における一対の伝送線導体の幅Ｗ０を共に０．２ｍｍとし、第１の伝送線導体と第２の伝送線導体の間隔である幅Ｓ０を０．２ｍｍとしている。また、交差領域における第１の伝送線導体（第１上層Ｐデータ導体膜１２１）の幅Ｗ１は０．１ｍｍとし、幅Ｗ０より小さく設定している。同様に、交差領域における第２の伝送線導体（第１下層Ｎデータ導体膜２２３）の幅Ｗ２は０．１ｍｍとし、幅Ｗ０より小さく設定している。また、第１下層Ｐデータ導体膜１２３の配線幅は０．１ｍｍである。これらの値は、差動反射損失を軽減する点で好適である。

次に、図２１を用いて、図２０の差動伝送線路の解析結果を説明する。以下は、一例として差動伝送線路の線路長を１４ｍｍとした場合の特性であり、３次元電磁界構造解析ツールにより解析した結果である。図２１における曲線は、図の上側から順に、差動通過特性（Ｓｄｄ２１）、差動反射係数（Ｓｄｄ１１）、差動モード−同相モード変換量（Ｓｃｄ２１）の周波数依存性を表している。図２１に示す通り、当該実施形態に係る差動伝送線路は、屈曲領域を有しているにもかかわらず、周波数２５ＧＨｚ以下の周波数領域においてＳｃｄ２１を、−２１ｄＢ以下に、抑制することができている。また、Ｓｄｄ１１は−２２ｄＢ以下、Ｓｄｄ２１は−１．１ｄＢ以上と良好な値を示している。

下記の表７に示す通り、当該実施形態に係る差動伝送線路において、周波数２２．３ＧＨｚにおける差動モード−同相モード変換量Ｓｃｄ２１の値と、差動伝送線路に周波数２２．３ＧＨｚ、振幅２Ｖの差動信号を入力した場合の遠方電磁界から算出した距離３ｍにおける不要電磁波の最大電界強度（Ｍａｘ Ｅ ｆｉｅｌｄ ａｔ ３ｍ）の値とを、従来例と比較したものである。従来例１（図２６）と比較して、不要モードである同相モードの発生が約２３ｄＢ、不要電磁波の最大電界強度が約１３ｄＢそれぞれ低減されている。

図２８は、従来技術に係る差動伝送線路の他の一例を示す平面図である。図２８に示す従来技術に係る差動伝送線路を、当該実施形態の比較例として、従来例３とする。従来例３に係る差動伝送線路では、図２８に示すＮデータ導体膜２８３に蛇行させる部分を設けることにより、９０°曲げ部分（屈曲領域）によって生じる遅延時間差を補償して、１対の差動伝送線路を等長配線にする手法を用いている。従来例３に係る差動伝送線路では、Ｓｃｄ２１を−３０ｄＢ以下と良好にできるものの、不要電磁波の最大電界強度は９９ｄＢ（μＶ／ｍ）と従来例１とほぼ同等である。当該実施形態に係る差動伝送線路は、従来例３と比較して、不要電磁波の最大電界強度が約１４ｄＢ低減する効果がある。また、図２９は、従来技術に係る伝送線路の一例を示す平面図である。図２９に示す従来技術に係る伝送線路を、当該実施形態の比較例として、従来例４とする。従来例４に係る伝送線路は、９０°曲げ部分（屈曲領域）を設けたシングルエンド伝送線路であり、入力信号振幅は１Ｖとしている。従来例４に係る伝送線路では、不要電磁波の最大電界強度は９９ｄＢ（μＶ／ｍ）と従来例１とほぼ同等である。当該実施形態に係る差動伝送線路は、従来例４と比較して、不要電磁波の最大電界強度が約１４ｄＢ低減する効果がある。ここで、従来例４に係る伝送線路は、従来例１に係る差動伝送線路からＮデータ導体膜２８１を削除し、Ｐデータ導体膜１８１のみとした構造の伝送線路である。

次に、図２２を用いて、当該実施形態に係るＲＺ変調部の回路構成を説明する。プリント回路基板１６の同一面上に、マルチプレクサ集積回路３０３、高周波電力増幅器集積回路３０４、シールド蓋３０５、ＤＣカット容量３１１、終端抵抗３１２を配置する。マルチプレクサ集積回路３０３はクロック生成機能を持ち、クロック差動出力端子３０３ａを有する。クロック差動出力端子３０３ａより出力される信号は動作周波数２２．３ＧＨｚのクロック信号とする。マルチプレクサ集積回路３０３のクロック差動出力端子３０３ａには、図２０に示す９０°の曲げ部分（屈曲領域ＢＴ）を持つ差動伝送線路の一端のペアを接続し、高周波電力増幅器集積回路３０４の入力端子にはその差動伝送線路の他端の一方を接続する。差動伝送線路の他端の別の一方はＤＣカット容量３１１を介して終端抵抗３１２に接続し、高周波的に反射が生じないように終端をする。ＤＣカット容量３１１としては例えば容量値０．１μＦの表面実装型容量を用いる。終端抵抗３１２としては表面実装型抵抗を用いる。その抵抗値は５０Ωとするのが好適であるが、Ｅ系列の抵抗値である５１Ωとしてもよい。クロック差動出力端子３０３ａから出力されるクロック信号は高周波電力増幅器集積回路３０４により増幅され、高周波電力増幅器集積回路３０４の出力端子から同軸コネクタ３０８、同軸ケーブル３１０、同軸コネクタ３０９を介してパルスカーバー光変調器モジュール３０６の内部に配置したＬＮ強度変調器３０７に入力される。これによりパルスカーバー光変調器モジュール３０６は、ＤＱＰＳＫ光信号をＲＺ−ＤＱＰＳＫ光信号に変調する動作を得る。

パルスカーバー光変調器モジュール３０６のパッケージは金属製であり、例えばステンレスからなる。金属パッケージはＬＮ強度変調器３０７を覆い、接地電位に接続する。同軸コネクタ３０８，３０９および同軸ケーブル３１０は外部導体で覆われ、外部導体は接地電位に接続する。高周波電力増幅器集積回路３０４の出力端子から出力されるクロック信号は周波数２２．３ＧＨｚにおける信号強度が非常に大きいものの、上記構成とすることにより優れたシールド効果が得られ、外部に放射される不要電磁波を十分に抑圧することができる。

シールド蓋３０５は金属からなり、例えば板金を加工して形成する。シールド蓋３０５は高周波電力増幅器集積回路３０４、ＤＣカット容量３１１、終端抵抗３１２を含む領域の上部を覆うように配置する。またシールド蓋３０５の下部領域には接地導体層１８を配置し、複数のバイアホール等を介して接地導体層１８をシールド蓋３０５に電気的に接続する。クロック差動出力端子３０３ａから出力されるクロック信号は、シールド蓋３０５の内部に入った後、高周波電力増幅器集積回路３０４およびＤＣカット容量３１１、終端抵抗３１２に配分されるが、上記構成によりシールド蓋３０５と接地導体層１８とで十分なシールド効果が得られ、この領域から外部に放射される不要電磁波は十分に抑圧することができる。

さらに、クロック差動出力端子３０３ａからシールド蓋３０５までの領域は、図２０に示す９０°の曲げ部分（屈曲領域ＢＴ）を持つ差動伝送線路を配置したことにより、表７に示す通り、差動伝送路から空間に放射される不要電磁波を低減することができる。

図２３は、当該実施形態に係る情報処理装置のＲＺ変調部の斜視図である。ＲＺ−ＤＱＰＳＫ方式の光送受信機は、装置内にパルスカーバー光変調器モジュール３０６、ＤＱＰＳＫ光変調モジュール（図示せず）、ＤＱＰＳＫ光復調器モジュール等（図示せず）、比較的形状の大きな光学部品を内蔵する必要から、電子部品の配置が狭い領域に制限される。また、マルチプレクサ集積回路３０３は多数の差動入力端子やＩチャネル、Ｑチャネルの高速デジタル信号の差動出力端子を有するため、マルチプレクサ集積回路３０３の配置自体にも自由度が少なく、差動出力端子を直線に配置することが困難な場合が多い。当該実施形態では、９０°の曲げ部分（屈曲領域ＢＴ）を持つ差動伝送線路を用いたことにより、ＲＺ変調部の電子部品配置を図２３に示すようにコンパクトな配置が実現でき、高密度実装に好適である。

当該実施形態において、クロック差動出力端子３０３ａから出力されるクロック信号のクロック周波数は２２．３ＧＨｚとしたが、その周波数は、光送受信機が動作するビットレートに応じて変えてもよく、例えば動作ビットレートを４３．０Ｇｂｉｔ／ｓ、クロック周波数を２１．５ＧＨｚとしてもよい。また、高周波電力増幅器集積回路３０４はドライバ集積回路であってもよい。また、シールド蓋３０５は板金加工により形成するとしたが、これを光送受信機の金属ケースといったい形成した構造体でシールド蓋３０５を構成してもよい。

差動伝送線路を搭載する情報処理装置には、差動伝送線路より放射される不要電磁波が問題となる。高速度のデジタル信号伝送装置では、許容される不要電磁波の強度を満たすべく、装置の筐体設計を行う必要がある。特に不要電磁波の周波数が１０ＧＨｚを超える場合、プリント回路基板から放射される不要電磁波の強さに応じて、筐体構造部品を金属で構成してその間隙を極めて小さくしてプリント回路基板を覆う、あるいは筐体の内部に電波吸収材料を配置することで装置からの外部に漏れる不要電磁波の強度を法規で定められた限度値以下に抑える必要がある。例えば米国ではＦＣＣ Ｐａｒｔ １５ Ｓｕｂｐａｒｔ Ｂ規格に定められた限度値５３．９ｄＢ（μＶ／ｍ）（Ｃｌａｓｓ Ｂ規格、距離３ｍ、周波数範囲１ＧＨｚ〜４０ＧＨｚの場合）以下を満足する必要がある。プリント回路基板からの不要な電磁放射が増大した場合、筐体構造部品の作製に寸法精度の高い加工手段を用いることになり、筐体構造部品のコスト増加が問題となる。あるいは比較的高価な電波吸収材料の体積を増加させることになり、それに伴うコスト増加が問題となる。

例えば図２８に示す従来技術に係る差動伝送線路のように、１対の伝送線路の形状を工夫することにより等長配線にする手法では、一部蛇行させる形状を設けるため、この蛇行部分が不要な電磁界の広がりを生じ、不要電磁波が増大してしまう。これに対して、特許文献１に記載されている技術では、接地導体層に設けた複数のスロットが不要な電磁界の広がりを生じ、不要電磁波が増大してしまう。しかし、当該実施形態に係る情報処理装置では、差動伝送線路に蛇行させる形状を用いることなく、また、接地導体層に複数のスロットを設けることなく、１対の差動伝送線路を伝送する差動信号の遅延時間差が抑制されており、さらに、不要電磁波が抑制されることとなる。これにより、情報処理装置のプリント回路基板上に形成した差動伝送線路において、コスト増大を抑制しつつ、差動伝送線路が曲げ領域を含んだ場合にも曲げ領域における不要電磁波が抑制される情報処理装置を実現することが出来る。

以上、当該実施形態に係る情報処理装置について説明した。これらは、情報処理装置として、光送受信機、例えば３００ｐｉｎ ＭＳＡ規格に準拠した光送受信トランシーバモジュールなどを想定した記述であるが、光送受信機をモジュール化せずに装置内に送信回路と受信回路を実装した光伝送装置などであってもよい。その場合光伝送装置を覆う筐体に電磁漏洩に対する強固なシールド機能を持たせる必要がなくなり、装置コストを低減することができる。

［第８の実施形態］
本発明の第８の実施形態に係る情報処理装置を図２４を用いて説明する。図２４は、本発明の当該実施形態に係る情報処理装置のＲＺ変調部の回路図であり、第７の実施形態に係るＲＺ変調部との違いは、入力端子が単一の高周波電力増幅器集積回路３０４に替えて、差動入力端子３１４ａを有する高周波電力増幅器集積回路３１４を配置している点にある。

マルチプレクサ集積回路３０３のクロック差動出力端子３０３ａには、図２０に示す９０°の曲げ部分（屈曲領域ＢＴ）を持つ差動伝送線路の一端のペアを接続し、高周波電力増幅器集積回路３１４の差動入力端子３１４ａにはその差動伝送線路の他端のペアを接続する。

当該実施形態によれば、使用する高周波電力増幅器集積回路の電力利得が等しい場合、クロック差動出力端子３０３ａより出力されるクロック信号の２２．３ＧＨｚにおける電力を１／２に低減することができ、差動伝送路から空間に放射される不要電磁波を第７の実施形態に比べ３ｄＢ低減する効果が得られる。

［第９の実施形態］
本発明の第９の実施形態に係る情報処理装置を図２５を用いて説明する。図２５は、本発明の当該実施形態に係る情報処理装置の送信部の回路図であり、以下に、その回路構成を説明する。

プリント回路基板１６の上に、送受信一体型ＣＤＲ集積回路３、ＤＣカット容量３２０，３２１、変調器バイアス電圧供給回路３３０、レーザ電流供給回路３３１、及びＦＰＣ接続端子１７を配置する。送受信一体型ＣＤＲ集積回路３は、レーザドライバ機能を持ち、送信側差動出力端子３ａを有する。送信側差動出力端子３ａより出力される信号はビットレート１１．１Ｇｂｉｔ／ｓの二値のシリアルデータ信号とする。送受信一体型ＣＤＲ集積回路３の送信側差動出力端子３ａには、図２０に示す９０°の曲げ部分（屈曲領域ＢＴ）を持つ差動伝送線路の一端のペアを接続し、ＦＰＣ接続端子１７にはその差動伝送線路の他端のペアを接続する。ＦＰＣ接続端子１７にはＦＰＣ３３２を接続する。ＦＰＣ３３２上には差動伝送線路を直線的に形成し、プリント回路基板１６上の差動伝送線路を延伸して光送信用素子モジュール６の入力端子６ａ，６ｂにそれぞれ接続する。光送信用素子モジュール６は金属製のパッケージ内にＥＡ型変調器集積レーザチップ３３３、デカップリング容量３３６、第１の終端抵抗３３７、第２の終端抵抗３３８、チョークコイル３２２、及びボンディングワイヤ３２５、３２６を内包している。ＥＡ型変調器集積レーザチップ３３３は化合物半導体チップからなり、その一表面にレーザダイオード３３４とＥＡ型変調器３３５とを集積したものである。レーザダイオード３３４から出力される連続光をＥＡ型変調器３３５により変調し、ＥＡ型変調器３３５に入力される電気信号を光信号に変換する働きを持つ。

入力端子６ａからの配線はボンディングワイヤ３２５，３２６を介してＥＡ型変調器３３５および第１の終端抵抗３３７に接続する。入力端子６ｂからの配線は第２の終端抵抗３３８、チョークコイル３２２を介してレーザダイオード３３４に接続する。第２の終端抵抗３３８とチョークコイル３２２の間にはデカップリング容量３３６を接続し、接地電位にシャントする。

ＤＣカット容量３２０，３２１としては例えば容量値０．１μＦの表面実装型容量を用いる。また、デカップリング容量３３６としては例えば容量値０．１μＦの平行平板型容量を用いる。第１の終端抵抗３３７、第２の終端抵抗３３８としてはセラミック基板上に形成した厚膜印刷抵抗を用いる。その抵抗値は５０Ωとするのが好適である。ボンディングワイヤ３２５，３２６が成す直列インダクタンスは０．１〜１．２ｎＨの範囲が好適である。チョークコイル３２２に替えて、フェライトビースであってもよい。

理想的な二値のシリアルデータ信号（クロスポイント５０％）を差動伝送路に入力した場合には、十分にランダムな信号では周波数領域においてスペクトルが十分に拡散し、特定の周波数に電力のピークは生じない。よって通常は不要電磁波の発生源とはなりにくい。しかし、ＥＡ型変調器は電気−光変換特性において非常に強い非線形性を有するため、ＥＡ型変調器を駆動する場合にはレーザドライバの出力信号のクロスポイントを５０％からずらすことが必要である。我々の検討によれば、ＥＡ型変調器の光出力波形品位を良好にするためには、レーザドライバの出力信号のクロスポイントを通常６０％〜７５％にすることが必要であった。そのため、送信側差動出力端子３ａより出力される信号にはビットレートに応じた周波数において電力のピークが生じ、不要電磁波の発生源となった。ビットレートが１１．１Ｇｂｉｔ／ｓの場合、基本波１１．１ＧＨｚとその高調波（２２．２ＧＨｚ，３３．３ＧＨｚ，・・・）に電力のピークが生じ、ドライバの帯域にもよるが、通常は基本波１１．１ＧＨｚと二次高調波２２．２ＧＨｚのピークが支配的である。

光送信用素子モジュール６のパッケージは金属製であり、ＥＡ型変調器集積レーザチップ３３３、デカップリング容量３３６、第１の終端抵抗３３７、第２の終端抵抗３３８、チョークコイル３２２、ボンディングワイヤ３２５、３２６を覆い、接地電位に接続する。上記構成とすることにより優れたシールド効果が得られ、外部に放射される不要電磁波を十分に抑圧することができる。

さらに、送信側差動出力端子３ａから入力端子６ａ，６ｂまでの領域に配置される差動伝送回路を、図２０に示す９０°の曲げ部分（屈曲領域ＢＴ）を持つ差動伝送線路と、ＦＰＣ３３２上に配置される差動伝送線路とで構成することにより、表７に示す通り、差動伝送路から空間に放射される不要電磁波を低減することができる。

当該実施形態において、第１の終端抵抗３３７の一端は接地電極に接続するものとしたが、これを第１の終端抵抗３３７と接地電極との間にデカップリング容量を直列に挿入したものとしてもよい。この構成にすることにより、変調器バイアス電圧供給回路３３０からの供給される直流電流が第１の終端抵抗３３７を流れることを阻止でき、消費電力の低減および光送信用素子モジュール６の内部での発熱量を低減することができる。

また、当該実施形態において、第２の終端抵抗３３８の一端はチョークコイル３２２とデカップリング容量３３６から構成されるローパスフィルターを介してレーザダイオード３３４に接続するものとしたが、これを第２の終端抵抗３３８の一端を接地電極に接続するものとし、さらにレーザ電流供給回路３３１とレーザダイオード３３４を別の経路から供給するものとしてもよい。この構成にすることによりレーザ電流供給回路３３１からの供給される直流電流が第２の終端抵抗３３８を流れることを回避でき、消費電力の低減および光送信用素子モジュール６の内部での発熱量を低減することができる。

以上、本発明に係る差動伝送線路を備える情報処理装置について説明した。第７乃至第９の実施形態に係る情報処理装置では、図２０に示す差動伝送線路を用いることとしたが、これに限定される必要がないことは言うまでもない。図３、図９、図１１などに示す差動伝送線路はもちろんのこと、本発明が適用される他の差動伝送線路であってもよい。また、本発明の思想はこれに限定される必要がないのは言うまでもない。本発明は高速差動伝送線路を備えた情報処理装置全般に適用することができる。例えば、パソコン内部で用いられているボード間を接続しているＰＣＩ ＥＸＰＲＥＳＳや、低電圧駆動として広く利用されているＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）への適用が考えられる。

１ 光送受信モジュール、２ データ伝送部、３ 送受信一体型ＣＤＲ集積回路、３ａ 送信側差動出力端子、３ｂ 送信側差動入力端子、３ｃ 受信側差動出力端子、３ｄ 受信側差動入力端子、４ 駆動集積回路、５ 光受信用素子モジュール、６ 光送信用素子モジュール、７ 制御部、８ 差動伝送線路、９ 送信側差動入力伝送線路、１０ 受信側差動出力伝送線路、１１ 受信側差動入力伝送線路、１３ 伝送装置本体、１４ 制御信号線、１５ デジタル通信インターフェース、１６ プリント回路基板、１７ ＦＰＣ接続端子、１８，１９，２０，２１，２２ 接地導体層、２３ 誘電体層、２４ 保護膜、２５ ＳｅｒＤｅｓ集積回路、２６ 駆動集積回路、２７ 送信側差動出力伝送線路、３１，３２ ＤＣカット容量、１０１，１０２，１０３ 第１上層Ｐデータ導体膜、１０４ 第２上層Ｐデータ導体膜、１０５ 第１下層Ｐデータ導体膜、１０６ 第３のバイアホール、１０７ 第４のバイアホール、１０８，１０９ 第１上層Ｐデータ導体膜、１１０ 第２上層Ｐデータ導体膜、１１１ 第１下層Ｐデータ導体膜、１１２ 第３のバイアホール、１１３ 第４のバイアホール、１１５ 第１上層Ｐデータ導体膜、１１６ 第２上層Ｐデータ導体膜、１１７ 第１下層Ｐデータ導体膜、１１８ 第１のバイアホール、１１９ 第４のバイアホール、１２１ 第１上層Ｐデータ導体膜、１２２ 第２上層Ｐデータ導体膜、１２３ 第１下層Ｐデータ導体膜、１２４ 第３のバイアホール、１２５ 第４のバイアホール、１８１，１８２ Ｐデータ導体膜、２０１ 第１上層Ｎデータ導体膜、２０２ 第２上層Ｎデータ導体膜、２０３ 第１下層Ｎデータ導体膜、２０４ 第１のバイアホール、２０５ 第２のバイアホール、２０６，２０７ 第２上層Ｎデータ導体膜、２０８ 第３上層Ｎデータ導体膜、２０９ 第２下層Ｎデータ導体膜、２１０ 第３のバイアホール、２１１ 第４のバイアホール、２１２ 第２上層Ｎデータ導体膜、２１５ 第１上層Ｎデータ導体膜、２１６ 第２上層Ｎデータ導体膜、２１７ 第１下層Ｎデータ導体膜、２１８ 第２のバイアホール、２１９ 第３のバイアホール、２２１ 第１上層Ｎデータ導体膜、２２２ 第２上層Ｎデータ導体膜、２２３ 第１下層Ｎデータ導体膜、２８１，２８２， ２８３ Ｎデータ導体膜、３０３ マルチプレクサ集積回路、３０３ａ クロック差動出力端子、３０４ 高周波電力増幅器集積回路、３０５ シールド蓋、３０６ パルスカーバー光変調器モジュール、３０７ ＬＮ強度変調器、３０８，３０９ 同軸コネクタ、３１０ 同軸ケーブル、３１１ ＤＣカット容量、３１２ 終端抵抗、３１４ 高周波電力増幅器集積回路、３１４ａ 差動入力端子、３２０，３２１ ＤＣカット容量、３２２ チョークコイル、３２５，３２６ ボンディングワイヤ、３３０ 変調器バイアス電圧供給回路、３３１ レーザ電流供給回路、３３２ ＦＰＣ、３３３ ＥＡ型変調器集積レーザチップ、３３４ レーザダイオード、３３５ ＥＡ型変調器、３３６ デカップリング容量、３３７ 第１の終端抵抗、３３８ 第２の終端抵抗、ＢＴ 屈曲領域、ＣＲ 交差領域、ＤＴ 迂回領域、ＳＬ１ 第１の直線領域，ＳＬ２ 第２の直線領域。

Claims (23)

1. 接地導体層と、
   前記接地導体層の一方側に誘電体層を介してともに設けられる、１対の伝送線導体と、
   を備え、
   前記接地導体層は、前記１対の伝送線導体と対向する領域を含んで外方に広がるとともに、前記１対の伝送線導体と前記接地導体層で１対の伝送線路を形成する、差動伝送線路であって、
   前記１対の伝送線導体は、
   前記１対の伝送線導体がともに第１の幅で互いに平行して第１の方向に延伸するとともに第１の一層上に形成される、第１の直線領域と、
   前記１対の伝送線導体の一方は前記第１の層上に形成され、他の一方は前記第１の層と異なる第２の層に形成され、前記１対の伝送線導体が前記誘電体層を介して立体的に交差し、前記第１の直線領域の前方に配置される第１の交差領域と、
   を含み、
   前記第１の交差領域における前記１対の伝送導体の幅それぞれは、ともに前記第１の幅より小さい、
   ことを特徴とする、差動伝送線路。
2. 請求項１に記載の差動伝送線路であって、
   前記１対の伝送線導体の前記他の一方は、前記第１の直線領域と前記第１の交差領域との間に第１のバイアホールを備え、
   前記１対の伝送線導体の前記他の一方は、前記第１の直線領域より前記第１のバイアホールへ前記第１の層上を延伸し、前記第１の層から前記第２の層へ前記第１のバイアホールを貫通し、前記交差領域を貫いて前記第２の層上をさらに延伸し、
   前記１対の伝送線導体の少なくともいずれかは、前記第１の直線領域と前記第１の交差領域との間においてへ屈曲する、
   ことを特徴とする、差動伝送線路。
3. 請求項２に記載の差動伝送線路であって、
   前記１対の伝送線導体の前記他の一方は、前記第１の交差領域の前方に第２のバイアホールをさらに備え、
   前記１対の伝送線導体の前記他の一方は、前記第１の交差領域より前記第２のバイアホールへ前記第２の層上を延伸し、前記第２の層から前記第１の層へ前記第２のバイアホールを貫通し、さらに前方へ前記第１の層上を延伸し、
   前記１対の伝送線導体の少なくともいずれかは、前記第１の交差領域の前方において屈曲する、
   ことを特徴とする、差動伝送線路。
4. 請求項３に記載の差動伝送線路であって、
   前記１対の伝送線導体の片方のみが、前記第１の直線領域と前記第１の交差領域との間において、前記第１の方向から前記第１の方向とは異なる第２の方向へ屈曲し、
   前記１対の伝送線導体の他の片方のみが、前記第１の交差領域の前方において、前記第１の方向から前記第２の方向へ屈曲し、
   前記第１の直線領域において、前記片方の伝送線導体は、前記第１の方向から前記第２の方向への屈曲に対して、外側の伝送線導体であり、前記他の片方の伝送線導体は、内側の伝送線導体である、
   ことを特徴とする、差動伝送線路。
5. 請求項４に記載の差動伝送線路であって、
   前記１対の伝送線導体は、
   前記１対の伝送線導体がともに第２の幅で互いに平行して前記第２の方向に延伸するとともに前記第１の層上に形成される、第２の直線領域を、前記第２のバイアホールの前方に、さらに含む、
   ことを特徴とする、差動伝送線路。
6. 請求項５に記載の差動伝送線路であって、
   前記第２の幅は、前記第１の幅と等しい、
   ことを特徴とする、差動伝送線路。
7. 請求項３に記載の差動伝送線路であって、
   前記接地導体層の上方からみて平面的に測定される伝送線導体の配線長を比較した場合に、前記１対の伝送線導体の前記一方の配線長は、前記他の一方の配線長より、前記第１及び前記第２のバイアホールの厚みに起因する遅延時間の増加分を補償するよう、長くなっている、
   ことを特徴とする、差動伝送線路。
8. 請求項７に記載の差動伝送線路であって、
   前記１対の伝送線導体の前記一方は、前記第１及び前記第２のバイアホールの厚みに起因する遅延時間の増加分を補償するよう、迂回して延伸する部分を有している、
   ことを特徴とする、差動伝送線路。
9. 請求項３に記載の差動伝送線路であって、
   前記１対の伝送線導体の前記一方は、第３及び第４のバイアホールをさらに備え、
   前記１対の伝送線導体の前記一方は、前記第１の層上を前方の前記第３のバイアホールへ延伸し、前記第１の層から前記第２の層へ前記第３のバイアホールを貫通し、さらに前記第２の層上を前方の前記第４のバイアホールへさらに延伸し、前記第２の層から前記第１の層へ前記第４のバイアホールを貫通し、さらに前方へ前記第１の層上をさらに延伸する、
   ことを特徴とする、差動伝送線路。
10. 請求項５に記載の差動伝送線路であって、
    前記１対の伝送線導体は、
    前記１対の伝送線導体の一方は前記第１の層上に形成され、他の一方は前記第２の層に形成され、前記１対の伝送線導体が前記誘電体層を介して立体的に交差する第２の交差領域を、前記第２の直線領域の前方に、
    前記１対の伝送線導体がともに第３の幅で互いに平行して前記第２の方向と異なる第３の方向に延伸するとともに、前記第１の層上に形成される、第３の直線領域を、前記第２の交差領域の前方に、
    さらに含み、
    前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第２の直線領域と前記第２の交差領域との間に第３のバイアホールを、前記第２の交差領域と前記第３の直線領域との間に第４のバイアホールを、さらに備え、
    前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第１の層上を前方の前記第３のバイアホールへ延伸し、前記第１の層から前記第２の層へ前記第３のバイアホールを貫通し、さらに前記第２の層上を前方の前記第４のバイアホールへさらに延伸し、前記第２の層から前記第１の層へ前記第４のバイアホールを貫通し、さらに前方の前記第３の直線領域へ前記第１の層上をさらに延伸し、
    前記第３の方向の前記第２の方向に対する方向変化の向きは、前記第２の方向の前記第１の方向に対する方向変化の向きと等しく、
    前記１対の伝送線導体の前記他の片方のみが、前記第２の直線領域と前記第２の交差領域との間において、前記第２の方向から前記第３の方向へ屈曲し、
    前記１対の伝送線導体の前記片方のみが、前記第２の交差領域と前記第３の直線領域との間において、前記第２の方向から前記第３の方向へ屈曲し、
    前記第２の交差領域における前記１対の伝送導体の幅それぞれは、ともに前記第３の幅より小さい、
    ことを特徴とする、差動伝送線路。
11. 請求項１０に記載の差動伝送線路であって、
    前記第１の交差領域における前記１対の伝送線導体の前記一方は、前記第２の交差領域における前記１対の伝送線導体の前記他の一方である、
    ことを特徴とする、差動伝送線路。
12. 請求項１０に記載の差動伝送線路であって、
    前記第２の幅及び前記第３の幅は、ともに前記第１の幅と等しい、
    ことを特徴とする、差動伝送線路。
13. 請求項２に記載の差動伝送線路であって、
    前記１対の伝送線導体の前記一方は、前記第１の交差領域の前方に、第２のバイアホールを備え、
    前記１対の伝送線導体は、前記１対の伝送線導体がともに第２の幅で互いに平行して前記第１の方向とは異なる第２の方向に延伸するとともに、前記第２の層上に形成される、第２の直線領域を、前記第２のバイアホールの前方に、さらに含み、
    前記１対の伝送線導体の前記一方は、前記第１の直線領域から前記第１の交差領域を貫き前記第２のバイアホールへ延伸し、前記第１の層から前記第２の層へ前記第２のバイアホールを貫通し、前記第２の直線領域へ前記第２の層上をさらに延伸し、
    前記１対の伝送線導体の前記他の一方は、前記第１のバイアホールから前記第２の直線領域へ前記第２の層上をさらに延伸し、
    前記１対の伝送線導体の片方のみが、前記第１の直線領域と前記第１の交差領域との間において、前記第１の方向から前記第２の方向へ屈曲し、
    前記１対の伝送線導体の他の片方のみが、前記第１の交差領域と前記第２の直線領域との間において、前記第１の方向から前記第２の方向へ屈曲し、
    前記第１の直線領域において、前記片方の伝送線導体は、前記第１の方向から前記第２の方向への屈曲に対して、外側の伝送線導体であり、前記他の片方の伝送線導体は、内側の伝送線導体である、
    ことを特徴とする、差動伝送線路。
14. 請求項１３に記載の差動伝送線路であって、
    前記１対の伝送線導体は、
    前記１対の伝送線導体の一方は前記第１の層上に形成され、他の一方は前記第２の層に形成され、前記１対の伝送線導体が前記誘電体層を介して立体的に交差する第２の交差領域を、前記第２の直線領域の前方に、
    前記１対の伝送線導体がともに第３の幅で互いに平行して前記第２の方向と異なる第３の方向に延伸するとともに、前記第１の層上に形成される、第３の直線領域を、前記第２の交差領域の前方に、さらに含み、
    前記第２の交差領域における前記１対の伝送線導体の前記一方は、前記第２の直線領域と前記第２の交差領域との間に第３のバイアホールを、さらに備え、
    前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第２の交差領域と前記第３の直線領域との間に第４のバイアホールを、さらに備え、
    前記第２の交差領域における前記１対の伝送線導体の前記一方は、前記第２の層上を前方の前記第３のバイアホールへ延伸し、前記第２の層から前記第１の層へ前記第３のバイアホールを貫通し、前記第３の直線領域へ前記第１の層上をさらに延伸し、
    前記第２の交差領域における前記１対の伝送線導体の前記他の一方は、前記第２の層上を前方の前記第４のバイアホールへ延伸し、前記第２の層から前記第１の層へ前記第４のバイアホールを貫通し、前記第３の直線領域へ前記第１の層上をさらに延伸し、
    前記第３の方向の前記第２の方向に対する方向変化の向きは、前記第２の方向の前記第１の方向に対する方向変化の向きと等しく、
    前記１対の伝送線導体の前記片方のみが、前記第２の交差領域と前記第３の直線領域との間において、前記第２の方向から前記第３の方向へ屈曲し、さらに前方を前記第３の方向に延伸し、
    前記１対の伝送線導体の前記他の片方のみが、前記第２の直線領域と前記第２の交差領域との間において、前記第２の方向から前記第３の方向へ屈曲し、さらに前方を前記第３の方向に延伸し、
    前記第２の交差領域における前記１対の伝送導体の幅それぞれは、ともに前記第３の幅より小さい、
    ことを特徴とする、差動伝送線路。
15. 請求項１に記載の差動伝送線路であって、
    前記第１の交差領域において、前記１対の伝送導体は、前記接地導体層の上方から見て、直交している、
    ことを特徴とする、差動伝送線路。
16. 請求項１０に記載の差動伝送線路であって、
    前記第２の交差領域において、前記１対の伝送導体は、前記接地導体層の上方から見て、直交している、
    ことを特徴とする、差動伝送線路。
17. 請求項１乃至請求項１６のいずれかに記載の差動伝送線路、を備える光送受信モジュール。
18. 接地導体層と、
    前記接地導体層の上表面に設けられる誘電体層と、
    伝送方向に沿って順に並ぶとともに互いに電気的に接続される、第１導電膜、第２導電膜、及び第３導電膜、を有する第１伝送線路と、
    伝送方向に沿って順に並ぶとともに互いに電気的に接続される、第４導電膜、第５導電膜、及び第６導電膜、を有する第２伝送線路と、を備え、
    前記第１導電膜、前記第２導電膜、前記第３導電膜、前記第４導電膜、及び第６導電膜は、前記誘電体層の上表面に設けられ、
    前記第５導電膜は、前記誘電体層の内部でかつ前記接地導体層の上方に設けられ、
    前記第１導電膜と前記第４導電膜は、ともに第１の幅で互いに平行して第１の方向に延伸し、
    前記第３導電膜と前記第６導電膜は、ともに前記第１の幅で互いに平行して第２の方向に延伸し、
    前記第２導電膜と前記第５導電膜は、交差領域において立体的に交差するよう配置されるとともに、前記交差領域における前記第２導体膜の幅と前記第５導体膜の幅はともに前記第１の幅より小さく、
    前記第１及び前記第２伝送線路と、前記接地導体層と、で１対の差動伝送線路を形成する、
    ことを特徴とする情報処理装置。
19. 請求項１８に記載の情報処理装置であって、
    前記第１及び前記第２伝送線路、前記接地導体層、並びに前記誘電体層を含むプリント回路基板と、
    前記プリント基板上に搭載され、差動クロック信号対を出力する差動クロック信号出力端子対を有する第１集積回路と、
    前記プリント基板上に搭載され、前記差動クロック信号対の一方を受信する入力端子を有する第２集積回路と、をさらに備え、
    前記第１及び前記第４導体膜は前記差動クロック信号出力端子対に接続され、
    前記第３又は前記第６導体膜のいずれか一方は前記入力端子に接続される、
    ことを特徴とする、情報処理装置。
20. 請求項１９に記載の情報処理装置であって、
    終端抵抗と、
    前記終端抵抗と前記第２集積回路を含む領域を覆うシールド蓋と、をさらに備え、
    前記第３又は前記第６導体膜のいずれか一方は前記入力端子に接続され、
    前記第３又は前記第６導体膜の他方は前記終端抵抗に接続される、
    ことを特徴とする、情報処理装置。
21. 請求項１８に記載の情報処理装置であって、
    前記第１及び前記第２伝送線路、前記接地導体層、並びに前記誘電体層を含むプリント回路基板と、
    前記プリント基板上に搭載され、差動クロック信号対を出力する差動クロック信号出力端子対を有する第１集積回路と、
    前記プリント基板上に搭載され、前記差動クロック信号対を受信する差動入力端子対を有する第２集積回路と、
    前記第２集積回路を含む領域を覆うシールド蓋と、をさらに備え、
    前記第１及び前記第４導体膜は前記差動クロック信号出力端子対に接続され、
    前記第３及び前記第６導体膜は前記差動入力端子対に接続される、
    ことを特徴とする、情報処理装置。
22. 請求項１８に記載の情報処理装置であって、
    前記第１及び第２伝送線路、前記接地導体層、並びに前記誘電体層を含むプリント回路基板と、
    前記プリント基板上に搭載され、差動シリアルデータ信号対を出力する差動シリアルデータ信号出力端子対を有する第１集積回路と、
    前記プリント基板上に搭載され、前記差動シリアルデータ信号対が入力される入力端子対を有し、入力された前記差動シリアルデータ信号に基づき光変調信号を出力する光送信用素子モジュールと、をさらに備え、
    前記第１及び前記第４導体膜は前記差動シリアルデータ信号出力端子対に接続され、
    前記第３又は前記第６導体膜のいずれか一方は、前記入力端子対のいずれか一方に接続される、
    ことを特徴とする、情報処理装置。
23. 請求項２２に記載の情報処理装置であって、
    前記光送信用素子モジュールは内部に電界吸収型変調器集積レーザ素子と、第１および第２終端抵抗とを、さらに備え、
    前記第３又は前記第６導体膜のいずれか一方は、前記電界吸収型集積レーザ素子の電界吸収型変調器部および前記第１終端抵抗に接続され、
    前記第３又は前記第６導体膜の他方は、前記電界吸収型集積レーザ素子のレーザダイオードおよび前記第２終端抵抗に接続される、
    ことを特徴とする、情報処理装置。
    
    
    
    

Images