JP5262952B2 - Simulation system and simulation method - Google Patents
Simulation system and simulation method Download PDFInfo
- Publication number
- JP5262952B2 JP5262952B2 JP2009103938A JP2009103938A JP5262952B2 JP 5262952 B2 JP5262952 B2 JP 5262952B2 JP 2009103938 A JP2009103938 A JP 2009103938A JP 2009103938 A JP2009103938 A JP 2009103938A JP 5262952 B2 JP5262952 B2 JP 5262952B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output power
- input
- simulation
- operating voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004088 simulation Methods 0.000 title claims description 88
- 238000000034 method Methods 0.000 title claims description 21
- 238000010586 diagram Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、マイクロ波帯やミリ波帯で用いられる高周波電力増幅器をシミュレーションするシミュレーションシステムおよびシミュレーション方法に関する。 The present invention relates to a simulation system and a simulation method for simulating a high frequency power amplifier used in a microwave band and a millimeter wave band.
近年、CMOSの微細化の進展により、CMOSの高速化・高周波化が加速する一方で、CMOSの動作電圧は低下し続けている。例えば、ゲート長90nm以下のCMOSの場合、動作電圧は1V以下である。 In recent years, with the progress of miniaturization of CMOS, higher speed and higher frequency of CMOS are accelerated, while the operating voltage of CMOS continues to decrease. For example, in the case of a CMOS having a gate length of 90 nm or less, the operating voltage is 1 V or less.
CMOSの動作電圧の低下の要因としては、CMOSの微細化に伴い、トランジスタにおいて、ゲート絶縁膜、ゲート端子とドレイン端子間、および、ドレイン端子とソース端子間に印加される電圧が高くなったことが挙げられる。 The cause of the decrease in the operating voltage of CMOS is that with the miniaturization of CMOS, the voltage applied to the gate insulating film, between the gate terminal and the drain terminal, and between the drain terminal and the source terminal in the transistor has increased. Is mentioned.
CMOSに高電圧が印加されると、HCI(Hot Carrier Injection)、TDDB(Time Dependent Dielectric Breakdown)、または、NBTI(Negative Bias Temperature Instability)などに起因して、トランジスタが故障または劣化するまでの時間(以下、寿命と称す)が短くなる。そのため、CMOSの寿命は、トランジスタに印加される電圧と非常に強い相関を持つ。 When a high voltage is applied to the CMOS, the time until the transistor fails or deteriorates due to HCI (Hot Carrier Injection), TDDB (Time Dependent Dielectric Breakdown), or NBTI (Negative Bias Temperature Instability) ( Hereinafter, this is referred to as “lifetime”. Therefore, the lifetime of the CMOS has a very strong correlation with the voltage applied to the transistor.
CMOSの動作電圧が低下すると、アナログ回路の性能、特に、電力増幅器の出力電力が悪化する。なぜなら、電力増幅器の出力電力は、一般に、CMOSの動作電圧の2乗に比例するからである。 When the operating voltage of the CMOS decreases, the performance of the analog circuit, particularly the output power of the power amplifier, deteriorates. This is because the output power of the power amplifier is generally proportional to the square of the operating voltage of the CMOS.
そのため、微細CMOSを用いた電力増幅器を設計する際には、電力増幅器の出力電力を高くするために、トランジスタの寿命を満たす範囲内で、CMOSの動作電圧を、たった0.1Vでも高くしたいという強い要求がある。例えば、CMOSの動作電圧を0.5Vから0.6Vに増加させることで、電力増幅器の出力電力は40%以上向上する。 Therefore, when designing a power amplifier using a fine CMOS, in order to increase the output power of the power amplifier, it is desired to increase the operating voltage of the CMOS even by 0.1 V within the range that satisfies the transistor life. There is a strong demand. For example, increasing the CMOS operating voltage from 0.5 V to 0.6 V improves the output power of the power amplifier by 40% or more.
CMOSの寿命を算出する技術は、例えば、特許文献1および特許文献2に開示されている。
Technologies for calculating the lifetime of a CMOS are disclosed in, for example,
しかし、特許文献1および特許文献2に開示されている従来技術においては、デジタル回路やアナログ回路等の寿命を算出することは可能であるが、マイクロ波帯やミリ波帯で用いられる高周波回路、特に、高周波電力増幅器の寿命および出力電力を算出することができないという課題がある。なぜなら、従来技術においては、トランジスタの整合回路の負荷インピーダンスを考慮して、寿命を算出していないからである。
However, in the prior art disclosed in
高周波電力増幅器の場合、CMOSに印加される瞬時電圧は動作電圧を上回る。この瞬時電圧は、動作電圧だけでなく、整合回路の負荷インピーダンスにも依存する。また、高周波電力増幅器の出力電力も同様に、整合回路の負荷インピーダンスに依存する。そのため、トランジスタの整合回路の負荷インピーダンスを何ら考慮していない従来技術においては、高周波電力増幅器の寿命および出力電力を算出することができない。 In the case of a high frequency power amplifier, the instantaneous voltage applied to the CMOS exceeds the operating voltage. This instantaneous voltage depends not only on the operating voltage but also on the load impedance of the matching circuit. Similarly, the output power of the high-frequency power amplifier depends on the load impedance of the matching circuit. Therefore, in the prior art that does not take into account any load impedance of the transistor matching circuit, the life and output power of the high-frequency power amplifier cannot be calculated.
そこで、本発明は、従来技術の課題である、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能な、シミュレーションシステムおよびシミュレーション方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a simulation system and a simulation method capable of designing a high-frequency power amplifier that satisfies the life and has a desired output power, which is a problem of the prior art.
上記目的を達成するために、本発明の第1のシミュレーションシステムは、
高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とする。
In order to achieve the above object, a first simulation system of the present invention includes:
A simulation system for simulating a high-frequency power amplifier,
A transistor model input section for inputting a transistor model;
A transistor model parameter input unit for inputting transistor model parameters;
An operating voltage input section for inputting the operating voltage of the transistor;
A reliability information input unit for inputting transistor reliability information;
An output power simulation unit that refers to the transistor model, the transistor model parameter, and the operating voltage, and calculates the output power of the transistor by changing the load impedance of the matching circuit of the transistor;
A lifetime simulation unit that refers to the transistor model, the transistor model parameter, the operating voltage, and the reliability information, changes a load impedance of a matching circuit of the transistor, and calculates a lifetime of the transistor;
A display unit for displaying the calculated output power and lifetime on a Smith chart diagram,
A load impedance extracting unit that extracts a desired load impedance with reference to the output power and the life displayed on the contour line on the Smith chart.
上記目的を達成するために、本発明の第2のシミュレーションシステムは、
高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
高周波電力増幅器の所望の出力電力値を入力するための増幅器目標性能入力部と、
トランジスタの整合回路情報を入力するための整合回路情報入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定する判定部と、を有し、
前記判定部で、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けることを特徴とする。
In order to achieve the above object, the second simulation system of the present invention provides:
A simulation system for simulating a high-frequency power amplifier,
A transistor model input section for inputting a transistor model;
A transistor model parameter input unit for inputting transistor model parameters;
An amplifier target performance input unit for inputting a desired output power value of the high-frequency power amplifier;
A matching circuit information input unit for inputting transistor matching circuit information;
An operating voltage input section for inputting the operating voltage of the transistor;
A reliability information input unit for inputting transistor reliability information;
Referring to the transistor model, the transistor model parameter, the matching circuit information, and the operating voltage, an output power simulation unit for calculating the output power of the transistor;
A lifetime simulation unit that calculates the lifetime of a transistor by referring to the transistor model, the transistor model parameter, the matching circuit information, the operating voltage, and the reliability information;
A display unit for displaying the calculated output power and lifetime on a Smith chart diagram,
A determination unit that determines whether or not a desired output power value exists in the load impedance region that satisfies the life with reference to the output power and the life displayed on the contour line on the Smith chart,
When the determination unit determines that the desired output power value does not exist in the load impedance region that satisfies the lifetime, accepting re-input of the desired output power value, the matching circuit information, and the operating voltage. Features.
上記目的を達成するために、本発明の第1のシミュレーション方法は、
高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出するステップと、を有することを特徴とする。
In order to achieve the above object, the first simulation method of the present invention comprises:
A simulation method for simulating a high-frequency power amplifier,
Receiving a transistor model input;
Accepting input of transistor model parameters;
Receiving an input of an operating voltage of the transistor;
Accepting input of transistor reliability information;
Referring to the transistor model, the transistor model parameter, and the operating voltage, and calculating a transistor output power by changing a load impedance of a matching circuit of the transistor;
Referring to the transistor model, the transistor model parameter, the operating voltage, and the reliability information, changing a load impedance of a matching circuit of the transistor, and calculating a lifetime of the transistor;
Displaying the calculated output power and life on a Smith chart with contour lines;
A step of extracting a desired load impedance with reference to the output power and the life displayed on the contour line on the Smith chart.
上記目的を達成するために、本発明の第2のシミュレーション方法は、
高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
高周波電力増幅器の所望の出力電力値の入力を受け付けるステップと、
トランジスタの整合回路情報の入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定するステップと、
寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けるステップと、を有することを特徴とする。
In order to achieve the above object, the second simulation method of the present invention comprises:
A simulation method for simulating a high-frequency power amplifier,
Receiving a transistor model input;
Accepting input of transistor model parameters;
Receiving an input of a desired output power value of the high-frequency power amplifier;
Receiving input of transistor matching circuit information;
Receiving an input of an operating voltage of the transistor;
Accepting input of transistor reliability information;
Referring to the transistor model, the transistor model parameter, the matching circuit information, and the operating voltage, and calculating an output power of the transistor;
Referring to the transistor model, the transistor model parameter, the matching circuit information, the operating voltage, and the reliability information, and calculating a lifetime of the transistor;
Displaying the calculated output power and life on a Smith chart with contour lines;
Determining whether or not a desired output power value exists in the load impedance region satisfying the life with reference to the output power and the life displayed on the contour line on the Smith chart diagram; and
Receiving the desired output power value, the matching circuit information, and the re-input of the operating voltage when it is determined that the desired output power value does not exist in the load impedance region that satisfies the lifetime. Features.
本発明の第1のシミュレーションシステムによれば、トランジスタの出力電力および寿命を算出し、スミスチャート図上に等高線表示した上で、トランジスタの寿命および出力電力が得られる負荷インピーダンスを抽出するため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。 According to the first simulation system of the present invention, the output power and life of the transistor are calculated, and displayed on the contour chart on the Smith chart, and then the load impedance for obtaining the life and output power of the transistor is extracted. It is possible to design a high-frequency power amplifier satisfying the above and having a desired output power.
本発明の第2のシミュレーションシステムによれば、トランジスタの出力電力および寿命を算出し、スミスチャート図上に等高線表示した上で、トランジスタの寿命が得られる出力電力が存在するか判定し、存在するまで、所望の出力電力値、整合回路情報、および動作電圧の入力を繰り返すため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。 According to the second simulation system of the present invention, the output power and lifetime of the transistor are calculated, displayed on a contour line on the Smith chart, and it is determined whether or not there is output power capable of obtaining the lifetime of the transistor. Until the input of the desired output power value, matching circuit information, and operating voltage is repeated, it becomes possible to design a high-frequency power amplifier that satisfies the lifetime and has the desired output power.
次に、本発明の実施形態について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1は、本発明の第1の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram showing the configuration of the main part of the simulation system according to the first embodiment of the present invention.
本実施形態のシミュレーションシステムは、プログラムにより動作するコンピュータにより実現される回路シミュレータであって、高周波電力増幅器の設計に用いられる。 The simulation system of the present embodiment is a circuit simulator realized by a computer that operates according to a program, and is used for designing a high-frequency power amplifier.
図1に示すように、本実施形態のシミュレーションシステムの主要部は、条件入力部11、シミュレーション部12、表示部13、および負荷インピーダンス抽出部14から構成されている。
As shown in FIG. 1, the main part of the simulation system of this embodiment includes a condition input unit 11, a
また、条件入力部11は、トランジスタモデル入力部111、トランジスタモデルパラメータ入力部112、信頼性情報入力部113、および動作電圧入力部14から構成されている。
The condition input unit 11 includes a transistor
また、シミュレーション部12は、出力電力シミュレーション部121および寿命シミュレーション部122から構成されている。
The
以下、本実施形態のシミュレーションシステムによるシミュレーション方法について、図2を参照して説明する。 Hereinafter, a simulation method by the simulation system of the present embodiment will be described with reference to FIG.
図2に示すように、まず、ステップA1において、トランジスタモデル入力部111にトランジスタモデルが入力され、続いて、ステップA2において、トランジスタモデルパラメータ入力部112にトランジスタモデルパラメータが入力される。
As shown in FIG. 2, first, in step A1, a transistor model is input to the transistor
トランジスタモデルは、BSIM(Berkeley Short-channel IGFET Model, IGFET=Insulated-Gate Field-Effect Transistor)やHiSIM(Hiroshima-university STARC IGFET Model, STARC=Semiconductor Technology Academic Research Center)等の一般的なトランジスタモデルである。 The transistor model is a general transistor model such as BSIM (Berkeley Short-channel IGFET Model, IGFET = Insulated-Gate Field-Effect Transistor) or HiSIM (Hiroshima-university STARC IGFET Model, STARC = Semiconductor Technology Academic Research Center). .
トランジスタモデルパラメータは、BSIMやHiSIM等のトランジスタモデルのパラメータである。 The transistor model parameter is a parameter of a transistor model such as BSIM or HiSIM.
一方、ステップA3において、信頼性情報入力部113にトランジスタの信頼性情報が入力される。
On the other hand, in step A 3, transistor reliability information is input to the reliability
信頼性情報は、トランジスタ構造に依存した情報であり、例えば、トランジスタに印加される電圧と寿命との関係式である。 The reliability information is information depending on the transistor structure, and is, for example, a relational expression between the voltage applied to the transistor and the lifetime.
また、信頼性情報は、トランジスタの基板電流と寿命との関係式であってもよい。トランジスタの基板電流と寿命との関係式を用いることで、HCIに起因したCMOSの寿命を精度良く容易に算出することが可能になる。なぜなら、CMOSの寿命は基板電流と強い相関があるからである。 The reliability information may be a relational expression between the substrate current and the lifetime of the transistor. By using the relational expression between the transistor substrate current and the lifetime, the lifetime of the CMOS due to the HCI can be easily and accurately calculated. This is because the lifetime of the CMOS has a strong correlation with the substrate current.
基板電流と寿命との関係式は、例えば、寿命=α×(基板電流)βである。但し、αとβは、トランジスタ構造に依存するパラメータである。 The relational expression between the substrate current and the lifetime is, for example, lifetime = α × (substrate current) β. However, α and β are parameters depending on the transistor structure.
また、信頼性情報は、トランジスタの接合温度と寿命との関係式であってもよい。トランジスタの接合温度と寿命との関係式を用いることで、CMOSだけでなく、GaAsやGaN等の半導体の寿命を算出することが可能になる。 The reliability information may be a relational expression between the junction temperature and the lifetime of the transistor. By using the relational expression between the junction temperature and the lifetime of the transistor, it is possible to calculate the lifetime of not only a CMOS but also a semiconductor such as GaAs or GaN.
接合温度と寿命との関係式は、例えば、寿命=a×exp(b/接合温度)である。但し、aとbは、トランジスタ構造に依存するパラメータである。 The relational expression between the junction temperature and the lifetime is, for example, lifetime = a × exp (b / junction temperature). However, a and b are parameters depending on the transistor structure.
次に、ステップA4において、動作電圧入力部114にトランジスタの動作電圧が入力される。
Next, in step A4, the operating voltage of the transistor is input to the operating
なお、トランジスタモデル入力部111、トランジスタモデルパラメータ入力部112、信頼性情報入力部113、および動作電圧入力部114は、ステップA1〜A4において入力された条件を、シミュレーション部12に供給する。
The transistor
次に、出力電力シミュレーション部121は、ステップA5において、トランジスタモデル、トランジスタモデルパラメータ、および動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出し、その結果を表示部13に供給する。
Next, in step A5, the output
一方、寿命シミュレーション部122は、ステップA6において、トランジスタモデル、トランジスタモデルパラメータ、動作電圧、および信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの寿命を算出し、その結果を表示部13に供給する。
On the other hand, in step A6, the
なお、整合回路は、抵抗、容量、インダクタ、および伝送線路を1つ以上用いて構成される回路である。 The matching circuit is a circuit configured using one or more resistors, capacitors, inductors, and transmission lines.
次に、表示部13は、ステップA7において、図5に示すように、トランジスタの出力電力および寿命の等高線図をスミスチャート図上に表示し、その結果を負荷インピーダンス抽出部14に供給する。
Next, in step A7, as shown in FIG. 5, the
その後、負荷インピーダンス抽出部14は、ステップA8において、表示部13で表示されたトランジスタの出力電力および寿命の等高線図を基に、寿命を満たす範囲内で出力電力が最大になる、所望の負荷インピーダンスを抽出する。
Thereafter, in step A8, the load
本実施形態のシミュレーションシステムは、本発明の一例であり、その構成および動作は適時に変更することができる。例えば、本実施形態においては、トランジスタの出力電力および寿命をスミスチャート図上に表示しているが、高周波電力増幅器の一般的な指標である、効率、歪、利得、トランジスタの基板電流、トランジスタの接合温度を表示することも可能である。 The simulation system of the present embodiment is an example of the present invention, and the configuration and operation thereof can be changed in a timely manner. For example, in this embodiment, the output power and lifetime of a transistor are displayed on a Smith chart, but efficiency, distortion, gain, transistor substrate current, transistor performance, which are general indices of a high-frequency power amplifier, are displayed. It is also possible to display the junction temperature.
上述したように本実施形態においては、トランジスタの寿命および出力電力が得られる負荷インピーダンスを抽出するため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。 As described above, in the present embodiment, the load impedance from which the lifetime of the transistor and the output power can be obtained is extracted. Therefore, it is possible to design a high-frequency power amplifier that satisfies the lifetime and has a desired output power.
(第2の実施形態)
図6は、本発明の第2の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。
(Second Embodiment)
FIG. 6 is a block diagram showing the configuration of the main part of the simulation system according to the second embodiment of the present invention.
本実施形態のシミュレーションシステムは、プログラムにより動作するコンピュータにより実現される回路シミュレータであって、高周波電力増幅器の設計に用いられる。 The simulation system of the present embodiment is a circuit simulator realized by a computer that operates according to a program, and is used for designing a high-frequency power amplifier.
図6に示すように、本実施形態のシミュレーションシステムの主要部は、条件入力部21、シミュレーション部22、表示部23、および判定部24から構成されている。
As shown in FIG. 6, the main part of the simulation system of the present embodiment includes a
また、条件入力部21は、トランジスタモデル入力部211、トランジスタモデルパラメータ入力部212、増幅器目標性能入力部213、整合回路情報入力部214、信頼性情報入力部215、および動作電圧入力部216から構成されている。
The
また、シミュレーション部22は、出力電力シミュレーション部221および寿命シミュレーション部222から構成されている。
The
以下、本実施形態のシミュレーションシステムによるシミュレーション方法について、図7を参照して説明する。 Hereinafter, a simulation method by the simulation system of the present embodiment will be described with reference to FIG.
図7に示すように、まず、ステップB1において、トランジスタモデル入力部211にトランジスタモデルが入力され、続いて、ステップB2において、トランジスタモデルパラメータ入力部212にトランジスタモデルパラメータが入力され、続いて、ステップB3において、増幅器目標性能入力部213に高周波電力増幅器の所望の出力電力値Psが入力され、続いて、ステップB4において、整合回路情報入力部214にトランジスタの整合回路情報が入力される。
As shown in FIG. 7, first, in step B1, the transistor model is input to the transistor
整合回路は、抵抗、容量、インダクタ、および伝送線路を1つ以上用いて構成される回路である。 The matching circuit is a circuit configured using one or more resistors, capacitors, inductors, and transmission lines.
なお、トランジスタモデルおよびトランジスタモデルパラメータは、第1の実施形態で説明したものと同様である。 The transistor model and the transistor model parameters are the same as those described in the first embodiment.
一方、ステップB5において、信頼性情報入力部215にトランジスタの信頼性情報が入力される。
On the other hand, in step B <b> 5, transistor reliability information is input to the reliability
なお、信頼性情報は、第1の実施形態で説明したものと同様である。 The reliability information is the same as that described in the first embodiment.
次に、ステップB6において、動作電圧入力部216にトランジスタの動作電圧が入力される。
Next, in step B <b> 6, the operating voltage of the transistor is input to the operating
なお、トランジスタモデル入力部211、トランジスタモデルパラメータ入力部212、増幅器目標性能入力部213、整合回路情報入力部214、信頼性情報入力部215、および動作電圧入力部216は、ステップB1〜B6において入力された条件を、シミュレーション部22に供給する。
The transistor
次に、出力電力シミュレーション部221は、ステップB7において、トランジスタモデル、トランジスタモデルパラメータ、整合回路情報、および動作電圧を参照し、トランジスタの出力電力を算出し、その結果を表示部23に供給する。
Next, in step B7, the output
一方、寿命シミュレーション部222は、ステップB8において、トランジスタモデル、トランジスタモデルパラメータ、整合回路情報、動作電圧、および信頼性情報を参照し、トランジスタの寿命を算出し、その結果を表示部23に供給する。
On the other hand, in step B8, the
次に、表示部23は、ステップB9において、トランジスタの出力電力および寿命をスミスチャート図上に表示し、その結果を判定部24に供給する。
Next, the
なお、スミスチャート図上には、出力電力および寿命を、図5に示したように等高線図として表示することが望ましい。 On the Smith chart, it is desirable to display the output power and life as a contour map as shown in FIG.
その後、判定部24は、ステップB10において、表示部23で表示されたトランジスタの出力電力および寿命を基に、寿命を満たす負荷インピーダンス領域に、所望の出力電力値Psが存在するかを判定する。
Thereafter, in step B10, the
判定部24は、寿命が得られる負荷インピーダンス領域に、所望の出力電力Psが存在した場合、シミュレーションを終了する。
The
一方、判定部24は、寿命が得られる負荷インピーダンス領域に、所望の出力電力Psが存在しない場合、ステップB3の処理に戻り、以降、Psの値、整合回路情報、および動作電圧の再入力を受け付ける。
On the other hand, when the desired output power Ps does not exist in the load impedance region where the lifetime can be obtained, the
本実施形態のシミュレーションシステムは、本発明の一例であり、その構成および動作は適時に変更することができる。例えば、本実施形態においては、出力電力を目標値としているが、高周波電力増幅器の一般的な指標である、効率、歪、利得を目標値とすることも可能である。 The simulation system of the present embodiment is an example of the present invention, and the configuration and operation thereof can be changed in a timely manner. For example, in this embodiment, the output power is the target value, but it is also possible to set the efficiency, distortion, and gain, which are general indices of the high-frequency power amplifier, as target values.
上述したように本実施形態においては、トランジスタの寿命が得られる出力電力が存在するまで、Psの値、整合回路情報、および動作電圧の入力を繰り返すため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。 As described above, in the present embodiment, the input of the value of Ps, the matching circuit information, and the operating voltage is repeated until there is output power at which the lifetime of the transistor can be obtained. It becomes possible to design a high-frequency power amplifier having
11 条件入力部
111 トランジスタモデル入力部
112 トランジスタモデルパラメータ入力部
113 信頼性情報入力部
114 動作電圧入力部
12 シミュレーション部
121 出力電力シミュレーション部
122 寿命シミュレーション部
13 表示部
14 負荷インピーダンス抽出部
21 条件入力部
211 トランジスタモデル入力部
212 トランジスタモデルパラメータ入力部
213 増幅器目標性能入力部
214 整合回路情報入力部
215 信頼性情報入力部
216 動作電圧入力部
22 シミュレーション部
221 出力電力シミュレーション部
222 寿命シミュレーション部
23 表示部
24 判定部
DESCRIPTION OF SYMBOLS 11
Claims (12)
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とするシミュレーションシステム。 A simulation system for simulating a high-frequency power amplifier,
A transistor model input section for inputting a transistor model;
A transistor model parameter input unit for inputting transistor model parameters;
An operating voltage input section for inputting the operating voltage of the transistor;
A reliability information input unit for inputting transistor reliability information;
An output power simulation unit that refers to the transistor model, the transistor model parameter, and the operating voltage, and calculates the output power of the transistor by changing the load impedance of the matching circuit of the transistor;
A lifetime simulation unit that refers to the transistor model, the transistor model parameter, the operating voltage, and the reliability information, changes a load impedance of a matching circuit of the transistor, and calculates a lifetime of the transistor;
A display unit for displaying the calculated output power and lifetime on a Smith chart diagram,
A simulation system comprising: a load impedance extraction unit that extracts a desired load impedance by referring to the output power and the life displayed on the contour line on the Smith chart.
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
高周波電力増幅器の所望の出力電力値を入力するための増幅器目標性能入力部と、
トランジスタの整合回路情報を入力するための整合回路情報入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定する判定部と、を有し、
前記判定部で、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けることを特徴とするシミュレーションシステム。 A simulation system for simulating a high-frequency power amplifier,
A transistor model input section for inputting a transistor model;
A transistor model parameter input unit for inputting transistor model parameters;
An amplifier target performance input unit for inputting a desired output power value of the high-frequency power amplifier;
A matching circuit information input unit for inputting transistor matching circuit information;
An operating voltage input section for inputting the operating voltage of the transistor;
A reliability information input unit for inputting transistor reliability information;
Referring to the transistor model, the transistor model parameter, the matching circuit information, and the operating voltage, an output power simulation unit for calculating the output power of the transistor;
A lifetime simulation unit that calculates the lifetime of a transistor by referring to the transistor model, the transistor model parameter, the matching circuit information, the operating voltage, and the reliability information;
A display unit for displaying the calculated output power and lifetime on a Smith chart diagram,
A determination unit that determines whether or not a desired output power value exists in the load impedance region that satisfies the life with reference to the output power and the life displayed on the contour line on the Smith chart,
When the determination unit determines that the desired output power value does not exist in the load impedance region that satisfies the lifetime, accepting re-input of the desired output power value, the matching circuit information, and the operating voltage. A featured simulation system.
前記信頼性情報は、トランジスタの基板電流と寿命との関係式であることを特徴とするシミュレーションシステム。 The simulation system according to claim 1 or 2,
The simulation system characterized in that the reliability information is a relational expression between a substrate current and a lifetime of a transistor.
前記表示部は、前記スミスチャート図上にトランジスタの基板電流を等高線表示することを特徴とするシミュレーションシステム。 The simulation system according to claim 3,
The simulation system, wherein the display unit displays a substrate current of a transistor in a contour line on the Smith chart.
前記信頼性情報は、トランジスタの接合温度と寿命との関係式であることを特徴とするシミュレーションシステム。 The simulation system according to claim 1 or 2,
The simulation system characterized in that the reliability information is a relational expression between a junction temperature and a lifetime of a transistor.
前記表示部は、前記スミスチャート図上にトランジスタの接合温度を等高線表示することを特徴とするシミュレーションシステム。 The simulation system according to claim 5,
The display unit displays a junction temperature of a transistor in a contour line on the Smith chart diagram.
トランジスタモデル入力部が、トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータ入力部が、トランジスタモデルパラメータの入力を受け付けるステップと、
動作電圧入力部が、トランジスタの動作電圧の入力を受け付けるステップと、
信頼性情報入力部が、トランジスタの信頼性情報の入力を受け付けるステップと、
出力電力シミュレーション部が、前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するステップと、
寿命シミュレーション部が、前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するステップと、
表示部が、前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
負荷インピーダンス抽出部が、前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出するステップと、を有することを特徴とするシミュレーション方法。 A simulation method for simulating a high-frequency power amplifier,
A transistor model input unit receiving an input of the transistor model;
A transistor model parameter input unit receiving an input of transistor model parameters;
An operation voltage input unit receiving an input of an operation voltage of the transistor;
A step in which the reliability information input unit accepts input of transistor reliability information;
An output power simulation unit refers to the transistor model, the transistor model parameter, and the operating voltage, and calculates a transistor output power by changing a load impedance of a matching circuit of the transistor;
A life simulation unit refers to the transistor model, the transistor model parameter, the operating voltage, and the reliability information, and changes a load impedance of a matching circuit of the transistor to calculate a life of the transistor;
A display unit displaying the calculated output power and life on a Smith chart with contour lines;
A load impedance extracting unit includes a step of extracting a desired load impedance with reference to output power and life displayed on a contour line on the Smith chart diagram.
トランジスタモデル入力部が、トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータ入力部が、トランジスタモデルパラメータの入力を受け付けるステップと、
増幅器目標性能入力部が、高周波電力増幅器の所望の出力電力値の入力を受け付けるステップと、
整合回路情報入力部が、トランジスタの整合回路情報の入力を受け付けるステップと、
動作電圧入力部が、トランジスタの動作電圧の入力を受け付けるステップと、
信頼性情報入力部が、トランジスタの信頼性情報の入力を受け付けるステップと、
出力電力シミュレーション部が、前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出するステップと、
寿命シミュレーション部が、前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出するステップと、
表示部が、前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
判定部が、前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定するステップと、
寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記増幅器目標性能入力部、前記整合回路情報入力部、および前記動作電圧入力部が、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けるステップと、を有することを特徴とするシミュレーション方法。 A simulation method for simulating a high-frequency power amplifier,
A transistor model input unit receiving an input of the transistor model;
A transistor model parameter input unit receiving an input of transistor model parameters;
An amplifier target performance input unit receiving an input of a desired output power value of the high-frequency power amplifier;
A matching circuit information input unit receiving input of matching circuit information of a transistor;
An operation voltage input unit receiving an input of an operation voltage of the transistor;
A step in which the reliability information input unit accepts input of transistor reliability information;
An output power simulation unit refers to the transistor model, the transistor model parameter, the matching circuit information, and the operating voltage, and calculates an output power of the transistor;
A life simulation unit refers to the transistor model, the transistor model parameter, the matching circuit information, the operating voltage, and the reliability information, and calculates the life of the transistor;
A display unit displaying the calculated output power and life on a Smith chart with contour lines;
A step of determining whether or not a desired output power value exists in a load impedance region satisfying the life with reference to the output power and the life displayed on the contour line on the Smith chart,
When it is determined that the desired output power value does not exist in the load impedance region that satisfies the lifetime, the amplifier target performance input unit, the matching circuit information input unit, and the operating voltage input unit are configured to output the desired output power value. Receiving the re-input of the matching circuit information and the operating voltage.
前記信頼性情報は、トランジスタの基板電流と寿命との関係式であることを特徴とするシミュレーション方法。 The simulation method according to claim 7 or 8, wherein
The reliability information is a relational expression between a substrate current and a lifetime of a transistor.
前記表示部が、前記スミスチャート図上にトランジスタの基板電流を等高線表示するステップを有することを特徴とするシミュレーション方法。 The simulation method according to claim 9, wherein
The simulation method characterized in that the display unit includes a step of displaying the substrate current of the transistor in a contour line on the Smith chart.
前記信頼性情報は、トランジスタの接合温度と寿命との関係式であることを特徴とするシミュレーション方法。 The simulation method according to claim 7 or 8, wherein
The simulation method, wherein the reliability information is a relational expression between a junction temperature and a lifetime of a transistor.
前記表示部が、前記スミスチャート図上にトランジスタの接合温度を等高線表示するステップを有することを特徴とするシミュレーション方法。 The simulation method according to claim 11, comprising:
The simulation method characterized in that the display unit has a step of displaying a junction temperature of a transistor in a contour line on the Smith chart.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009103938A JP5262952B2 (en) | 2009-04-22 | 2009-04-22 | Simulation system and simulation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009103938A JP5262952B2 (en) | 2009-04-22 | 2009-04-22 | Simulation system and simulation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010257043A JP2010257043A (en) | 2010-11-11 |
| JP5262952B2 true JP5262952B2 (en) | 2013-08-14 |
Family
ID=43317914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009103938A Expired - Fee Related JP5262952B2 (en) | 2009-04-22 | 2009-04-22 | Simulation system and simulation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5262952B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6127673B2 (en) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | Simulation apparatus and simulation method |
| CN113297817A (en) * | 2021-05-11 | 2021-08-24 | 深圳市时代速信科技有限公司 | Simulation method and device for matching circuit in radio frequency power amplifier |
| JP7757837B2 (en) * | 2022-03-07 | 2025-10-22 | 住友電気工業株式会社 | Calculation program and calculation method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308649A (en) * | 2000-04-25 | 2001-11-02 | Sharp Corp | High frequency power amplifier and communication device |
| JP2003008365A (en) * | 2001-04-16 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Power amplifying circuit, power amplifying circuit control method, and portable terminal device |
| JP2003188184A (en) * | 2001-12-21 | 2003-07-04 | Hitachi Ltd | Semiconductor device simulation method, deterioration degree calculation method, deterioration parameter calculation method, and semiconductor device design method |
| JP2005259778A (en) * | 2004-03-09 | 2005-09-22 | Matsushita Electric Ind Co Ltd | Reliability simulation method for semiconductor device |
-
2009
- 2009-04-22 JP JP2009103938A patent/JP5262952B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010257043A (en) | 2010-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5262952B2 (en) | Simulation system and simulation method | |
| JP5731032B2 (en) | Constant power density scaling method | |
| CA2641319A1 (en) | Method and apparatus for controlling an output voltage in a power amplifier | |
| Sridhar et al. | A low power, highly efficient, linear, enhanced wideband Class-J mode power amplifier for 5G applications | |
| Yousefi et al. | Wide‐band high‐efficiency Ku‐band power amplifier | |
| Bertazzi et al. | Physics-based SS and SSLS variability assessment of microwave devices through efficient sensitivity analysis | |
| Pazos et al. | Reliability-aware design space exploration for fully integrated RF CMOS PA | |
| Shayoub et al. | Demonstration of a Scalable GaN HEMT Model and PA Design Including Self-Heating Effect | |
| CN115078963B (en) | MMIC temperature characteristic test method | |
| US8630835B2 (en) | Simulation device, simulation method, and recording medium storing program | |
| Wen et al. | Model parameter calibration method of SiC power MOSFETs behavioural model | |
| JP5206693B2 (en) | Circuit simulator and circuit simulation method | |
| Gu | A scalable large‐signal model with self‐heating effect based on a hybrid‐scaling rule for GaN high‐electron‐mobility transistors | |
| CN107547052B (en) | Embedded multiplier and operational amplifier | |
| JP2010288133A (en) | Method for designing high frequency circuit, and high frequency circuit | |
| Wu et al. | Design of Doherty power amplifier using load-pull X-parameters | |
| Bengtsson et al. | A computational load-pull method with harmonic loading for high-efficiency investigations | |
| DeMartino et al. | Nonlinear Embedding Model for Waveform Engineering Motivated PA Design | |
| Liu et al. | Modified load‐modulation network with two π‐type high‐pass equivalent λ/4 lines for wideband compact GaN MMIC Doherty power amplifier design | |
| Shopov et al. | Adapting the Doherty amplifier for millimetre-wave CMOS applications | |
| CN100442298C (en) | Method for simulating grid root deficiency and MOSFET device performance coherence | |
| CN108322215A (en) | Buffer circuit and analog-digital converter | |
| CN102054065B (en) | Method and device for solving quiescent operating point of nonlinear circuit | |
| Kim et al. | SiGe 135‐GHz amplifier with inductive positive feedback operating near fmax | |
| Marbell et al. | A load-pull-based behavioral model for Doherty PA design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |