JP5263782B2 - Programmable Josephson voltage standard device and control method thereof - Google Patents
Programmable Josephson voltage standard device and control method thereof Download PDFInfo
- Publication number
- JP5263782B2 JP5263782B2 JP2009102753A JP2009102753A JP5263782B2 JP 5263782 B2 JP5263782 B2 JP 5263782B2 JP 2009102753 A JP2009102753 A JP 2009102753A JP 2009102753 A JP2009102753 A JP 2009102753A JP 5263782 B2 JP5263782 B2 JP 5263782B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- segments
- josephson
- segment
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
本発明は、プログラマブルジョセフソン電圧標準装置の温度変動を抑制するための制御方法及び温度一定で高精度なプログラマブルジョセフソン電圧標準装置に関する。 The present invention relates to a control method for suppressing temperature fluctuations of a programmable Josephson voltage standard device and a programmable Josephson voltage standard device having a constant temperature and high accuracy.
近年、電子機器の製造や通信計測などの産業において使用される計測器の測定精度の向上に伴い、高性能な電圧標準が望まれている。ジョセフソン電圧標準(Josephson voltage standard:JVS)は、超伝導ジョセフソン効果を用いて高精度電圧を発生させる装置であり、多数のジョセフソン素子からなる。ジョセフソン素子の模式図を図6に示す。ジョセフソン素子は、図6に示すように、薄い絶縁体(I)または常伝導体(N)2を2つの超伝導体(S)1で挟んだサンドイッチ構造の素子である。ジョセフソン素子に対してある周波数(f)のマイクロ波3を照射しておき、さらにバイアス電流Iを流すと、素子の両端にはマイクロ波の周波数のみで決まる一定の電圧(V=hf/2e)が発生する。また、電流を流さなければ発生電圧は完全にゼロとなる。ここでe,hは、それぞれ電気素量、プランク定数である。マイクロ波の周波数は非常に高精度に制御可能のため、得られる電圧値も非常に高精度に制御できる。しかし、一般にジョセフソン素子1個あたりの電圧は数十μV程度と非常に小さい。そこで、必要な電圧値(10V以上)を得るために、ジョセフソン素子を数十万個以上直列に接続したジョセフソンアレーを構成してチップ内に集積し、全体として10V以上の高い電圧を得られるようにして用いる。例としてマイクロ波周波数を16GHzとすると1素子あたり約33μVのため、10Vを出力するためには約30万もの素子が必要となる。
In recent years, with the improvement of measurement accuracy of measuring instruments used in industries such as manufacture of electronic equipment and communication measurement, a high-performance voltage standard is desired. The Josephson voltage standard (JVS) is a device that generates a high-accuracy voltage using the superconducting Josephson effect and includes a large number of Josephson elements. A schematic diagram of the Josephson element is shown in FIG. As shown in FIG. 6, the Josephson element is an element having a sandwich structure in which a thin insulator (I) or a normal conductor (N) 2 is sandwiched between two superconductors (S) 1. When the Josephson element is irradiated with the
ジョセフソンアレーから様々な値の電圧を得るために、デジタル−アナログ(D/A)変換器として動作させるための工夫もなされている。これを特にプログラマブルジョセフソン電圧標準(Programmable JVS: PJVS)という(特許文献1、非特許文献1参照)。PJVSの回路図を図7に示す。図7に示すように、ジョセフソンアレーを複数(N個)のセグメント(S♯1、S♯2、・・S♯N)に分割し、各セグメントに対してバイアス電流供給のための電流源6を接続する。ジョセフソンアレーに対してマイクロ波発振器7から周波数(f)のマイクロ波を照射しておき、さらにバイアス電流を流すと、電流が供給されたセグメントは一定の高精度電圧を発生する。なお各セグメントの電圧値は、接続されるジョセフソン素子5の数によって決める。ジョセフソン素子5は図中において×印で表されている。セグメントにおけるバイアス電流と発生電圧の電流電圧特性を図8に示す。セグメントに電流を流すと、ある電流の範囲内(動作領域8)において定電圧ステップが発生する。この範囲内にバイアス電流値をセットすると、定電圧ステップを得ることができる。具体的には、各セグメントに供給するバイアス電流値Ibiasをプラス、マイナス、ゼロの3値で切り替えることによって、当該セグメントから発生する電圧をそれぞれ+hfm/2e, 0, −hfm/2e(mはセグメントあたりのジョセフソン素子数)の3状態で切り替えることが可能である。同様の操作を全セグメントに対して個別に行うことによって、アレーから様々な電圧値をプログラマブルに発生させることができる。
In order to obtain voltages of various values from the Josephson array, a device for operating as a digital-analog (D / A) converter has been devised. This is particularly called a programmable Josephson voltage standard (Programmable JVS: PJVS) (see
PJVSは超伝導技術を用いて実現されるため、チップを極低温にまで冷却する必要がある。従来は液体ヘリウムを用いた冷却方式が主流であった。これは、チップを液体ヘリウムに浸すだけでチップ全体を均一に冷却できるので、非常に安定かつ容易に実現可能な優れた冷却技術である。一方で、液体ヘリウムは枯渇資源であり、最近では特に価格が上昇しつつあり、将来的に入手することは困難になる。そこで、より低コスト化を目指して冷凍機を用いた極低温冷却技術の開発が進められている。図9に、冷凍機を用いてチップを冷却する様子を示す。冷凍機を用いた冷却方式では、被冷却物であるPJVSチップ21をチップキャリア24上に載せて、ネジ等22を用いて冷却ヘッド20に強固に固定する。チップは、冷却ヘッドと熱的に接触することによって冷却される。チップキャリア24には、PJVSチップ21と接続するバイアス電流入力/電圧出力端子25及びマイクロ波入力端子23が設けられている。なおチップで生じた熱は、冷却ヘッドとの熱的な経路によってのみ排熱されるため、液体ヘリウムによる冷却方式に比べてチップまたはその周辺部において冷却特性・温度の不均一が生じやすい。
Since PJVS is realized using superconducting technology, it is necessary to cool the chip to a very low temperature. Conventionally, the cooling method using liquid helium has been the mainstream. This is an excellent cooling technique that can be realized very stably and easily because the entire chip can be uniformly cooled simply by immersing the chip in liquid helium. On the other hand, liquid helium is a depleted resource, and the price has recently been rising, making it difficult to obtain in the future. Therefore, development of cryogenic cooling technology using a refrigerator is being promoted with the aim of lowering costs. FIG. 9 shows how the chip is cooled using a refrigerator. In the cooling method using a refrigerator, a
一般にPJVSの電圧値は、最小で0V、最大で20V級であり、その間の任意の値を発生させて用いる。バイアス電流値はその動作領域内において固定されるため、チップの消費電力は発生電圧値に比例して上昇し、チップ温度も上昇する。図10及び図11は、従来技術における問題点を説明するための図である。アレーの発生する電圧値が異なると、アレーすなわちチップ全体で消費される電力及び温度も異なることを説明する。図10及び図11の例は、最大電圧振幅16Vのアレーを16セグメントに等分割(セグメントあたり1V)したPJVSの構成例である。各セグメント内部はブラックボックスとして表示されているが、実際には内部にはジョセフソン素子が多数接続され、バイアス電流源も接続されており、+1V,0V,−1Vの3種類の電圧を切り替えて出力することができる。図10と図11は、アレーにおいてそれぞれ2V,14Vの電圧を発生させたときに、チップが発熱し温度が上昇する様子を示した例である。図10では、2Vを出力するために、セグメントA,Bにおいて+1Vを発生させて、残りのC〜Pではゼロ電圧状態とする。図11では、14Vを出力するために、セグメントA〜Nの14本において+1Vを発生させて、残りのO,Pではゼロ電圧状態とする。電圧値が2Vから14Vへと上昇すると、チップの消費電力も上昇しチップ温度も上昇する。 In general, the voltage value of PJVS is 0 V at the minimum and 20 V at the maximum, and any value between them is generated and used. Since the bias current value is fixed within the operating region, the power consumption of the chip increases in proportion to the generated voltage value, and the chip temperature also increases. 10 and 11 are diagrams for explaining problems in the prior art. It will be explained that when the voltage value generated by the array is different, the power and temperature consumed by the array, that is, the entire chip, are also different. The example of FIGS. 10 and 11 is a configuration example of PJVS in which an array having a maximum voltage amplitude of 16 V is equally divided into 16 segments (1 V per segment). Each segment is displayed as a black box. Actually, many Josephson elements are connected inside, and a bias current source is also connected, and three types of voltages of + 1V, 0V, and -1V are switched. Can be output. FIG. 10 and FIG. 11 show examples in which the chip generates heat and the temperature rises when voltages of 2V and 14V are generated in the array, respectively. In FIG. 10, in order to output 2V, + 1V is generated in the segments A and B, and the remaining C to P are set to the zero voltage state. In FIG. 11, in order to output 14V, + 1V is generated in 14 segments A to N, and the remaining O and P are set to a zero voltage state. When the voltage value increases from 2V to 14V, the power consumption of the chip increases and the chip temperature also increases.
図12は、アレー内のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を示す図である。図12は、チップの温度変化によって素子の特性(動作領域すなわち定電圧ステップの得られるバイアス電流の範囲)が変化する様子を示している。図12において、例えばチップの温度が低いとき(例えば出力電圧を2Vとしたとき)のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を細線30に示し、例えばチップの温度が上昇したとき(例えば出力電圧を14Vとしたとき)のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を太線31に示す。出力電圧が(例えば2Vから14Vと)増大しチップ温度が上昇すると、図12のように、電流電圧特性が細線30から太線31に矢印32で示すようにシフトする。このように、チップ温度が上昇すると、ジョセフソン素子の臨界電流値は下がり、定電圧ステップのバイアス電流動作領域は動作領域8から電流値の低い動作領域9へとシフトしてしまう。すると、ある電圧値(例えば2V発生させ場合)では、所定のバイアス電流Ibiasで点(p、q)で動作していても、別のより高い電圧値(例えば14V発生させる場合)ではチップ温度が上昇して変化し、その結果動作領域が8から9に変化し点(p、q)は動作領域からはずれて、動作しなくなってしまうという問題がある。
FIG. 12 is a diagram showing current-voltage characteristics of bias current and generated voltage in the segments in the array. FIG. 12 shows how the element characteristics (operating region, that is, the range of the bias current at which a constant voltage step is obtained) change depending on the temperature change of the chip. In FIG. 12, for example, the current-voltage characteristics of the bias current and the generated voltage in the segment when the chip temperature is low (for example, when the output voltage is 2 V) are shown by the
チップ温度が変化したときの影響は、動作領域の変化だけではない。図10及び図11に示すように、電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。オフセット電圧は一定であればその影響を個別に測定して容易にキャンセルすることができる。しかし、チップの電圧に依存してチップ近傍のリード線の温度が変化すると、熱起電力VTEMFも変化し、オフセット電圧の変化として現れるという問題がある。オフセット電圧をキャンセルできなくなると、電圧測定の不確かさ(誤差)の増大を招く。以上の問題は、電圧値が高いほどチップの温度は上昇するのでより深刻である。 The effect of changing the chip temperature is not only the change of the operating area. As shown in FIGS. 10 and 11, from the voltage output terminal, in addition to the voltage generated in the Josephson array, the difference in the thermoelectromotive force generated at the plus / minus terminal of the lead wire (V TEMF + -V TEMF− ). Is superimposed as an offset voltage. If the offset voltage is constant, its influence can be measured individually and canceled easily. However, when the temperature of the lead wire near the chip changes depending on the voltage of the chip, there is a problem that the thermoelectromotive force V TEMF also changes and appears as a change in the offset voltage. If the offset voltage cannot be canceled, the uncertainty (error) of the voltage measurement is increased. The above problem is more serious because the temperature of the chip increases as the voltage value increases.
また、従来の液体ヘリウム冷却方式ではチップを均一に一定温度に保つことが容易であったのに対し、冷凍機冷却では図9に図示するようにチップ21と冷却ヘッド20との間の熱伝導に基づく冷却のため、均一な冷却が難しく、チップまたはその周辺部の温度が局所的に上昇しやすく深刻である。既に説明したように、PJVSチップの温度が僅かでも変化すると、ジョセフソン素子の臨界電流値は変化しバイアス動作領域も変化し、動作しなくなってしまう。また、チップ周辺部において配線されている電圧出力リード線上に発生する熱起電力も温度によって変化するので、得られる電圧値もその分だけ変化してしまう。冷凍機を用いて実現する場合には、これらの問題が顕著に現れやすい。
Further, in the conventional liquid helium cooling method, it was easy to keep the chip uniformly at a constant temperature, whereas in the refrigerator cooling, the heat conduction between the
そのためPJVSの開発は、特に10〜20V級もの高い電圧を持ち、かつ冷凍機を用いた場合については、以上の問題が顕在化し実用化に困難を極めていた。 For this reason, the development of PJVS has a voltage as high as 10 to 20 V, and the use of a refrigerator has caused the above problems and makes it difficult to put it into practical use.
本発明は、これらの問題を解決しようとするものであり、PJVS装置において、PJVSチップの消費電力や温度が発生電圧値に依存しないように一定に保つことを目的とするものである。また、本発明は、得られる電圧値がより高精度であるプログラマブルジョセフソン電圧標準装置を実現することを目的とするものである。 The present invention is intended to solve these problems, and an object of the present invention is to keep constant the power consumption and temperature of the PJVS chip so that they do not depend on the generated voltage value in the PJVS device. Another object of the present invention is to realize a programmable Josephson voltage standard device in which the obtained voltage value is more accurate.
本発明は、上記目的を達成するために、以下の特徴を有するものである。 In order to achieve the above object, the present invention has the following features.
本発明の方法は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、各セグメントにおけるバイアス電流源を制御して、ジョセフソンアレー全体が消費する電力を、出力電圧によらず一定に保つように制御することを特徴とする。また、前記ジョセフソンアレー全体が消費する電力を、出力電圧によらず最大電圧を発生させたときと等量の電力となるように制御することを特徴とする。また、具体的には、対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとすることを特徴とする。また、具体的には、セグメントを2等分して、それぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする。 The method of the present invention is a control method of a programmable Josephson voltage standard apparatus comprising a Josephson array divided into a plurality of segments, wherein the power consumed by the entire Josephson array is controlled by controlling the bias current source in each segment. Is controlled so as to be kept constant regardless of the output voltage. Further, the power consumed by the entire Josephson array is controlled so as to be equal to the power when the maximum voltage is generated regardless of the output voltage. More specifically, the voltage generated by the pair of segments is set to zero by causing a reverse polarity bias current to flow through the paired segments to generate an equal and reverse polarity voltage. Features. Specifically, the segment is divided into two equal parts, and a bias current having a reverse polarity is caused to flow to generate a voltage having an equal and reverse polarity, thereby reducing the voltage generated by the segment to zero. It is characterized by doing.
本発明の方法は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントが複数本存在しかつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量でかつ逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとすることを特徴とする。また、選ばれなかったセグメントに対して、セグメントを2等分してそれぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする。 The method of the present invention is a control method for a programmable Josephson voltage standard apparatus having a Josephson array divided into a plurality of segments, and selects a segment necessary for obtaining a desired voltage value and supplies a current to the voltage. If there are multiple unselected segments and the number of elements is the same between them, two segments with the same number of elements are formed as one pair, and each segment in the pair is opposite to each other. It is characterized in that a current of a polarity is passed to generate an equal amount and a reverse polarity voltage so that the voltage of the entire pair is zero. In addition, for a segment not selected, the segment is divided into two equal parts, and a bias current having a reverse polarity is caused to flow to generate a voltage having an equal and reverse polarity. Is set to zero.
本発明の方法は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されていることを特徴とする。また、所望の電圧を得るために前記サブセグメントの一部を選び電流を流して電圧を発生させるとともに、選ばれなかった複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2のグループ全体の電圧をゼロとすることを特徴とする。また、前記サブセグメントは、ジョセフソン素子の素子数が、2のべき乗に比例するように分割されていることを特徴とする。また、所望の電圧を得るためにサブセグメントを一部選び電流を流して電圧を発生させるとともに、選ばれなかったサブセグメントそれぞれに対して2等分し、分割された個々に対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとすることを特徴とする。 The method of the present invention is a control method of a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments, wherein the programmable Josephson voltage standard device is at least one of the divided segments. The book is further divided into sub-segments. In addition, in order to obtain a desired voltage, a part of the sub-segments is selected and a current is supplied to generate a voltage. A plurality of sub-segments that are not selected are divided into two groups. By supplying a current of opposite polarity to the two groups of sub-segments, the voltage across the first and second groups is made zero. The sub-segment is divided so that the number of Josephson elements is proportional to a power of two. In addition, in order to obtain a desired voltage, a part of sub-segments is selected and a current is passed to generate a voltage, and each sub-segment not selected is divided into two equal parts, and each subdivided has a reverse polarity. A bias current is allowed to flow to generate an equal amount of reverse polarity voltage so that the voltage generated by the sub-segment is zero.
本発明の装置は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置であって、ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を、備えることを特徴とする。また、前記制御手段は、対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとする制御を行うことを特徴とする。また、前記制御手段は、2等分されたセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該セグメントが発生する電圧をゼロとする制御を行うことを特徴とする。 The device of the present invention is a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments, and each segment is maintained so that the power consumed by the entire Josephson array is constant regardless of the output voltage. And a control means for controlling the bias current source. Further, the control means controls the zero voltage generated by the segment pair by generating a voltage of the same polarity and opposite polarity by flowing a reverse polarity bias current to the paired segments. It is characterized by performing. Further, the control means applies a bias current having a reverse polarity to each of the bisected segments to generate an equal amount and a reverse polarity voltage, thereby setting the voltage generated by the segment to zero. Control is performed.
本発明の装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されていることを特徴とする。また、本発明の装置の制御手段は、複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2グループを合わせた電圧をゼロとする制御を行うことを特徴とする。また、前記制御手段は、2等分されたサブセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとする制御を行うことを特徴とする。 The apparatus of the present invention is characterized in that at least one of the divided segments is further divided into sub-segments. The control means of the apparatus of the present invention divides a plurality of sub-segments into two groups and supplies currents of opposite polarities to the first group of sub-segments and the second group of sub-segments, whereby the first and first sub-segments are supplied. Control is performed to set the voltage of the two groups to zero. Further, the control means applies a bias current having a reverse polarity to each of the bisected sub-segments to generate an equal and reverse-polarity voltage so that the voltage generated by the sub-segment is zero. It is characterized by performing the control.
本発明のプログラマブルジョセフソン電圧標準装置の制御方法では、PJVSチップの発生電圧値によらずジョセフソンアレーすなわちチップで消費される電力が一定となるため、チップの温度が安定化する。これによって、バイアス電流動作領域は変動しなくなる。チップ温度が安定化することによってまた、熱起電力(VTEMF+−VTEMF−)も変動しなくなる。よって、チップ全体の均一な極低温冷却が難しいとされる冷凍機を用いても、0から20V級の高い任意電圧を安定かつ精密に得ることができる。また、本発明のプログラマブルジョセフソン電圧標準装置は、PJVSチップの消費電力を発生電圧値によらず常に一定に保つ制御手段を設けたことによって、チップ温度を一定に保つことができる。チップ温度の変動が抑えられれば、バイアス電流動作領域、熱起電力ともに変動を抑えることができる。冷凍機を用いた場合でも、0から20V級の高い任意電圧を安定かつ精密に出力できる。 In the control method of the programmable Josephson voltage standard device of the present invention, the power consumed by the Josephson array, that is, the chip is constant regardless of the voltage value generated by the PJVS chip, so that the chip temperature is stabilized. As a result, the bias current operating region does not fluctuate. As the chip temperature stabilizes, the thermoelectromotive force (V TEMF + -V TEMF- ) also does not fluctuate. Therefore, even when using a refrigerator in which uniform cryogenic cooling of the entire chip is difficult, a high arbitrary voltage of 0 to 20 V class can be obtained stably and precisely. In addition, the programmable Josephson voltage standard device of the present invention can keep the chip temperature constant by providing a control unit that keeps the power consumption of the PJVS chip constant regardless of the generated voltage value. If fluctuations in the chip temperature can be suppressed, fluctuations in both the bias current operating region and the thermoelectromotive force can be suppressed. Even when a refrigerator is used, a high arbitrary voltage of 0 to 20 V class can be output stably and precisely.
本発明では、PJVSチップの消費電力を発生電圧値によらず常に一定に保つことによってチップ温度を一定に保つプログラマブルジョセフソン電圧標準装置である。チップ温度の変動が抑えられれば、バイアス電流動作領域、熱起電力ともに変動を抑えることができる。本発明は、プログラマブルジョセフソン電圧標準装置において、複数のセグメントに分割されたジョセフソンアレーに対して、それぞれのセグメントにおけるバイアス電流源を制御することにより、ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つものである。以下、実施の形態について述べる。 The present invention is a programmable Josephson voltage standard device that keeps the chip temperature constant by keeping the power consumption of the PJVS chip constant regardless of the generated voltage value. If fluctuations in the chip temperature can be suppressed, fluctuations in both the bias current operating region and the thermoelectromotive force can be suppressed. In the programmable Josephson voltage standard device, the present invention controls the bias current source in each segment for the Josephson array divided into a plurality of segments, thereby reducing the power consumed by the entire Josephson array to the output voltage. Regardless of whether it is constant or not. Hereinafter, embodiments will be described.
(第1の実施の形態)
本発明の第1の実施の形態は、図10及び図11に示したものと同様のセグメントを用いて問題を解決するものである。第1の実施の形態では、所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントすなわち従来では電圧をゼロのままとするセグメントが複数本存在し、かつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量・逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとするものである。
第1の実施の形態を図1及び図2を参照して説明する。図1と図2はそれぞれ2V,14Vの電圧を発生させる例に対する解決手段を示したものである。図1と図2では、最大振幅16V,4ビットのD/A変換器動作をするPJVSアレーにおいて、それぞれ2V,14Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御している。
(First embodiment)
The first embodiment of the present invention solves the problem by using segments similar to those shown in FIGS. In the first embodiment, a segment necessary for obtaining a desired voltage value is selected and a current is supplied to generate a voltage, and a plurality of segments that have not been selected, that is, a segment in which the voltage remains zero in the related art. If they exist and the number of elements is the same, two segments with the same number of elements are formed as one pair, and currents of opposite polarities are sent to each individual in the pair, and the equivalent and reverse polarity Thus, the voltage of the entire pair is set to zero.
A first embodiment will be described with reference to FIG. 1 and FIG. FIG. 1 and FIG. 2 show solutions for the example of generating voltages of 2V and 14V, respectively. 1 and 2, in a PJVS array that operates as a D / A converter with a maximum amplitude of 16V and 4 bits, while generating voltages of 2V and 14V, respectively, the power consumed by the entire chip is equal to that when 16V is generated. The amount is controlled to be a quantity.
まず、電圧を得るために必要なPJVSセグメントに電流を流して、所望の電圧を得る。図1のように、2V発生させる場合はセグメントA,Bで+1Vを発生させて、図2のように14V発生させる場合は、A〜Nの14本のセグメントで+1Vの電圧を発生させる。従来はここまでであるが、図10及び図11からわかるようにこのままではチップの消費電力は発生電圧に比例して変化してしまう。そこで次に、ゼロ電圧状態となっているセグメントに対して、2本のセグメントで1つのペアを作って、それぞれに逆極性の電流を流して、逆極性・等量の電圧を発生させる。図1では、例えば(C,D),(E,F),(G,H),(I,J),(K,L),(M,N),(O,P)の7組のペアを作成し、各ペア内では(+1V,−1V)または(−1V,+1V)とキャンセルさせて電圧がゼロになるようにしている。図2でも同様に、(O,P)をペアとしてキャンセルさせている。これによって、本来電圧はゼロ電圧となり電力消費もゼロとなるセグメントにおいても、発生させる電圧をペアでゼロとしつつ、電圧状態のセグメントと同様に電力を消費させることができる。結果として、発生電圧値に関わらず最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップ温度を一定に保つことが可能になる。 First, a current is passed through a PJVS segment necessary for obtaining a voltage to obtain a desired voltage. As shown in FIG. 1, when 2V is generated, + 1V is generated in the segments A and B. When 14V is generated as shown in FIG. 2, a voltage of + 1V is generated in 14 segments A to N. Conventionally, so far, as can be seen from FIGS. 10 and 11, the power consumption of the chip changes in proportion to the generated voltage as it is. Therefore, next, with respect to the segment in the zero voltage state, one pair is formed by two segments, and currents having opposite polarities are caused to flow to generate voltages having opposite polarities and equal amounts. In FIG. 1, for example, seven sets of (C, D), (E, F), (G, H), (I, J), (K, L), (M, N), (O, P) Pairs are created, and each pair is canceled (+ 1V, -1V) or (-1V, + 1V) so that the voltage becomes zero. Similarly in FIG. 2, (O, P) is canceled as a pair. As a result, even in a segment where the voltage is originally zero and the power consumption is zero, power can be consumed in the same manner as in the voltage state segment while the generated voltage is zeroed in pairs. As a result, the same amount of power can be consumed in the chip as when the maximum voltage (16 V) is generated regardless of the generated voltage value, and the chip temperature can be kept constant.
以上の例は、16本のセグメントに分割されており、かつ1セグメントあたり1Vの例であるが、より一般的にN本のセグメントに分割され、セグメントあたりの電圧が1V以外の場合も同様である。 The above example is an example in which the segment is divided into 16 segments and 1V per segment. However, it is more generally divided into N segments and the voltage per segment is other than 1V. is there.
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図1の例では、電圧出力端子からの出力電圧は、
VOUT=2V+VTEMF+(T16V)−VTEMF−(T16V) となる。
From the voltage output terminal, in addition to the voltage generated at the Josephson array, the difference in thermoelectromotive force (V TEMF + -V TEMF- ) generated at the plus and minus terminals of the lead wire is superimposed as an offset voltage. In the example of FIG. 1, the output voltage from the voltage output terminal is
V OUT = 2V + V TEMF + (T 16V ) −V TEMF− (T 16V )
また、図2の例では、電圧出力端子からの出力電圧は、実際は、
VOUT=14V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、図1と図2の場合、熱起電力の差は、いずれの場合もVTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は同じ(電圧値によらず一定)である。よって、その影響を個別に測定して容易にキャンセルすることができる。
In the example of FIG. 2, the output voltage from the voltage output terminal is actually
V OUT = 14V + V TEMF + (T 16V ) −V TEMF− (T 16V ) Thus, in FIGS. 1 and 2, the difference in thermoelectromotive force is V TEMF + (T 16V ) −V TEMF− (T 16V ) in both cases, and the offset voltage is the same (constant regardless of the voltage value). ). Therefore, the influence can be measured and canceled easily.
ペアを形成することができないセグメントが生じる場合は、該セグメントにバイアス電流を流さずに電圧をゼロのままにするとよい。そのようなセグメントは高々1つであり、消費電力の差はわずかであるから、従来のものに比べて温度変動がかなり改善される。また、第2から4の実施の形態の方法と組み合わせて用いることが好ましい。 If a segment that cannot be paired occurs, it is better to leave the voltage at zero without passing a bias current through the segment. Since there is at most one such segment and the difference in power consumption is small, the temperature variation is considerably improved compared to the conventional one. Further, it is preferably used in combination with the methods of the second to fourth embodiments.
(第2の実施の形態)
第2の実施の形態では、第1の実施の形態において、ペアが形成されなかった1つのセグメントに対して、それを2等分し、それぞれに対して逆極性のバイアス電流を流して等量・逆極性の電圧を発生させて、そのセグメントで電力を消費させつつ発生する電圧をゼロとするものである。
(Second Embodiment)
In the second embodiment, in the first embodiment, one segment in which a pair is not formed is divided into two equal parts, and a bias current having a reverse polarity is applied to each of the segments to make equal amounts. -A voltage of reverse polarity is generated, and the voltage generated while consuming electric power in the segment is set to zero.
第2の実施の形態を図3を参照して説明する。図3は、最大振幅16V,4ビットのD/A変換器動作をするPJVSアレーにおいて、−13Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御する例である。同図に示すように、A〜Mの13本のセグメントで−1Vを発生させる。ゼロ電圧のセグメントが3本残るが(N,O,P)、まずどれか2本(O,P)を選び、(+1V,−1V)または(−1V,+1V)とキャンセルさせて、ペア全体でゼロ電圧とする。1本(セグメントN)が残るが、これについてはさらに2つに分割しバイアス電流源を2台接続し、一方で+0.5V発生させつつ他方で−0.5V発生させることによって、セグメントNにおいても電力を消費させつつ電圧をゼロとすることができる。これによって、最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップの温度を一定に保つことが可能になる。以上の例は、16本のセグメントに分割されており、かつ1セグメントあたり1Vの例であるが、より一般的にN本のセグメントに分割され、セグメントあたりの電圧が1V以外の場合も同様である。 A second embodiment will be described with reference to FIG. FIG. 3 shows that, in a PJVS array that operates as a D / A converter with a maximum amplitude of 16 V and 4 bits, while generating a voltage of −13 V, the power consumed by the entire chip is equal to that when 16 V is generated. It is an example to control. As shown in the figure, −1V is generated in 13 segments A to M. Three zero voltage segments remain (N, O, P), but first select any two (O, P) and cancel them with (+ 1V, -1V) or (-1V, + 1V). To zero voltage. One (segment N) remains, but this is further divided into two and two bias current sources are connected. On the other hand, + 0.5V is generated while -0.5V is generated on the other side. The voltage can be made zero while consuming electric power. As a result, the same amount of power as that when the maximum voltage (16 V) is generated can be consumed in the chip, and the temperature of the chip can be kept constant. The above example is an example in which the segment is divided into 16 segments and 1V per segment. However, it is more generally divided into N segments and the voltage per segment is other than 1V. is there.
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図3の例では、電圧出力端子からの出力電圧は、実際は、
VOUT=−13V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、図3の場合、熱起電力の差は、VTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は、第1の実施の形態の場合と同様に電圧値によらず一定である。よって、その影響を個別に測定して容易にキャンセルすることができる。
From the voltage output terminal, in addition to the voltage generated at the Josephson array, the difference in thermoelectromotive force (V TEMF + -V TEMF- ) generated at the plus and minus terminals of the lead wire is superimposed as an offset voltage. In the example of FIG. 3, the output voltage from the voltage output terminal is actually
V OUT = −13 V + V TEMF + (T 16V ) −V TEMF− (T 16V ) Thus, in the case of FIG. 3, the difference in the thermoelectromotive force is V TEMF + (T 16V ) −V TEMF− (T 16V ), and the offset voltage is set to the voltage value as in the case of the first embodiment. It is constant regardless. Therefore, the influence can be measured and canceled easily.
(第3の実施の形態)
PJVSは高精度D/A変換器として使用されるため、より高い電圧分解能が要求される。第3の実施の形態は、分解能を高めたPJVSにおいて、特に適する。第3の実施の形態では、PJVSは、分割されたセグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されている構成にする。前記構成のPJVSにおいて、所望の電圧を得るためにそれらサブセグメントの一部が電圧状態となり、ゼロ電圧状態のサブセグメントが存在する場合について、ゼロ電圧状態のサブセグメントの中から適当にグループを形成して、それらに供給する電流源の極性を適当に設定することによって、グループ内の個々からは電圧を発生させつつ、グループ全体の電圧としてはゼロとするものである。第3の実施の形態は、第1又は第2の実施の形態と合わせて用いることができる。サブセグメントは、セグメントを、素子数が2のべき乗に比例するように分割することが好ましい。例えば、サブセグメントの素子数が、2の0乗、2の0乗、2の1乗、2の2乗・・・2の(m−1)乗(計 2のm乗)に比例するようにする。
(Third embodiment)
Since PJVS is used as a high-precision D / A converter, higher voltage resolution is required. The third embodiment is particularly suitable for PJVS with increased resolution. In the third embodiment, PJVS has a configuration in which at least one of the divided segments is further divided into sub-segments. In the PJVS configured as described above, in order to obtain a desired voltage, a part of those sub-segments is in a voltage state, and when a zero-voltage state sub-segment exists, an appropriate group is formed from the zero-voltage state sub-segments. Thus, by appropriately setting the polarity of the current source supplied to them, a voltage is generated from each individual in the group, and the voltage of the entire group is set to zero. The third embodiment can be used in combination with the first or second embodiment. The sub-segment is preferably divided so that the number of elements is proportional to the power of two. For example, the number of sub-segment elements is proportional to 2 to the 0th power, 2 to the 0th power, 2 to the 1st power, 2 to the 2nd power, ... 2 to the (m-1) th power (total 2 to the power of m) To.
第3の実施の形態を図4を参照して説明する。図1〜3は4ビットD/A変換器としての構成であるが、図4は最大振幅は16Vのままとして、10ビットにまで分解能を高めた構成例である。図4では、13.5Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御する例を説明する。PJVSのセグメントAをさらに細かく、素子数が2のべき乗に比例するようにサブセグメントに分割する。図4のように、サブセグメントA1〜A7のように7分割する。サブセグメントA1〜A7は、各セグメント素子数が、2の0乗、2の0乗、2の1乗、2の2乗、2の3乗、2の4乗、2の5乗(全部足し合わせると2の6乗)に比例する素子数を持つ。先に説明した上記mに具体的な数値としてm=6を与えたときの例に相当する。この構成において、13.5Vを発生させる場合の例を示す。B〜Nの13セグメントにおいて+1Vを発生させて、7分割されたサブセグメント(A1〜A7)については、A1において+0.5Vを発生させる。以上で13.5Vが出力される。残りのセグメント(O,P)についてはペアを作成し、(+1V,−1V)または(−1V,+1V)とキャンセルさせてゼロ電圧とする。また、残りのサブセグメント(A2〜A7)についてはこれらでグループを構成し、バイアス電流を設定して(A2,A3,A4,A5,A6,A7)=(+0.25V,−0.125V,−0.0625V,−0.03125V,−0.015625V,−0.015625V)となるようにする。A2〜A7の電圧の総和はゼロとなる。このように、第1のグループ(A2)と第2のグループ(A3,A4,A5,A6,A7)に対して、逆極性のバイアス電流を流して等量・逆極性の電圧を発生させて、グループ内の個々からは電圧を発生させつつ、第1及び第2のグループを合わせた全体の電圧としてはゼロとするものである。以上の方法によって、より分解能の高い電圧である13.5Vを発生させつつ、最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップの温度を一定に保つことが可能になる。 A third embodiment will be described with reference to FIG. 1 to 3 are configurations as a 4-bit D / A converter, FIG. 4 is a configuration example in which the resolution is increased to 10 bits while the maximum amplitude remains 16V. FIG. 4 illustrates an example in which a voltage of 13.5V is generated and control is performed so that the power consumed by the entire chip is equal to that at the time of 16V generation. The PJVS segment A is further finely divided into sub-segments so that the number of elements is proportional to the power of two. As shown in FIG. 4, the sub-segments A1 to A7 are divided into seven. In sub-segments A1 to A7, the number of segment elements is 2 to the 0th power, 2 to the 0th power, 2 to the 1st power, 2 to the 2nd power, 2 to the 3rd power, 2 to the 4th power, 2 to the 5th power (all are added) In total, the number of elements is proportional to 2 6. This corresponds to an example in which m = 6 is given as a specific numerical value to m described above. In this configuration, an example in which 13.5 V is generated is shown. + 1V is generated in 13 segments B to N, and + 0.5V is generated in A1 for the seven sub-segments (A1 to A7). As a result, 13.5 V is output. For the remaining segment (O, P), a pair is created and canceled as (+ 1V, -1V) or (-1V, + 1V) to zero voltage. Further, the remaining sub-segments (A2 to A7) are formed into groups, and bias currents are set (A2, A3, A4, A5, A6, A7) = (+ 0.25V, −0.125V, −0.0625V, −0.03125V, −0.015625V, −0.015625V). The sum of the voltages A2 to A7 is zero. In this way, a reverse polarity bias current is supplied to the first group (A2) and the second group (A3, A4, A5, A6, A7) to generate an equal / reverse polarity voltage. While the voltage is generated from each individual in the group, the total voltage of the first and second groups is set to zero. By the above method, while generating 13.5V which is a higher resolution voltage, the same amount of power as that when the maximum voltage (16V) is generated can be consumed in the chip, and the temperature of the chip can be kept constant. It becomes possible to keep.
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図4の例では、電圧出力端子からの出力電圧は、実際は、
VOUT=−13.5V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、第3の実施の形態の例では、熱起電力の差は、VTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は、第1、第2の実施の形態の場合と同様一定である。よって、その影響を個別に測定して容易にキャンセルすることができる。
From the voltage output terminal, in addition to the voltage generated at the Josephson array, the difference in thermoelectromotive force (V TEMF + -V TEMF- ) generated at the plus and minus terminals of the lead wire is superimposed as an offset voltage. In the example of FIG. 4, the output voltage from the voltage output terminal is actually
V OUT = −13.5 V + V TEMF + (T 16V ) −V TEMF− (T 16V ) Thus, in the example of the third embodiment, the difference in the thermoelectromotive force is V TEMF + (T 16V ) −V TEMF− (T 16V ), and the offset voltage is the first and second embodiments. The same as in the case of. Therefore, the influence can be measured and canceled easily.
(第4の実施の形態)
第4の実施の形態では、PJVSは、分割されたセグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されている構成となっている。前記構成のPJVSにおいて、所望の電圧を得るためにそれらサブセグメントの一部が電圧状態となり、ゼロ電圧状態のサブセグメントが存在する場合について、ゼロ電圧とするサブセグメントそれぞれに対して2等分し、分割された個々に対して逆極性のバイアス電流を流して等量・逆極性の電圧を発生させて、そのサブセグメントが発生する電圧をゼロとするものである。第4の実施の形態は、第1及び第2の実施の形態と組み合わせて用いることができる。
(Fourth embodiment)
In the fourth embodiment, the PJVS has a configuration in which at least one of the divided segments is further finely divided into sub-segments. In the PJVS configured as described above, in order to obtain a desired voltage, when a part of the sub-segments are in a voltage state and there are sub-segments in a zero voltage state, the sub-segments to be zero voltage are divided into two equal parts. A bias current having a reverse polarity is supplied to each of the divided parts to generate a voltage having the same polarity and a reverse polarity, and the voltage generated by the sub-segment is set to zero. The fourth embodiment can be used in combination with the first and second embodiments.
第4の実施の形態を図5を参照して説明する。図5は、最大振幅16V,10ビットのD/A変換器動作をするPJVSアレーにおいて、13.03125Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御した例である。 A fourth embodiment will be described with reference to FIG. FIG. 5 shows that in a PJVS array that operates as a D / A converter with a maximum amplitude of 16 V and 10 bits, a voltage of 13.03125 V is generated, and the power consumed by the entire chip is equal to that when 16 V is generated. This is an example of control.
上記第3の実施の形態で説明したと同様の構成例を用いて、13.03125Vを発生させる例を説明する。B〜Nの13セグメントにおいて+1Vを発生させて、7分割されたサブセグメント(A1〜A7)については、A5において+0.03125Vを発生させる。以上で13.03125Vが出力される。残りのセグメント(O,P)についてはペアを作成し、(+1V,−1V)または(−1V,+1V)とキャンセルさせてゼロ電圧とする。また、残りのサブセグメント(A1〜4,6,7)については、それぞれのサブセグメントを2等分し、バイアス電流源を2台接続し、一方で半分の電圧(プラス極性)を発生させつつ、他方で残り半分の電圧(マイナス極性)を発生させる。これによって、13.03125Vを発生させつつ、最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップの温度を一定に保つことが可能になる。 An example in which 13.03125V is generated will be described using the same configuration example as that described in the third embodiment. + 1V is generated in 13 segments B to N, and + 0.03125V is generated in A5 for the seven sub-segments (A1 to A7). As a result, 13.03125V is output. For the remaining segment (O, P), a pair is created and canceled as (+ 1V, -1V) or (-1V, + 1V) to zero voltage. For the remaining sub-segments (A1 to 4, 6, and 7), each sub-segment is divided into two equal parts, two bias current sources are connected, while half voltage (positive polarity) is generated. On the other hand, the other half voltage (negative polarity) is generated. As a result, while generating 13.03125 V, the same amount of power as that when the maximum voltage (16 V) is generated can be consumed in the chip, and the temperature of the chip can be kept constant.
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図5の例では、電圧出力端子からの出力電圧は、
VOUT=13.03125V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、第4の実施の形態の場合、熱起電力の差は、VTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は、第1、第2、第3の実施の形態の場合と同様一定である。よって、その影響を個別に測定して容易にキャンセルすることができる。
From the voltage output terminal, in addition to the voltage generated at the Josephson array, the difference in thermoelectromotive force (V TEMF + -V TEMF- ) generated at the plus and minus terminals of the lead wire is superimposed as an offset voltage. In the example of FIG. 5, the output voltage from the voltage output terminal is
V OUT = 13.03125V + V TEMF + (T 16V ) −V TEMF− (T 16V ) Thus, in the case of the fourth embodiment, the difference in thermoelectromotive force is V TEMF + (T 16V ) −V TEMF− (T 16V ), and the offset voltage is the first, second, and third implementations. The same as in the case of the form. Therefore, the influence can be measured and canceled easily.
本発明を実施するにあたっては、第1、第2、第3及び第4の実施の形態を適宜組み合わせることができる。本発明のプログラマブルジョセフソン電圧標準装置では、所望の電圧を得て、かつジョセフソンアレー全体が消費する電力を、出力電圧によらず最大電圧を発生させたときと等量又はほぼ等量の電力となるように制御することができる。 In carrying out the present invention, the first, second, third, and fourth embodiments can be appropriately combined. In the programmable Josephson voltage standard device of the present invention, the power obtained by obtaining the desired voltage and consumed by the entire Josephson array is equal to or approximately equal to the power when the maximum voltage is generated regardless of the output voltage. It can control to become.
上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。 The examples shown in the embodiment and the like are described for easy understanding of the invention, and are not limited to this embodiment.
チップ発熱の問題は、電圧値が高い場合(例えば10V以上)において深刻化する。PJVSの用途はゼナーダイオードの校正、電圧計の校正、交流電圧標準などあるが、いずれも要求される電圧は年々上昇しているので、本発明の装置及び方法は有用である。また、冷凍機を用いた冷却方式では、チップの冷却温度に不均一性が生じやすいという問題を抱えているが、液体ヘリウム冷却方式の代替技術として重要性が増しており、本発明を適用することは有用である。 The problem of chip heat generation becomes serious when the voltage value is high (for example, 10 V or more). Applications of PJVS include calibration of Zener diodes, calibration of voltmeters, AC voltage standards, etc., but the required voltage increases year by year, so the apparatus and method of the present invention are useful. In addition, the cooling method using a refrigerator has a problem that nonuniformity is likely to occur in the cooling temperature of the chip. However, the importance is increasing as an alternative technology to the liquid helium cooling method, and the present invention is applied. It is useful.
1、 超伝導体(S)
2、 薄い絶縁体(I)または常伝導体(N)
3、 周波数(f)のマイクロ波
5、 ジョセフソン素子
6、 電流源
7、 マイクロ波発振器
8、 PJVSセグメントの動作領域(バイアス電流供給の可能な範囲)
9、 温度上昇によりシフトした動作領域
20、 冷却ヘッド
21、 PJVSチップ
22、 ネジ等
23、 マイクロ波入力端子
24、 チップキャリア
25、 バイアス電流入力/電圧出力端子
30、 PJVSセグメントの電流電圧特性
31、 温度上昇により変化した電流電圧特性
1. Superconductor (S)
2. Thin insulator (I) or normal conductor (N)
3. Frequency (f)
9. Operating region shifted due to temperature rise 20,
Claims (12)
各セグメントにおけるバイアス電流源を制御して、ジョセフソンアレー全体が消費する電力を、出力電圧によらず一定に保つように制御する方法であり、
対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
It is a method of controlling the bias current source in each segment so that the power consumed by the entire Josephson array is kept constant regardless of the output voltage .
For the segment of the pair, by generating equal amounts a and voltages of opposite polarity to flow the opposite polarity of the bias current, to that control method is characterized in that the voltage which the segment pairs are generated zero .
各セグメントにおけるバイアス電流源を制御して、ジョセフソンアレー全体が消費する電力を、出力電圧によらず一定に保つように制御する方法であり、
セグメントを2等分して、それぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
It is a method of controlling the bias current source in each segment so that the power consumed by the entire Josephson array is kept constant regardless of the output voltage .
The segment 2 equal portions, by generating the equivalent amount in and opposite polarity voltage to flow a reverse polarity of the bias current for each, characterized in that the voltage to which the segment is generated to zero control method.
所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントが複数本存在しかつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量でかつ逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
When a segment necessary for obtaining a desired voltage value is selected and a current is passed to generate a voltage, and there are a plurality of segments that are not selected and the number of elements is equal between them, two equal numbers of elements The segments are formed as one pair, and currents of opposite polarities are passed to each individual in the pair to generate equal and opposite polarity voltages, so that the voltage of the entire pair is zero. Control method.
所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントに対して、セグメントを2等分してそれぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
In order to obtain a desired voltage value, select the segment necessary to generate a voltage by supplying current, and for the unselected segment, divide the segment into two equal parts and apply a reverse bias current to each. A control method characterized in that the voltage generated by the segment is made zero by generating equal and opposite polarity voltages.
所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントが複数本存在しかつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量でかつ逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとするとともに、
ペアを形成しなかったセグメントに対して、セグメントを2等分してそれぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させて、当該セグメントが発生する電圧をゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
When a segment necessary for obtaining a desired voltage value is selected and a current is passed to generate a voltage, and there are a plurality of segments that are not selected and the number of elements is equal between them, two equal numbers of elements Are formed as one pair, currents having opposite polarities are passed to each individual in the pair to generate equal and opposite polarity voltages, and the voltage of the entire pair is zero,
For a segment that did not form a pair, divide the segment into two equal parts and pass a bias current of opposite polarity to each to generate an equal and opposite polarity voltage. A control method characterized by zeroing.
前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
所望の電圧を得るために前記サブセグメントの一部を選び電流を流して電圧を発生させるとともに、選ばれなかった複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2のグループ全体の電圧をゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
In the programmable Josephson voltage standard device, at least one of the divided segments is further divided into sub-segments,
In order to obtain a desired voltage, a part of the sub-segments is selected and a current is supplied to generate a voltage. A plurality of sub-segments not selected are divided into two groups, and the sub-segments of the first group and the second group A control method characterized in that the voltage of the entire first and second groups is made zero by supplying a reverse polarity current to the sub-segments.
前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
所望の電圧を得るためにサブセグメントを一部選び電流を流して電圧を発生させるとともに、
選ばれなかったサブセグメントそれぞれに対して2等分し、分割された個々に対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとすることを特徴とする制御方法。 A control method for a programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments,
In the programmable Josephson voltage standard device, at least one of the divided segments is further divided into sub-segments,
In order to obtain a desired voltage, a part of sub-segments is selected and a current is passed to generate a voltage.
Each sub-segment that is not selected is divided into two equal parts, and a reverse-polarity bias current is applied to each of the divided sub-segments to generate equal and reverse-polarity voltages. A control method characterized by setting zero to zero.
ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え、
前記制御手段は、対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。 A programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments ,
Control means for controlling the bias current source in each segment so as to keep the power consumed by the entire Josephson array constant regardless of the output voltage ,
The control means performs a control to make the voltage generated by the segment pair zero by causing a bias current of reverse polarity to flow and generating an equal and reverse voltage to the paired segments. features and to Help log Lama Bull Josephson voltage standard device.
ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え、
前記制御手段は、2等分されたセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該セグメントが発生する電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。 A programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments ,
Control means for controlling the bias current source in each segment so as to keep the power consumed by the entire Josephson array constant regardless of the output voltage ,
The control means applies a bias current of reverse polarity to each of the bisected segments to generate an equal amount of reverse polarity voltage so that the voltage generated by the segment is zero. features and to Help log Lama Bull Josephson voltage standard device be carried out.
ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え、
前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
前記制御手段は、複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2グループを合わせた電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。 A programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments ,
Control means for controlling the bias current source in each segment so as to keep the power consumed by the entire Josephson array constant regardless of the output voltage ,
In the programmable Josephson voltage standard device, at least one of the divided segments is further divided into sub-segments,
The control means divides the plurality of sub-segments into two groups, and supplies currents of opposite polarities to the sub-segments of the first group and the sub-segments of the second group, thereby combining the first and second groups. features and to pulp logs Lama Bull Josephson voltage standard apparatus that performs control for the zero.
ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え、
前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
前記制御手段は、2等分されたサブセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。 A programmable Josephson voltage standard device comprising a Josephson array divided into a plurality of segments ,
Control means for controlling the bias current source in each segment so as to keep the power consumed by the entire Josephson array constant regardless of the output voltage ,
In the programmable Josephson voltage standard device, at least one of the divided segments is further divided into sub-segments,
The control means applies a bias current having a reverse polarity to each of the equally divided sub-segments to generate an equal amount of a reverse-polarity voltage so that the voltage generated by the sub-segment is zero. features and to pulp logs Lama Bull Josephson voltage standard device be controlled.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009102753A JP5263782B2 (en) | 2009-04-21 | 2009-04-21 | Programmable Josephson voltage standard device and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009102753A JP5263782B2 (en) | 2009-04-21 | 2009-04-21 | Programmable Josephson voltage standard device and control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010258011A JP2010258011A (en) | 2010-11-11 |
| JP5263782B2 true JP5263782B2 (en) | 2013-08-14 |
Family
ID=43318632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009102753A Expired - Fee Related JP5263782B2 (en) | 2009-04-21 | 2009-04-21 | Programmable Josephson voltage standard device and control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5263782B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114019339B (en) * | 2021-10-29 | 2023-12-26 | 中国计量大学 | Calibration method and calibration device for programmable Josephson junction array bias driver |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223468A (en) * | 2004-02-04 | 2005-08-18 | National Institute Of Advanced Industrial & Technology | Quasi-planar microwave transmission line |
-
2009
- 2009-04-21 JP JP2009102753A patent/JP5263782B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010258011A (en) | 2010-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Burroughs et al. | NIST 10 V programmable Josephson voltage standard system | |
| Jeanneret et al. | Application of the Josephson effect in electrical metrology | |
| Behr et al. | Development and metrological applications of Josephson arrays at PTB | |
| TWI503646B (en) | Method and system for measuring the resistance of a resistive structure | |
| Hamilton et al. | A 10-V Josephson voltage standard | |
| Burroughs et al. | Systematic error analysis of stepwise-approximated AC waveforms generated by programmable Josephson voltage standards | |
| Lipe et al. | Thermal voltage converter calibrations using a quantum AC standard | |
| Burroughs et al. | Development of a 60 Hz power standard using SNS programmable Josephson voltage standards | |
| JP5263782B2 (en) | Programmable Josephson voltage standard device and control method thereof | |
| Benz | Josephson junctions for metrology applications | |
| Musso et al. | Implementation of a 1GΩ star-mesh graphene quantized Hall array resistance standard network for high resistance calibration | |
| US10120405B2 (en) | Single-junction voltage reference | |
| CN112505387A (en) | Josephson junction array quantum device and voltage metering system | |
| Thakur et al. | Characterization of arc plasma by movable single and double Langmuir probes | |
| EP2746790A2 (en) | The method and circuit for measuring own and mutual thermal resistances of a magnetic device | |
| Burroughs et al. | A 10 volt “turnkey” programmable Josephson voltage standard for dc and stepwise-approximated waveforms | |
| Georgakopoulos et al. | Quantum calibration system for digital voltmeters at voltages from 10 nV to 1 kV | |
| JP2018151318A (en) | Method and device for measuring resistance | |
| Panna et al. | Uncertainty of the ohm using cryogenic and non-cryogenic bridges | |
| Frost et al. | High-speed peltier calorimeter for the calibration of high-bandwidth power measurement equipment | |
| Sasaki et al. | Determination of the time constants of thermoelectric effects in thermal converters using a fast-reversed dc | |
| Ali | Development of electrical quantities primary standards | |
| CN120908512B (en) | Quantum current measuring method and measuring device based on quantum abnormal Hall effect | |
| JP2517873B2 (en) | Thermoelectric AC / DC converter output voltage measuring device | |
| Inglis | AC-DC transfer standards-present status and future directions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5263782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |