Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5263782B2 - プログラマブルジョセフソン電圧標準装置及びその制御方法 - Google Patents
[go: Go Back, main page]

JP5263782B2 - プログラマブルジョセフソン電圧標準装置及びその制御方法 - Google Patents

プログラマブルジョセフソン電圧標準装置及びその制御方法 Download PDF

Info

Publication number
JP5263782B2
JP5263782B2 JP2009102753A JP2009102753A JP5263782B2 JP 5263782 B2 JP5263782 B2 JP 5263782B2 JP 2009102753 A JP2009102753 A JP 2009102753A JP 2009102753 A JP2009102753 A JP 2009102753A JP 5263782 B2 JP5263782 B2 JP 5263782B2
Authority
JP
Japan
Prior art keywords
voltage
segments
josephson
segment
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009102753A
Other languages
English (en)
Other versions
JP2010258011A (ja
Inventor
隆宏 山田
弘毅 山森
仁 佐々木
彰 東海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2009102753A priority Critical patent/JP5263782B2/ja
Publication of JP2010258011A publication Critical patent/JP2010258011A/ja
Application granted granted Critical
Publication of JP5263782B2 publication Critical patent/JP5263782B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本発明は、プログラマブルジョセフソン電圧標準装置の温度変動を抑制するための制御方法及び温度一定で高精度なプログラマブルジョセフソン電圧標準装置に関する。
近年、電子機器の製造や通信計測などの産業において使用される計測器の測定精度の向上に伴い、高性能な電圧標準が望まれている。ジョセフソン電圧標準(Josephson voltage standard:JVS)は、超伝導ジョセフソン効果を用いて高精度電圧を発生させる装置であり、多数のジョセフソン素子からなる。ジョセフソン素子の模式図を図6に示す。ジョセフソン素子は、図6に示すように、薄い絶縁体(I)または常伝導体(N)2を2つの超伝導体(S)1で挟んだサンドイッチ構造の素子である。ジョセフソン素子に対してある周波数(f)のマイクロ波3を照射しておき、さらにバイアス電流Iを流すと、素子の両端にはマイクロ波の周波数のみで決まる一定の電圧(V=hf/2e)が発生する。また、電流を流さなければ発生電圧は完全にゼロとなる。ここでe,hは、それぞれ電気素量、プランク定数である。マイクロ波の周波数は非常に高精度に制御可能のため、得られる電圧値も非常に高精度に制御できる。しかし、一般にジョセフソン素子1個あたりの電圧は数十μV程度と非常に小さい。そこで、必要な電圧値(10V以上)を得るために、ジョセフソン素子を数十万個以上直列に接続したジョセフソンアレーを構成してチップ内に集積し、全体として10V以上の高い電圧を得られるようにして用いる。例としてマイクロ波周波数を16GHzとすると1素子あたり約33μVのため、10Vを出力するためには約30万もの素子が必要となる。
ジョセフソンアレーから様々な値の電圧を得るために、デジタル−アナログ(D/A)変換器として動作させるための工夫もなされている。これを特にプログラマブルジョセフソン電圧標準(Programmable JVS: PJVS)という(特許文献1、非特許文献1参照)。PJVSの回路図を図7に示す。図7に示すように、ジョセフソンアレーを複数(N個)のセグメント(S♯1、S♯2、・・S♯N)に分割し、各セグメントに対してバイアス電流供給のための電流源6を接続する。ジョセフソンアレーに対してマイクロ波発振器7から周波数(f)のマイクロ波を照射しておき、さらにバイアス電流を流すと、電流が供給されたセグメントは一定の高精度電圧を発生する。なお各セグメントの電圧値は、接続されるジョセフソン素子5の数によって決める。ジョセフソン素子5は図中において×印で表されている。セグメントにおけるバイアス電流と発生電圧の電流電圧特性を図8に示す。セグメントに電流を流すと、ある電流の範囲内(動作領域8)において定電圧ステップが発生する。この範囲内にバイアス電流値をセットすると、定電圧ステップを得ることができる。具体的には、各セグメントに供給するバイアス電流値Ibiasをプラス、マイナス、ゼロの3値で切り替えることによって、当該セグメントから発生する電圧をそれぞれ+hfm/2e, 0, −hfm/2e(mはセグメントあたりのジョセフソン素子数)の3状態で切り替えることが可能である。同様の操作を全セグメントに対して個別に行うことによって、アレーから様々な電圧値をプログラマブルに発生させることができる。
PJVSは超伝導技術を用いて実現されるため、チップを極低温にまで冷却する必要がある。従来は液体ヘリウムを用いた冷却方式が主流であった。これは、チップを液体ヘリウムに浸すだけでチップ全体を均一に冷却できるので、非常に安定かつ容易に実現可能な優れた冷却技術である。一方で、液体ヘリウムは枯渇資源であり、最近では特に価格が上昇しつつあり、将来的に入手することは困難になる。そこで、より低コスト化を目指して冷凍機を用いた極低温冷却技術の開発が進められている。図9に、冷凍機を用いてチップを冷却する様子を示す。冷凍機を用いた冷却方式では、被冷却物であるPJVSチップ21をチップキャリア24上に載せて、ネジ等22を用いて冷却ヘッド20に強固に固定する。チップは、冷却ヘッドと熱的に接触することによって冷却される。チップキャリア24には、PJVSチップ21と接続するバイアス電流入力/電圧出力端子25及びマイクロ波入力端子23が設けられている。なおチップで生じた熱は、冷却ヘッドとの熱的な経路によってのみ排熱されるため、液体ヘリウムによる冷却方式に比べてチップまたはその周辺部において冷却特性・温度の不均一が生じやすい。
特開2004−172692号公報
C.A.Hamilton,C.J.Burroughs,and R.L.Kautz, "Josephson D/A Converter with Fundamental Accuracy" IEEE Transactions on instrumentation and measuerement,vol.44,no.2,pp.223−225,April 1995.
一般にPJVSの電圧値は、最小で0V、最大で20V級であり、その間の任意の値を発生させて用いる。バイアス電流値はその動作領域内において固定されるため、チップの消費電力は発生電圧値に比例して上昇し、チップ温度も上昇する。図10及び図11は、従来技術における問題点を説明するための図である。アレーの発生する電圧値が異なると、アレーすなわちチップ全体で消費される電力及び温度も異なることを説明する。図10及び図11の例は、最大電圧振幅16Vのアレーを16セグメントに等分割(セグメントあたり1V)したPJVSの構成例である。各セグメント内部はブラックボックスとして表示されているが、実際には内部にはジョセフソン素子が多数接続され、バイアス電流源も接続されており、+1V,0V,−1Vの3種類の電圧を切り替えて出力することができる。図10と図11は、アレーにおいてそれぞれ2V,14Vの電圧を発生させたときに、チップが発熱し温度が上昇する様子を示した例である。図10では、2Vを出力するために、セグメントA,Bにおいて+1Vを発生させて、残りのC〜Pではゼロ電圧状態とする。図11では、14Vを出力するために、セグメントA〜Nの14本において+1Vを発生させて、残りのO,Pではゼロ電圧状態とする。電圧値が2Vから14Vへと上昇すると、チップの消費電力も上昇しチップ温度も上昇する。
図12は、アレー内のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を示す図である。図12は、チップの温度変化によって素子の特性(動作領域すなわち定電圧ステップの得られるバイアス電流の範囲)が変化する様子を示している。図12において、例えばチップの温度が低いとき(例えば出力電圧を2Vとしたとき)のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を細線30に示し、例えばチップの温度が上昇したとき(例えば出力電圧を14Vとしたとき)のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を太線31に示す。出力電圧が(例えば2Vから14Vと)増大しチップ温度が上昇すると、図12のように、電流電圧特性が細線30から太線31に矢印32で示すようにシフトする。このように、チップ温度が上昇すると、ジョセフソン素子の臨界電流値は下がり、定電圧ステップのバイアス電流動作領域は動作領域8から電流値の低い動作領域9へとシフトしてしまう。すると、ある電圧値(例えば2V発生させ場合)では、所定のバイアス電流Ibiasで点(p、q)で動作していても、別のより高い電圧値(例えば14V発生させる場合)ではチップ温度が上昇して変化し、その結果動作領域が8から9に変化し点(p、q)は動作領域からはずれて、動作しなくなってしまうという問題がある。
チップ温度が変化したときの影響は、動作領域の変化だけではない。図10及び図11に示すように、電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。オフセット電圧は一定であればその影響を個別に測定して容易にキャンセルすることができる。しかし、チップの電圧に依存してチップ近傍のリード線の温度が変化すると、熱起電力VTEMFも変化し、オフセット電圧の変化として現れるという問題がある。オフセット電圧をキャンセルできなくなると、電圧測定の不確かさ(誤差)の増大を招く。以上の問題は、電圧値が高いほどチップの温度は上昇するのでより深刻である。
また、従来の液体ヘリウム冷却方式ではチップを均一に一定温度に保つことが容易であったのに対し、冷凍機冷却では図9に図示するようにチップ21と冷却ヘッド20との間の熱伝導に基づく冷却のため、均一な冷却が難しく、チップまたはその周辺部の温度が局所的に上昇しやすく深刻である。既に説明したように、PJVSチップの温度が僅かでも変化すると、ジョセフソン素子の臨界電流値は変化しバイアス動作領域も変化し、動作しなくなってしまう。また、チップ周辺部において配線されている電圧出力リード線上に発生する熱起電力も温度によって変化するので、得られる電圧値もその分だけ変化してしまう。冷凍機を用いて実現する場合には、これらの問題が顕著に現れやすい。
そのためPJVSの開発は、特に10〜20V級もの高い電圧を持ち、かつ冷凍機を用いた場合については、以上の問題が顕在化し実用化に困難を極めていた。
本発明は、これらの問題を解決しようとするものであり、PJVS装置において、PJVSチップの消費電力や温度が発生電圧値に依存しないように一定に保つことを目的とするものである。また、本発明は、得られる電圧値がより高精度であるプログラマブルジョセフソン電圧標準装置を実現することを目的とするものである。
本発明は、上記目的を達成するために、以下の特徴を有するものである。
本発明の方法は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、各セグメントにおけるバイアス電流源を制御して、ジョセフソンアレー全体が消費する電力を、出力電圧によらず一定に保つように制御することを特徴とする。また、前記ジョセフソンアレー全体が消費する電力を、出力電圧によらず最大電圧を発生させたときと等量の電力となるように制御することを特徴とする。また、具体的には、対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとすることを特徴とする。また、具体的には、セグメントを2等分して、それぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする。
本発明の方法は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントが複数本存在しかつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量でかつ逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとすることを特徴とする。また、選ばれなかったセグメントに対して、セグメントを2等分してそれぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする。
本発明の方法は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されていることを特徴とする。また、所望の電圧を得るために前記サブセグメントの一部を選び電流を流して電圧を発生させるとともに、選ばれなかった複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2のグループ全体の電圧をゼロとすることを特徴とする。また、前記サブセグメントは、ジョセフソン素子の素子数が、2のべき乗に比例するように分割されていることを特徴とする。また、所望の電圧を得るためにサブセグメントを一部選び電流を流して電圧を発生させるとともに、選ばれなかったサブセグメントそれぞれに対して2等分し、分割された個々に対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとすることを特徴とする。
本発明の装置は、複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置であって、ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を、備えることを特徴とする。また、前記制御手段は、対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとする制御を行うことを特徴とする。また、前記制御手段は、2等分されたセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該セグメントが発生する電圧をゼロとする制御を行うことを特徴とする。
本発明の装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されていることを特徴とする。また、本発明の装置の制御手段は、複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2グループを合わせた電圧をゼロとする制御を行うことを特徴とする。また、前記制御手段は、2等分されたサブセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとする制御を行うことを特徴とする。
本発明のプログラマブルジョセフソン電圧標準装置の制御方法では、PJVSチップの発生電圧値によらずジョセフソンアレーすなわちチップで消費される電力が一定となるため、チップの温度が安定化する。これによって、バイアス電流動作領域は変動しなくなる。チップ温度が安定化することによってまた、熱起電力(VTEMF+−VTEMF−)も変動しなくなる。よって、チップ全体の均一な極低温冷却が難しいとされる冷凍機を用いても、0から20V級の高い任意電圧を安定かつ精密に得ることができる。また、本発明のプログラマブルジョセフソン電圧標準装置は、PJVSチップの消費電力を発生電圧値によらず常に一定に保つ制御手段を設けたことによって、チップ温度を一定に保つことができる。チップ温度の変動が抑えられれば、バイアス電流動作領域、熱起電力ともに変動を抑えることができる。冷凍機を用いた場合でも、0から20V級の高い任意電圧を安定かつ精密に出力できる。
本発明の第1の実施の形態のプログラマブルジョセフソン電圧標準装置を説明する図。 本発明の第1の実施の形態のプログラマブルジョセフソン電圧標準装置を説明する図。 本発明の第2の実施の形態のプログラマブルジョセフソン電圧標準装置を説明する図。 本発明の第3の実施の形態のプログラマブルジョセフソン電圧標準装置を説明する図。 本発明の第4の実施の形態のプログラマブルジョセフソン電圧標準装置を説明する図。 ジョセフソン素子の模式図。 プログラマブルジョセフソン電圧標準の回路図。 PJVSセグメントにおけるバイアス電流と発生電圧の電流電圧特性を示す図。 冷凍機へPJVSチップを実装して冷却する様子を示す図。 従来技術のプログラマブルジョセフソン電圧標準装置を示す図。 従来技術のプログラマブルジョセフソン電圧標準装置を示す図。 アレー内のセグメントにおけるバイアス電流と発生電圧の電流電圧特性を示す図。
本発明では、PJVSチップの消費電力を発生電圧値によらず常に一定に保つことによってチップ温度を一定に保つプログラマブルジョセフソン電圧標準装置である。チップ温度の変動が抑えられれば、バイアス電流動作領域、熱起電力ともに変動を抑えることができる。本発明は、プログラマブルジョセフソン電圧標準装置において、複数のセグメントに分割されたジョセフソンアレーに対して、それぞれのセグメントにおけるバイアス電流源を制御することにより、ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つものである。以下、実施の形態について述べる。
(第1の実施の形態)
本発明の第1の実施の形態は、図10及び図11に示したものと同様のセグメントを用いて問題を解決するものである。第1の実施の形態では、所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントすなわち従来では電圧をゼロのままとするセグメントが複数本存在し、かつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量・逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとするものである。
第1の実施の形態を図1及び図2を参照して説明する。図1と図2はそれぞれ2V,14Vの電圧を発生させる例に対する解決手段を示したものである。図1と図2では、最大振幅16V,4ビットのD/A変換器動作をするPJVSアレーにおいて、それぞれ2V,14Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御している。
まず、電圧を得るために必要なPJVSセグメントに電流を流して、所望の電圧を得る。図1のように、2V発生させる場合はセグメントA,Bで+1Vを発生させて、図2のように14V発生させる場合は、A〜Nの14本のセグメントで+1Vの電圧を発生させる。従来はここまでであるが、図10及び図11からわかるようにこのままではチップの消費電力は発生電圧に比例して変化してしまう。そこで次に、ゼロ電圧状態となっているセグメントに対して、2本のセグメントで1つのペアを作って、それぞれに逆極性の電流を流して、逆極性・等量の電圧を発生させる。図1では、例えば(C,D),(E,F),(G,H),(I,J),(K,L),(M,N),(O,P)の7組のペアを作成し、各ペア内では(+1V,−1V)または(−1V,+1V)とキャンセルさせて電圧がゼロになるようにしている。図2でも同様に、(O,P)をペアとしてキャンセルさせている。これによって、本来電圧はゼロ電圧となり電力消費もゼロとなるセグメントにおいても、発生させる電圧をペアでゼロとしつつ、電圧状態のセグメントと同様に電力を消費させることができる。結果として、発生電圧値に関わらず最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップ温度を一定に保つことが可能になる。
以上の例は、16本のセグメントに分割されており、かつ1セグメントあたり1Vの例であるが、より一般的にN本のセグメントに分割され、セグメントあたりの電圧が1V以外の場合も同様である。
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図1の例では、電圧出力端子からの出力電圧は、
OUT=2V+VTEMF+(T16V)−VTEMF−(T16V) となる。
また、図2の例では、電圧出力端子からの出力電圧は、実際は、
OUT=14V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、図1と図2の場合、熱起電力の差は、いずれの場合もVTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は同じ(電圧値によらず一定)である。よって、その影響を個別に測定して容易にキャンセルすることができる。
ペアを形成することができないセグメントが生じる場合は、該セグメントにバイアス電流を流さずに電圧をゼロのままにするとよい。そのようなセグメントは高々1つであり、消費電力の差はわずかであるから、従来のものに比べて温度変動がかなり改善される。また、第2から4の実施の形態の方法と組み合わせて用いることが好ましい。
(第2の実施の形態)
第2の実施の形態では、第1の実施の形態において、ペアが形成されなかった1つのセグメントに対して、それを2等分し、それぞれに対して逆極性のバイアス電流を流して等量・逆極性の電圧を発生させて、そのセグメントで電力を消費させつつ発生する電圧をゼロとするものである。
第2の実施の形態を図3を参照して説明する。図3は、最大振幅16V,4ビットのD/A変換器動作をするPJVSアレーにおいて、−13Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御する例である。同図に示すように、A〜Mの13本のセグメントで−1Vを発生させる。ゼロ電圧のセグメントが3本残るが(N,O,P)、まずどれか2本(O,P)を選び、(+1V,−1V)または(−1V,+1V)とキャンセルさせて、ペア全体でゼロ電圧とする。1本(セグメントN)が残るが、これについてはさらに2つに分割しバイアス電流源を2台接続し、一方で+0.5V発生させつつ他方で−0.5V発生させることによって、セグメントNにおいても電力を消費させつつ電圧をゼロとすることができる。これによって、最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップの温度を一定に保つことが可能になる。以上の例は、16本のセグメントに分割されており、かつ1セグメントあたり1Vの例であるが、より一般的にN本のセグメントに分割され、セグメントあたりの電圧が1V以外の場合も同様である。
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図3の例では、電圧出力端子からの出力電圧は、実際は、
OUT=−13V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、図3の場合、熱起電力の差は、VTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は、第1の実施の形態の場合と同様に電圧値によらず一定である。よって、その影響を個別に測定して容易にキャンセルすることができる。
(第3の実施の形態)
PJVSは高精度D/A変換器として使用されるため、より高い電圧分解能が要求される。第3の実施の形態は、分解能を高めたPJVSにおいて、特に適する。第3の実施の形態では、PJVSは、分割されたセグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されている構成にする。前記構成のPJVSにおいて、所望の電圧を得るためにそれらサブセグメントの一部が電圧状態となり、ゼロ電圧状態のサブセグメントが存在する場合について、ゼロ電圧状態のサブセグメントの中から適当にグループを形成して、それらに供給する電流源の極性を適当に設定することによって、グループ内の個々からは電圧を発生させつつ、グループ全体の電圧としてはゼロとするものである。第3の実施の形態は、第1又は第2の実施の形態と合わせて用いることができる。サブセグメントは、セグメントを、素子数が2のべき乗に比例するように分割することが好ましい。例えば、サブセグメントの素子数が、2の0乗、2の0乗、2の1乗、2の2乗・・・2の(m−1)乗(計 2のm乗)に比例するようにする。
第3の実施の形態を図4を参照して説明する。図1〜3は4ビットD/A変換器としての構成であるが、図4は最大振幅は16Vのままとして、10ビットにまで分解能を高めた構成例である。図4では、13.5Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御する例を説明する。PJVSのセグメントAをさらに細かく、素子数が2のべき乗に比例するようにサブセグメントに分割する。図4のように、サブセグメントA1〜A7のように7分割する。サブセグメントA1〜A7は、各セグメント素子数が、2の0乗、2の0乗、2の1乗、2の2乗、2の3乗、2の4乗、2の5乗(全部足し合わせると2の6乗)に比例する素子数を持つ。先に説明した上記mに具体的な数値としてm=6を与えたときの例に相当する。この構成において、13.5Vを発生させる場合の例を示す。B〜Nの13セグメントにおいて+1Vを発生させて、7分割されたサブセグメント(A1〜A7)については、A1において+0.5Vを発生させる。以上で13.5Vが出力される。残りのセグメント(O,P)についてはペアを作成し、(+1V,−1V)または(−1V,+1V)とキャンセルさせてゼロ電圧とする。また、残りのサブセグメント(A2〜A7)についてはこれらでグループを構成し、バイアス電流を設定して(A2,A3,A4,A5,A6,A7)=(+0.25V,−0.125V,−0.0625V,−0.03125V,−0.015625V,−0.015625V)となるようにする。A2〜A7の電圧の総和はゼロとなる。このように、第1のグループ(A2)と第2のグループ(A3,A4,A5,A6,A7)に対して、逆極性のバイアス電流を流して等量・逆極性の電圧を発生させて、グループ内の個々からは電圧を発生させつつ、第1及び第2のグループを合わせた全体の電圧としてはゼロとするものである。以上の方法によって、より分解能の高い電圧である13.5Vを発生させつつ、最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップの温度を一定に保つことが可能になる。
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図4の例では、電圧出力端子からの出力電圧は、実際は、
OUT=−13.5V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、第3の実施の形態の例では、熱起電力の差は、VTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は、第1、第2の実施の形態の場合と同様一定である。よって、その影響を個別に測定して容易にキャンセルすることができる。
(第4の実施の形態)
第4の実施の形態では、PJVSは、分割されたセグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割されている構成となっている。前記構成のPJVSにおいて、所望の電圧を得るためにそれらサブセグメントの一部が電圧状態となり、ゼロ電圧状態のサブセグメントが存在する場合について、ゼロ電圧とするサブセグメントそれぞれに対して2等分し、分割された個々に対して逆極性のバイアス電流を流して等量・逆極性の電圧を発生させて、そのサブセグメントが発生する電圧をゼロとするものである。第4の実施の形態は、第1及び第2の実施の形態と組み合わせて用いることができる。
第4の実施の形態を図5を参照して説明する。図5は、最大振幅16V,10ビットのD/A変換器動作をするPJVSアレーにおいて、13.03125Vの電圧を発生させつつ、チップ全体で消費される電力は16V発生時と等量になるように制御した例である。
上記第3の実施の形態で説明したと同様の構成例を用いて、13.03125Vを発生させる例を説明する。B〜Nの13セグメントにおいて+1Vを発生させて、7分割されたサブセグメント(A1〜A7)については、A5において+0.03125Vを発生させる。以上で13.03125Vが出力される。残りのセグメント(O,P)についてはペアを作成し、(+1V,−1V)または(−1V,+1V)とキャンセルさせてゼロ電圧とする。また、残りのサブセグメント(A1〜4,6,7)については、それぞれのサブセグメントを2等分し、バイアス電流源を2台接続し、一方で半分の電圧(プラス極性)を発生させつつ、他方で残り半分の電圧(マイナス極性)を発生させる。これによって、13.03125Vを発生させつつ、最大電圧(16V)を発生させたときと等量の電力をチップにおいて消費させることができ、チップの温度を一定に保つことが可能になる。
電圧出力端子からは、ジョセフソンアレーで発生した電圧の他に、リード線のプラス・マイナス端子において発生する熱起電力の差(VTEMF+−VTEMF−)がオフセット電圧として重畳される。図5の例では、電圧出力端子からの出力電圧は、
OUT=13.03125V+VTEMF+(T16V)−VTEMF−(T16V) となる。このように、第4の実施の形態の場合、熱起電力の差は、VTEMF+(T16V)−VTEMF−(T16V)となり、オフセット電圧は、第1、第2、第3の実施の形態の場合と同様一定である。よって、その影響を個別に測定して容易にキャンセルすることができる。
本発明を実施するにあたっては、第1、第2、第3及び第4の実施の形態を適宜組み合わせることができる。本発明のプログラマブルジョセフソン電圧標準装置では、所望の電圧を得て、かつジョセフソンアレー全体が消費する電力を、出力電圧によらず最大電圧を発生させたときと等量又はほぼ等量の電力となるように制御することができる。
上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
チップ発熱の問題は、電圧値が高い場合(例えば10V以上)において深刻化する。PJVSの用途はゼナーダイオードの校正、電圧計の校正、交流電圧標準などあるが、いずれも要求される電圧は年々上昇しているので、本発明の装置及び方法は有用である。また、冷凍機を用いた冷却方式では、チップの冷却温度に不均一性が生じやすいという問題を抱えているが、液体ヘリウム冷却方式の代替技術として重要性が増しており、本発明を適用することは有用である。
1、 超伝導体(S)
2、 薄い絶縁体(I)または常伝導体(N)
3、 周波数(f)のマイクロ波
5、 ジョセフソン素子
6、 電流源
7、 マイクロ波発振器
8、 PJVSセグメントの動作領域(バイアス電流供給の可能な範囲)
9、 温度上昇によりシフトした動作領域
20、 冷却ヘッド
21、 PJVSチップ
22、 ネジ等
23、 マイクロ波入力端子
24、 チップキャリア
25、 バイアス電流入力/電圧出力端子
30、 PJVSセグメントの電流電圧特性
31、 温度上昇により変化した電流電圧特性

Claims (12)

  1. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    各セグメントにおけるバイアス電流源を制御して、ジョセフソンアレー全体が消費する電力を、出力電圧によらず一定に保つように制御する方法であり
    対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとすることを特徴とする制御方法。
  2. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    各セグメントにおけるバイアス電流源を制御して、ジョセフソンアレー全体が消費する電力を、出力電圧によらず一定に保つように制御する方法であり
    セグメントを2等分して、それぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする制御方法。
  3. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントが複数本存在しかつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量でかつ逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとすることを特徴とする制御方法。
  4. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントに対して、セグメントを2等分してそれぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメントが発生する電圧をゼロとすることを特徴とする制御方法。
  5. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    所望の電圧値を得るために必要なセグメントを選び電流を流して電圧を発生させるとともに、選ばれなかったセグメントが複数本存在しかつそれらの間で素子数が等しい場合、素子数の等しい2本のセグメントを1つのペアとして形成し、ペア内の個々に対して互いに逆極性の電流を流して等量でかつ逆極性の電圧を発生させて、ペア全体の電圧としてはゼロとするとともに、
    ペアを形成しなかったセグメントに対して、セグメントを2等分してそれぞれに対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させて、当該セグメントが発生する電圧をゼロとすることを特徴とする制御方法。
  6. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
    所望の電圧を得るために前記サブセグメントの一部を選び電流を流して電圧を発生させるとともに、選ばれなかった複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2のグループ全体の電圧をゼロとすることを特徴とする制御方法。
  7. 前記サブセグメントは、ジョセフソン素子の素子数が、2のべき乗に比例するように分割されていることを特徴とする請求項記載の制御方法。
  8. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置の制御方法であって、
    前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
    所望の電圧を得るためにサブセグメントを一部選び電流を流して電圧を発生させるとともに、
    選ばれなかったサブセグメントそれぞれに対して2等分し、分割された個々に対して逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとすることを特徴とする制御方法。
  9. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置であって
    ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え
    前記制御手段は、対をなすセグメントに対して、逆極性のバイアス電流を流して等量でかつ逆極性の電圧を発生させることにより、当該セグメント対が発生する電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。
  10. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置であって
    ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え
    前記制御手段は、2等分されたセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該セグメントが発生する電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。
  11. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置であって
    ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え
    前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
    前記制御手段は、複数のサブセグメントを2つのグループに分け、第1グループのサブセグメントと第2グループのサブセグメントに逆極性の電流を供給することにより、第1及び第2グループを合わせた電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。
  12. 複数のセグメントに分割されたジョセフソンアレーを備えるプログラマブルジョセフソン電圧標準装置であって
    ジョセフソンアレー全体が消費する電力を出力電圧によらず一定に保つように、各セグメントにおけるバイアス電流源を制御する制御手段を備え
    前記プログラマブルジョセフソン電圧標準装置は、分割された前記セグメントのうちの少なくとも1本がサブセグメントにさらに細かく分割され、
    前記制御手段は、2等分されたサブセグメントのそれぞれに対して逆極性のバイアス電流を流して、等量でかつ逆極性の電圧を発生させて、当該サブセグメントが発生する電圧をゼロとする制御を行うことを特徴とするプログラマブルジョセフソン電圧標準装置。
JP2009102753A 2009-04-21 2009-04-21 プログラマブルジョセフソン電圧標準装置及びその制御方法 Expired - Fee Related JP5263782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009102753A JP5263782B2 (ja) 2009-04-21 2009-04-21 プログラマブルジョセフソン電圧標準装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009102753A JP5263782B2 (ja) 2009-04-21 2009-04-21 プログラマブルジョセフソン電圧標準装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2010258011A JP2010258011A (ja) 2010-11-11
JP5263782B2 true JP5263782B2 (ja) 2013-08-14

Family

ID=43318632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009102753A Expired - Fee Related JP5263782B2 (ja) 2009-04-21 2009-04-21 プログラマブルジョセフソン電圧標準装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP5263782B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114019339B (zh) * 2021-10-29 2023-12-26 中国计量大学 可编程约瑟夫森结阵偏置驱动器的校准方法及校准装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223468A (ja) * 2004-02-04 2005-08-18 National Institute Of Advanced Industrial & Technology 準平面型マイクロ波伝送線路

Also Published As

Publication number Publication date
JP2010258011A (ja) 2010-11-11

Similar Documents

Publication Publication Date Title
Burroughs et al. NIST 10 V programmable Josephson voltage standard system
Jeanneret et al. Application of the Josephson effect in electrical metrology
Behr et al. Development and metrological applications of Josephson arrays at PTB
TWI503646B (zh) 用於測量電阻結構的電阻値之方法和系統
Hamilton et al. A 10-V Josephson voltage standard
Burroughs et al. Systematic error analysis of stepwise-approximated AC waveforms generated by programmable Josephson voltage standards
Lipe et al. Thermal voltage converter calibrations using a quantum AC standard
Burroughs et al. Development of a 60 Hz power standard using SNS programmable Josephson voltage standards
JP5263782B2 (ja) プログラマブルジョセフソン電圧標準装置及びその制御方法
Benz Josephson junctions for metrology applications
Musso et al. Implementation of a 1GΩ star-mesh graphene quantized Hall array resistance standard network for high resistance calibration
US10120405B2 (en) Single-junction voltage reference
CN112505387A (zh) 一种约瑟夫森结阵量子器件、电压计量系统
Thakur et al. Characterization of arc plasma by movable single and double Langmuir probes
EP2746790A2 (en) The method and circuit for measuring own and mutual thermal resistances of a magnetic device
Burroughs et al. A 10 volt “turnkey” programmable Josephson voltage standard for dc and stepwise-approximated waveforms
Georgakopoulos et al. Quantum calibration system for digital voltmeters at voltages from 10 nV to 1 kV
JP2018151318A (ja) 抵抗測定方法及び抵抗測定装置
Panna et al. Uncertainty of the ohm using cryogenic and non-cryogenic bridges
Frost et al. High-speed peltier calorimeter for the calibration of high-bandwidth power measurement equipment
Sasaki et al. Determination of the time constants of thermoelectric effects in thermal converters using a fast-reversed dc
Ali Development of electrical quantities primary standards
CN120908512B (zh) 基于量子反常霍尔效应的量子电流测量方法及测量装置
JP2517873B2 (ja) 熱電型交直流変換器の出力電圧測定装置
Inglis AC-DC transfer standards-present status and future directions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees