Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5264016B2 - 半導体装置の作製方法 - Google Patents
[go: Go Back, main page]

JP5264016B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5264016B2
JP5264016B2 JP2007171687A JP2007171687A JP5264016B2 JP 5264016 B2 JP5264016 B2 JP 5264016B2 JP 2007171687 A JP2007171687 A JP 2007171687A JP 2007171687 A JP2007171687 A JP 2007171687A JP 5264016 B2 JP5264016 B2 JP 5264016B2
Authority
JP
Japan
Prior art keywords
substrate
region
film
mask
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007171687A
Other languages
English (en)
Other versions
JP2008034835A5 (ja
JP2008034835A (ja
Inventor
安弘 神保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007171687A priority Critical patent/JP5264016B2/ja
Publication of JP2008034835A publication Critical patent/JP2008034835A/ja
Publication of JP2008034835A5 publication Critical patent/JP2008034835A5/ja
Application granted granted Critical
Publication of JP5264016B2 publication Critical patent/JP5264016B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法に関する。特にフレキシブル基板上に形成する半導体装置の作製方法に関する。
近年、絶縁性基板上に形成される半導体膜を用いた薄膜トランジスタ(Thin Film Transistor。以下、TFTという。)を有する半導体装置についての技術開発が盛んに行われている。TFTは、表示素子やICタグ等が動作するためのスイッチング素子として広く利用されている。
TFTを形成する基板として、従来はガラス基板又は石英基板等が用いられてきた。しかし、これらの基板は破損しやすく、重いという欠点がある。そこで、近年、可撓性基板が特に注目されている。可撓性基板は薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。代表的な可撓性基板として、プラスチック基板がある。
TFTの作製工程は高温になるため、プラスチック基板を用いる場合には、作製工程の処理温度に耐えうる耐熱性のプラスチックを用いる必要がある。低温成膜装置やレーザーアニールを利用することで、プラスチック基板上にTFTを形成する技術が特許文献1に開示されている。
しかし、一般には、ガラスからなる基板上にTFTを設けた後、該TFTを剥離して、剥離したTFTをプラスチックからなる基板上に設ける方法(剥離及び転置工程を経る方法)が用いられる。可撓性基板として、具体的にはポリエチレンナフタレート(PEN)のフィルムを用いることができる。ポリエチレンナフタレートの他にも、ポリエチレンテレフタレート(PET)、ポリブチレンナフタレート(PBN)、ポリイミド(PI)、ポリアミド(PA)等のフィルムを用いてもよい。このように転置工程を経てプラスチック基板上にTFTを形成する技術が、例えば、特許文献2に開示されている。
特開2006−100662号公報 特開2004−153021号公報
しかし、ガラス基板上にTFTを作製し、剥離及び転置工程を経てプラスチック基板上に転置すると、TFTをガラス基板から剥離する工程又は剥離したTFTをプラスチック基板に転置する工程において、力学的な作用によりTFT及び周辺の素子に損傷を与えることがあり、好ましくない。また、これらの工程において静電気が発生し、発生した静電気によりTFT及び周辺の素子を破損してしまい、歩留まりの著しい低下を招く可能性がある。
一方で、剥離及び転置工程を経ることなくプラスチック基板上にTFTを作製する際には、TFTをガラス基板に形成し、剥離及び転置工程を経てプラスチック基板上にTFTを転置する場合と比較して、装置や条件等に制約が多い。
一般に、プラスチック基板は耐熱性が低いため、ガラス基板を用いる場合と比べて高温にならないよう注意を要する。具体的には、プラスチック基板を用いる場合には概ね300℃を超えないようにする必要があった。そのため、例えば、ガラス基板上にTFTを形成する際には基板を加熱する工程において、プラスチック基板上にTFTを形成する際にはレーザーにより所望の箇所を局所的に加熱しなければならない等の制約がある。
また、プラスチック基板は可撓性であるため、ガラス基板を用いる場合と比べてパターン形成における位置合わせの精度が劣る。そのため、歩留まりが低下する恐れがある。
本発明は、上記課題を鑑み、ガラス基板上に形成した素子群を剥離し、プラスチック基板上に転置することで作製される半導体装置の作製方法を提供する。具体的には、基板上に撥液性の膜を形成し、この撥液性の膜上に下地膜を形成し、下地膜上に素子群を形成し、形成した素子群を剥離する。撥液性の膜と下地膜の密着性が低いため、剥離が容易に行われる。また、剥離する素子群の部分以外の領域には撥液性の膜が存在しないようにする(非撥液性の領域とする)ことで、意図しない剥離を防ぐことができる。撥液性の領域と非撥液性の領域は露光により形成される。
本発明の一は、耐熱性を有する基板上に撥液性を有する膜を選択的に形成することで、該撥液性を有する膜が形成された第1の領域と、該撥液性を有する膜が形成されていない第2の領域とを形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性を有する基板上に撥液性を有する膜を形成することで第1の領域を形成し、前記撥液性を有する膜上の第1の領域に選択的にマスクを形成し、前記マスクが形成されていない領域を露光して第2の領域を形成し、前記マスクを除去し、前記第1の領域と前記第2の領域とを有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性及び透光性を有する基板上に選択的にマスクを形成し、前記基板及び前記マスク上に撥液性を有する膜を形成することで第1の領域を形成し、前記基板の裏面から前記マスクが形成されていない領域を露光して第2の領域を形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性及び透光性を有する基板上に選択的にマスクを形成し、前記基板及び前記マスク上に光触媒物質を有する膜を形成し、前記光触媒物質を有する膜上に撥液性を有する膜を形成することで第1の領域を形成し、前記基板の裏面から前記マスクが形成されていない領域を露光することで第2の領域を形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性及び透光性を有する基板上に選択的にマスクを形成し、前記基板及び前記マスク上に撥液性を有する膜を形成することで第1の領域を形成し、前記撥液性を有する膜上に光触媒物質を有する膜を形成し、前記基板の裏面から前記マスクが形成されていない領域を露光することで第2の領域を形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性を有する基板上に選択的にマスクを形成し、前記マスク上に撥液性を有する膜を形成することで前記マスクが形成された第1の領域と、前記マスクが形成されていない領域に第2の領域とを形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性を有する基板上にパターンを形成し、前記パターンを有する前記基板上に撥液性を有する膜を選択的に形成することで、該撥液性を有する膜が形成された第1の領域と、該撥液性を有する膜が形成されていない第2の領域とを形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性を有する基板上にパターンを形成し、前記パターンを有する基板上に撥液性を有する膜を形成することで第1の領域を形成し、前記撥液性を有する膜上の第1の領域に選択的にマスクを形成し、前記マスクが形成されていない領域を露光して第2の領域を形成し、前記マスクを除去し、前記第1の領域と前記第2の領域とを有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性及び透光性を有する基板上に選択的にマスクを形成し、前記マスク上にパターンを形成し、前記基板及び前記パターンを有する前記マスク上に撥液性を有する膜を形成することで第1の領域を形成し、前記基板の裏面から前記マスクが形成されていない領域を露光して第2の領域を形成し、前記第1の領域と前記第2の領域とを有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性及び透光性を有する基板上に選択的にマスクを形成し、前記マスク上にパターンを形成し、前記基板及び前記パターンを有する前記マスク上に光触媒物質を有する膜を形成し、前記光触媒物質を有する膜上に撥液性を有する膜を形成することで第1の領域を形成し、前記基板の裏面から前記マスクが形成されていない領域を露光することで第2の領域を形成し、前記第1の領域と前記第2の領域とを有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性及び透光性を有する基板上に選択的にマスクを形成し、前記マスク上にパターンを形成し、前記基板及び前記パターンを有する前記マスク上に撥液性を有する膜を形成することで第1の領域を形成し、前記撥液性を有する膜上に光触媒物質を有する膜を形成し、前記基板の裏面から前記マスクが形成されていない領域を露光することで第2の領域を形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
本発明の一は、耐熱性を有する基板上に選択的にマスクを形成し、前記マスク上にパターンを形成し、前記パターンを有する前記マスク上に撥液性を有する膜を形成することで前記マスクが形成された第1の領域と、前記マスクが形成されていない領域に第2の領域とを形成し、前記第1の領域と前記第2の領域を有する前記基板上に下地膜を形成し、前記下地膜上の前記第1の領域と重畳する領域に薄膜トランジスタを有する半導体素子群を形成し、前記半導体素子群を形成した領域を囲むように溝を形成して溝に囲まれた領域を形成し、前記溝に囲まれた領域を前記基板から剥離することを特徴とする半導体装置の作製方法である。
上記構成の本発明において、前記撥液性を有する膜は、フルオロアルキル基を有するシランカップリング剤により形成されることが好ましい。
上記構成の本発明において、前記撥液性を有する膜として、メルカプト基を有する薬液を用いることが好ましい。
上記構成の本発明において、前記マスクは金(Au)、銀(Ag)、白金(Pt)、銅(Cu)パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)のいずれか一つ又は複数から選ばれた元素を主成分とすることが好ましい。
上記構成の本発明において、前記耐熱性を有する基板は、ガラス基板、石英基板、シリコン基板、酸化アルミニウム基板又は酸化チタン基板のいずれか一つを用いればよい。
上記構成の本発明において、前記耐熱性及び透光性を有する基板は、ガラス基板又は石英基板を用いることを特徴とする半導体装置の作製方法。
上記構成の本発明において、前記光触媒物質を有する膜は酸化チタンであることが好ましい。
上記構成の本発明において、前記下地膜には絶縁性を有する有機物からなる膜を用いることが好ましい。
上記構成の本発明において、前記下地膜はエポキシ樹脂、アクリル樹脂、ポリイミドから選ばれたいずれか一つ又は複数の材料を主成分とすればよい。
上記構成の本発明において、前記下地膜には絶縁性を有する無機物からなる膜を用いてもよい。
上記構成の本発明において、前記溝の形成には、レーザー光を用いてもよい。
上記構成の本発明において、工程中の基板温度は300℃以下であることが好ましい。
なお、本発明において、半導体装置とは、半導体特性を利用した装置全般を指すものとする。
なお、本発明において、撥液性を有する膜は、膜としての形態を有していなくともよく、表面が撥液性を有していればよい。
なお、表示素子としては、様々な形態を用いることが出来る。例えば、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、等、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)等、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
本発明により、素子群の剥離及び転置工程において力学的又は静電気的な作用による損傷が入る恐れを低減し、TFTを可撓性基板上に歩留まりよく作製することができる。
本発明では、TFTは耐熱性を有する基板上に作製するため、プラスチック基板上に直接作製する場合と比較して、パターンを形成する際の位置合わせを正確に行うことが可能である。更には、装置や条件等に著しい制約を設けることなく、TFTを可撓性基板上に歩留まりよく作製することができる。
また、本発明を用いることで、プラスチック基板に転置する従来の作製方法と比較して、半導体装置自体の厚さを薄くすることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本発明の半導体装置の作製方法について図1乃至図4を参照して説明する。以下、基板上に6つの半導体装置を作製する場合について説明する。また、図2(A)、図3(A)及び図4(A)中、一の半導体装置が設けられる領域は、点線で囲まれた領域10に相当する。図2(B)、図3(B)及び図4(B)の各々は、図2(A)、図3(A)及び図4(A)の各々の点Aから点Bまでの断面図に相当する。また、図1(A)、図1(B)、図1(C)及び図1(D)の各々は、図2(A)、図3(A)及び図4(A)の各々の点Aから点Bまでの断面図と同じ部分に相当する。
まず、基板11上に撥液性自己組織化単分子膜として、撥液性膜12を形成する(図1(A)を参照)。撥液性膜12の形成にはフルオロアルキル基を有するシランカップリング剤(フルオロアルキルシラン。以下、FASという。)を用いればよい。加熱した基板とFASを封じ込め、気相反応によって基板表面にFAS自己組織化単分子膜を形成することができる。また、FASのみならず、アルキル基を含む物質又はアルキル基内の水素をフッ素に置換した構造を含む物質を用いてもよい。下地膜として形成する物質に対応するように撥液性膜12の材料を選択してやるとよい。
撥液性膜12を形成した基板上に遮光性を有する物質からなるマスク13を形成する(図1(B)を参照)。マスク13は、後の工程の露光で用いる光15を遮断することができる物質であり、撥液性膜12上に形成することができ、且つ、露光後に除去する際に撥液性膜12に損傷を与えないものであればよい。また、マスク13は後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域にのみ形成すればよい。マスク13として、好適にはレジストを用いる。レジストの形成にはスピンコート法又は液滴吐出法等を用いればよい。
次に、光源14から照射される光15を用いて、マスク13が形成された基板11を表面から露光する(図1(B)を参照)。マスク13が形成されている領域は露光されず、マスク13が形成されていない領域は露光されるため、マスクが形成されていない領域の撥液性膜12中の撥液性成分は分解され、除去される。ここで、光15の波長は200nm以下とすればよい。露光されていない領域、すなわち、撥液性の領域を第1の領域16とし、露光された領域、すなわち、非撥液性の領域を第2の領域17とする(図1(C)を参照)。また、基板の縁近傍に存在する撥液性膜12を第2の領域17とし、基板の縁近傍を親液性にすることにより、後の工程で形成される下地膜18が均一に形成される。
次に、マスク13を除去する。マスク13の除去には、マスク13の除去が可能であり、且つ撥液性膜12の撥液性を維持できる方法を用いればよく、特定の材料や特定の方法に限定されない。
第1の領域16と第2の領域17が形成された基板上に下地膜18を形成する(図1(D)を参照)。下地膜18は耐熱性が高く、形成に用いる前駆体の粘性が高い材料により形成するとよい。また、必ずしも絶縁性を有する必要はないが、絶縁性を有することが好ましい。下地膜18の材料として、例えば、有機樹脂であるアクリル樹脂、エポキシ樹脂又はポリイミド等を用いるとよい。特に、好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有するため、耐熱性が比較的高い有機樹脂であるといえる。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。
以上説明したように、所望の領域に撥液性膜を有する基板上にTFTを形成する。
まず、下地膜18上に、絶縁層19を形成する(図2(B)を参照)。次に、絶縁層19上に、複数のトランジスタ20を含む層を形成する。続いて、複数のトランジスタ20を含む層上に、絶縁層22及び絶縁層23を形成する。次に、絶縁層22及び絶縁層23に設けられた開口部を介して、複数のトランジスタ20の各々のソース領域又はドレイン領域に接続された導電層24を形成する。次に、導電層24を覆うように、絶縁層25を形成する。
基板11は、ガラス基板、シリコン基板又は石英基板等に相当する。好適には、基板11として、ガラス基板を用いる。ガラス基板は、1辺が1メートル以上のものを作製することが容易であり、また、所望の形状のものを作製することが容易である。従って、例えば、四角形状で、1辺が1メートル以上である、大型のガラス基板を用いれば、生産性を大幅に向上させることができる。このような長所は、円形のシリコン基板を用いる場合と比較すると大きな優位点である。また、基板11には上記列挙したものの他、自己組織化単分子膜が形成可能なものであれば、特にその材料に限定はなく、酸化アルミニウム、酸化珪素、窒化珪素又は酸化チタン等からなる基板を用いることもできる。
絶縁層19は、外部からの汚染物に対してバリア膜として機能する。絶縁層19は、スパッタリング法やプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を、単層又は積層して形成する。珪素の酸化物層とは、珪素(Si)と酸素(O)を主成分として含む層であり、酸化珪素又は窒素を含む酸化珪素等からなる層が該当する。珪素の窒化物層とは、珪素と窒素(N)を主成分として含む層であり、窒化珪素又は酸素を含む窒化珪素等からなる層が該当する。なお、絶縁層19は、必要のない場合には設けなくてもよい。しかし、下地膜18が絶縁性を有さない場合には、下地膜18と複数のトランジスタ20を絶縁するために、絶縁層19を設けなければならない。
複数のトランジスタ20の各々は、半導体層26、絶縁層21及び導電層27を有する。半導体層26は非晶質構造でもよいし、多結晶構造でもよい。多結晶構造の場合、非晶質膜を形成後に結晶化を行えばよいが、結晶化の方法は特に限定されず、レーザー結晶化法又は熱結晶化法を用いればよい。半導体層26は、ソース領域又はドレイン領域として機能する不純物領域28、及びチャネル形成領域29を有する。不純物領域28には、N型又はP型を付与する不純物元素が添加されている。具体的には、N型を付与する不純物元素(15族に属する元素、例えばリン(P)若しくは砒素(As))又はP型を付与する不純物元素(例えばボロン(B))が添加されている。導電層27はゲート電極に相当し、また、絶縁層21はゲート絶縁層に相当する。
なお、図示する構成では、複数のトランジスタ20のみを形成しているが、本発明はこの構成に制約されない。基板11上に設ける素子は、半導体装置の用途によって適宜調節するとよい。例えば、電磁波を送受信する機能を有する半導体装置を作製する場合には、基板11上に複数のトランジスタのみ、又は基板11上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。なお、アンテナとして機能する導電層は、単層ではなく、複数の層を積層して形成したものであってもよい。また、データを記憶する機能を有する半導体装置を作製する場合には、基板11上に複数のトランジスタのみならず、記憶素子(例えば、トランジスタ、メモリトランジスタ等)も形成するとよい。また、回路を制御する機能や信号を生成する機能等を有する半導体装置(例えば、CPU、信号生成回路等)を形成する場合には、基板11上にトランジスタを形成するとよい。また、上記以外にも必要に応じて、抵抗素子や容量素子等を形成してもよい。なお、電磁波を送受信する機能をもたせた半導体装置を形成する場合、基板11上に複数のトランジスタを形成するのみでもよい。
絶縁層22及び絶縁層23は、SOG(スピンオングラス)法、液滴吐出法又はスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。例えば、絶縁層22として酸素を含む珪素の窒化物を形成し、絶縁層23として窒素を含む珪素の酸化物を形成するとよい。
次に、TFTが形成された素子群を剥離するための切り込みとして、溝30を形成する。溝30の形成にはレーザービームを用いるとよい。レーザービームを用いることで、図13に示すような、様々な形状の半導体装置を作製することができる。レーザービームを選択的に、所望の位置に照射して、基板11、撥液性膜12、下地膜18、絶縁層19、複数のトランジスタ20を含む層に設けられた絶縁層21、絶縁層22、絶縁層23、絶縁層25から選択された一つ又は複数に溝30を形成する(図3(A)、(B)を参照)。なお、図示する構成では、レーザービームにより、絶縁層19、絶縁層21、絶縁層22、絶縁層23が切断され、下地膜18に溝30が形成されている。溝30は基板11に達することが好ましい。なお、図3には断面がV字形状の溝を示しているが、本発明はこれに限定されず、どのような断面形状の溝であってもよい。
レーザーは、レーザー媒質、励起源、共振器により構成される。レーザーを媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、ここでは、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。
気体レーザーには、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーには、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーには、アルゴン、クリプトン、キセノンの3種類の励起分子による発振がある。アルゴンイオンレーザーには、希ガスイオンレーザー、金属蒸気イオンレーザーがある。
液体レーザーには、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザー及び有機キレートレーザーは、固体レーザーに利用されているネオジウム等の希土類イオンをレーザー媒質として利用する。
固体レーザーが用いるレーザー媒質は、固体の母体にレーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、YAG(イットリウム・アルミニウム・ガーネット結晶)、YLF、YVO、YAlO、サファイア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)である。
なお、本発明に用いるレーザーには、連続発振型のレーザーやパルス発振型のレーザーを用いることができる。レーザービームの照射条件(例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等)は、基板11、絶縁層19、絶縁層21、絶縁層22、絶縁層23及び絶縁層25の厚さやその材料等を考慮して適宜制御する。
溝30が基板11に達するように、基板11がガラス基板の場合には、レーザーとして好ましくは、紫外光領域である1nm以上380nm以下の波長の固体レーザーを用いるとよい。さらに好ましくは、紫外光領域である1nm以上380nm以下の波長を有するNd:YVOレーザーを用いるとよい。紫外光領域の波長のレーザーでは、他の長波長側のレーザーに比べて、(特にガラス基板の場合に)基板に光が吸収されやすく、アブレーション加工が容易だからである。また、Nd:YVOレーザーは、特に、アブレーション加工が容易だからである。
なお、上記のレーザービームを照射するためのレーザー照射装置は、移動テーブル、基板、ヘッド部及び制御部を有する。移動テーブルには、吸着孔が設けられている。基板は、移動テーブル上に吸着孔によって保持されている。ヘッド部は、レーザー発振装置から射出したレーザービームを、レーザーヘッドを介して照射する。制御部は、移動テーブルとヘッド部の一方又は両方を移動させることにより、基板表面の任意の場所にレーザーヘッドを位置させ、レーザービームを照射する。なお、制御部は、CCDカメラが撮像した基板上の位置決めマークを基準に相対的な位置から加工箇所を認識及び決定する。
次に、形成した溝30を用いて、基板11から複数のトランジスタ20を含む積層体31を剥離する。撥液性膜12が形成されていることにより、下地膜18と基板11の密着性が低いため、容易に剥離することができる。剥離には、点線で囲まれた領域10の一辺に粘着テープ等を貼り付け、引っ張ることにより剥離できる。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
また、本実施の形態では撥液性の領域と非撥液性の領域の選択に露光を用いたが、本発明はこれに限定されるものではない。例えば、マスクを形成することなく、液滴吐出法等を用いて撥液性膜を選択的に形成してもよい。
本発明により、TFTを転置する際の剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る可能性を低減することができる。
本発明では、TFTの形成は耐熱性を有する基板上にて行うため、プラスチック基板上にTFTを直接作製する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを形成する場合と同様にTFTを作製することができる。
また、本発明を用いることで、プラスチック基板に転置する従来の場合と比較して、半導体装置自体の厚さを薄くすることができる。
(実施の形態2)
本発明の半導体装置の作製方法では、裏面露光を用いてFASの分解を行うことができる。裏面露光を用いることで、マスクの除去工程を省略することができる。裏面露光を可能にするために、本実施の形態では、透光性を有する基板(以下、透光性基板という)を用いる。透光性基板には裏面露光で用いる光を透過することのできる基板を用いる。以下に、図2乃至図5を参照しながら説明する。なお、他の実施の形態と同じ層には同じ符号を付して説明する。
まず、透光性基板11a上に遮光性を有するマスク13を形成する。透光性基板11aとしては、例えば石英基板を用いればよい。マスク13は後の工程の露光で用いる光15を透過しない材料であればよく、特定の材料に限定されない。マスク13は後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域に形成すればよい。ここではマスク13の形成にフォトリソグラフィ法を用いたが、液滴吐出法を用いてもよい。マスクの材料が全面に成膜された状態でレーザーによる直接描画によって形成してもよい。更には、スクリーン印刷法を用いて形成してもよい。
次に、透光性基板11a及びマスク13上に撥液性自己組織化単分子膜として、撥液性膜12を形成する(図5(A)を参照)。マスク13にチタン、アルミニウム、タングステン又はシリコン等を用いる場合、これらの表面の自然酸化膜上にFASの自己組織化単分子膜を形成できるため、撥液性膜12として、FASを用いることができる。マスク13として、好適にはレジストを用いる。レジストの形成にはスピンコート法又は液滴吐出法等を用いればよい。
次に、光源14から照射される光15を用いて、マスク13が形成された透光性基板11aの裏面から露光する(図5(B)を参照)。マスク13が形成されている領域は露光されず、マスク13が形成されていない領域は露光されるため、マスク13が形成されていない領域の撥液性膜12は分解され、撥液性成分が除去される。ここで光15は透光性基板11aを透過させることが可能で、且つ撥液性膜12を分解することのできる波長領域の光を用いる。例えば、光15の波長は200nm以下とすればよい。露光されていない領域を第1の領域16、露光された領域を第2の領域17とする(図5(C)を参照)。また、基板11aの縁近傍を非撥液性とすることで、後に形成される下地膜18を均一に形成することができる。
第1の領域16と第2の領域17が形成された基板上に下地膜18を形成する(図5(D)を参照)。下地膜18は耐熱性が高く、形成するための前駆体の粘性が高い材料により形成するとよい。このような材料として、例えば、有機樹脂である、アクリル樹脂やエポキシ樹脂又はポリイミド等を用いる。特に好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有するため、耐熱性が比較的高い。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。
上記のように、所望の領域に撥液性膜が形成された基板上に実施の形態1と同様にTFTを形成する。TFTが形成された領域の縁近傍にレーザー若しくはスクライバ又はそれらの双方を用いて溝を形成し、剥離する。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
本発明により、TFTを転置するための剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る恐れを低減することができる。
本発明では、TFTの形成は耐熱性を有する基板上にて行うため、プラスチック基板上にTFTを直接形成する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを作製する場合と同様にTFTを形成することができる。
また、本実施の形態に記載したように裏面露光を用いることで、マスクの除去工程を行うことなく、少ない工程数で本発明のTFTを作製することができる。
また、本発明を用いることで、従来の、プラスチック基板に転置する場合と比較して、半導体装置自体の厚さを薄くすることができる。
(実施の形態3)
本発明の半導体装置の作製方法では、実施の形態2に記載したように、裏面露光を用いてFASの分解を行うことができる。しかし、透光性基板を透過し、且つ、撥液性膜を分解することのできる波長領域の光を用いる必要があるため、透光性基板と撥液性膜の組み合わせによっては、撥液性膜の分解に必要な波長領域の光が該撥液性膜に到達しない恐れがある。例えば、透光性基板としてガラス基板を、撥液性膜としてFASを用いた場合がこれに相当する。ガラス基板は波長領域が300nm以下の光を透過しないが、FASを分解することのできる光の波長は200nm以下であるため、実施の形態2のように裏面露光により撥液性の領域と非撥液性の領域を選択的に形成することができない。この問題を解決するために、本実施の形態では、光触媒を用いる。以下に、図2乃至図4、及び図6を参照しながら説明する。なお、他の実施の形態と同じ層には同じ符号を付して説明する。
まず、透光性基板11b上に遮光性を有するマスク13を形成する。マスク13は後の工程の露光で用いる光を透過しない物質であればよく、特定の材料に限定されない。マスク13は、後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域に形成すればよい。ここではマスク13の形成にフォトリソグラフィ法を用いたが、液滴吐出法を用いてもよい。マスクの材料が全面に成膜された状態でレーザーによる直接描画によって形成してもよい。更には、スクリーン印刷法を用いて形成してもよい。
次に、光触媒膜32を形成する。光触媒膜32を形成する光触媒物質としては、酸化チタン(TiO)、チタン酸ストロンチウム(SrTiO)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO)、硫化カドミウム(CdS)、酸化ジルコニウム(ZrO)、酸化ニオブ(Nb)、酸化亜鉛(ZnO)、酸化鉄(Fe)又は酸化タングステン(WO)等が挙げられる。
光触媒膜32は、ゾルゲル法のディップコーティング法、スピンコーティング法、液滴吐出法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法又は陽極酸化法により形成することができる。また、光触媒膜32は、その形成方法によっては膜としての連続性を有さなくても良い。複数の金属を含む酸化物半導体からなる光触媒物質の場合、構成元素の塩を混合し、融解して形成することができる。ディップコーティング法又はスピンコーティング法等の塗布法により光触媒膜32を形成する場合、溶媒を除去する必要があれば、焼成又は乾燥すればよい。具体的には、材料に応じた所定の温度で加熱すればよく、好ましくは酸素を含む雰囲気下で加熱して結晶化する。
この加熱処理により、光触媒膜32は所定の結晶構造を有することができる。例えば、アナターゼ型やルチル−アナターゼ混合型を有する。低温相ではアナターゼ型が優先的に形成される。そのため光触媒物質が所定の結晶構造を有していない場合も加熱すればよい。また塗布法により形成する場合、所定の膜厚を得るために複数回にわたって光触媒物質を形成してもよい。
更に、光触媒物質へ遷移金属(Pd、Pt、Cr、Ni、V、Mn、Fe、Ce、Mo、W等)をドーピングすることにより、光触媒活性を向上させ、可視光領域(波長400nm〜800nm)の光により光触媒活性を起こすことができる。遷移金属は、広いバンドギャップを持つ活性な光触媒の禁制帯内に新しい準位を形成し、可視光領域まで光の吸収範囲を拡大しうるからである。例えば、CrやNiのアクセプター型、VやMnのドナー型、Fe等の両性型、その他Ce、Mo、W等をドーピングすることができる。このように光の波長は光触媒物質によって決定することができる。
また、光触媒物質を真空中又は水素環流中で加熱し還元させると、結晶中に酸素欠陥が発生する。このように、遷移元素をドーピングしなくても、酸素欠陥は電子ドナーと同等の役割を果たす。特に、ゾルゲル法により形成する場合には、形成時から酸素欠陥が存在するため、還元しなくともよい。またN等のガスをドープすることにより、酸素欠陥を形成することができる。
ここでは、光触媒膜32として酸化チタン膜を形成する。酸化チタン膜は、TiCl溶液をスピンコート法により塗布し、酸素雰囲気下で焼成して形成する。光触媒膜32の材料及び膜厚は後の露光にて用いられる光15bを透過することのできる範囲とする。
次に、透光性基板11b、マスク13及び光触媒膜32上に撥液性自己組織化単分子膜として、撥液性膜12を形成する(図6(A)を参照)。マスク13として、好適にはレジストを用いる。レジストの形成にはスピンコート法、液滴吐出法等を用いればよい。
次に、光源14bから照射される光15bを用いて、マスク13が形成された透光性基板11bの裏面から露光する(図6(B)を参照)。マスク13が形成されている領域は露光されず、マスク13が形成されていない領域は露光されるため、マスク13が形成されていない領域の撥液性膜12を分解し、撥液性成分を除去する。ここで光15bは透光性基板11bを透過できる波長領域の光を用いる。光触媒膜32に光15bを照射し、活性化することができる。光15bの波長は300nm以上400nm以下とすればよい。撥液性膜12の露光された領域を第2の領域17、露光されていない領域を第1の領域16とする(図6(C)を参照)。また、基板の縁近傍を非撥液性とすることで、後に形成される下地膜18を均一に形成することができる。
本実施の形態において、透光性基板11b上に遮光性を有するマスク13、光触媒膜32、撥液性自己組織化単分子膜として、撥液性膜12を順に形成した例を示したが、光触媒膜と撥液性膜の積層順はこれに限定されない。図示しないが、透光性基板11b上に遮光性を有するマスク13、撥液性膜12、光触媒膜32の順に形成しても良い。この場合、マスク13にチタン、アルミニウム、タングステン又はシリコン等を用いると、これらの表面の自然酸化膜上にFASの自己組織化単分子膜を形成できるため、撥液性膜12としてFASを用いることができる。また、第1の領域16と第2の領域17を形成後、光触媒膜32を除去しても良い。光触媒膜32を除去する場合には、撥液性膜12の撥液性に影響を与えない方法により行えば良い。
第1の領域16と第2の領域17が形成された基板上に下地膜18を形成する(図6(D)を参照)。下地膜18は耐熱性が高く、形成するための前駆体の粘性が高い材料により形成するとよい。これらの材料として、例えば有機樹脂である、アクリル樹脂、エポキシ樹脂又はポリイミド等を用いる。特に、好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有するため、耐熱性が比較的高い。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。
上記のように、所望の領域に撥液性膜が形成された基板上に他の実施の形態と同様にTFTを形成する。TFTが形成された領域の縁近傍にレーザー若しくはスクライバ又はそれらの双方を用いて溝を形成し、剥離する。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
本発明により、TFTを転置するための剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る恐れを低減することができる。
本発明では、TFTの形成は耐熱性を有する基板上にて行うため、プラスチック基板上にTFTを直接作製する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを形成する場合と同様にTFTを形成することができる。
また、本実施の形態に記載したように裏面露光を用いることで、マスクの除去工程を行うことなく、少ない工程数で本発明のTFTを作製することができる。
また、本発明を用いることで、従来の、プラスチック基板に転置する場合と比較して、半導体装置自体の厚さを薄くすることができる。
(実施の形態4)
本発明の半導体装置の作製方法の別の形態について、図7を用いて説明する。ここでは、露光を用いることなく、撥液性の領域と非撥液性の領域の選択を行う。なお、他の実施の形態と同じ層には同じ符号を付して説明する。
まず、基板11c上にマスク13aを形成する。基板11cは、ガラス基板、シリコン基板又は石英基板等に相当する。好適には、基板11cとして、ガラス基板を用いるとよい。ガラス基板は、1辺が1メートル以上のものを作製することが容易であり、また、所望の形状のものを作製することが容易である。従って、例えば、四角形状で、1辺が1メートル以上である、大型のガラス基板を用いれば、生産性を大幅に向上させることができる。このような長所は、円形のシリコン基板を用いる場合と比較すると大きな優位点である。また、基板11cには上記列挙したものの他、後の工程で該基板上に撥液性膜12aが形成できないものであれば特にその材料に限定はなく、酸化アルミニウム、酸化珪素、窒化珪素又は酸化チタン等を用いればよい。マスク13aは透光性を有している必要もなく、該マスク上に撥液性膜12aを形成可能な物質であればよい。また、マスク13aは後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域にのみ形成すればよい。また、ここではマスク13aの形成にフォトリソグラフィ法を用いたが、液滴吐出法を用いてもよい。マスク13aの材料が全面に成膜された状態でレーザーによる直接描画によって形成してもよい。更には、スクリーン印刷法を用いて形成してもよい。なお、本実施の形態ではマスク13aはマスクとして機能するものではないが、他の実施の形態との比較等のために、説明の便宜上、マスクと表記する。
次に、マスク13a上に撥液性自己組織化単分子膜として、撥液性膜12aを形成する(図7(A)を参照)。マスク13aに金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、パラジウム(Pd)、ロジウム(Rh)若しくはルテニウム(Ru)又はこれらの元素を主成分として有する合金を用い、撥液性膜12aとして、チオール、メルカプタン等のメルカプト基を有する薬液を用いればよい。撥液性膜12aの形成には、有機溶媒にフルオロアルキルチオールを溶かし、1mM程度の濃度となるように調整した溶液を作製して、これにマスク13aが形成された基板11cを浸漬すればよい。このようにして、基板11c上のマスク13aが形成されている領域にのみ撥液性膜12aが形成されることになる。
次に、基板11c及び撥液性膜12a上に下地膜18を形成する(図7(B)を参照)。下地膜18は耐熱性が高く、形成するための前駆体の粘性が高い材料により形成するとよい。このような材料として、例えば、有機樹脂であるアクリル樹脂、エポキシ樹脂又はポリイミド等を用いる。特に、好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有するため、耐熱性が比較的高い。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。
上記のように、所望の領域に撥液性膜12aが形成された基板上に実施の形態1と同様にTFTを作製する。TFTが作製された領域の縁近傍にレーザー若しくはスクライバ又はそれらの双方を用いて溝を形成し、剥離する。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
本発明により、TFTを転置するための剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る恐れを低減することができる。
本発明では、TFTの作製は耐熱性を有する基板上に行うため、プラスチック基板上にTFTを直接作製する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを形成する場合と同様にTFTを形成することができる。
また、本実施の形態に記載したように、マスクの除去工程を行うことなく、少ない工程数で本発明のTFTを作製することができる。
また、本発明を用いることで、従来の、プラスチック基板に転置する場合と比較して、半導体装置自体の厚さを薄くすることができる。
(実施の形態5)
本発明を適用した半導体装置の作製方法の別の形態について、図8を参照して説明する。本実施の形態では、素子群の裏面に、所望の微細加工パターンが形成されるように作製する。なお、他の実施の形態と同じ層には同じ符号を付して説明する。
図8には一の半導体素子群が形成される領域33が存在する。基板11の領域33には「81」と読むことのできるパターンが形成されている。このパターンを金型の如く利用することにより、素子群の裏面にパターンが形成された半導体装置を作製することができる。
まず、基板11上にパターン層34を形成する。パターン層34はパターンの形成のために設ける層であり、後の工程で撥液性膜12を形成することができる層であればよく、特定の材料に限定されない。撥液性膜12に実施の形態1と同様にFAS自己組織化単分子膜を用いる場合には、酸化珪素を用いることができる。酸化珪素をプラズマCVD法等により形成し、フォトリソグラフィ法等を用いてパターンを形成する。
また、ここではパターン層34の形成にフォトリソグラフィ法を用いたが、液滴吐出法を用いてパターンを形成してもよい。パターン層の材料が全面に成膜された状態でレーザーによる直接描画を行ってパターンを形成してもよい。更には、スクリーン印刷法を用いてパターンを形成してもよい。これらの方法ではフォトリソグラフィ法に比べて微細加工には不利であるが、膜厚を大きくすることができる。パターン層の幅が約1ミリメートル程度の比較的大きいものであるならば液滴吐出法が好ましい。また、パターン層34としては、酸化珪素、窒化珪素若しくは酸化窒化珪素等又はシロキサン若しくはオルガノシロキサンを用いることもできる。
次に、パターン層34上に実施の形態1と同様に撥液性膜12を形成する。撥液性膜12の形成には、アルキル基内の水素をフッ素に置換した構造を含む物質を用いればよい。例えば、フルオロアルキル基を有するシランカップリング剤(FAS)を用いればよい。加熱した基板とFASを封じ込め、気相反応によって基板表面にFAS自己組織化単分子膜を形成することができる。アルキル基を含む物質は撥水性を有するが、本発明では撥液性を有する必要があるため、アルキル基内の水素をフッ素に置換した構造を含む物質を用いる。
撥液性膜12を形成した基板上に実施の形態1と同様に遮光性を有する物質からなるマスク13を形成する。マスク13は、後の工程の露光で用いる光15を遮光することができる物質であり、撥液性膜12上に形成することができ、且つ露光後に除去する際に撥液性膜12に損傷を与えないものであればよい。また、マスク13は後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域に形成すればよい。マスク13として、好適にはレジストを用いる。レジストの形成にはスピンコート法又は液滴吐出法等を用いればよい。
次に、光源14から照射される光15を用いて、マスク13が形成された基板11を表面から露光する(図1(B)参照)。マスク13が形成されている領域は露光されず、マスク13が形成されていない領域は露光されるため、マスクが形成されていない領域の撥液性膜12中の撥液性成分は分解され、除去される。ここで、光15の波長は200nm以下とすればよい。実施の形態1と同様に、露光されていない領域、すなわち撥液性の領域を第1の領域16とし、露光された領域、すなわち非撥液性の領域を第2の領域17とする。また、基板の縁近傍に存在する撥液性膜12を第2の領域17とし、基板の縁近傍を親液性にすることにより、後の工程で形成される下地膜18が均一に形成される。
次に、マスク13を除去する。マスク13の除去には、マスク13の除去が可能であり、且つ撥液性膜12の撥液性を維持できる方法を用いればよく、特定の材料や特定の方法に限定されない。
次に、第1の領域16と第2の領域17が形成された基板上に実施の形態1と同様に下地膜18を形成する。下地膜18は耐熱性が高く、形成するための前駆体の粘性が高い材料により形成するとよい。このような材料として、例えば、有機樹脂であるアクリル樹脂、エポキシ樹脂又はポリイミド等を用いるとよい。特に、好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有しているため、耐熱性が比較的高い。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。
以上説明したように、パターン層34の凹凸を反映したパターンを有するポリイミド膜が形成される。半導体装置の裏面から見たとき、パターン層34の凸部がポリイミド膜の凹部になり、パターン層34の凹部がポリイミド膜の凸部になる。すなわち、形成された素子群の裏面には「81」と鏡面対称のパターンが形成されることになる。
上記のように所望の領域に撥液性膜が形成された基板11上に実施の形態1と同様にTFTを形成する。TFTが形成された領域33にレーザー若しくはスクライバ又はそれらの双方を用いて溝を形成し、剥離する。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
本発明により、TFTを転置するための剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る可能性を低減することができる。
本発明では、TFTの形成は耐熱性を有する基板上にて行うため、プラスチック基板上にTFTを直接作製する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを形成する場合と同様にTFTを形成することができる。
本発明を用いることで、従来の、プラスチック基板に転置する場合と比較して、半導体装置自体の厚さを薄くすることができる。
また、本実施の形態にて説明したように素子群の裏面に所望のパターンを有する半導体装置を容易に作製することができる。
(実施の形態6)
本発明の半導体装置において、実施の形態5と同様に、素子群の裏面に所望の微細加工パターンが形成されているものについて、図9を参照して説明する。なお、他の実施の形態と同じ層には同じ符号を付して説明する。
図9には一つの半導体素子群が形成される領域33aが存在する。透光性基板11aの領域33aには「81」と読むことのできるパターンがマスクに形成されている。このパターンを金型の如く利用することにより、素子群の裏面にパターンが形成された半導体装置を作製する。
まず、透光性基板11a上に遮光性を有するマスク13を形成する。後の工程の露光で用いる光15を透過しない物質であればよく、特定の物質に限定されない。また、マスク13は後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域に形成すればよい。また、ここではマスク13の形成にフォトリソグラフィ法を用いたが、液滴吐出法を用いてもよい。マスク13の材料が全面に成膜された状態でレーザーによる直接描画を行って形成してもよい。更には、スクリーン印刷法を用いて形成してもよい。マスク13として、好適にはレジストを用いる。レジストの形成にはスピンコート法、液滴吐出法等を用いればよい。
次に、マスク13上にパターン層(凸部)34a若しくはパターン層(凹部)35a又はパターン層(凸部)34aとパターン層(凹部)35aの双方を形成する(図9を参照)。パターン層(凸部)34aにより、作製される半導体装置の裏面には凹部が形成される。また、パターン層(凹部)35aにより、作製される半導体装置の裏面には凸部が形成される。パターン層(凸部)34aは、後の工程にて撥液性膜12を形成することができる層であればよく、特定の材料に限定されない。
次に、透光性基板11a及び遮光性を有するマスク13上に撥液性自己組織化単分子膜として、実施の形態2と同様に撥液性膜12を形成する。撥液性膜12の形成にはフルオロアルキル基を有するシランカップリング剤(FAS)を用いればよい。加熱した基板とFASを封じ込め、気相反応によって基板表面にFAS自己組織化単分子膜を形成することができる。また、フルオロアルキル基を有するシランカップリング剤だけでなく、アルキル基内の水素をフッ素に置換した構造を含む物質を用いることができる。アルキル基を含む物質は撥水性を有するが、本発明では撥液性を有する必要があるため、ここではアルキル基内の水素をフッ素に置換した構造を含む物質を用いる。
次に、実施の形態2と同様に、光源14から照射される光15を用いて、マスク13が形成された透光性基板11aの裏面から露光する。マスク13が形成されている領域は露光されず、マスク13が形成されていない領域は露光されるため、マスク13が形成されていない領域の撥液性膜12を分解し、撥液性成分を除去する。ここで光15には透光性基板11aを透過させることのできる波長領域の光を用いる。光15の波長は200nm以下とすればよい。実施の形態2と同様に、露光されていない領域を第1の領域16、露光された領域を第2の領域17とする。また、基板の縁近傍を非撥液性とすることで、後に形成される下地膜18を均一に形成することができる。
第1の領域16と第2の領域17が形成された基板上に実施の形態2と同様に、下地膜18を形成する。下地膜18は耐熱性が高く、形成するための前駆体の粘性が高い材料により形成するとよい。このような材料として、例えば、有機樹脂であるアクリル樹脂やエポキシ樹脂又はポリイミド等を用いる。特に、好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有しているため、耐熱性が比較的高い。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。半導体装置の裏面から見たとき、パターン層(凸部)34a及びパターン層(凹部)35aの凹凸を反映したパターンを有するポリイミド膜が形成される。パターン層(凸部)34aがポリイミド膜の凹部になり、パターン層(凹部)35aがポリイミド膜の凸部になる。すなわち、形成された素子群の裏面には「81」と鏡面対称のパターンが形成されることになる。
上記のように所望の領域に撥液性膜が形成された基板上に実施の形態1乃至3と同様にTFTを作製する。TFTが作製された領域33aにレーザー若しくはスクライバ又はそれらの双方を用いて溝を形成し、剥離する。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
また、本実施の形態では実施の形態2に準じて光触媒膜32を形成していない場合について説明したが、実施の形態3のように光触媒膜32が形成されている場合も本実施の形態と同様にパターン層を形成することができる。なお、透光性基板11aにガラスを用いる場合には、光触媒を形成し、300nm以上400nm以下の波長を有する光により裏面露光を行う。
本発明により、TFTを転置するための剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る恐れを低減することができる。
本発明では、TFTの形成は耐熱性を有する基板上にて行うため、プラスチック基板上にTFTを直接作製する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを形成する場合と同様にTFTを形成することができる。
本発明を用いることで、従来の、プラスチック基板に転置する場合と比較して、半導体装置自体の厚さを薄くすることができる。
また、本実施の形態に記載したように素子群の裏面に所望のパターンを有する半導体装置を容易に作製することができる。
(実施の形態7)
本発明の半導体装置において、実施の形態5及び6と同様に、素子群の裏面に所望の微細加工パターンが形成されているものについて、図10を参照して説明する。なお、他の実施の形態と同じ層には同じ符号を付して説明する。
図10には一つの半導体素子群が形成される領域33bが存在する。基板11の領域33bには「81」と読むことのできるパターンがマスクに形成されている。このパターンを金型の如く利用することにより、素子群の裏面にパターンが形成された半導体装置を作製する。
まず、基板11上に実施の形態4と同様にマスク13aを形成する。マスク13aは後の剥離工程にて剥離される領域、つまり、積層体31が形成される領域に形成すればよい。また、ここではマスク13aの形成にフォトリソグラフィ法を用いたが、液滴吐出法を用いてもよい。マスク13aの材料が全面に成膜された状態でレーザーによる直接描画を行って形成してもよい。更には、スクリーン印刷法を用いて形成してもよい。マスク13aには、後の工程で撥液性膜12aを形成することができるものを用いればよい。マスク13aとして、好適には金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、パラジウム(Pd)、ロジウム(Rh)若しくはルテニウム(Ru)又はこれらの元素を主成分として有する合金等を用いることができる。なお、本実施の形態では、マスク13aはマスクとして機能するものではないが、他の実施の形態との比較等のために、説明の便宜上、マスクと表記する。
次に、マスク13a上にパターン層(凸部)34b若しくはパターン層(凹部)35b又はパターン層(凸部)34bとパターン層(凹部)35bの双方を形成する(図10を参照)。パターン層(凸部)34bにより、作製される半導体装置の裏面には凹部が形成される。また、パターン層(凹部)35bにより、作製される半導体装置の裏面には凸部が形成される。パターン層(凸部)34bには、後の工程にて撥液性膜12aを形成することができる層であればよく、特定の材料に限定されない。
次に、実施の形態4と同様に、基板11及びパターン層が形成されたマスク13a上に撥液性自己組織化単分子膜として、撥液性膜12aを形成する。マスク13a及びパターン層(凸部)34bに金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、パラジウム(Pd)、ロジウム(Rh)若しくはルテニウム(Ru)又はこれらの元素を主成分として有する合金等を用い、撥液性膜12aとして、チオール、メルカプタン等のメルカプト基を有する薬液を用いればよい。撥液性膜12aの形成には、有機溶媒にフルオロアルキルチオールを溶かし、1mmol/l(1mM)程度の濃度となるように調整した溶液を作成して、これにマスク13aが形成された基板11を浸漬すればよい。基板11は撥液性膜12aが形成できない材料のものを用いるので、基板11上のマスク13aが形成されている領域にのみ撥液性膜12aが形成されることになる。
次に、実施の形態4と同様に、基板11及び撥液性膜12a上に下地膜18を形成する。下地膜18は耐熱性が高く、形成するための前駆体の粘性が高い材料により形成するとよい。これらの材料として、例えば、有機樹脂であるアクリル樹脂やエポキシ樹脂又はポリイミド等を用いる。特に、好適にはポリイミドを用いる。ポリイミドは300℃以上の耐熱性を有するため、耐熱性が比較的高い。これらの有機膜を膜厚が400nm以上20μm以下、より好ましくは10μm以上20μm以下となるように形成する。下地膜18を上記の数値範囲よりも厚く形成すると、半導体装置自体が厚くなってしまい、好ましくない。一方、下地膜18を上記の数値範囲よりも薄くすると、素子への損傷が入りやすくなり、また、剥離工程中や、剥離後の下地膜18での破損も生じやすくなる。ここでは、ポリイミドの前駆体となる溶液をスピンコート法により塗布し、ベークを行うことでポリイミド膜が形成される。
上記のように、所望の領域に撥液性膜12aが形成された基板上に実施の形態1と同様にTFTを形成する。TFTが形成された領域の縁近傍にレーザー若しくはスクライバ又はそれらの双方を用いて溝を形成し、剥離する。このようにして、積層体31からなるTFTを有する半導体素子群を作製することができる。
本発明を用いることにより、TFTを転置するための剥離工程における、TFT及び周辺の素子への力学的又は静電気的な作用により損傷が入る恐れを低減することができる。
本発明では、TFTの形成は耐熱性を有する基板上にて行うため、プラスチック基板上にTFTを直接作製する場合と比較して、装置や条件等に特段の制約を設けることなく、従来の、剥離及び転置工程を経てプラスチック基板上にTFTを形成する場合と同様にTFTを形成することができる。
本発明を用いることで、従来の、プラスチック基板に転置する場合と比較して、半導体装置自体の厚さを薄くすることができる。
また、本実施の形態に記載したように素子群の裏面に所望のパターンを有する半導体装置を容易に作製することができる。
(実施の形態8)
本発明の半導体装置の構成の一例について、図11を参照して説明する。本発明の半導体装置100は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復調回路110及び変調回路111を有する。半導体装置100は、アンテナ104と電源回路109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、適宜設けられる。
演算処理回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力等を行う。
記憶回路103は、記憶素子を含む回路と、データの書き込みやデータの読み出しを行う制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有し、構造が単純であるため、少なくとも次の二つの利点がある。一つは作製工程を簡略化することができ、費用を削減することができることである。もう一つは積層体の面積を小型化することが容易であり、大容量化を容易に実現することができることである。また、不揮発性メモリであるため、電池を内蔵してもよいし、内蔵しなくてもよい。従って、記憶回路103として、有機メモリを用いることが好ましい。
アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。
リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が受発信する電磁波であり、リーダ/ライタ112は変調回路111により変調された搬送波を受信する。
上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、RFID(Radio Frequency IDentification)タグ、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれる。本実施の形態は、他の実施の形態と自由に組み合わせることができる。
本発明を用いることで、本実施の形態で説明したようなRFIDタグに代表される無線通信可能な半導体装置を作製するに際して、少ない工程数で、従来よりも薄く、信頼性の高い半導体装置を歩留まりよく作製することが可能である。
(実施の形態9)
本発明を適用した半導体装置100は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵(図12(A)を参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図12(B)を参照)、書籍類、容器類(シャーレ等、図12(C)を参照)、包装用容器類(包装紙やボトル等、図12(E)及び(F)を参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図12(D)を参照)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施の形態は、他の実施の形態と自由に組み合わせることができる。
本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置を搭載した物品等を説明する図。 本発明の半導体装置の形状を説明する図。
符号の説明
10 点線で囲まれた領域
11 基板
11a 基板
11b 基板
11c 基板
12 撥液性膜
12a 撥液性膜
13 マスク
13a マスク
14 光源
14b 光源
15 光
15b 光
16 第1の領域
17 第2の領域
18 下地膜
19 絶縁層
20 複数のトランジスタ
21 絶縁層
22 絶縁層
23 絶縁層
24 導電層
25 絶縁層
26 半導体層
27 導電層
28 不純物領域
29 チャネル形成領域
30 溝
31 積層体
32 光触媒膜
33 領域
33a 領域
33b 領域
34 パターン層
34a パターン層(凸部)
34b パターン層(凸部)
35a パターン層(凹部)
35b パターン層(凹部)
100 半導体装置
101 演算処理回路
103 記憶回路
104 アンテナ
109 電源回路
110 復調回路
111 変調回路
112 リーダ/ライタ

Claims (1)

  1. 基板上に選択的にマスクを形成し、
    前記マスク上に撥液性を有する膜を選択的に形成し、前記マスク及び前記撥液性を有する膜が形成された第1の領域と、前記マスク及び前記撥液性を有する膜が形成されていない第2の領域を形成し、
    前記第1の領域と前記第2の領域上に下地膜を形成し、
    前記第1の領域に形成された前記下地膜上に半導体素子群を形成し、
    前記半導体素子群を囲むように溝を形成した後、前記半導体素子群を前記基板から剥離する半導体装置の作製方法であって、
    前記撥液性を有する膜は、メルカプト基を有する薬液を用いて形成し、
    前記マスクは、金、銀、白金、銅、パラジウム、ロジウム及びルテニウムのいずれか一つ又は複数から選ばれた元素を含むことを特徴とする半導体装置の作製方法。
JP2007171687A 2006-06-30 2007-06-29 半導体装置の作製方法 Expired - Fee Related JP5264016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007171687A JP5264016B2 (ja) 2006-06-30 2007-06-29 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006182779 2006-06-30
JP2006182779 2006-06-30
JP2007171687A JP5264016B2 (ja) 2006-06-30 2007-06-29 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008034835A JP2008034835A (ja) 2008-02-14
JP2008034835A5 JP2008034835A5 (ja) 2010-06-03
JP5264016B2 true JP5264016B2 (ja) 2013-08-14

Family

ID=39123892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171687A Expired - Fee Related JP5264016B2 (ja) 2006-06-30 2007-06-29 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5264016B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089858B (zh) * 2008-02-20 2013-03-13 夏普株式会社 柔性半导体基板的制造方法
US9030427B2 (en) 2009-11-20 2015-05-12 Sharp Kabushiki Kaisha Flexible display panel with touch sensor function
JP2014022459A (ja) * 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
CN106663391B (zh) * 2013-12-02 2019-09-03 株式会社半导体能源研究所 显示装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098977A (ja) * 2001-09-19 2003-04-04 Sony Corp 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP2005085799A (ja) * 2003-09-04 2005-03-31 Seiko Epson Corp 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP4912627B2 (ja) * 2004-06-24 2012-04-11 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP4854994B2 (ja) * 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
JP2008034835A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
TWI424499B (zh) 製造半導體裝置的方法
CN1893003B (zh) 布线衬底以及半导体装置的制造方法
US7768405B2 (en) Semiconductor device and manufacturing method thereof
US7651932B2 (en) Method for manufacturing antenna and method for manufacturing semiconductor device
CN1925109B (zh) 半导体器件的制造方法
CN102156901B (zh) 包括半导体器件的纸及具有该纸的物品
US8759946B2 (en) Semiconductor device
US7989317B2 (en) Manufacturing method of semiconductor device
JP5331917B2 (ja) 半導体装置
CN1991587B (zh) 激光加工装置,曝光装置和曝光方法
JP5264016B2 (ja) 半導体装置の作製方法
CN100576480C (zh) 半导体器件的制造方法
CN1992351B (zh) 半导体器件及其制造方法
JP5089033B2 (ja) 半導体装置の作製方法
JP4732118B2 (ja) 半導体装置の作製方法
JP2007012031A (ja) アンテナの製造方法及び半導体装置の作製方法
JP5004503B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5264016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees