JP5287439B2 - 電圧電流変換利得制御器、電圧電流変換利得制御方法及び無線装置 - Google Patents

Description

本発明は、電圧電流変換利得が可変の電圧電流変換利得制御器、電圧電流変換利得制御方法及び無線装置に関する。

電圧電流変換利得制御器は、無線装置における高周波回路に用いられることが知られている。
近年、携帯無線端末や無線ＬＡＮ（Local Area Network）などの無線通信では、扱う周波数の広帯域化、多チャンネル化、通信方式の多モード化が進む中で、広い周波数範囲から細かい周波数ピッチに配置されるスペクトルを選択できるように高周波回路の周波数特性を制御することが必要である。その高周波回路には、妨害波成分を除去して、必要とされるスペクトルを選択するために、周波数特性を柔軟に制御できるフィルタが必要とされる。

周波数特性を制御できるフィルタの構成例として、Ｇｍ−Ｃフィルタ回路がある。Ｇｍ−Ｃフィルタ回路は、電圧電流変換利得制御器が有するトランスコンダクタンスＧｍと静電容量Ｃを組み合わせ、それらの値を選択することにより所望の周波数特性を得ることができる。
アナログ的に制御する電圧電流変換利得制御器では、トランスコンダクタンスＧｍの制御範囲を広くすることは困難であった。そのため、アナログ的に制御される電圧電流変換利得制御器を用いたＧｍ−Ｃフィルタ回路では、必要な周波数特性を示すフィルタ回路を予め複数用意しておいて、その中から用いるフィルタ回路を選択するように構成されていた。そのため、同時に選択されることがない回路も実装することになり、選択する周波数特性の数が多くなると多くのフィルタを構成することとなり、広い実装面積が必要であった。また、それぞれのフィルタ回路の特性を調整するのに時間を要していた。

アナログ的に制御する代わりにデジタル的に制御する電圧電流変換利得制御器の例が示されている。
デジタル的に制御される電圧電流変換利得制御器の例に、トランスコンダクタンスＧｍを複数の電圧電流変換部に分割し、各電圧電流変換部を並列に接続して、活性化させる電圧電流変換部の数を制御することにより所望の容量を設定するものがある（特許文献１参照）。

特開２００４−５２８７９８号公報

しかしながら、特許文献１に記載の構成によると、並列に接続される複数の電圧電流変換部を組み合わせることにより電圧電流変換利得の設定を行っている。設定する電圧電流変換利得の精度を高めるためには、細かく分割された多くの電圧電流変換部を組み合わせることが必要になり、分割数が多くなると実装面積が増大する。限られた面積で実現することになると、分割数が制限され、精密な電圧電流変換利得の設定が行えない。また、周波数選別特性が良いフィルタ回路に適用するには、高次の減衰特性を有するフィルタが必要になるため、Ｇｍ−Ｃフィルタを多段構成することが必要になる。そのようなフィルタは、１段当たりの回路規模が多くなる構成を用いて実現することが困難となる問題がある。

本発明は、上記問題を解決すべくなされたもので、その目的は、電圧電流変換利得を高い精度あるいは広い範囲で可変することを可能とする電圧電流変換利得制御器、電圧電流変換利得制御方法及び電圧電流変換利得制御器を適用した無線装置を提供することにある。

上記問題を解決するために、本発明は、電圧電流変換利得を制御可能な電圧電流変換利得制御器であって、第１の最大電圧電流変換利得を有する第１の電圧電流変換部と、前記第１の最大電圧電流変換利得に対し予め定められる所定の倍率に設定された第２の最大電圧電流変換利得を有する第２の電圧電流変換部とが並列に接続され、前記第１及び第２の電圧電流変換部にそれぞれ供給されるクロックの第１及び第２のデューティ比に応じて前記第１及び第２の電圧電流変換部の電圧電流変換利得が独立に制御され、前記独立に制御された電圧電流変換利得で変換されて加算された出力電流に応じた電圧電流変換利得が設定されることを特徴とする電圧電流変換利得制御器である。

上記問題を解決するために、本発明は、電圧電流変換利得を制御可能な電圧電流変換利得制御器であって、第１の最大電圧電流変換利得を有する第１の電圧電流変換部と、前記第１の最大電圧電流変換利得に対し予め定められる所定の倍率で、当該第１の最大電圧電流変換利得より大きく設定された第２の最大電圧電流変換利得を有する第２の電圧電流変換部とが並列に接続され、前記第１及び第２の電圧電流変換部にそれぞれ供給されるクロックの第１及び第２のデューティ比に応じて前記第１及び第２の電圧電流変換部の電圧電流変換利得が独立に制御され、前記電圧電流変換利得をそれぞれ加算した値に電圧電流変換利得が合成され、前記第１の電圧電流変換部は、前記第１のデューティ比に基づいたクロックが供給され、前記第２の電圧電流変換部は、前記第１のクロックと独立に制御される第２のデューティ比に基づいたクロックが供給され、前記第１のデュ−ティ比が前記第２のデューティ比に対し、細かく設定可能であることを特徴とする電圧電流変換利得制御器である。

また、本発明は、複数の圧電流変換部を備える電圧電流変換利得制御器の電圧電流変換利得制御方法であって、並列に接続され、最大電圧電流変換利得が所定の倍率に設定された複数の電圧電流変換部にそれぞれ供給されるクロックのデューティ比に応じて該電圧電流変換部の電圧電流変換利得をそれぞれ独立に制御して、該電圧電流変換利得をそれぞれ加算することにより導かれる値に電圧電流変換利得が合成され、前記電圧電流変換部の中で最も最大電圧電流変換利得の小さい電圧電流変換部に、前記第１のデューティ比に基づいた第１のクロックが供給され、他の前記電圧電流変換部に、前記第１のクロックと独立に制御される第２のデューティ比に基づいた第２のクロックが供給され、前記第１のデュ−ティ比が前記第２のデューティ比に対し、細かく設定可能であることを特徴とする電圧電流変換利得制御方法である。

本実施形態による電圧電流変換利得制御器を示すブロック図である。 同実施形態における電圧電流変換部を示す概略ブロック図である。 同実施形態における電圧電流変換部に供給するクロックを示す波形である。 同実施形態における電圧電流変換部を示すブロック図である。 同実施形態における電圧電流変換部に供給されるクロックの波形を示す図である。 同実施形態における電圧電流変換部の電圧電流変換利得を示す図である。

以下、本発明の一実施形態による電圧電流変換利得制御器について図面を参照して説明する。
図１は、本実施形態による電圧電流変換利得制御器を示すブロック図である。
電圧電流変換利得制御器１００は、電圧電流変換回路１０と信号生成回路２０を備える。
電圧電流変換回路１０は、複数の電圧電流変換部１１、１２、１３及び１４（まとめて示す場合には、「電圧電流変換部１ｎ」という。）を備える。
電圧電流変換利得制御器１００における電圧電流変換部１ｎは、それぞれ入力された電圧Ｖ_ＩＮに応じて電圧電流変換を行い、変換された電流を出力する。

図２は、電圧電流変換部１ｎの構成例を示す。
端子１１１に入力された電圧Ｖ_ＩＮが、電圧電流変換部１１３に設定された電圧電流変換利得によって電流に変換され、その電流がＳＷ部１１４を介して出力される。ＳＷ部１１４は、信号生成部２０から入力されるクロックＣＬＫに応じてスイッチングする。
クロックＣＬＫのパルスがハイレベルを示すとき、ＳＷ部１１４が導通して、パルス幅Ｔ_ＯＮの時間が長くなるのに応じて、出力される電流の実行値が増加する。
クロックＣＬＫにおけるデューティ比φは、そのクロックの周期Ｔ_ＣＬＫに対するパルス幅Ｔ_ＯＮの比（Ｔ_ＯＮ／Ｔ_ＣＬＫ）によって定義される（図３参照）。

図４は、さらに電圧電流変換部１１３、ＳＷ部１１４の具体的な構成を示す。
電圧電流変換部１１３は、電界効果型トランジスタ（ＦＥＴ）２個を組み合わせたＣＭＯＳインバータを適用できる。
電圧電流変換部１１３は、入力される電圧Ｖ_ＩＮに応じてＦＥＴのドレイン電流が制御され、出力される電流が設定される。
また、ＳＷ部１１４は、電界効果型トランジスタ（ＦＥＴ）２個を組み合わせたＦＥＴスイッチを適用できる。ＳＷ部１１４は、クロックＣＬＫとクロックＣＬＫ反転させた反転クロックＣＬＫ＿ＩＮＶが供給される。ＳＷ部１１４は、クロックＣＬＫがハイレベル、反転クロックＣＬＫ＿ＩＮＶがローレベルである場合に、導通状態になり、電圧電流変換部１１３が出力する電流を出力し、出力電流Ｉ_ＯＵＴを得る。

図１に戻り電圧電流変換部１１〜１４の動作を説明する。
電圧電流変換部１１〜１４は、入力された電圧を電流に変換する最大電圧電流変換利得がそれぞれ異なり、それぞれ最大電圧電流変換利得ＭＧｍ１〜ＭＧｍ４の値を有すものとする。また、電圧電流変換部１ｎは、設定される電圧電流変換利得に低減することが可能である。電圧電流変換部１１〜１４に設定される電圧電流変換利得ＶＧｍ１〜ＶＧｍ４は、それぞれ供給されるクロックＣＫ２１〜ＣＫ２４（まとめて示す場合には、「クロックＣＫｎ」という。）のデューティ比φ１〜φ４（まとめて示す場合には、「デューティ比φｎ」という。）に応じて設定される。
クロックＣＫｎにおけるデューティ比φｎは、それぞれのクロックの周期Ｔ_ＣＬＫに対するパルス幅Ｔ_ＯＮの比によって示される（図３参照）。
電圧電流変換利得ＶＧｍ１〜ＶＧｍ４は、式（１）に示す関係を有している。

ＶＧｍ１＝ＭＧｍ１×φ１、
ＶＧｍ２＝ＭＧｍ２×φ２、
ＶＧｍ３＝ＭＧｍ３×φ３、
ＶＧｍ４＝ＭＧｍ４×φ４ ・・・（１）

電圧電流変換回路１０における電圧電流変換部１ｎは、入力端子が端子ＴＢ１に、出力端子が端子ＴＢ２のそれぞれ接続される。電圧電流変換部１ｎは、信号生成回路２０からクロックＣＫ２１〜ＣＫ２４（まとめて示す場合には、「クロックＣＫ２ｎ」という。）が入力される。
電圧電流変換利得制御器１００における信号生成回路２０は、入力されるクロックＣＬＫＩＮを分周して周波数ｆｓによって示されるクロックＣＫ２１〜ＣＫ２４が生成され出力される。クロックＣＫ２１〜ＣＫ２４は、クロックＣＬＫＩＮに対して、設定されるデューティ比φ１〜φ４（まとめて示す場合には、「デューティ比φｎ」という。）によって示されるクロッククロックＣＫ２１〜ＣＫ２４を出力する。

クロックＣＫ２１〜ＣＫ２４に出力されるクロックの例を図を参照して説明する。
図５は、クロックＣＫｎに設定されるクロックを示す波形である。
この図には、それぞれのデューティ比φｎが、１００％、７５％、５０％及び２５％に設定された場合の波形が示されている。１００％時のトランスコンダクタンスＧｍ_０を基準に、それぞれのデューティ比におけるトランスコンダクタンスをそれぞれ、Ｇｍ_１００、Ｇｍ_７５、Ｇｍ_５０、Ｇｍ_２５で示すと、次式（２）に示される。

Ｇｍ_１００＝１ ×Ｇｍ_０、
Ｇｍ_７５ ＝０．７５×Ｇｍ_０、
Ｇｍ_５０ ＝０．５ ×Ｇｍ_０、
Ｇｍ_２５ ＝０．２５×Ｇｍ_０ ・・・（２）

このように、入力されるクロックのデューティを変化させることにより、トランスコンダクタンスの設定を変更することができる。

図１に戻り電圧電流変換利得制御器１００に設定されるトランスコンダクタンスＶＧｍについて説明する。
このとき、各電圧電流変換部１ｎの働きにより合成されるトランスコンダクタンスＶＧｍは、式（３）に示される。

ＶＧｍ＝ＶＧｍ１＋ＶＧｍ２＋ＶＧｍ３＋ＶＧｍ４ ・・・（３）

式（３）において、ＶＧｍ１〜ＶＧｍ４は、それぞれの電圧電流変換部１１〜１４における電圧電流変換利得を示す。
ここで、最大電圧電流変換利得ＭＧｍ１〜ＭＧｍ４の値について、電圧電流変換部１１の最大電圧電流変換利得ＭＧｍ１を基準にして最大電圧電流変換利得ＭＧｍ２〜ＭＧｍ４の値を、２のべき乗で示される倍率、すなわち２倍、４倍、８倍に順に設定する。式（１）は、設定された倍率の定義にしたがうと式（４）に変換することができる。

ＶＧｍ１＝ＭＧｍ１×１×φ１、
ＶＧｍ２＝ＭＧｍ１×２×φ２、
ＶＧｍ３＝ＭＧｍ１×４×φ３、
ＶＧｍ４＝ＭＧｍ１×８×φ４ ・・・（４）

そして、式（３）に、式（４）を代入すると式（５）が導かれる。

ＶＧｍ＝ＭＧｍ１（１×φ１＋２×φ２＋４×φ３＋４×φ４） ・・・（５）

続いて、上記の構成によって示された電圧電流変換利得制御器１００における各クロックのデューティを定め、そのときのトランスコンダクタンスＶＧｍの変化を示す。
図６は、各クロックに設定されたデューティと電圧電流変換利得制御器１００のトランスコンダクタンスＶＧｍとの関係を示す対応表である。
ここで、クロックＣＫ２１のデューティφ１は、（０、０．２５、０．５、０．７５、１）の５値から選択される。クロックＣＫ２２のデューティφ２、クロックＣＫ２３のデューティφ３及びクロックＣＫ２４のデューティφ４は、（０、０．５、１）の３値から選択される。ここで示したデューティφ１〜φ４は、それぞれ独立に設定することができ、２のべき乗の逆数で示される値を選択した。

各クロックＣＫｎのデューティφｎの値を、（φ４、φ３、φ２、φ１）で示される配列で示す。
一番大きなトランスコンダクタンスＶＧｍを設定する条件は、各クロックＣＫｎのデューティφｎの値を、全て「１」とした場合となる。すなわち配列で示すと、（１、１、１、１）となり、その場合のトランスコンダクタンスＶＧｍは、基本とした最大電圧電流変換利得ＭＧｍ１の１５．０倍になる。
次に大きなトランスコンダクタンスＶＧｍを設定する条件は、各クロックＣＫｎのデューティφｎの値を（１、１、１、０．７５）とした場合であり、そのときのトランスコンダクタンスＶＧｍは、基本とした最大電圧電流変換利得ＭＧｍ１の１４．７５倍になる。
また、各クロックＣＫｎのデューティφｎの値を（１、１、０．５、１）、（１、０．５、１、１）とした場合のトランスコンダクタンスＶＧｍは、それぞれ基本とした最大電圧電流変換利得ＭＧｍ１の１４倍、１３倍になる。

逆に一番小さなトランスコンダクタンスＶＧｍを設定する条件は、各クロックＣＫｎのデューティφｎの値を、（０、０、０、０．２５）とした場合であり、その場合のトランスコンダクタンスＶＧｍは、基本とした最大電圧電流変換利得ＭＧｍ１の０．２５倍になる。
次に小さなトランスコンダクタンスＶＧｍを設定する条件は、各クロックＣＫｎのデューティφｎの値を（０、０、０、０．５）とした場合であり、その場合のトランスコンダクタンスＶＧｍは、基本とした最大電圧電流変換利得ＭＧｍ１の０．５倍になる。
また、各クロックＣＫｎのデューティφｎの値を（０、０、０、１）、（０、０、０．５、１）とした場合のトランスコンダクタンスＶＧｍは、それぞれ基本とした最大電圧電流変換利得ＭＧｍ１の１倍、２倍になる。
図示されるそれぞれの値を選択することにより、限られたデューティ比の組み合わせから、０．２５倍刻みの等間隔で、０．２５倍から１５倍まで倍率を変化させることが容易に行えることを示している。

ここで、電圧電流変換部１ｎを１つの電圧電流変換部１１で構成した電圧電流変換回路３０による電圧電流変換利得制御器３００を想定し、電圧電流変換利得制御器１００と比較する。
電圧電流変換利得制御器３００における電圧電流変換回路３０は、１組のトランスコンダクタンスＧｍと静電容量Ｃをスイッチを介して接続し、そのスイッチをオン／オフさせる時間を制御してトランスコンダクタンスＧｍ_３００を得る。
電圧電流変換利得制御器３００のトランスコンダクタンスＧｍ_３００は、（Ｇｍ×φ）として示され、入力されるクロックのデューティ比φによって決定される。
電圧電流変換利得制御器３００では、デューティ比φが段階的に設定され、設定できる値の段数を多くすることによって、段階的な値に設定されるトランスコンダクタンスＧｍの精度を確保する。設定できるデューティ比の段数を多くすることができない場合には、選択できるトランスコンダクタンスＧｍ_３００の段数も少なくなり、精度の確保が困難であった。

電圧電流変換利得制御器３００に対し、上記に示した電圧電流変換利得制御器１００では、デューティ比φを段階的に設定する値の段数を少なく設定しても精度を確保することができる。図５には、それぞれのデューティ比φに設定される段数を５以下とした例を示した。電圧電流変換利得制御器１００では、最大電圧電流変換利得ＭＧｍ１〜ＭＧｍ４に設定した倍率で重み付けする。また、その倍率以上の値を、デューティ比φ１〜４に設定できる段数とする。そして、最大電圧電流変換利得ＭＧｍ１〜ＭＧｍ４とデューティ比φ１〜４を組み合わせることにより、図５に示したように細かなステップでトランスコンダクタンスＶＧｍを設定することが可能となる。

なお、上記の実施形態において、電圧電流変換利得制御器１００では、最大電圧電流変換利得ＭＧｍ１を有する電圧電流変換部１１と、最大電圧電流変換利得ＭＧｍ１に対し予め定められる所定の倍率（２^ｎ）に設定された最大電圧電流変換利得ＭＧｍ２〜ＭＧｍ４を有する電圧電流変換部１２〜１４とが並列に接続される。電圧電流変換部１１及び電圧電流変換部１２〜１４にそれぞれ供給されるクロックのデューティ比φ１及びデューティ比φ２〜φ４に応じて電圧電流変換部１１〜１４の電圧電流変換利得ＶＧｍ１〜ＶＧｍ４が独立に制御され、電圧電流変換利得ＶＧｍ１〜ＶＧｍ４をそれぞれ加算した値に電圧電流変換利得ＶＧｍが合成される。
これにより、並列接続された電圧電流変換部１１〜１４がそれぞれ出力する電流値を加算することができ、所定の倍率に設定された電圧電流変換部１１〜１４から出力される電流が、クロックのデューティ比φ１〜φ４を乗算した値に制御され、その電流をそれぞれ加算することにより、細かいステップで電圧電流変換利得ＶＧｍを設定することが可能となり、電圧電流変換利得ＶＧｍの実効値を高い精度あるいは広い範囲で可変することが可能となる。

また、電圧電流変換部１１は、デューティ比φ１に基づいたクロックＣＫ２１が供給され、電圧電流変換部１２〜１４は、クロックＣＫ２１と独立に制御されるデューティ比φ２〜４に基づいたクロックＣＫ２２〜２４が供給され、合成された電圧電流変換利得ＶＧｍは、デューティ比φ１と最大電圧電流変換利得ＭＧｍ１の積、デューティ比φ２（〜φ４）と最大電圧電流変換利得ＭＧｍ２（〜ＭＧｍ４）の積を加算して導かれた値に設定される。
これにより、最大電圧電流変換利得ＭＧｍ１〜ＭＧｍ４に設定した倍率と、デューティ比φ１〜４を組み合わせることにより、細かなステップでトランスコンダクタンスＶＧｍを設定することが可能となる。

また、最大電圧電流変換利得ＭＧｍ２〜ＭＧｍ４において、最大電圧電流変換利得ＭＧｍ１に対し予め定められる所定の倍率は、２のべき乗（２^ｎ）によって定められる倍率とする。
これにより、最大電圧電流変換利得ＭＧｍ２〜ＭＧｍ４を２進数で示される値に応じた所定の倍率に設定することができ、２進数の逆数で示されるデューティ比によって制御することにより、演算時に生じる誤差の影響を低減することができる。

また、デューティ比φ１〜φ４は、２のべき乗の逆数で定められる値とする。
これにより、２進数で示される値に応じて設定された電圧電流変換利得に、２進数の逆数で示されるデューティ比を乗算することにより、演算時に生じる誤差の影響を低減することができる。

なお、最大電圧電流変換利得ＭＧｍ２〜ＭＧｍ４は、最大電圧電流変換利得ＭＧｍ１に対し予め定められる所定の倍率に、２のべき乗（２^ｎ）で示される値に代えて１０のべき乗（１０^ｎ）で示される値を選択して設定することもできる。その場合に設定されるクロックＣＫ２ｎのデューティ比φｎは、０．１ピッチの１０段階のステップ（０．１、０．２、・・・、０．９、１）とすることにより、１０進数で示される値で制御することが容易となる。
これにより、最大電圧電流変換利得ＭＧｍ２〜ＭＧｍ４を１０進数で示される値に応じた所定の倍率に設定することができ、１０進数の逆数で示されるデューティ比によって制御することにより、演算時に生じる誤差の影響を低減することができる。

また、無線装置では、電圧電流変換利得制御器１００を適用したＧｍ−Ｃフィルタ回路を受信回路などに適用することができる。
これにより、Ｇｍ−Ｃフィルタ回路は、細かいステップで電圧電流変換利得が制御できる電圧電流変換利得制御器１００を適用した構成とすることで、静電容量Ｃを固定していても細かいステップで選択する周波数の設定が行えるようになる。このようなＧｍ−Ｃフィルタ回路を無線装置の高周波回路におけるフィルタ回路に適用し、フィルタ回路によって選択されたスペクトルを抽出することにより、広範囲の周波数帯域から任意のスペクトルを選択することができるようになる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
本発明の電圧電流変換利得制御器における、電圧電流変換回路には、あらゆる種類の電圧電流変換回路を使用することができ、電圧電流変換回路の構成数や接続形態についても特に限定されるものではない。

なお、本発明の電圧電流変換利得制御器は、電圧電流変換利得制御器１００に相当する。また、本発明の電圧電流変換回路は、電圧電流変換回路１０に相当する。また、本発明の電圧電流変換部は、電圧電流変換部１１、１２、１３、１４に相当する。

１００ 電圧電流変換利得制御器
１０ 電圧電流変換回路
１１、１２、１３、１４ 電圧電流変換部
２０ 信号生成回路

Claims (7)

1. 電圧電流変換利得を制御可能な電圧電流変換利得制御器であって、
   第１の最大電圧電流変換利得を有する第１の電圧電流変換部と、前記第１の最大電圧電流変換利得に対し予め定められる所定の倍率で、当該第１の最大電圧電流変換利得より大きく設定された第２の最大電圧電流変換利得を有する第２の電圧電流変換部とが並列に接続され、前記第１及び第２の電圧電流変換部にそれぞれ供給されるクロックの第１及び第２のデューティ比に応じて前記第１及び第２の電圧電流変換部の電圧電流変換利得が独立に制御され、前記電圧電流変換利得をそれぞれ加算した値に電圧電流変換利得が合成され、
   前記第１の電圧電流変換部は、
   前記第１のデューティ比に基づいたクロックが供給され、
   前記第２の電圧電流変換部は、
   前記第１のクロックと独立に制御される第２のデューティ比に基づいたクロックが供給され、
   前記第１のデュ−ティ比が前記第２のデューティ比に対し、細かく設定可能である
   ことを特徴とする電圧電流変換利得制御器。
2. 前記合成された電圧電流変換利得は、
   前記第１のデューティ比と前記第１の最大電圧電流変換利得の積、前記第２のデューティ比と前記第２の最大電圧電流変換利得の積を加算して導かれた値に設定される
   ことを特徴とする請求項１に記載の電圧電流変換利得制御器。
3. 前記第１の最大電圧電流変換利得に対し予め定められる所定の倍率は、２のべき乗によって定められる倍率とする
   ことを特徴とする請求項１又は請求項２に記載の電圧電流変換利得制御器。
4. 前記第１及び第２のデューティ比は、２のべき乗の逆数で定められる値とする
   ことを特徴とする請求項１から請求項３のいずれかに記載の電圧電流変換利得制御器。
5. 前記第１の最大電圧電流変換利得に対し予め定められる所定の倍率は、１０のべき乗によって定められる倍率とする
   ことを特徴とする請求項１又は請求項２に記載の電圧電流変換利得制御器。
6. 複数の電圧電流変換部を備える電圧電流変換利得制御器の電圧電流変換利得制御方法であって、
   並列に接続され、最大電圧電流変換利得が所定の倍率に設定された複数の電圧電流変換部にそれぞれ供給されるクロックのデューティ比に応じて該電圧電流変換部の電圧電流変換利得をそれぞれ独立に制御して、該電圧電流変換利得をそれぞれ加算することにより導かれる値に電圧電流変換利得が合成され、
   前記電圧電流変換部の中で最も最大電圧電流変換利得の小さい電圧電流変換部に、
   前記第１のデューティ比に基づいた第１のクロックが供給され、
   他の前記電圧電流変換部に、
   前記第１のクロックと独立に制御される第２のデューティ比に基づいた第２のクロックが供給され、
   前記第１のデュ−ティ比が前記第２のデューティ比に対し、細かく設定可能である
   ことを特徴とする電圧電流変換利得制御方法。
7. 請求項１から請求項５に記載の電圧電流変換利得制御器を適用したフィルタ回路を用いる
   ことを特徴とする無線装置。

Images