JP5332454B2 - 画素回路の駆動方法、発光装置および電子機器 - Google Patents

Description

本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。

発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタや発光素子の電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調値に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。
特開２００７−３１０３１１号公報

しかし、特許文献１の技術で駆動電流の誤差が有効に補償されるのは特定の階調値が指定された場合に限定され、階調値によっては駆動電流の誤差を解消できない場合がある。以上の事情に鑑みて、本発明は、複数の階調値について駆動電流の誤差を抑制することを目的とする。

以上の課題を解決するために、本発明の第１の態様に係る画素回路の駆動方法は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、発光素子と、を具備する画素回路を駆動する方法であって、第１電極に基準電位を供給するとともに、駆動トランジスタを導通させて駆動トランジスタをダイオード接続することで、駆動トランジスタのゲート・ソース間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を補償期間において実行し、補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を信号線から第１電極に供給するとともに駆動トランジスタをダイオード接続することで、駆動トランジスタのゲート・ソース間の電圧を、階調値に応じた電圧に変化させるとともに、駆動トランジスタの閾値電圧に漸近させる第２補償動作を、当該階調値に応じて可変に設定された時間長にわたって実行し、書込期間の経過後の駆動期間において、駆動トランジスタのダイオード接続を解除し、そのときの駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を発光素子に供給する。

以上の方法においては、書込期間における補償動作（第２補償動作）の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。

本発明の好適な態様では、発光素子の一方の電極は駆動トランジスタのドレインに接続され、補償期間および書込期間において、発光素子の他方の電極に第１電位を供給することで、発光素子の閾値電圧を下回るように発光素子の両端間の電圧を設定し、駆動期間において、発光素子の他方の電極に第２電位を供給することで、発光素子の閾値電圧を上回るように発光素子の両端間の電圧を設定する。この態様によれば、発光素子の他方の電極に供給される電位を変化させることで発光素子のオン状態およびオフ状態を切り替えることができるから、発光素子に対する駆動電流の供給の可否を決定するためのスイッチング素子を駆動電流の経路上に設けなくて済む。従って、画素回路の構成を簡素化できるという利点がある。

本発明の好適な態様では、駆動電流の経路上に設けられたスイッチング素子を備え、補償期間および書込期間においてスイッチング素子をオフ状態にする一方、駆動期間においてスイッチング素子をオン状態にすることで駆動電流を前記発光素子に供給する。この態様によれば、補償期間および書込期間においてスイッチング素子はオフ状態であるから、発光素子における電極の電位を変化させなくても発光素子は確実にオフ状態（非発光状態）になる。

以上の態様において、階調電位の供給による駆動トランジスタのゲートの電位の変化量が大きいほど、駆動電流の誤差を抑制できる第２補償動作の時間長が短くなるという傾向を前提とすれば、書込期間において階調電位を供給したときの駆動トランジスタのゲートの電位の変化量が大きいほど第２補償動作の時間長が短くなるように、当該画素回路に指定された階調値に応じて第２補償動作の時間長を可変に設定する。

ところで、階調値が小さいほど、駆動電流の誤差を抑制できる第２補償動作の時間長が長くなるという傾向のもとで、階調値が小さい場合にも駆動電流の誤差を完全に低減しようとすれば、補償動作の時間長を過度に長くする必要がある。そこで、本発明の好適な態様において、階調値が所定値を下回る場合には、補償動作の時間長を、階調値に依存しない所定値に設定する（すなわち補償動作の時間長に上限値を設定する）。以上の方法によれば、階調値が小さい場合にも補償動作の時間長が適度な長さに抑制されるという利点がある。

本発明の好適な態様において、補償期間では、駆動トランジスタのゲート・ソース間の電圧を、第１補償動作によって駆動トランジスタの閾値電圧に設定する。この態様によれば、駆動トランジスタの閾値電圧の誤差が第１補償動作で正確に補償されるという利点がある。なお、駆動トランジスタのゲート・ソース間の電圧が駆動トランジスタの閾値電圧に完全に合致するためには理論上は無限の時間長が必要となるから、本発明において「駆動トランジスタのゲート・ソース間の電圧を駆動トランジスタの閾値電圧に設定する」とは、駆動トランジスタのゲート・ソース間の電圧が駆動トランジスタの閾値電圧に充分に近接した状態（実質的に閾値電圧に到達した状態）を意味する。

本発明の別の態様において、補償期間では、階調値に応じて可変に設定された時間長にわたって第１補償動作を実行する。この態様によれば、第１補償動作および第２補償動作の双方の時間長が階調値に応じて可変に設定されるから、第１補償動作の時間長のみを調整する場合と比較して広い範囲にわたる階調値について駆動電流の誤差を抑制することが可能である。

本発明の第２の態様に係る画素回路の駆動方法は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、発光素子と、を各々が含む複数の画素回路を駆動する方法であって、複数の画素回路の各々について、当該画素回路に指定された階調値に応じた階調電位を信号線から当該画素回路の第１電極に供給するとともに駆動トランジスタをダイオード接続することで、当該画素回路の駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に漸近させる第２補償動作を、第１期間と第２期間とを各々が含む複数の単位期間のうち当該画素回路に対応する単位期間の前記第２期間において、当該階調値に応じて可変に設定された時間長にわたって実行する一方、基準電位を信号線から当該画素回路の第１電極に供給するとともに、駆動トランジスタを導通させて駆動トランジスタをダイオード接続することで、当該画素回路の駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に漸近させる第１補償動作を、当該画素回路に対応する単位期間の第２期間の開始前の第１期間、および、当該画素回路に対応する単位期間の開始前の２以上の単位期間にわたって実行し、当該画素回路に対応する単位期間の第２期間の経過後に、駆動トランジスタのダイオード接続を解除し、そのときの駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を発光素子に供給する。

この態様においても、第２補償動作の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。さらに、２以上の単位期間にわたって第１補償動作が実行されるから、駆動トランジスタのゲート・ソース間の電圧を第１補償動作で駆動トランジスタの閾値電圧に充分に近接させることができる。また、共通の信号線が基準電位の供給と階調電位の供給とに兼用されるから、基準電位と階調電位とが別個の配線で各画素回路に供給される構成と比較して、画素回路の構成が簡素化されるという利点もある。なお、第１期間と第２期間との先後および比率や第１補償動作を実行する単位期間の個数は本発明において任意である。

本発明の第３の態様に係る画素回路の駆動方法は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、発光素子と、を各々が含む複数の画素回路を駆動する方法であって、複数の画素回路の各々について、当該画素回路に指定された階調値に応じた階調電位を信号線から当該画素回路の第１電極に供給するとともに駆動トランジスタをダイオード接続することで、当該画素回路の駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に漸近させる第２補償動作を、当該画素回路に対応する前記単位期間において、当該階調値に応じて可変に設定された時間長にわたって実行する一方、基準電位を給電線から当該画素回路の第１電極に供給するとともに、駆動トランジスタを導通させて駆動トランジスタをダイオード接続することで、当該画素回路の駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に漸近させる第１補償動作を、当該画素回路に対応する単位期間の開始前の２以上の単位期間にわたって実行し、当該画素回路に対応する単位期間の経過後に、駆動トランジスタのダイオード接続を解除し、そのときの駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を前記発光素子に供給する。

この態様においても、第２補償動作の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。さらに、２以上の単位期間にわたって第１補償動作が連続的に実行されるから駆動トランジスタのゲート・ソース間の電圧を第１補償動作で駆動トランジスタの閾値電圧に充分に接近させることができる。また、第２補償動作の時間長を最長で単位期間の全体の時間長まで設定できる（第２補償動作の時間長の変化幅を充分に確保できる）という利点もある。なお、第１補償動作を実行する単位期間の個数は本発明において任意である。

なお、本発明に係る画素回路の駆動方法において、第１補償動作が複数の単位期間にて実行されるか１個の単位期間にて実行されるか（第１補償動作が行われる期間が複数の単位期間にわたるか、１個の単位期間に包含されるか）は不問であるから、第２の態様および第３の態様に係る駆動方法は、第１の態様に係る駆動方法に包含される。

本発明の第１の態様に係る発光装置は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、発光素子と、信号線と第１電極との間に介在する第１スイッチング素子と、駆動トランジスタのゲートとドレインとの間に介在する第２スイッチング素子と、を含む画素回路と、本発明の第１の態様に係る駆動方法を実行する駆動回路とを具備する。第１の態様に係る発光装置によれば、第１の態様に係る駆動方法と同様の効果が実現される。

第１の態様に係る発光装置の好適な態様では、画素回路は、駆動電流の経路上に設けられた第３スイッチング素子をさらに備え、駆動回路は、補償期間および書込期間において第３スイッチング素子をオフ状態にする一方、書込期間の経過後に第３スイッチング素子をオン状態にすることで、駆動電流を発光素子に供給する。

本発明の第２の態様に係る発光装置は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、発光素子と、信号線と第１電極との間に介在する第１スイッチング素子と、駆動トランジスタのゲートとドレインとの間に介在する第２スイッチング素子と、を各々が含む複数の画素回路と、本発明の第２の態様に係る駆動方法を実現する駆動回路とを具備する。第２の態様に係る発光装置によれば、第２の態様に係る駆動方法と同様の効果が実現される。

本発明の第３の態様に係る発光装置は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、発光素子と、信号線と第１電極との間に介在する第１スイッチング素子と、駆動トランジスタのゲートとドレインとの間に介在する第２スイッチング素子と、給電線と第１電極との間に介在する第４スイッチング素子と、を各々が含む複数の画素回路と、本発明の第３の態様に係る駆動方法を実現する駆動回路とを具備する。第３の態様に係る発光装置によれば、第３の態様に係る駆動方法と同様の効果が実現される。

本発明に係る発光装置は、各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、基板上に形成された薄膜トランジスタで構成され得る。

素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、走査線１２とともにＸ方向に延在するｍ本の給電線１６が形成される。

走査線駆動回路３２は、所定の順番で順次にアクティブレベル（ローレベル）になる走査信号ＧA（ＧA[1]〜ＧA[m]）を各走査線１２に出力することで各画素回路Ｕを行単位で順次に選択する。電位制御回路３６は、電位ＶCT（ＶCT[1]〜ＶCT[m]）を生成して各給電線１６に出力する。

信号線駆動回路３４は、画素回路Ｕの動作を規定する信号Ｓ（Ｓ[1]〜Ｓ[n]）を生成して各信号線１４に出力する。図１に示すように、信号線駆動回路３４は、各信号線１４に対応するｎ個の単位回路４０を具備する。第ｊ番目（ｊ＝１〜ｎ）の単位回路４０は信号Ｓ[j]を第ｊ番目の信号線１４に出力する。例えば、単位回路４０は、信号Ｓ[j]を、走査線駆動回路３２による選択行の第ｊ列目の画素回路Ｕに指定された階調値Ｄに対応する電位（以下「階調電位」という）ＶDATAに設定する。

図２は、画素回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図２に示すように、素子部１０には、Ｘ方向に延在する第１制御線２０および第２制御線２２がｍ本の走査線１２の各々に対応して設けられる。第１制御線２０および第２制御線２２の各々には、駆動回路３０（例えば走査線駆動回路３２）から所定の信号が供給される。より具体的には、第１制御線２０には初期化信号Ｇrst[i]が供給され、第２制御線２２には制御信号ＧC[i]が供給される。また、図２に示すように、素子部１０には、Ｙ方向に延在する初期化線２４が信号線１４に対応して設けられる。初期化線２４には、図示しない電源回路から初期化電位Ｖrstが供給される。

図２に示すように、画素回路Ｕは、発光素子Ｅと、駆動トランジスタTDRと、第１スイッチング素子Tr1と、第２スイッチング素子Tr2と、第３スイッチング素子Tr3と、容量素子Ｃ0（容量値cp0）と、保持容量Ｃ1（容量値cp1）とを含んで構成される。発光素子Ｅと駆動トランジスタＴDRとは、給電線１８と給電線１６を結ぶ経路上に直列に接続される。給電線１８には電源回路（図示略）から所定の電位ＶELが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させた有機ＥＬ素子である。図２に示すように、発光素子Ｅの陽極は駆動トランジスタTDRに接続され、陰極は給電線１６に接続される。図２に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。

図２に示すように、駆動トランジスタTDRは、給電線１８にソースが接続されるとともにドレインが発光素子Ｅの陽極に接続されたＰチャネル型のトランジスタ（例えば薄膜トランジスタ）である。容量素子Ｃ0は、第１電極Ｌ１および第２電極Ｌ２を有し、第２電極Ｌ２は駆動トランジスタTDRのゲートに接続される。第１電極Ｌ１と信号線１４との間には、Ｐチャネル型のトランジスタである第１スイッチング素子Tr1が介在する。第１スイッチング素子Tr1のゲートは走査線１２に接続される。走査信号ＧA[i]がローレベルに遷移すると第１スイッチング素子Tr1がオン状態になって第１電極Ｌ１と信号線１４とが導通する一方、走査信号ＧA[i]がハイレベルに遷移すると第１スイッチング素子Tr1はオフ状態になって第１電極Ｌ１と信号線１４とが非導通になる。

図２に示すように、駆動トランジスタTDRのゲートと初期化線２４との間には、Ｐチャネル型のトランジスタである第２スイッチング素子Tr2が介在する。第２スイッチング素子Tr2のゲートは第１制御線２０に接続される。初期化信号Ｇrst[i]がローレベルに遷移すると第２スイッチング素子Tr2がオン状態になって駆動トランジスタTDRのゲートと初期化線２４とが導通する一方、初期化信号Ｇrst[i]がハイレベルに遷移すると第２スイッチング素子Tr2がオフ状態になって駆動トランジスタTDRのゲートと初期化線２４とが非導通になる。

図２に示すように、駆動トランジスタTDRのゲートとドレインとの間には、Ｐチャネル型のトランジスタである第３スイッチング素子Tr3が介在する。第３スイッチング素子Tr3のゲートは第２制御線２２に接続される。制御信号ＧC[i]がローレベルに遷移すると第３スイッチング素子Tr3がオン状態になって駆動トランジスタTDRのゲートとドレインとが導通する一方、制御信号ＧC[i]がハイレベルに遷移すると第３スイッチング素子Tr3がオフ状態になって駆動トランジスタTDRのゲートとドレインとが非導通になる。

図２に示すように、駆動トランジスタTDRのゲートとソースとの間には、保持容量Ｃ1が介在する。保持容量Ｃ1は、駆動トランジスタTDRのゲート・ソース間の電圧を保持するための手段であり、保持容量Ｃ1の一方の電極は駆動トランジスタTDRのゲートに接続され、他方の電極は給電線１８に接続される。

次に、図３を参照して、第ｉ行に属する第ｊ列目の画素回路Ｕに着目して駆動回路３０の動作（画素回路Ｕを駆動する方法）を説明する。図３に示すように、走査線駆動回路３２は、垂直走査期間内の第ｉ番目の単位期間Ｈ[i]にて走査信号ＧA[i]をローレベルに設定する。走査信号ＧA[i]がローレベルに設定されると、第ｉ行に属するｎ個の画素回路Ｕの第１スイッチング素子Tr1が同時にオン状態に遷移する。

図３に示すように、単位期間Ｈ[i]は、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRとを含む。初期化期間ＰRSにおいては、駆動トランジスタTDRのゲートの電位ＶGを初期化することで駆動トランジスタTDRを導通させる。初期化期間ＰRSの経過後の補償期間ＰCPにおいては、駆動トランジスタTDRをダイオード接続することで、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSを駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる。補償期間ＰCPの経過後の書込期間ＰWRにおいては、駆動トランジスタTDRの電圧ＶGSを、補償期間ＰCPにて設定された電圧から画素回路Ｕに対して指定された階調値Ｄに応じた電圧に変化させるとともに駆動トランジスタTDRの閾値電圧ＶTHに漸近させる。書込期間ＰWRの経過後の駆動期間ＰDRにおいては、駆動トランジスタTDRの電圧ＶGSに応じた駆動電流ＩDRを発光素子Ｅに供給する。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。以下では、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRと駆動期間ＰDRとに区分して、画素回路Ｕの具体的な動作を説明する。

［１］初期化期間ＰRS（図４）
図３に示すように、駆動回路３０（例えば走査線駆動回路３２）は、初期化信号Ｇrst[i]をローレベルに設定する。従って、図４に示すように、第２スイッチング素子Tr2がオン状態に遷移し、駆動トランジスタTDRのゲートは第２スイッチング素子Tr2を介して初期化線２４に導通する。これにより、駆動トランジスタTDRのゲートの電位ＶGは、初期化電位Ｖrstに設定される。また、駆動トランジスタTDRのソースの電位ＶSは一定の電位ＶEL（＞Ｖrst）に維持される。従って、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが定電位ＶELと初期化電位Ｖrstとの差分の電圧ＶGS1（＝ＶEL−Ｖrst）に初期化される。

初期化電位Ｖrstは、以下の数式(1)のように、駆動トランジスタTDRのゲート・ソース間の電圧ＶGS1が駆動トランジスタTDRの閾値電圧ＶTHを充分に上回るように設定される。従って、初期化期間ＰRSにおいては、駆動トランジスタTDRはオン状態になる。
ＶGS1＝ＶEL−Ｖrst≫ＶTH ……(1)

図３に示すように、電位制御回路３６は、給電線１６に出力する電位ＶCT[i]を第１電位ＶCT1に設定する。第１電位ＶCT1は、以下の数式(2)のように、給電線１８の電位ＶELとの差分の電圧（＝ＶEL−ＶCT1）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。従って、初期化期間ＰRSにおいては、発光素子Ｅがオフ状態（非発光状態）になる。
ＶEL−ＶCT1≪ＶTH_OLED ……(2)

また、図３に示すように、駆動回路３０は、制御信号ＧC[i]をローレベルに設定する。従って、図４に示すように、第３スイッチング素子Tr3がオン状態に遷移し、駆動トランジスタTDRのドレインとゲートとは第３スイッチング素子Tr3を介して接続（ダイオード接続）される。前述したように、駆動トランジスタTDRのゲートは第２スイッチング素子Tr2を介して初期化線２４と導通するから、駆動トランジスタTDRのドレインは、第３スイッチング素子Tr3および第２スイッチング素子Tr2を介して初期化線２４と導通する。これにより、駆動トランジスタTDRのドレインの電位は初期化電位Ｖrstに設定（リセット）される。

前述したように駆動トランジスタTDRはオン状態であり、発光素子Ｅはオフ状態であるから、駆動トランジスタTDRのソースとドレインとの間を流れる電流Ｉdsが、駆動トランジスタTDRのドレインから、第３スイッチング素子Tr3および第２スイッチング素子Tr2を介して初期化線２４へ流れる。電流Ｉdsは、以下の数式(3)で表現される。数式(3)のμは駆動トランジスタTDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）^２ ……(3)

さらに、図３および図４に示すように、信号線駆動回路３４は信号Ｓ[j]を基準電位ＶREFに設定する。初期化期間ＰRSにおいて第１スイッチング素子Tr1はオン状態であるから、容量素子Ｃ0における第１電極Ｌ１は第１スイッチング素子Tr1を介して信号線１４に導通する。従って、第１電極Ｌ１の電位は基準電位ＶREFに設定される。一方、容量素子Ｃ0における第２電極Ｌ２の電位（駆動トランジスタTDRのゲートの電位ＶG）は初期化電位Ｖrstに設定されるから、容量素子Ｃ0の両端間の電圧はＶREF−Ｖrstに保持される。

［２］補償期間ＰCP（図５）
図３に示すように、補償期間ＰCPが開始すると、駆動回路３０は、初期化信号Ｇrst[i]をハイレベルに設定する。従って、図５に示すように、第２スイッチング素子Tr2がオフ状態に遷移する。一方、制御信号ＧC[i]がローレベルに維持されることで、駆動トランジスタTDRは引き続きダイオード接続される。また、電位制御回路３６は電位ＶCT[i]を第１電位ＶCT1に維持し、信号線駆動回路３４は信号Ｓ[j]を基準電位ＶREFに維持する。

従って、数式(3)の電流Ｉdsは、第３スイッチング素子Tr3を介して駆動トランジスタTDRのゲートへ流れ込む。これにより、容量素子Ｃ0、保持容量Ｃ1に電荷が充電され、図３に示すように駆動トランジスタTDRのゲートの電位ＶGは徐々に上昇する。駆動トランジスタTDRのソースの電位ＶSは給電線１８の電位ＶELに固定されるから、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSはゲートの電位ＶGの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPにおいては、駆動トランジスタTDRの電圧ＶGSを、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶEL−Ｖrst）から経時的に低下して閾値電圧ＶTHに漸近させる動作（以下「第１補償動作」という）が実行される。補償期間ＰCPの時間長は、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが補償期間ＰCPの終点にて閾値電圧ＶTHに充分に近接する（理想的には合致する）ように設定される。従って、駆動トランジスタTDRは、補償期間ＰCPの終点にて殆どオフ状態になる。

［３］書込期間ＰWR（図６）
図３に示すように、書込期間ＰWRは待機期間ＰWR１と動作期間ＰWR2とに区分される。待機期間ＰWR1は、書込期間ＰWRの始点から時間長ｔaが経過するまでの期間であり、動作期間ＰWR2は、書込期間ＰWRの残余の期間（待機期間ＰWR1の終点から書込期間ＰWRの終点までの時間長ｔbの期間）である。動作期間ＰWR2の時間長tbは、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。すなわち、図３に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長ｔbは、階調値Ｄが低階調（低輝度）を指定する場合の時間長ｔbと比較して短い。書込期間ＰWRの時間長は固定値であるから、待機期間ＰWR1の時間長ｔaは時間長ｔb（階調値Ｄ）に応じて変化する。なお、動作期間ＰWR2の時間長ｔbの設定については後述する。

図３に示すように、待機期間ＰWR1では補償期間ＰCPの状態が維持される。すなわち、容量素子Ｃ0の第１電極Ｌ１に対する基準電位ＶREFの供給が継続されたまま、駆動トランジスタTDRは、第１補償動作で電圧ＶGSが閾値電圧ＶTHに設定された結果としてオフ状態を維持する。

図３および図６に示すように、時間長ｔaが経過して動作期間ＰWR2の始点が到来すると、信号線駆動回路３４は信号Ｓ[j]を階調電位ＶDATAに変化させる。階調電位ＶDATAは、画素回路Ｕ（発光素子Ｅ）に指定された階調値Ｄに応じて可変に設定される。第１スイッチング素子Tr1は書込期間ＰWRでもオン状態を維持するから、容量素子Ｃ0における第１電極Ｌ１の電位は、待機期間ＰWR1における基準電位ＶREFから階調電位ＶDATAに変化する。そして、駆動トランジスタTDRのゲートの電位ＶGは第１電極Ｌ１の電位の変化量△Ｖ１（△Ｖ１＝ＶREF−ＶDATA）に応じて変化する。動作期間ＰWR2では、駆動トランジスタTDRが待機期間ＰWR1に引き続きダイオード接続されて駆動トランジスタTDRのゲートとドレインとが導通するから、動作期間ＰWR2の開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖを容量素子Ｃ0と保持容量Ｃ1と発光素子Ｅに付随する容量Ｃ2との容量比に応じて分割した電圧（△Ｖ１・cp0／（cp0＋cp1＋cp2））に相当する。

したがって、動作期間ＰWR2の開始の直後における駆動トランジスタTDRのゲート・ソース間の電圧ＶGS2は、以下の数式(4)のように表現される。数式(4)における電圧ＶINは、第１電極Ｌ１に階調電位VDATAを供給したときの駆動トランジスタTDRのゲートの電位ＶGの変化量（△Ｖ１・cp0／（cp0＋cp1＋cp2））に相当する。
ＶGS2＝ＶTH＋ΔＶ１・ｃp0/（ｃp0＋ｃp1＋cp2）
＝ＶIN＋ＶTH ……(4)
以上のように電圧ＶGS2が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと基準電位ＶREFとの差分）に応じて閾値電圧ＶTHを上回る電圧に設定されることで、駆動トランジスタTDRはオン状態に変化する。

前述したように、動作期間ＰWR2においては駆動トランジスタTDRはダイオード接続されるから、数式(3)の電流Ｉdsは、第３スイッチング素子Tr3を介して駆動トランジスタTDRのゲートに流れ込む。これにより、図３に示すように駆動トランジスタTDRのゲートの電位ＶGは徐々に上昇する。駆動トランジスタTDRのソースの電位ＶSは電位ＶELに固定されるから、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSはゲートの電位ＶGの上昇とともに低下する。すなわち、補償期間ＰCPと同様に、書込期間ＰWRの動作期間ＰWR2においては、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSを、階調電位ＶDATAの供給で設定された電圧ＶGS2から閾値電圧ＶTHに漸近させる動作（以下「第２補償動作」という）が実行される。従って、動作期間ＰWR2の終点（書込期間ＰWRの終点）においては、図３に示すように、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが、式(4)の電圧ＶGS2よりも△Ｖ２だけ低い数式(5)の電圧ＶGS3に設定される。電圧△Ｖ２は、第２補償動作による駆動トランジスタTDRのゲートの電位ＶGの変化量に相当する。
ＶGS3＝ＶGS2−ΔＶ２
＝ＶIN＋ＶTH−ΔＶ２ ……(5)
電圧ＶGS3は、階調電位ＶDATAおよび時間長ｔbに応じて変化する。したがって、動作期間ＰWR2の時間長ｔbを階調値Ｄに応じて制御する動作は、動作期間ＰWR2の終点における電圧ＶGS3を階調値Ｄに応じて可変に制御する動作としても把握される。

動作期間ＰWR2の始点から駆動トランジスタTDRがオン状態に変化するまでの時間長は充分に短いから、動作期間ＰWR2の時間長ｔbは第２補償動作が実行される時間長に相当する。時間長ｔbは、動作期間ＰWR2の終点における駆動トランジスタTDRのゲート・ソース間の電圧ＶGS3が、閾値電圧ＶTHと同等の電圧（階調値Ｄが最低階調を指定する場合）または閾値電圧ＶTHを上回る電圧となる範囲内で設定される。すなわち、階調値Ｄが最低階調以外の階調を指定する場合には動作期間ＰWR2の終点にて駆動トランジスタTDRはオン状態を維持する。

［４］駆動期間ＰDR（図７）
図３に示すように、駆動期間ＰDRが開始すると、駆動回路３０は走査信号ＧA[i]をハイレベル（非アクティブレベル）に変化させる。したがって、図７に示すように、第ｉ行目の各画素回路Ｕの第１スイッチング素子Tr1はオフ状態に変化し、容量素子Ｃ0の第１電極Ｌ１に対する電位の供給が停止する。また、図３に示すように、駆動回路３０は制御信号ＧC[i]をハイレベルに設定する。従って、第３スイッチング素子Tr3はオフ状態に遷移し、駆動トランジスタTDRのダイオード接続が解除される。

さらに、図３および図７に示すように、電位制御回路３６は、給電線１６に出力する電位ＶCT[i]を第２電位ＶCT2に設定する。第２電位ＶCT2は、以下の数式(6)のように、給電位線１８の電位ＶELとの差分の電圧（＝ＶEL−ＶCT2）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に上回るように設定される。
ＶEL−ＶCT2≫ＶTH_OLED ……(6)
そうすると、数式(3)の電流Ｉdsが発光素子Ｅへ向かって流れて容量Ｃ2が充電される。したがって、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが数式(5)の電圧ＶGS3に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタTDRのドレインの電位）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達した時点で電流Ｉdsが駆動電流ＩDRとして発光素子Ｅに供給される。駆動電流ＩDRは以下の数式(7)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS3−ＶTH）^２
＝１/２・μ・Ｗ/Ｌ・Ｃox・｛（ＶIN＋ＶTH−△Ｖ２）−ＶTH｝^２
＝Ｋ・（ＶIN−△Ｖ２）^２ ……(7)
Ｋ＝１/２・μ・Ｗ/Ｌ・Ｃox
以上のように駆動電流ＩDRは、階調電位ＶDATAを反映した電圧ＶGS3に応じた電流量に制御されるから、発光素子Ｅは階調電位ＶDATA（すなわち階調値Ｄ）に応じた輝度で発光する。発光素子Ｅの発光は、走査信号ＧA[i]が次にアクティブレベルとなる初期化期間ＰRSの開始まで継続される。

数式(7)に示すように、駆動電流ＩDRは閾値電圧ＶTHに依存しない。したがって、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに誤差がある場合でも、駆動電流ＩDRは階調電位ＶDATAに対応した目標値に設定される。

ここで、数式(7)の電圧ΔＶ２（第２補償動作による駆動トランジスタTDRのゲート−ソース間の電圧ＶGSの変化量）は駆動トランジスタTDRの移動度μに依存する。さらに詳述すると、駆動トランジスタTDRの移動度μが大きいほど電圧ΔＶ２は増加する。以上のように駆動トランジスタTDRの移動度μが第２補償動作で駆動電流ＩDRに反映されるから、駆動トランジスタTDRの移動度μに起因した駆動電流ＩDRの誤差を、書込期間ＰWR（動作期間ＰWR2）における第２補償動作で補償することが可能である。

しかし、第２補償動作の時間長ｔbを、階調値Ｄに依存しない所定値に固定した構成（以下「対比例」という）のもとでは、以下に説明するように、駆動トランジスタTDRの移動度μの誤差を有効に補償できるのが、特定の階調値Ｄ（階調電位ＶDATA）を指定した場合に制限されるという問題がある。

図８は、対比例における階調電位ＶDATAと駆動電流ＩDRの電流量の誤差との相関を示すグラフである。図８の横軸は、基準電位ＶREFを基準値とした階調電位ＶDATAの電圧値を意味し、図８の縦軸は、同じ階調値Ｄが指定された場合の駆動電流ＩDRの電流量の最大値と最小値との相対比（最大誤差比）を意味する。図８から理解されるように、第２補償動作の時間長ｔbを固定値とした場合、階調電位ＶDATAが所定値ＶD0に設定された場合には駆動電流ＩDRの誤差は確かに低減されるが、階調電位ＶDATAが所定値ＶD0から離れるほど駆動電流ＩDRの誤差が増大する。すなわち、対比例においては、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差を解消することが困難であるという問題がある。

図９は、本形態の動作期間ＰWR2の時間長ｔbと駆動電流ＩDRの誤差（最大誤差比）との関係を、階調電位ＶDATAを変化させた複数の場合（ＶD1＜ＶD2＜ＶD3＜ＶD4＜ＶD5）について図示したグラフである。駆動電流ＩDRの誤差が最小となる時間長ｔbは階調電位ＶDATAに応じて相違するという傾向が図９から見出される。すなわち、階調電位ＶDATAが低いほど、駆動電流ＩDRの誤差が最小となる時間長ｔbは短くなる。以上の知見から、本形態においては、動作期間ＰWR2の時間長ｔbを階調値Ｄ（階調電位ＶDATA）に応じて可変に設定することで、階調電位ＶDATAの高低に拘わらず駆動電流ＩDRの誤差を抑制する。例えば、階調電位ＶDATAが図９の電位ＶD1に設定される場合には時間長tbが所定値Ｔ1に設定され、階調電位ＶDATAが電位ＶD1よりも高い電位ＶD2に設定される場合には時間長tbが所定値Ｔ2（Ｔ2＞Ｔ1）に設定されるといった具合である。

次に、動作期間ＰWR2内の第２補償動作について詳細に検討する。第２補償動作の実行中に駆動トランジスタＴDRのソース−ドレイン間に流れる電流Ｉdsと、電流Ｉdsで充電される容量（容量素子Ｃ0、保持容量Ｃ1、容量Ｃ2）の容量値との間には、以下の数式(8)の関係が成立する。数式(8)におけるＣは、容量素子Ｃ0と保持容量Ｃ1と容量Ｃ2との容量値の合計（Ｃ＝cp0＋cp1＋cp2）である。
Ｉds＝ｄＱ／ｄｔ＝Ｃ・（ｄＶD／ｄｔ） ……(8)
また、駆動トランジスタTRのドレインの電位ＶDの時間的な変化が電圧ΔＶ２の時間的な変化と同等であること（ｄＶD／ｄｔ＝ｄΔＶ２／ｄｔ）を考慮すると、数式(7)と数式(8)とから以下の数式(9)が導出される。なお、数式(9)における電圧ΔＶ２(t)は、第２補償動作の開始（動作期間ＰWR2の始点）から経過した時間ｔに応じて数式(7)の電圧ΔＶ２が変化することを意味する。
Ｃ（ｄΔＶ２／ｄｔ）＝Ｋ（ＶIN−ΔＶ２(t)）^２ ……(9)

動作期間ＰWR2の始点（ｔ＝０）において電圧ΔＶ２(t)（ΔＶ２(0)）がゼロであるという条件のもとで数式(9)を積分すると、動作期間ＰWR2の終点（ｔ＝ｔb）における駆動トランジスタTDRのソース−ドレイン間の電流Ｉds(tb)を表す以下の数式(10)が導出される。

数式(10)の係数Ｋは、数式(7)に併記したように駆動トランジスタTDRの移動度μを含むから、移動度μの誤差の程度を表す指標に相当する。駆動期間ＰDRにて発光素子Ｅに供給される駆動電流ＩDRは数式(10)の電流Ｉds(tb)に依存するから、駆動電流ＩDRの誤差を最小化するためには、係数Ｋ（移動度μ）の変動に対する電流Ｉds(tb)の誤差を最小化する必要がある。そして、係数Ｋの変動に対して電流Ｉds(tb)の誤差が最小となるのは、数式(10)を係数Ｋで微分した結果がゼロとなる場合である。以上の条件から数式(11)が導出される。

したがって、第２補償動作による駆動電流ＩDRの補償の効果が最大となる条件は以下の数式(12)で表現される。
Ｃ＝ＫＶINｔb ……(12)
数式(12)の電圧ＶINは階調電位ＶDATAに応じて設定されるから、階調電位ＶDATAと動作期間ＰWR2の時間長ｔbとについて、図９を参照して説明したのと同様の条件（階調電位ＶDATAが低いほど時間長ｔbを短くする）が数式(12)からも確認される。さらに詳述すると、電圧ＶINと動作期間ＰWR2の時間長ｔbとの乗算値（あるいは階調電位ＶDATAと時間長ｔbとの乗算値）が所定値となる場合に、第２補償動作による駆動電流ＩDRの補償の効果が最大となる。

図９および数式(12)を参照して説明した以上の知見から、本形態においては、階調電位ＶDATAと時間長ｔbとの関係を図１０のように設定する。図１０に示すように、階調電位ＶDATAが低い（階調電位ＶDATAの供給による駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSの変化量ＶINが高い）ほど、動作期間ＰWR2の時間長ｔbは短い時間に設定される。さらに詳述すると、数式(12)から理解されるように、階調電位ＶDATA（電圧ＶIN）と時間長ｔbとの乗算値が所定値となる（時間長ｔbが階調電位ＶDATAに対して反比例する）ように時間長ｔbが設定される。例えば、複数種の階調電位ＶDATAの各々に対応する時間長ｔbは、当該階調電位ＶDATAに応じて設定される駆動電流ＩDRの誤差が例えば１％以下に低減（理想的には最小化）されるように設定される。

ただし、駆動電流ＩDRの誤差を最小化するための時間長ｔbは階調電位ＶDATAが高いほど長いから、階調電位ＶDATAが充分に高い場合（例えば最低階調が指定された場合）にも駆動電流ＩDRの誤差を厳密に最小化しようとすれば、時間長ｔbを過度に長い時間に設定する必要がある。そこで、本形態の信号線駆動回路３４は、図１０に示すように、所定値を下回る階調値Ｄが指定された場合（階調電位ＶDATAが図１０の電位ＶD_thを上回る場合）、動作期間ＰWR2の時間長ｔbを、階調値Ｄに依存しない所定値ｔmaxに設定（クリップ）する。最大値ｔmaxは、駆動トランジスタTDRの電圧ＶGSが第２補償動作で閾値電圧ＶTHまで低下するのに必要な時間長よりも短い時間に制限される。以上の構成によれば、書込期間ＰWR（さらには単位期間Ｈ）を短くすることが可能である。

図３を参照して説明したように、書込期間ＰWR内の第２補償動作は、信号Ｓ[j]が基準電位ＶREFから階調電位ＶDATAに変化することで開始する。そこで、信号線駆動回路３４の各単位回路４０は、信号Ｓ[j]を基準電位ＶREFから階調電位ＶDATAに変化させる時点を階調値Ｄに応じて調整することで、動作期間ＰWR2の時間長ｔb（待機期間ＰWR1の時間長ｔa）を可変に制御する。

図１１は、信号線駆動回路３４の単位回路４０のブロック図である。図１１においては信号Ｓ[j]を生成および出力する１個の単位回路４０のみが代表的に図示されている。図１１に示すように、単位回路４０は、電位生成部４２と電位選択部４４と時間調整部４６とを含んで構成される。第ｊ番目の画素回路Ｕの階調値Ｄが電位生成部４２と時間調整部４６とに供給される。

電位生成部４２は、階調値Ｄに応じた階調電位ＶDATAを生成する。例えば、電圧出力型のＤ/Ａ変換器が電位生成部４２として利用される。電位選択部４４には、電源回路（図示略）が生成した基準電位ＶREFと電位生成部４２が生成した階調電位ＶDATAとが供給される。電位選択部４４は、基準電位ＶREFと階調電位ＶDATAとの何れかを選択的に信号Ｓ[j]として信号線１４に出力する。さらに詳述すると、電位選択部４４は、初期化期間ＰRSおよび補償期間ＰCPと書込期間ＰWRの待機期間ＰWR1において基準電位ＶREFを出力し、書込期間ＰWRの動作期間ＰWR2にて階調電位ＶDATAを出力する。

時間調整部４６は、電位選択部４４が信号Ｓ[j]の電位を基準電位ＶREFから階調電位ＶDATAに変更する時期（すなわち待機期間ＰWR1と動作期間ＰWR2との境界）を階調値Ｄに応じて可変に制御する。例えば、書込期間ＰWRの始点にて計数を開始するとともに計数値が階調値Ｄに応じた数値に到達した時点（計数の開始から時間長ｔaが経過した時点）で電位の切替（ＶREF→ＶDATA）の指示を電位選択部４４に出力するカウンタが時間調整部４６として利用される。時間調整部４６が時間長ｔbを最大値ｔmaxに制限する点は前述のとおりである。

図１２は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係（実線）を示すグラフである。図１２においては、対比例における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図８）が破線で併記されている。図１２に示すように、本形態によれば、第２補償動作の時間長ｔbが階調値Ｄによらず固定された対比例（例えば特許文献１）と比較して、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差が抑制されるという利点がある。

なお、図１２において階調電位ＶDATAの高位側の領域で駆動電流ＩDRの誤差が僅かに増加しているのは、時間長ｔbの上限を最大値ｔmaxに制限した影響と考えられる。もっとも、駆動電流ＩDRの誤差が高位側で増加しているとは言っても、対比例と比較して駆動電流ＩDRの誤差が大幅に改善されることは図１２から明白である。

駆動電流ＩDRの誤差の主要因は駆動トランジスタTDRの閾値電圧ＶTHおよび移動度μの誤差である。閾値電圧ＶTHの誤差は、駆動トランジスタTDRの電圧ＶGSを閾値電圧ＶTHに設定する第１補償動作で補償されるから、第２補償動作は、駆動トランジスタTDRの移動度μの誤差を補償するための動作として把握される。すなわち、本形態においては、駆動トランジスタＴDRの移動度μの誤差が階調電位ＶDATAの広い範囲にわたって補償されるように、動作期間ＰWR2の時間長ｔbが階調値Ｄに応じて可変に制御される。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、第１実施形態における態様と同じ符号を付して各々の詳細な説明を適宜に省略する。

第１実施形態においては、単位期間Ｈ[i]内の補償期間ＰCPにて第ｉ行の各画素回路Ｕについて第１補償動作を実行した。しかし、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが閾値電圧ＶTHに到達するまでに相当の時間が掛かる場合、単位期間Ｈ[i]を長時間に設定する必要がある。そして、単位期間Ｈ[i]が長期化するほど画素回路Ｕの高精細化（行数の増加）が制約されるという問題がある。そこで、本形態においては、複数の単位期間Ｈにわたって第１補償動作を実行することで、単位期間Ｈの時間長を短縮しながら駆動トランジスタTDRの電圧ＶGSを確実に閾値電圧ＶTHに設定する。なお、本実施形態における画素回路Ｕの構成は第１実施形態と同じである。

図１３は、画素回路Ｕを駆動する方法を説明するためのタイミングチャートである。図１３の部分(A)に示すように、複数の単位期間Ｈ（……，Ｈ[i-4]，Ｈ[i-3]，Ｈ[i-2]，Ｈ[i-1]，Ｈ[i]，Ｈ[i+1]，……）の各々は第１期間ｈ1と第２期間ｈ2とに区分される。第１期間ｈ1は単位期間Ｈの前半の期間であり、第２期間ｈ2は単位期間Ｈの後半の期間である。駆動回路３０は、画素回路Ｕに対する階調電位ＶDATAの供給と第２補償動作と（図１３の部分(B)の「補償[2]」）を単位期間Ｈの第２期間ｈ2毎に行単位で順次に実行する。すなわち、単位期間Ｈ[i]の第２期間ｈ2が第ｉ行の各画素回路Ｕの書込期間ＰWRに相当する。

図１３の部分(A)に示すように、単位期間Ｈ[i]の第２期間ｈ2にて走査信号ＧA[i]がローレベル（アクティブレベル）に設定されて第ｉ行の各画素回路Ｕにおける第１スイッチング素子Tr1はオン状態に制御される。また、制御信号ＧC[i]がローレベルに設定されて第ｉ行の各画素回路Ｕの第３スイッチング素子Tr3はオン状態に設定される。これにより、第ｉ行の各画素回路Ｕの駆動トランジスタTDRがダイオード接続される。一方、単位期間Ｈ[i]の第２期間ｈ2のうち始点から時間長ｔaが経過した時点（動作期間ＰWR2の始点）で信号Ｓ[j]は基準電位ＶREFから第ｉ行の画素回路Ｕの階調電位ＶDATA[i]に変化する。したがって、図１３の部分(A)に示すように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i]の第２期間ｈ2のうち階調値Ｄに応じた時間長ｔbにわたって第２補償動作が実行される。

また、駆動回路３０（例えば走査線駆動回路３２）は、第ｉ行の各画素回路Ｕの初期化動作（図１３の部分(B)における「初期化」）と第１補償動作（図１３の部分(B)における「補償[1]」）とを単位期間Ｈ[i]の第２期間ｈ2の開始前の複数の第１期間ｈ1および第２期間ｈ2にて実行する。まず、単位期間Ｈ[i]の４個前の単位期間Ｈ[i−4]の第１期間ｈ1において、駆動回路３０は、初期化信号Grst[i]をローレベルに設定することで第ｉ行の各画素回路Ｕの第２スイッチング素子Tr2をオン状態に設定する。したがって、第ｉ行の各画素回路Ｕにおける駆動トランジスタTDRのゲート・ソース間の電圧ＶGSは、単位期間Ｈ[i-4]の第１期間ｈ1を初期化期間ＰRSとして、数式(1)の電圧ＶGS1（ＶGS1＝ＶEL−Ｖrst）に設定される。すなわち、単位期間Ｈ[i-4]の第１期間ｈ1が第ｉ行の各画素回路Ｕの初期化期間ＰRSに相当する。なお、第１スイッチング素子Tr1および第３スイッチング素子Tr3がオン状態に設定される点、信号Ｓ[j]が基準電位ＶREFに設定される点、電位ＶCT[i]が第１電位ＶCT1に設定される点は、第１実施形態の初期化期間ＰRSと同じである。

図１３の部分(A)に示すように、単位期間Ｈ[i-4]の第２期間ｈ2から単位期間Ｈ[i]の第１期間ｈ1にわたって制御信号ＧC[i]がローレベルに設定されることで駆動トランジスタTDRがダイオード接続されるから、第i行の各画素回路Ｕにおいては、単位期間Ｈ[i-4]の第２期間ｈ2から単位期間Ｈ[i]の第１期間ｈ1にわたって第１補償動作が実行される。すなわち、単位期間Ｈ[i-4]の第２期間ｈ2から単位期間Ｈ[i]の第１期間ｈ1までの期間が第ｉ行の各画素回路Ｕの補償期間ＰCPに相当する。

すなわち、図１３の部分(A)に示すように、単位期間Ｈ[i-4]の第２期間ｈ2から単位期間Ｈ[i]の第１期間ｈ1にわたって、駆動トランジスタTDRのゲートの電位ＶGは時間の経過とともに上昇する。ただし、図１３の部分(A)に示すように、第１期間ｈ1の開始の直後において駆動トランジスタTDRのゲートの電位ＶGは低下する。電位ＶGの低下について詳述すると以下のとおりである。

単位期間Ｈ[i-4]から単位期間Ｈ[i]の各々の第１期間ｈ1にて走査信号ＧA[i]がローレベルに設定され、信号Ｓ[j]は基準電位ＶREFに設定されるから、第i行の各画素回路Ｕの第１電極Ｌ１の電位は基準電位ＶREFに設定される。一方、単位期間Ｈ[i-4]から単位期間Ｈ[i-1]の各々の第２期間ｈ2にて走査信号ＧA[i]はハイレベルに設定されるから、第i行の各画素回路Ｕの第１電極Ｌ１は信号線１４から切り離されて電気的にフローティング状態になる。単位期間Ｈ[i-4]から単位期間Ｈ[i-1]の各々の第２期間ｈ2において信号線１４に供給される信号Ｓ[j]は、第ｉ行以外の画素回路Ｕの階調電位ＶDATAに設定されているが、第ｉ行の各画素回路Ｕの第１スイッチング素子Tr１はオフ状態に設定されるため、当該階調電位ＶDATAは第ｉ行の各画素回路Ｕには供給されない。

したがって、第i行の各画素回路Ｕの第１電極Ｌ１の電位ＶL1は、図１３の部分(A)に示すように、単位期間Ｈ[i-4]から単位期間Ｈ[i]の各々の第１期間ｈ1では基準電位ＶREFに維持され、単位期間Ｈ[i-4]から単位期間Ｈ[i-1]の各々の第２期間ｈ2では駆動トランジスタTDRのゲート（第２電極Ｌ２）の電位ＶGの変化に連動して変化（上昇）する。すなわち、第１期間ｈ1が開始すると、第１電極Ｌ１の電位ＶL1は、当該第１期間ｈ1の直前の第２期間ｈ2の終点での電位から電位ＶREFまで変化量△ＶLだけ低下する。従って、第１期間ｈ1の開始の直後の時点では、第１電極Ｌ１の電位の変化量△ＶLに連動して駆動トランジスタTDRのゲートの電位ＶGが変化量△ＶGだけ低下する。

第１期間ｈ1の開始の直後における第１電極Ｌ１の電位の変化量△ＶL1は、当該第１期間ｈ1の直前の第２期間ｈ2における駆動トランジスタTDRのゲートの電位ＶGの上昇量に依存する。第２期間ｈ2における駆動トランジスタTDRのゲートの電位ＶGの上昇量は、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが閾値電圧ＶTHに漸近するほど（すなわち第１補償動作の開始からの時間が経過するほど）減少するから、図１３の部分(A)に示すように、第１期間ｈ1の開始の直後における第１電極Ｌ１の電位ＶL1の変化量△ＶL1は、第１補償動作の開始（本実施形態では単位期間Ｈ[i-4]の第２期間ｈ2の始点）から時間が経過するほど減少していく。したがって、第１期間ｈ1の開始の直後における駆動トランジスタTDRのゲートの電位ＶGの変化量△ＶGは時間の経過とともに減少していく。以上のようにＶGの変化量△ＶGは時間の経過とともに減少するから、第１期間ｈ1の開始のたびに電位ＶGが低下するにも拘わらず、単位期間Ｈ[i-4]〜単位期間Ｈ[i]という期間にわたってみれば、ゲート・ソース間の電圧ＶGSは閾値電圧ＶTHに充分に漸近する。

以上に説明したように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｕ[i]の第１期間ｈ1、および、単位期間Ｕ[i]の開始前の複数の単位期間Ｕにわたって第１補償動作が実行されることで駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが閾値電圧ＶTHに設定される。したがって、第１補償動作を１個の単位期間Ｈ内で実行する第１実施形態と比較すると、単位期間Ｈの時間長が短い場合であっても、駆動トランジスタＴDRの電圧ＶGSが閾値電圧ＶTHに到達するのに充分な時間長を第１補償動作のために確保できるという利点がある。

図１３の部分(A)に示すように、単位期間Ｈ[i]が経過すると、走査信号ＧA[i]がハイレベル（非アクティブレベル）に設定されて第１スイッチング素子Tr1はオフ状態に変化する。また、制御信号ＧC[i]がハイレベルに設定されて第３スイッチング素子Tr3はオフ状態に変化し、駆動トランジスタTDRのダイオード接続が解除される。さらに、給電線１６に出力される電位ＶCT[i]が第２電位ＶCT2に設定される。したがって、第１実施形態と同様に、数式(7)の駆動電流ＩDRが給電線１８から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。第ｉ行の画素回路Ｕについて説明した以上の動作が各行についても同様に反復される。

＜Ｃ：第３実施形態＞
図１４は、本発明の第３実施形態に係る画素回路Ｕの回路図である。図１４においては、第ｉ行に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図１４に示すように、素子部１０には、Ｘ方向に延在する第３制御線２６がｍ本の走査線１２の各々に対応して設けられる。第３制御線２６には、駆動回路３０（例えば走査線駆動回路３２）から発光制御信号ＧEL[i]が供給される。

図１４に示すように、画素回路Ｕは、駆動電流ＩDRの経路上に介在する第４スイッチング素子Tr4をさらに備える。図１４に示すように、Ｐチャネル型のトランジスタである第４スイッチング素子Tr4は、駆動トランジスタTDRのドレインと発光素子Ｅとの間に介在し、第４スイッチング素子Tr4のゲートは第３制御線２６に接続される。発光制御信号ＧEL[i]がローレベルに遷移すると第４スイッチング素子Tr4がオン状態になって駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが導通する一方、発光制御信号ＧEL[i]がハイレベルに遷移すると第４スイッチング素子Tr4がオフ状態になって駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが非導通になる。

図１５は、本実施形態に係る発光装置の動作を示すタイミングチャートである。本実施形態において、発光制御信号ＧEL[i]および電位ＶCT[i]の制御以外の制御動作は、第２実施形態と同じである。図１５の部分(A)に示すように、単位期間Ｈ[i]の４個前の単位期間Ｈ[i-4]の第１期間ｈ1（初期化期間ＰRSに相当）において、駆動回路３０は、発光制御信号ＧEL[i]をローレベルに設定する。従って、図１４に示す第４スイッチング素子Tr4はオン状態に遷移し、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが第４スイッチング素子Tr4を介して導通する。前述したように、初期化期間ＰRSにおいて、駆動トランジスタTDRのドレインは第３スイッチング素子Tr3および第２スイッチング素子Tr2を介して初期化線２４に導通するから、発光素子Ｅの陽極は、第４スイッチング素子Tr4と第３スイッチング素子Tr3と第２スイッチング素子Tr2とを介して初期化線２４に導通する。従って、図１５の部分（A）に示すように、発光素子Ｅの陽極の電位ＶAは、駆動トランジスタTDRのドレインとともに初期化電位Ｖrstに設定（リセット）される。

図１５の部分(A)に示すように、給電線１６に出力する電位ＶCT[i]は、全ての単位期間Ｈにわたって第２電位ＶCT2に設定される。そして、第２電位ＶCT2および初期化電位Ｖrstは、以下の数式(13)のように、両者の差分の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。従って、単位期間Ｈ[i-4]の第１期間ｈ1（初期化期間ＰRS）において、発光素子Ｅの両端間の電圧は閾値電圧ＶTH_OLEDを充分に下回り、発光素子Ｅはオフ状態（非発光状態）になる。
Ｖrst−ＶCT2≪ＶTH_OLED ……(13)

図１５の部分(A)に示すように、駆動回路３０は、単位期間Ｈ[i-4]の第１期間ｈ1の経過後から単位期間Ｈ[i]が経過するまでの期間にわたって発光制御信号ＧEL[i]をハイレベルに設定する。従って、第４スイッチング素子Tr4はオフ状態に遷移するから、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とは非導通になり、発光素子Ｅはオフ状態（非発光状態）に維持される。

前述したように、単位期間Ｈ[i]の第２期間ｈ2のうち始点から時間長ｔaが経過した時点（動作期間ＰWR2の始点）で第１電極Ｌ１の電位は基準電位ＶREFから階調電位ＶDATAへ変化する。本実施形態では、単位期間Ｈ[i]において第４スイッチング素子Tr4はオフ状態に維持されるから、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とは非導通であり、単位期間Ｈ[i]の第２期間ｈ2のうち始点から時間長ｔaが経過した時点におけるＶGの変化量は、発光素子Ｅに付随する容量Ｃ2の容量値（cp2）に依存しない。従って、単位期間Ｈ[i]の第２期間ｈ2のうち始点から時間長ｔaが経過した時点におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ１（＝ＶREF−ＶDATA）を容量素子Ｃ0と保持容量Ｃ1との容量比に応じて分割した電圧（△Ｖ１・cp0／（cp0＋cp1））に相当する。本実施形態では、単位期間Ｈ[i]の第２期間ｈ2のうち始点から時間長ｔaが経過した時点（動作期間PＷＲの開始の直後）における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS2を表す式は、数式(4)に代えて以下の数式(14)のように表現される。
ＶGS2＝ＶTH＋ΔＶ１・ｃp0/（ｃp0＋ｃp1） ……(14)
数式(14)および数式(4)から理解されるように、電圧ＶGS2を階調値Ｄに応じた所望の値に設定するために必要な基準電位ＶREF1と階調電位ＶDATAとの変化幅は、本実施形態の方が第１実施形態および第２実施形態に比べて小さくて済むという利点がある。

図１５の部分(A)に示すように、単位期間Ｈ[i]が経過して単位期間Ｈ[i+1]が開始すると、駆動回路３０は、発光制御信号ＧEL[i]をローレベルに設定する。従って、第４スイッチング素子Tr4はオン状態に遷移し、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが第４スイッチング素子Tr4を介して導通する。そして、数式(3)の電流Ｉdsが第４スイッチング素子Tr4を介して発光素子Ｅの陽極へ流れることで、図１５の部分(A)に示すように電位ＶAが上昇し、発光素子Ｅの両端間の電圧（＝ＶA−ＶCT2）が発光素子Ｅの閾値電圧ＶTH_OLEDに到達すると、電流Ｉdsが駆動電流ＩDRとして発光素子Ｅに供給される。

ところで、単位期間Ｈ[i+1]の開始前の単位期間Ｈ[i-4]〜Ｈ[i]（補償期間ＰCPや書込期間ＰWRに相当する期間）において発光素子Ｅが発光してしまうと、表示画像のコントラストが低下するという問題がある。第１実施形態〜第３実施形態においては、補償期間ＰCPおよび書込期間ＰWRにて発光素子Ｅが確実にオフ状態（非発光状態）に維持されるから、画素におけるコントラストの低下を抑制できるという利点がある。

第１実施形態や第２実施形態においては電位VCT[i]を変化させることで発光素子Ｅの発光を停止させたのに対し、本実施形態においては、第４スイッチング素子Tr4をオフすることで補償期間PＣＰおよび書込期間PＷＲでの発光素子Ｅの発光を停止させるから、電位VCT[i]を変化させる必要がない。したがって、第１実施形態や第２実施形態と比較して、電位制御回路３６の動作や構成が簡素化されるという利点がある。もっとも、第１実施形態や第２実施形態においては、発光素子Ｅの発光を強制的に停止させる第４スイッチング素子Tr4を設ける必要が無いから、第３実施形態と比較して画素回路Ｕの構成が簡素化ｓれるという利点がある。

＜Ｄ：第４実施形態＞
図１６は、本発明の第４実施形態における画素回路Ｕの回路図である。図１６に示すように、画素回路Ｕは、第３実施形態の画素回路Ｕに第５スイッチング素子Tr5を追加した構成である。第５スイッチング素子Tr5は、第１電極Ｌ１と給電線２８との間に介在して両者の電気的な接続（導通／非導通）を制御するＰチャネル型のトランジスタである。給電線２８には基準電位ＶREFが供給される。すなわち、上述の各実施形態においては画素回路Ｕに対する基準電位ＶREFの供給に信号線１４を兼用したのに対し、本形態においては信号線１４とは別個の給電線２８を利用して各画素回路Ｕに基準電位ＶREFを供給する。

素子部１０内には、ｍ本の走査線１２の各々に対応してＸ方向に延在するｍ本の第４制御線５０が設けられる。図１６に示すように、第ｉ行目の各画素回路Ｕにおける第５スイッチング素子Tr5のゲートは第ｉ行目の第４制御線３０に接続される。各第４制御線５０には駆動回路３０（例えば走査線駆動回路３２）から制御信号ＧB（ＧB[1]〜ＧB[m]）が供給される。

図１７は、画素回路Ｕを駆動する方法を説明するためのタイミングチャートである。図１７の部分(B)に示すように、駆動回路３０は、画素回路Ｕに対する階調電位ＶDATAの供給と第２補償動作とを単位期間Ｈ毎に行単位で順次に実行する。すなわち、単位期間Ｈ[i]が第ｉ行の各画素回路Ｕの書込期間ＰWRに相当する。

図１７の部分(A)に示すように、駆動回路３０は、単位期間Ｈ[i]において、走査信号ＧA[i]および制御信号ＧC[i]をローレベルに設定する一方、発光制御信号ＧEL[i]および制御信号ＧB[i]をハイレベルに設定する。したがって、第１スイッチング素子Tr1および第３スイッチング素子Tr3はオン状態となり、第４スイッチング素子Tr4および第５スイッチング素子Tr5はオフ状態となる。一方、信号線駆動回路３４は、単位期間Ｈ[i]の始点から時間長ｔaが経過した時点で信号Ｓ[j]を基準電位ＶREFから階調電位ＶDATA[i]に変化させる。したがって、図１６の部分(A)に示すように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i]内の時間長ｔbにわたって第２補償動作が実行される。

また、駆動回路３０は、第ｉ行の各画素回路Ｕについて、単位期間Ｈ[i-4]を初期化期間ＰRSとして初期化動作を実行するとともに単位期間Ｈ[i-3]〜Ｈ[i-1]を補償期間ＰCPとして第１補償動作を実行する。まず、図１７の部分(A)に示すように、単位期間Ｈ[i-4]において、駆動回路３０は、初期化信号Grst[i]をローレベルに設定することで第ｉ行の各画素回路Ｕの第２スイッチング素子Tr2をオン状態に設定する。したがって、第ｉ行の各画素回路Ｕにおける駆動トランジスタTDRのゲート・ソース間の電圧ＶGSは、単位期間Ｈ[i-4]を初期化期間ＰRSとして、数式(1)の電圧ＶGS1（ＶGS1＝ＶEL−Ｖrst）に設定される。なお、第１スイッチング素子Tr1、第３スイッチング素子Tr3および第４スイッチング素子Tr4がオン状態に設定される点は、第３実施形態の初期化期間ＰRSと同じである。さらに、駆動回路３０は、制御信号ＧB[i]をローレベルに設定することで第５スイッチング素子Tr5をオン状態に制御する。したがって、第i行の各画素回路Ｕの第１電極Ｌ１には、給電線３０から第５スイッチング素子Tr5を介して基準電位ＶREFが供給される。

単位期間Ｈ[i-3]〜Ｈ[i-1]の各々においても、単位期間Ｈ[i-4]と同様に、第５スイッチング素子Tr5がオン状態に制御され、第i行の各画素回路Ｕの第１電極Ｌ１には給電線３０から第５スイッチング素子Tr5を介して基準電位ＶREFが供給される。また、第３スイッチング素子Tr3はオン状態に設定されて駆動トランジスタTDRはダイオード接続される。したがって、図１７の部分(B)に示すように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i-3]〜Ｈ[i-1]にわたって継続的に第１補償動作が実行される。一方、第１スイッチング素子Tr1はオフ状態に設定される。従って、各信号線１４は、単位期間Ｈ[i-4]〜Ｈ[i-1]にて第ｉ行の画素回路Ｕから切り離され、第(i-4)行〜第(i-1)行の各画素回路Ｕに対する階調電位ＶDATAの供給に利用される。また、第４スイッチング素子Tr4はオフ状態に設定されて発光素子Ｅはオフ状態に維持される。

本実施形態において、第１電極Ｌ１の電位ＶL1は、補償期間ＰCP（単位期間Ｈ[i-3]〜Ｈ[i-1]）にわたって基準電位ＶREFに維持される。このため、第１補償動作の途中で駆動トランジスタTDRのゲートの電位ＶGが低下することはないから、本実施形態によれば、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSを、第２実施形態および第３実施形態に比べて速やかに閾値電圧ＶTHに漸近させることができるという利点がある。

単位期間Ｈ[i]が経過すると、走査信号ＧA[i]がハイレベル（非アクティブレベル）に設定されて第１スイッチング素子Tr1はオフ状態に変化する。また、制御信号ＧC[i]がハイレベルに設定されて第３スイッチング素子Tr3はオフ状態に変化し、駆動トランジスタTDRのダイオード接続が解除される。さらに、発光制御信号ＧEL[i]がローレベルに設定されて第４スイッチング素子Tr4はオン状態に遷移し、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが第４スイッチング素子Tr4を介して導通する。したがって、第３実施形態と同様に、数式(7)の駆動電流ＩDRが給電線１８から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。第ｉ行の画素回路Ｕについて説明した以上の動作が各行についても同様に反復される。

以上の形態においては、複数（３個）の単位期間Ｈ（単位期間Ｈ[i-３]〜単位期間Ｈ[i-1]）にわたって第１補償動作が実行される。したがって、第２実施形態および第３実施形態と同様に、第１補償動作の時間長の確保と単位期間Ｈの短縮とを両立することが可能である。

なお、第２実施形態および第３実施形態においては、共通の信号線１４を利用して基準電位ＶREFの供給（期間ｈ1）と階調電位ＶDATAの供給（期間ｈ2）とが単位期間Ｈにて時分割で実行されるから、書込期間ＰWRとして利用できるのは単位期間Ｈ内の期間ｈ2のみである。したがって、第２補償動作の時間長ｔbの最大値は期間ｈ2の時間長（例えば単位期間Ｈの半分）に制約される。一方、本形態においては、信号線１４とは別の給電線３０が初期化動作や第１補償動作における基準電位ＶREFの供給に利用されるから、単位期間Ｈの全体を書込期間ＰWRとして利用できる。したがって、第２補償動作の時間長ｔbを最長で単位期間Ｈの時間長まで設定できる（すなわち時間長ｔbの変化幅を充分に確保できる）という利点がある。もっとも、第２実施形態および第３実施形態においては、基準電位ＶREFの供給と階調電位ＶDATAの供給とに共通の信号線１４が兼用されるから、第３実施形態と比較して、素子部１０内の構成が簡素化される（配線数が削減される）という利点がある。

＜Ｅ：第５実施形態＞
次に、本発明の第５実施形態について説明する。第１実施形態においては、書込期間ＰWRにおける第２補償動作の時間長ｔbを階調値Ｄに応じて可変に制御する構成を例示した。本形態においては、第２補償動作の時間長ｔbの制御に加えて、補償期間ＰCPにおける第１補償動作の時間長を階調値Ｄに応じて可変に制御する。画素回路Ｕの構成は第１実施形態（図２）と同様である。

図１８は、本実施形態に係る画素回路Ｕの動作を示すタイミングチャートである。図１８に示すように、補償期間ＰCPは動作期間ＰCP1と保持期間ＰCP2とに区分される。動作期間ＰCP1は、補償期間ＰCPの始点（初期化期間ＰRSの終点）から時間長ｔ1が経過するまでの期間であり、保持期間ＰCP2は補償期間ＰCPの残余の期間（動作期間ＰCP1の終点から補償期間ＰCPの終点までの期間）である。動作期間ＰCP1の時間長ｔ1は、動作期間ＰWR2の時間長ｔbと同様に、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。すなわち、図１８に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長ｔ1は、階調値Ｄが低階調（低輝度）を指定する場合の時間長ｔ1と比較して短い。

図１８に示すように、動作期間ＰCP1においては、第１実施形態の補償期間ＰCPと同様に、駆動トランジスタTDRを導通させてダイオード接続することで、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSを閾値電圧ＶTHに漸近させる第１補償動作が実行される。ただし、第１実施形態においては電圧ＶGSが閾値電圧ＶTHに合致するまで第１補償動作を継続したのに対し、本形態においては、電圧ＶGSが閾値電圧ＶTHに到達する前の保持期間ＰCP2の始点（補償期間ＰCPの始点から時間長ｔ1が経過した時点）にて第１補償動作が停止する。第１補償動作の停止を以下に詳述する。

図１８に示すように、保持期間ＰCP2が開始すると、信号線駆動回路３４は信号Ｓ[j]を基準電位ＶREF2に変化させる。基準電位ＶREF2は基準電位ＶREFを上回る。第１スイッチング素子Tr1は動作期間ＰCP1に引続きオン状態を維持するから、容量素子Ｃ0における第１電極Ｌ１の電位は基準電位ＶREFから基準電位ＶREF2へ変化する。そして、駆動トランジスタＴDRのゲートの電位ＶGは、第１電極Ｌ１の電位の変化量△Ｖ３（△Ｖ３＝ＶREF2-ＶREF）に応じて変化（上昇）する。保持期間ＰCP2の開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ３を容量素子Ｃ0と保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（△Ｖ３・cp0／（cp0＋cp1＋cp2））に相当する。従って、保持期間ＰCP2の開始の直後における駆動トランジスタTDRのゲート・ソース間の電圧ＶGSbは、動作期間ＰCP1の終点における駆動トランジスタTDRのゲート・ソース間の電圧ＶGSaを利用して、以下の数式(15)のように表現される。
ＶGSb＝ＶGSa−ΔＶ３・ｃp0/（cp0＋ｃp1＋ｃp2） ……(15)

基準電位ＶREF2は、数式(15)の電圧ＶGSbが駆動トランジスタＴDRの閾値電圧ＶTHを下回るように設定される。したがって、保持期間ＰCP2にて容量素子Ｃ0の第１電極Ｌ１の電位を基準電位ＶREFから基準電位ＶREF2へ変化させることで駆動トランジスタＴDRはオフ状態に遷移する。すなわち、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSを閾値電圧ＶTHに漸近させる第１の補償動作は保持期間ＰCP2の開始とともに停止し、駆動トランジスタTDRの電圧ＶGSは、保持期間ＰCP2の終点が到来するまで数式(15)の電圧ＶGSbに保持される。

図１８に示すように、書込期間ＰWRの待機期間ＰWR1では、直前の保持期間ＰCP2から引続いて信号Ｓ[j]が基準電位ＶREF2に維持される。そして、動作期間ＰWR2が開始すると、信号線駆動回路３４は、信号Ｓ[j]を階調電位ＶDATAに変化させる。この動作は、信号Ｓ[j]を補償期間ＰCPの動作期間ＰCP1と同様の基準電位ＶREFに変化させる動作と、第１実施形態と同様に信号Ｓ[j]を基準電位ＶREFから階調電位ＶDATAに変化させる動作との合成である。したがって、動作期間ＰWR2の開始の直後における駆動トランジスタTDRのゲート・ソース間の電圧ＶGS2は、動作期間ＰCP1の終点にて第１補償動作が終了したときの電圧ＶGSaに復帰してさらにVINだけ変化したものと同等のレベルになる。以後の動作は第１実施形態と同様である。

動作期間ＰCP1の時間長ｔ1と動作期間ＰWR2の時間長ｔbとの合計時間Ｔと駆動電流ＩDRの誤差との相関を調査すると、図１０に例示した時間長ｔbと駆動電流ＩDRの誤差との相関と同様に、駆動電流ＩDRの誤差が最小となる合計時間Ｔが階調電位ＶDATA毎に個別に特定される。例えば、階調電位ＶDATAが低いほど、駆動電流ＩDRの誤差が最小となる合計時間Ｔは短くなる。時間長ｔ1および時間長ｔbは、以上の手順で階調電位ＶDATA毎に特定された合計時間Ｔを分割した数値に設定される。ただし、時間長ｔ1は、駆動トランジスタＴDRの電圧ＶGSが第１補償動作で閾値電圧ＶTHに到達するまでの時間よりも短い時間長に設定され、時間長ｔbは、電圧ＶGSが第２補償動作で閾値電圧ＶTHに到達するまでの時間よりも短い時間長に設定される。

動作期間ＰCP1の時間長ｔ1の制御は、図１１と同様の構成で実現される。すなわち、電位選択部４４が基準電位ＶREFを基準電位ＶREF2に変化させる時点を、時間調整部４６が階調値Ｄに応じて可変に設定する。時間長ｔ1に上限値が設定される点も時間長ｔbと同様である。

以上の形態においては、第２補償動作の時間長ｔbに加えて第１補償動作の時間長ｔ1も階調値Ｄに応じて可変に制御されるから、時間長ｔbのみを制御する第１実施形態と比較して補償動作の時間長の変化幅を広く確保できる。したがって、さらに広い範囲にわたる階調電位ＶDATAについて駆動電流ＩDRの誤差を抑制することが可能となる。

なお、図１８においては、直前の保持期間ＰCP2から引続いて待機期間ＰWR1でも信号Ｓ[j]を基準電位ＶREF2に維持し、動作期間ＰWR2の始点にて信号Ｓ[j]を基準電位ＶREF2から階調電位ＶDATAに変化させたが、例えば図１９に示すように、信号Ｓ[j]を、書込期間ＰWRの待機期間ＰWR1にて基準電位ＶREFに設定してから動作期間ＰWR2の始点で階調電位ＶATAに変化させる構成を採用することもできる。図１９においては、書込期間ＰWR（待機期間ＰWR1）が開始すると、信号線駆動回路３４は、信号Ｓ[j]を、補償期間ＰCPの動作期間ＰCP1と同様の基準電位ＶREFに変化させる。待機期間ＰWR1では補償期間ＰCPにおける動作期間ＰCP1の状態になるから、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSは、動作期間ＰCP1の終点における電圧ＶGSaに復帰したのちに駆動トランジスタTDRの閾値電圧ＶTHに漸近する。つまり、補償期間ＰCPの動作期間ＰCP1に加えて書込期間ＰWRTの待機期間ＰWR1でも第１補償動作が実行される。図１９に示すように、待機期間ＰWR1の終点（第２補償動作の開始の直前）における駆動トランジスタTDRのゲート・ソース間の電圧はＶGScとなる（ＶGSc＜ＶGSa）。以後の動作は第１実施形態と同様である。

＜Ｆ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組み合わせてもよい。

（１）変形例１
第１実施形態および第２実施形態では、給電線１６の電位ＶCT[i]を変化させることで発光素子Ｅのオン状態およびオフ状態を切り替えているが、第３実施形態および第４実施形態のように、駆動電流ＩDRの経路上にスイッチング素子（例えば第４スイッチング素子Tr4）を設け、当該スイッチング素子のオン状態およびオフ状態を切り替えることで発光素子Ｅの発光を制御してもよい。

（２）変形例２
第３実施形態および第４実施形態では、第４スイッチング素子Tr4のオン状態およびオフ状態を切り替えることで発光素子Ｅの発光を制御しているが、第１実施形態および第２実施形態のように、第４スイッチング素子Tr4を設けずに給電線１６の電位ＶCT[i]を変化させることで発光素子Ｅのオン状態およびオフ状態を切り替えてもよい。

（３）変形例３
第３実施形態および第４実施形態では、初期化期間ＰRSにおいて第４スイッチング素子Tr4をオン状態にしたが、例えば初期化期間ＰRSにおいて第４スイッチング素子Tr4をオフ状態にし、駆動電流ＩDRを発光素子Ｅに対して供給する期間（駆動期間ＰDR）においてのみ第４スイッチング素子Tr4をオン状態にすることもできる。

（４）変形例４
画素回路Ｕ内に設けられる各スイッチの導電型は任意である。例えば、第１スイッチング素子Tr1〜第５スイッチング素子Tr5の全部または一部をＮチャネル型のトランジスタで構成することもできる。

（５）変形例５
以上の各形態のように、複数の画素回路Ｕが行列状に配列された構成のもとで各画素回路Ｕを行単位で時分割に駆動する場合には各画素回路Ｕ内に第１スイッチング素子Tr1が必要である。しかし、例えば複数の画素回路ＵがＸ方向に沿って１行のみに配列された構成においては、時分割での複数行の選択という動作が不要であるから、画素回路Ｕ内の第１スイッチング素子Tr1は不要となる。複数の画素回路Ｕが１行のみに配列された発光装置１００は、例えば、電子写真方式の画像形成装置（印刷装置）において感光体ドラムなどの像担持体を露光する露光装置として好適に採用される。

（６）変形例６
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図２０に示すように容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのドレイン）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線に接続される。以上の構成においては、数式(4)や数式(15)における容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS2や数式(15)の電圧ＶGSbを容量ＣXに応じて調整することが可能である。

（７）変形例７
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で階調（輝度）が変化する要素である。

＜Ｇ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図２１ないし図２３には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。

図２１は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。

図２２は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。

図２３は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。

なお、本発明に係る発光装置が適用される電子機器としては、図２１から図２３に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。

第１実施形態に係る発光装置のブロック図である。 画素回路の回路図である。 発光装置の動作のタイミングチャートである。 初期化期間における画素回路の様子を示す回路図である。 補償期間における画素回路の様子を示す回路図である。 書込期間における画素回路の様子を示す回路図である。 駆動期間における画素回路の様子を示す回路図である。 対比例における階調電位と駆動電流の誤差との相関を示すグラフである。 動作期間の時間長と駆動電流の誤差との相関を示すグラフである。 階調電位と動作期間の時間長との相関を示すグラフである。 信号線駆動回路内の単位回路のブロック図である。 第１実施形態の効果を説明するためのグラフである。 第２実施形態に係る発光装置の動作を示すタイミングチャートである。 第３実施形態における画素回路の回路図である。 第３実施形態に係る発光装置の動作を示すタイミングチャートである。 第４実施形態における画素回路の回路図である。 第４実施形態に係る発光装置の動作を示すタイミングチャートである。 第５実施形態に係る発光装置の動作を示すタイミングチャートである。 第５実施形態の変形例に係る発光装置の動作を示すタイミングチャートである。 変形例に係る画素回路の回路図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。 電子機器（携帯情報端末）の斜視図である。

符号の説明

１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、４０……単位回路、４２……電位生成部、４４……電位選択部、４６……時間調整部、Ｕ……画素回路、TDR……駆動トランジスタ、Tr1……第１スイッチング素子、Tr2……第１スイッチング素子、Tr3……第３スイッチング素子、Tr4……第４スイッチング素子、Tr5……第５スイッチング素子、Ｅ……発光素子、Ｈ……単位期間、ＰSL……選択期間、ＰRS……初期化期間、ＰCP……補償期間、ＰCP1……動作期間、ＰCP2……保持期間、ＰWR……書込期間、ＰWR1……待機期間、ＰWR2……動作期間、ＰDR……駆動期間、ＶDATA……階調電位。

Claims (14)

1. 第１電極および第２電極を有する容量素子と、
   前記第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、
   第１スイッチング素子と、
   第２スイッチング素子と、
   発光素子と、
   を具備する画素回路を駆動する方法であって、
   第１期間において、信号線に設定した基準電位をオン状態の前記第１スイッチング素子を介して前記第１電極に供給するとともに、前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続して、前記駆動トランジスタを導通させ、
   前記第１期間の経過後の第２期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線からオン状態の前記第１スイッチング素子を介して前記第１電極に供給するとともに前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続し、
   前記第２期間の経過後の第３期間において、前記第２スイッチング素子をオフ状態にして前記駆動トランジスタのドレインとゲートとの接続を解除し、そのときの前記駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を前記発光素子に供給し、
   前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第２期間の時間長が短くなるように、前記信号線に供給する電位を前記基準電位から前記階調電位に変更する時期を前記階調値に応じて制御する、
   画素回路の駆動方法。
2. 前記発光素子の一方の電極は前記駆動トランジスタのドレインに接続され、
   前記第１期間および前記第２期間において、前記発光素子の他方の電極に第１電位を供給することで、前記発光素子の閾値電圧を下回るように前記発光素子の両端間の電圧を設定し、
   前記第３期間において、前記発光素子の他方の電極に第２電位を供給することで、前記発光素子の閾値電圧を上回るように前記発光素子の両端間の電圧を設定する、
   請求項１に記載の画素回路の駆動方法。
3. 前記駆動電流の経路上に設けられた第３スイッチング素子を備え、
   前記第１期間および前記第２期間において前記第３スイッチング素子をオフ状態にする一方、前記第３期間において前記第３スイッチング素子をオン状態にすることで前記駆動電流を前記発光素子に供給する、
   請求項１に記載の画素回路の駆動方法。
4. 前記階調値が所定値を下回る場合には、前記第２期間の時間長を、前記階調値に依存しない所定値に設定する、
   請求項１から請求項３の何れかに記載の画素回路の駆動方法。
5. 前記第１期間において、前記駆動トランジスタのゲート・ソース間の電圧を、前記駆動トランジスタの閾値電圧に設定する、
   請求項１から請求項４の何れかに記載の画素回路の駆動方法。
6. 前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第１期間の時間長が長くなるように、前記第１期間の時間長は設定されてなる、
   請求項１から請求項３の何れかに記載の画素回路の駆動方法。
7. 第１期間と第２期間とを各々が含む複数の単位期間において、
   第１電極および第２電極を有する容量素子と、
   第１スイッチング素子と、
   第２スイッチング素子と、
   前記第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、
   発光素子と、を各々が含む複数の画素回路を駆動する方法であって、
   前記複数の画素回路の各々について、
   前記複数の単位期間のうち当該画素回路に対応する第１単位期間における前記第１期間、および、前記第１単位期間の開始前の２以上の単位期間において、信号線に設定した基準電位をオン状態の前記第１スイッチング素子を介して当該画素回路の前記第１電極に供給するとともに、前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続して、前記駆動トランジスタを導通させ、
   前記第１単位期間における前記第２期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線からオン状態の前記第１スイッチング素子を介して当該画素回路の前記第１電極に供給するとともに前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続し、
   前記第１単位期間における前記第２期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動トランジスタのドレインとゲートとの接続を解除し、そのときの前記駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を前記発光素子に供給し、
   前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第２期間の時間長が短くなるように、前記信号線に供給する電位を前記基準電位から前記階調電位に変更する時期を前記階調値に応じて制御する、
   画素回路の駆動方法。
8. 第１電極および第２電極を有する容量素子と、
   前記第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、
   第１スイッチング素子と、
   第２スイッチング素子と、
   第３スイッチング素子と、
   発光素子と、を各々が含む複数の画素回路を駆動する方法であって、
   前記複数の画素回路の各々について、
   第１期間において、給電線から当該画素回路の前記第１電極にオン状態の前記第３スイッチング素子を介して基準電位を供給するとともに、前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続して、前記駆動トランジスタを導通させ、
   第２期間において、信号線に設定した基準電位をオン状態の前記第１スイッチング素子を介して前記第１電極に供給するとともに、前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続して、前記駆動トランジスタを導通させ、
   前記第２期間の経過後の第３期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線からオン状態の前記第１スイッチング素子を介して当該画素回路の前記第１電極に供給するとともに前記駆動トランジスタのドレインとゲートとをオン状態の前記第２スイッチング素子を介して接続し、
   前記第３期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動トランジスタのドレインとゲートとの接続を解除し、そのときの前記駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を前記発光素子に供給し、
   前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第３期間の時間長が短くなるように、前記信号線に供給する電位を前記基準電位から前記階調電位に変更する時期を前記階調値に応じて制御する、
   画素回路の駆動方法。
9. 画素回路と、前記画素回路を駆動する駆動回路とを具備し、
   前記画素回路は、
   第１電極および第２電極を有する容量素子と、
   前記第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、
   発光素子と、
   信号線と前記第１電極との間に介在する第１スイッチング素子と、
   前記駆動トランジスタのゲートとドレインとの間に介在する第２スイッチング素子と、を備え、
   前記駆動回路は、
   第１期間において、前記信号線に供給する電位を基準電位に設定するとともに前記第１スイッチング素子および前記第２スイッチング素子をオン状態にし、
   前記第１期間経過後の第２期間において、前記信号線に供給する電位を前記基準電位から当該画素回路に指定された階調値に応じた階調電位に設定するとともに、前記第１スイッチング素子および前記第２スイッチング素子をオン状態に維持し、
   前記第２期間の経過後の第３期間において、前記第２スイッチング素子をオフ状態にし、
   前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第２期間の時間長が短くなるように、前記信号線に供給する電位を前記基準電位から前記階調電位に変更する時期を前記階調値に応じて制御する
   発光装置。
10. 前記駆動回路は、
    少なくとも前記基準電位又は前記階調電位を選択して前記信号線に出力する電位選択部と、
    前記電位選択部が前記基準電位から前記階調電位に変更する時期を階調値に応じて制御する時間調整部と、
    を有する請求項９に記載の発光装置。
11. 前記画素回路は、前記駆動電流の経路上に設けられた第３スイッチング素子をさらに備え、
    前記駆動回路は、
    前記第１期間および前記第２期間において前記第３スイッチング素子をオフ状態にする一方、前記第２期間の経過後に前記第３スイッチング素子をオン状態にすることで、前記駆動電流を前記発光素子に供給する、
    請求項９又は請求項１０に記載の発光装置。
12. 複数の画素回路と、第１期間と第２期間とを各々が含む複数の単位期間において前記各画素回路を駆動する駆動回路とを具備し、
    前記複数の画素回路の各々は、
    第１電極および第２電極を有する容量素子と、
    前記第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、
    発光素子と、
    信号線と前記第１電極との間に介在する第１スイッチング素子と、
    前記駆動トランジスタのゲートとドレインとの間に介在する第２スイッチング素子と、を備え、
    前記駆動回路は、前記複数の画素回路の各々について、
    前記複数の単位期間のうち当該画素回路に対応する第１単位期間における前記第１期間、および、前記第１単位期間の開始前の２以上の単位期間において、前記信号線に供給する電位を基準電位に設定するとともに、前記第１スイッチング素子および前記第２スイッチング素子をオン状態にし、
    前記第１単位期間における前記第２期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線に供給するとともに前記第１スイッチング素子および前記第２スイッチング素子をオン状態にし、
    前記第１単位期間における前記第２期間の経過後に、前記第２スイッチング素子をオフ状態にし、
    前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第２期間の時間長が短くなるように、前記信号線に供給する電位を前記基準電位から前記階調電位に変更する時期を前記階調値に応じて制御する、
    発光装置。
13. 複数の画素回路と、前記各画素回路を駆動する駆動回路とを具備し、
    前記複数の画素回路の各々は、
    第１電極および第２電極を有する容量素子と、
    前記第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、
    発光素子と、
    信号線と前記第１電極との間に介在する第１スイッチング素子と、
    前記駆動トランジスタのゲートとドレインとの間に介在する第２スイッチング素子と、
    給電線と前記第１電極との間に介在する第４スイッチング素子と、を備え、
    前記駆動回路は、前記複数の画素回路の各々について、
    第１期間において、前記給電線に基準電位を供給するとともに、前記第２スイッチング素子および前記第４スイッチング素子をオン状態にし、前記第１スイッチング素子をオフ状態にし、
    第２期間において、前記信号線に供給する電位を基準電位に設定するとともに前記第１スイッチング素子および前記第２スイッチング素子をオン状態にし、前記第４スイッチング素子をオフ状態にし、
    前記第２期間経過後の第３期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線に供給するとともに、前記第１スイッチング素子および前記第２スイッチング素子をオン状態にし、前記第４スイッチング素子をオフ状態にし、
    前記第３期間の経過後に、前記第２スイッチング素子をオフ状態にし、
    前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第３期間の時間長が短くなるように、前記信号線に供給する電位を前記基準電位から前記階調電位に変更する時期を前記階調値に応じて制御する、
    発光装置。
14. 請求項１２または請求項１３に記載の発光装置を具備する電子機器。

Images