Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5332692B2 - データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 - Google Patents
[go: Go Back, main page]

JP5332692B2 - データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 - Google Patents

データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 Download PDF

Info

Publication number
JP5332692B2
JP5332692B2 JP2009032213A JP2009032213A JP5332692B2 JP 5332692 B2 JP5332692 B2 JP 5332692B2 JP 2009032213 A JP2009032213 A JP 2009032213A JP 2009032213 A JP2009032213 A JP 2009032213A JP 5332692 B2 JP5332692 B2 JP 5332692B2
Authority
JP
Japan
Prior art keywords
data transfer
transfer request
internal buffer
request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009032213A
Other languages
English (en)
Other versions
JP2010191492A (ja
Inventor
佳和 形部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009032213A priority Critical patent/JP5332692B2/ja
Publication of JP2010191492A publication Critical patent/JP2010191492A/ja
Application granted granted Critical
Publication of JP5332692B2 publication Critical patent/JP5332692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)

Description

本発明は、データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体に関し、詳細には、データ転送を効率的に行うデータ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体に関する。
近年、データを取り扱う装置、例えば、複合装置、プリンタ装置、複写装置、スキャナ装置、ファクシミリ装置等の画像処理装置においては、スキャナユニット、プリンタユニット及びメインメモリを有するコントローラ等の各ユニットを汎用バスで接続してインターフェイスを共通化することで、ユニットの拡張等における無駄な回路や制御ソフトの増加を抑制し、また、拡張性を向上させることが行われている。
ところが、このようなバスシステムを用いた画像処理装置においては、スキャナユニットで原稿の画像データを読み取る画像読み取り時やプリンタユニットで画像データに基づいて画像を印刷出力する印刷出力時及びスキャナユニットで読み取った画像データをプリンタユニットで印刷出力するコピー時には、スキャナユニットやプリンタユニットが一定速度で動作する必要があるため、スキャナユニットやプリンタユニットとコントローラのメインメモリとの間で一定量のデータをバスを介して転送する必要があり、一時的にバストラフィックが著しく増加する。この現象は、高速機ほど顕著になる。
そして、画像処理装置においては、上記汎用バスは、IEEE1394やUSB(Universal Serial Bus)等の通信系の外部IF(インターフェース)を接続することも可能であり、このような外部IFを介して、SDカード(Secure Digital memory card)やUSBデバイス等の外部機器及びネットワークとの間でデータを送受信することが一般的に行われている。
このように汎用バスに、スキャナユニット、プリンタユニット、通信系インターフェースデバイス等がマスタデバイスとして複数存在する画像処理装置の構成においては、上記汎用バスは、アービタを内蔵するメインCPUを介してメインメモリと接続されており、アービタのバス調停方法が重要となるが、従来、このバスの調停方法として、固定優先順位方式やラウンドロビン方式等が一般的に用いられている。この固定優先順位方式は、複数のマスタデバイスからバス要求が同時に発生した場合に、予め固定的に設定されているマスタデバイスの優先順位に従って優先順位の高い方にバス使用権を与える方法である。ラウンドロビン方式は、優先順位が固定ではなく、バス使用権を獲得したマスタデバイスに対しては、そのバス使用権獲得直後に優先順位を最下位に設定して、全体として公平にバス使用権を調停する方法である。
これらの従来のバス調停方式には、それぞれ長所、短所がある。例えば、固定優先順位方式は、優先順位が高いマスタデバイスにはバス獲得が常に保証されて優位であるが、優先順位の低いマスタデバイスは自分より優先順位の高いマスタデバイスからの要求がある限りバスの使用権を獲得することができない状況が発生するという短所がある。
また、ラウンドロビン方式は、全てのマスタデバイスに対して公平にバス獲得の調停を行うことができるという長所はあるが、逆にバスの使用率を各マスタデバイス毎に転送データ量、密度等に応じて異ならせたい場合には不向きであるという短所がある。
特に、ラウンドロビン方式は、本来バス自体の有するデータ転送能力(バス幅×所定バス幅当たりのデータの転送時間)が、入力画像コントローラ(スキャナユニット)、出力画像コントローラ(プリンタユニット)等のデバイス(ユニット)が動作しているときに転送しなければならないデータ量に対して限界に近いほど、不都合が発生するおそれがある。
すなわち、スキャナユニットは、読み取った画像に順次画像処理を行いながら画像データをメインメモリへ転送する必要があり、必ずその帯域を確保する必要がある。また、プリンタユニットは、電子写真方式の場合、感光体ドラムにレーザで書き込みながら画像データをメインメモリから転送する必要があり、必ずその帯域を確保する必要がある。さらに、外部IFは、例えば、ネットワークからデータを受信する場合、一旦受信を開始すると、受信したネットワークパケットをメインメモリに転送して一定時間内に応答する必要があり、必ずその帯域を確保する必要がある。
そして、画像処理装置におけるデータ転送は、一般的に、DMA(Direct Memory Access)データ転送方式が用いられている。また、バス接続としては、一般的に、メインCPUの内蔵するアービタが担っており、ラウンドロビン方式で動作するアービタが、スキャナユニットやプリンタユニットのデータ転送を優先して確保できるような技術が要望される。
そこで、従来、ラウンドロビン方式のバスアービタにおいて、特定事象発生時の第1のバスマスタ以外の優先度の低いバスマスタからのバス獲得要求に対して、バス使用権を与えた後の次のバス獲得要求を一定期間マスクすることで、バスの使用頻度を一時的に低下させて、第1のバスマスタのデータ転送効率を確保する技術が提案されている(特許文献1参照)。すなわち、この従来技術は、外部IFからの転送要求に対してバス使用権を与えると、次のバス獲得要求を一定期間マスクすることで、スキャナユニットやプリンタユニットのデータ転送を優先して確保しようとしている。
しかしながら、上記従来技術にあっては、優先度の低いバスマスタにデータ転送を許可すると、単に次の一定期間マスクするのみであるため、効率的なバス獲得の調停(即ち、バス制御)を行って、効率的なデータ転送を行う上で改良の必要があった。
すなわち、従来技術にあっては、全てのマスタデバイスに対して公平にバス獲得の調停を行うラウンドロビン方式において、優先度の低いバスマスタ、例えば、外部IFに複数のデバイスが接続されて各デバイスからのバス獲得要求に対してラウンドロビン方式でバス使用権を与えた後に、スキャナユニットやプリンタユニットによるバス帯域を確保するために、該バス使用権を与えたデバイスに対してマスク期間を設定する。ところが、1ラウンドロビンで転送できるデータ量は決まっているため、外部IFのデバイスからメインメモリに転送するデータ量がこの1ラウンドロビンで転送できるデータ量を超えているときには、外部IFのデバイスから複数回のバス獲得要求を行うこととなる。しかし、1回バス使用権が与えられて1ラウンドロビンデータ転送を行うと、マスク期間に入り、このマスク期間に、例えば、ディスクリプタ転送等のような使用バス帯域の狭いバス転送に対するバス獲得要求に対してバス使用権が与えられると、このバス使用権の1ラウンドロビンのバス転送が終了するまで、他にバス獲得要求がない場合であっても、外部IFのデバイスに対してバス使用権が与えられない。そして、使用バス帯域の狭いバス転送の1ラウンドのバス転送が終了したときに、外部IFからバス獲得要求を行ってバス使用権を獲得しても、1ラウンドロビンのバス転送が終了すると、再度、マスク期間に入るというバス転送が繰り返されることとなる。その結果、効率的なバス獲得の調停を行って、効率的なデータ転送を行う上で改良の必要があるとともに、メインCPUが内蔵するアービタが、該外部IFから転送されるデータを保持するだけの内部バッファを必要とし、コストが高くつくという問題があった。
そこで、本発明は、安価かつより効率的なラウンドロビン方式でのデータ転送を行うことのできるデータ転送装置、データ転送方法、データ転送プログラム及び記録媒体を提供することを目的としている。
記目的を達成するため、本発明のデータ転送制御装置は、記憶手段と、前記記憶手段と接続されると共に、第1の内部バッファを有し、当該第1の内部バッファを利用したデータ転送を制御するデータ転送制御手段と、外部とのデータ転送に係るデータ転送要求を行う複数のデータ転送要求手段と、前記複数のデータ転送要求手段の何れかからの前記データ転送要求に対して、当該データ転送要求を所定期間許可又は不許可とする制御を行うデータ転送要求制御手段と、前記データ転送制御手段とバス接続され、前記第1の内部バッファのデータ量を取得して保存する第2の内部バッファを有する転送インターフェイス手段と、を備えたデータ転送制御装置であって、前記データ転送要求制御手段は、前記外部からのデータ転送要求が前記記憶手段との間のデータ転送に係る要求である場合に、前記第1の内部バッファの空き状況を前記第2の内部バッファに取得して保存した当該第1の内部バッファの変化量に基づいて判断し、当該第1の内部バッファの空き容量が十分であると判断したときに当該データ転送要求を許可して当該記憶手段との間のデータを前記転送インターフェイス手段を介して転送し、当該第1の内部バッファの空き容量が十分でないと判断したときに当該データ転送要求を不許可とすることを特徴とする
また、本発明のデータ転送制御方法は、記憶手段と接続されると共に、第1の内部バッファを有するデータ転送制御手段により、当該第1の内部バッファを利用したデータ転送を制御するデータ転送制御処理ステップと、複数のデータ転送要求手段により、外部とのデータ転送に係るデータ転送要求を行う複数のデータ転送要求処理ステップと、データ転送要求制御手段により、前記複数のデータ転送要求手段の何れかからの前記データ転送要求に対して、当該データ転送要求を所定期間許可又は不許可とする制御を行うデータ転送要求制御処理ステップと、前記データ転送制御手段とバス接続された転送インターフェイス手段の第2の内部バッファにより、前記第1の内部バッファのデータ量を取得して保存する転送インターフェイス処理ステップと、を有し、前記データ転送要求制御処理ステップでは、前記外部からのデータ転送要求が前記記憶手段との間のデータ転送に係る要求である場合に、前記第1の内部バッファの空き状況を前記第2の内部バッファに取得して保存した当該第1の内部バッファの変化量に基づいて判断し、当該第1の内部バッファの空き容量が十分であると判断したときに当該データ転送要求を許可して当該記憶手段との間のデータを前記転送インターフェイス手段を介して転送し、当該第1の内部バッファの空き容量が十分でないと判断したときに当該データ転送要求を不許可とすることを特徴とする
に、本発明のデータ転送制御プログラムは、コンピュータにより実行させるデータ転送制御プログラムであって、記憶手段と接続されると共に、第1の内部バッファを有するデータ転送制御手段により、当該第1の内部バッファを利用したデータ転送を制御するデータ転送制御処理ステップの手順と、複数のデータ転送要求手段により、外部とのデータ転送に係るデータ転送要求を行う複数のデータ転送要求処理ステップの手順と、データ転送要求制御手段により、前記複数のデータ転送要求手段の何れかからの前記データ転送要求に対して、当該データ転送要求を所定期間許可又は不許可とする制御を行うデータ転送要求制御処理ステップの手順と、前記データ転送制御手段とバス接続された転送インターフェイス手段の第2の内部バッファにより、前記第1の内部バッファのデータ量を取得して保存する転送インターフェイス処理ステップの手順と、を有し、前記データ転送要求制御処理ステップの手順では、前記外部からのデータ転送要求が前記記憶手段との間のデータ転送に係る要求である場合に、前記第1の内部バッファの空き状況を前記第2の内部バッファに取得して保存した当該第1の内部バッファの変化量に基づいて判断し、当該第1の内部バッファの空き容量が十分であると判断したときに当該データ転送要求を許可して当該記憶手段との間のデータを前記転送インターフェイス手段を介して転送し、当該第1の内部バッファの空き容量が十分でないと判断したときに当該データ転送要求を不許可とすることを特徴とする
加えて、本発明の記録媒体は、上記データ転送制御プログラムにおける各ステップの手順をコンピュータが読み取り可能に記録したことを特徴とする
本発明によれば、データ転送要求制御手段によって、外部からのデータ転送要求によりデータ転送制御手段を介して記憶手段とのデータ転送を行う場合に、データ転送制御手段の第1の内部バッファとデータ転送制御手段に対してバス接続されて第1の内部バッファのデータ量を取得して保存する転送インターフェイス手段の第2の内部バッファの変化量に基づいてデータ転送要求の許可、不許可を制御するため、データ転送状況をより適切に把握して制御することができ、安価かつより効率的なデータ転送を行うことができる。
本発明の一実施例を適用した画像処理装置のブロック構成図。 外部IFASICの詳細なブロック構成図。 メインCPUと外部IFASICのバス接続の説明図。 DMAライト処理を示すフローチャート。 DMAリード処理を示すフローチャート。 ディスクリプタのフォーマットの一例を示す図。 転送要求マスク処理のタイミング図。 マスク制御処理を示すフローチャート。 転送要求がディスクリプタに関する場合にマスク解除するときのタイミング図。 メモリ帯域に空きがある場合にマスクを解除するときのタイミング図。
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
図1〜図10は、本発明のデータ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体の一実施例を示す図であり、図1は、本発明のデータ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体の一実施例を適用した画像処理装置1のブロック構成図である。
図1において、画像処理装置1は、コントローラASIC2、メインCPU3、メインメモリ4、スキャナASIC5、スキャナ部6、プロッタASIC7、プロッタ部8、ハードディスク(HDD)9、外部IFASIC10、ネットワーク11及び外部デバイス12等を備えている。
スキャナ部6は、例えば、CCD(Charge Coupled Device )を利用したイメージスキャナ等が利用されており、原稿を走査及び副走査して、原稿の画像を所定の解像度で読み取って、2値化してスキャナASIC5に出力する。
スキャナASIC5は、スキャナ部6で読み取られた原稿の画像データに適宜の画像処理を行って画像処理後の画像データをコントローラASIC2に出力する。
コントローラASIC2は、スキャナASIC5、ハードディスク9及びメインCPU3と接続されており、スキャナASIC5、ハードディスク9及びメインCPU3との間での画像データの転送制御を行うとともに、メインCPU3の制御下で、ハードディスク9の駆動制御、スキャナASIC5を介したスキャナ部6の駆動制御を行う。
コントローラASIC2は、ハードディスク9へのリード/ライトの制御を行い、ハードディスク9は、各種画像データを記憶する。
プロッタ部8は、所定の印刷方式、例えば、電子写真式で、図示しないホストコンピュータやファクシミリ受信した画像データやスキャナ部6で読み取った画像データをプロッタASIC7から受け取って、該画像データに基づいて画像を用紙に印刷出力する。
プロッタASIC7は、メインCPU3から受け取った画像データに適宜の画像処理を施してプロッタ部8に出力する。
メインメモリ4は、メインCPU3に接続されており、RAM(Random Access Memory)等で構成されている。メインメモリ4は、メインCPU3の制御下で、処理対象の画像データ等のデータ、プログラム及びディスクリプタ等を格納し、このプログラムとしては、画像処理装置1としての基本プログラム及び本発明のデータ転送を効率的に行うデータ転送制御方法を実行するデータ転送制御プログラムを格納する。
なお、画像処理装置1は、ROM、EEPROM(Electrically Erasable and Programmable Read Only Memory )、EPROM、フラッシュメモリ、フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory )、CD−RW(Compact Disc Rewritable )、DVD(Digital Video Disk)、SD(Secure Digital)カード、MO(Magneto-Optical Disc)等のコンピュータが読み取り可能な記録媒体に記録されている本発明のデータ転送制御方法を実行するデータ転送制御プログラムを読み込んでメインメモリ4やハードディスク9に導入することで、後述するデータ転送を効率的に行うデータ転送制御方法を実行するデータ転送制御装置を備えた画像処理装置として構築されている。このデータ転送制御プログラムは、アセンブラ、C、C++、C#、Java(登録商標)等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
外部IFASIC10には、外部機器部として、ネットワーク11や外部デバイス12が接続されており、外部IFASIC10は、ネットワーク11及び外部デバイス12との間でデータ(パケットデータ)の授受を行う。ネットワーク11は、例えば、LAN(Local Area Network)、インターネット等であり、外部デバイス12は、SDカード、USBデバイス等である。
メインCPU(データ転送制御手段)3には、メインメモリ4が接続されており、メインCPU3は、メインメモリ4へのデータ等の書き込みやメインメモリ4からのデータ、ディスクリプタ等の読み出しを制御する。すなわち画像処理装置1は、PCIeバスを用いたDMA(Direct Memory Access)によってデータ転送を行っており、メインCPU3は、後述するように、内部バッファ3b(図3参照)を有して、該内部バッファ3bを利用した複数のデータ転送を制御する。
上記外部IFASIC10は、図2に示すように、接続される外部デバイス用の外部デバイスコントローラ20〜50、メインCPU3とのPCIeコントローラ60及び内部アービタ70等を備えており、外部デバイスコントローラ(データ転送要求手段)20〜50は、例えば、ネットワークコントローラ20、SDカードコントローラ30、USBコントローラ40、ICカードコントローラ50等である。なお、PCIeは、PCI(Peripheral Component Interconnect) Expressを略した表示であり、また、本実施例では、外部IFASIC10に接続されるネットワーク11とのデータ転送について詳細に説明するために、図2は、ネットワークコントローラ20について詳細に内部構成を示した図となっている。
ネットワークコントローラ20は、DMAC(Direct Memory Access Controller :DMAコントローラ)20a、内部バッファ20b及びネットワーク制御部20c等を備えている。ネットワーク制御部20cは、ネットワーク11及び内部バッファ20bと接続されていて、ネットワーク11との通信制御を行い、内部バッファ20bは、所定容量のバッファであって、ネットワーク制御部20cとDMAC20aとの転送データのバッファ処理を行う。DMAC20aは、内部アービタ70に接続され、内部アービタ70にデータ転送要求を行って、ネットワーク11とメインメモリ4との間のデータ転送を行う。外部デバイスコントローラ30〜50は、ネットワークコントローラ20と同様の構成を有しており、それぞれネットワークコントローラ20と同様の処理を行って、対応する外部デバイスとメインメモリ4とのデータ転送を行う。なお、図示しないが、ネットワークコントローラ20以外の他の外部デバイスコントローラ30〜50も、ネットワークコントローラ20と同様に、DMAC30a〜50a以外に、制御部、内部バッファを備えている。
内部アービタ(データ転送要求制御手段)70は、転送要求制御部70aを備えており、転送要求制御部70aが、各コントローラ20〜50のDMAC20a〜50aからのデータ転送要求をラウンドロビン方式で調停して、各コントローラ20〜50のDMAC20a〜50aによるバス利用を制御する。
PCIeコントローラ60は、PCIeエンドポイント60aを備えており、PCIeエンドポイント(転送インターフェイス手段、データ転送状況判定手段)60aは、内部アービタ70に接続されているとともに、メインCPU3と接続されている。
メインCPU3には、上述のように、メインメモリ4が接続されているとともに、コントローラASIC2及びプロッタASIC7等と接続されて、メインCPU3は、通常、アービタを備えているとともに、図3に示すように、PCIeルートコンプレックス3aを備えており、PCIeルートコンプレックス3aは、内部バッファ3bを有している。また、PCIeコントローラ60のPCIeエンドポイント60aは、図3に示すように、内部バッファ60bを有している。
メインCPU3と外部IFASIC10とは、PCIe80で接続されており、PCIeルートコンプレックス3aとPCIeエンドポイント60aとは、PCIe80のトランザクション層に規定されているフローコントロールで、定期的(所定基準時間毎)に相手の内部バッファ3b、60bの状況(データ量等)をやりとりする。
内部アービタ70は、コントローラ20〜50に対して、バス使用権を与えると、所定のマスク期間だけ該コントローラ20〜50のバス使用権に対してマスクを行うマスク処理を実行する。また、内部アービタ70は、上記メインCPU3のPCIeルートコンプレックス3aに設けられている内部バッファ3bの状況(データ量等)に基づいてコントローラ20〜50に設定したマスクの解除、マスクの設定可否等のマスク制御を行う。
次に、本実施例の作用を説明する。本実施例の画像処理装置1は、バス制御をラウンドロビン方式で行うとともに、マスク処理の効率的な制御を行う。
なお、以下の説明では、外部IFASIC10の内部アービタ70におけるネットワークコントローラ20とメインCPU3を介したメインメモリ4へのデータ転送におけるマスク制御を伴うバス制御について説明するが、外部IFASIC10に接続されているバス制御の対象デバイスとしては、ネットワーク11に限るものではなく、SDカード、USBデバイス等の他の外部デバイス12であっても同様に適用することができる。また、以下の説明では、ネットワーク11からデータ受信要求があって、外部IFASIC10のネットワークコントローラ20が内部アービタ70にバス獲得要求を行って、PCIe80を通して、メインCPU3を介してメインメモリ4にデータをDMA転送する場合について説明するが、バスとしては、PCIe80に限るものではなく、メインCPU3側のバス制御を実行する部分であるデータ転送制御手段が内部バッファを搭載して、該内部バッファの状況を所定間隔毎に取得することで、メインCPU3を介して他のデバイスがメインメモリ4にアクセスしている状況を把握し、該他のデバイスのメインメモリ4へのアクセス状況に応じてマスク制御を伴うバス制御を行う場合に適用することができる。
画像処理装置1は、ネットワーク11からデータ受信要求があると、外部IFASIC10のネットワークコントローラ20が、そのネットワーク制御部20で該データ受信要求を制御して、必要なデータを内部バッファ20bに保管しつつ、DMAC20aが内部アービタ70にバス獲得要求(転送要求)を行い、内部アービタ70は、基本的に、各コントローラ20〜50からのバス獲得要求に対してラウンドロビン方式でバス使用権を与えるというバス制御を行う。
画像処理装置1は、メインメモリ4と各デバイスとのデータ転送をDMA転送によって行い、例えば、ネットワークコントローラ20とメインメモリ4とのDMAデータ転送を、図4及び図5に示すように行って、メモリへのデータライト及びデータリードを行う。すなわち、ネットワークコントローラ20のDMAC20aは、メインメモリ4にデータをライトするデータライトの場合、図4に示すように、メインメモリ上のDMAディスクリプタを読み取るリード転送を行い(ステップS101)、ネットワーク制御部20cによってネットワーク制御を行ってデータ受信を開始する(ステップS102)。DMAC20aは、内部バッファ20bに転送データが溜まると(ステップS103)、DMAパケットのライト転送を行い(ステップS104)、パケット終端をメインメモリ4へ転送したかチェックする(ステップS105)。パケット終端をメモリに転送していないときには、DMAC20aは、ディスクリプタをチェーンするかチェックして(ステップS107)、ディスクリプタをチェーンするときには、ステップS101に戻って上記同様に処理する。
ステップS105で、パケット終端をメモリに転送したときには、DMAC20aは、DMAディスクリプタをメインメモリ4にライト転送して書き戻し(ステップS106)、ディスクリプタをチェーンするかチェックする(ステップS107)。ステップS107で、ディスクリプタをチェーンするときには、ステップS101に戻って、メモリのディスクリプタのリード転送から上記同様に処理し(ステップS101〜S107)、ステップS107で、ディスクリプタのチェーンを行わないときには、DMAライト処理を終了する。
また、メインメモリ4上のデータをリードしてネットワーク11に転送するデータリードの場合、DMAC20aは、まず、メインメモリ4上のDMAディスクリプタを読み取るリード転送を行い(ステップS201)、該ディスクリプタに基づいてメインメモリ4上のDMAパケット(データ)をリードして内部バッファ20bに書き込むリード転送を開始する(ステップS202)。DMAC20aは、DMAパケットのリード転送を開始すると、ネットワーク制御を行って、データ送信を開始し(ステップS203)、パケット終端をネットワーク11へ送信したかチェックする(ステップS204)。パケット終端をネットワーク11へ送信していないときには、DMAC20aは、内部バッファ20bに空きがあるかチェックし(ステップS206)、内部バッファ20bに空きがないときには、ステップS203に戻って、データの受信を継続してステップS204でパケット終端をネットワークNWへ送信すると、DMAディスクリプのタライト転送をディスクリプタの書き戻しを行い(ステップS205)、内部バッファに空きがあるかチェックする(ステップS206)。
ステップS206で、内部バッファに空きがないときには、ステップS203に戻って上記同様にネットワーク11へデータ転送する処理を行い(ステップS203〜S206)、ステップS206で内部バッファに空きができると、ディスクリプタをチェーンするかチェックする(ステップS207)。ステップS207で、ディスクリプタをチェーンするときには、DMAC20aは、ステップS201に戻って、メインメモリ4のディスクリプタのリード転送から上記同様に処理し(ステップS201〜S207)、ステップS207で、ディスクリプタのチェーンを行わないときには、DMAリード処理を終了する。
すなわち、DMA転送においては、ディスクリプタリード、データリード、データライト、ディスクリプタライトという動作処理を繰り返し行うことで、データ転送を行う。
そして、ネットワークコントローラ20のDMAC20aは、この動作処理のアクセス毎に、内部アービタ70にバス獲得要求を行い、バス使用権が与えられてデータ転送を開始するまでネットワーク11からのデータを内部バッファ20bに保管して待つという転送待ちが発生する。
そして、このDMA転送において用いられるディスクリプタは、一般的に、図6に示すようにフォーマット構成されており、次ディスクリプタアドレス、転送アドレス、転送サイズ、DMA制御/パケット情報がある。次ディスクリプタアドレスは、次に読み込むディスクリプタのメインメモリ4上のアドレスが格納され、「0x0」の場合は、次に読み込むディスクリプタがないことを示している。転送アドレスは、メインメモリ4上のデータの格納先が格納されており、転送サイズは、メインメモリ4に転送するデータ量が格納されている。DMA制御は、DMAを一時停止させたり、割り込みを発生させるための制御情報が格納され、パケット情報は、DMAがパケット終了を示すためにライトする領域である。そして、このディスクリプタは、128bitという少ないデータ量となっており、ディスクリプタの転送によるバス帯域への影響は非常に少ない。
一方、バス制御においては、メインCPU3を介してメインメモリ4にアクセスするデバイスが、外部IFASIC10に接続されたネットワーク11や外部デバイス12だけでなく、画像処理装置1として優先的にバス使用の確保が必要なスキャナ部6からのデータ転送やプロッタ部8へのデータ転送(以下、必要に応じて、優先データ転送という。)があり、メインCPU3のPCIeバス80の使用をこのような優先データ転送に対して優先させる必要がある。
そこで、外部IFASIC10の内部アービタ70は、ネットワークコントローラ20やその他の外部ドライバコントローラ30〜50に、バス使用権を1ラウンドロビンの間だけ与えて該バス使用権の使用が完了すると、図7に示すように、一定期間(図7では、100クロック間)だけ、バス使用権を与えた該コントローラ20〜50のDMAC20a〜50aからのバス獲得要求(転送要求)に対してマスクする。
ところが、上述のように、バス使用権を与えて1ラウンド期間が終了し、バス使用が終了するとマスク期間だけマスクするというマスク処理を単純に行うと、メインCPU3のPCIe80の使用状況を無視した制御となり、効率的なバス制御を行うことができない。
そこで、外部IFASIC10の内部アービタ70は、PCIeのトランザクション層に規定されるフローコントロールによる対向デバイスの内部バッファの状況のやり取り機能を利用して、図3に示したように、メインCPU3のPCIeバスの使用状況を、メインCPU3のPCIeルートコンプレックス3aに設けられている内部バッファ3bの状況(データ量等)を把握し、該内部バッファ3bの状況から他のデバイスであるコントロールASIC2やプロッタASIC7等によるメインCPU3のPCIeバスの使用状況を判断してネットワークコントローラ20等の外部デバイス20〜50へのマスク制御を行う。
また、内部アービタ70は、バス獲得要求が発生した場合に、該バス獲得要求の内容に基づいて該バス獲得要求によるバス使用のバス帯域への影響を判断して、マスク制御を行う。内部アービタ70は、このバス帯域への影響を、転送データ量やバス獲得要求の種類に基づいてPCIeバスの帯域への影響を判断して、マスク制御を行う。例えば、上述のように、ディスクリプタは、128bitという少ないデータ量であるため、バス獲得要求がディスクリプタのリード要求、ライト要求であると、マスクをかけないように制御したり、既にかかっているマスクを解除するように制御するマスク制御を行う。
すなわち、内部アービタ70は、図8に示すように、ネットワークコントローラ20のDMAC20aからのバス獲得要求に応じて1ラウンドロビン期間の間だけバス使用権を与え、該バス使用が終了すると、マスク期間(図7、図9、図10では、「100」クロック期間)をマスク期間カウンタにセットして(ステップS301)、該マウス期間カウンタのカウントダウンを開始し(ステップS302)、その後に、DMAC20aから転送要求であるバス獲得要求があると、該バス獲得要求がディスクリプタリードまたはディスクリプタライトのディスクリプタに関するバス獲得要求であるかチェックする(ステップS303)。すなわち、ネットワークコントローラ20のDMAC20aは、通常のバス獲得要求(転送要求)に、その転送要求の種類を示す情報(制御信号等)を付加して、内部アービタ70に入力する。
ステップS303で、バス獲得要求がディスクリプタに関する要求であると、バス使用帯域が狭いと判断して、内部アービタ70は、図9に示すように、マスク期間カウンタを「0」にクリアして、該バス獲得要求に対してバス使用権を付与し(ステップS304)、転送許可して、該バス使用権による転送が完了すると、ステップS301に戻って上記同様に処理する。なお、図9では、DMAC20aからの転送要求であるREQ1がディスクリプタであるときに、マスク期間カウンタが「100」にセットされて、「99」にカウントダウンしたところで、「0」にクリアして、転送許可(バス使用権)を付与した状態を示している。
ステップS303で、転送要求がディスクリプタでないとき、例えば、データリードやデータライトの転送要求であるときには、内部アービタ70は、データ量が多いと判断して、メインCPU3のPCIeバスのメモリ帯域に、バス獲得要求に対してバス使用権を付与するのに十分な空きがあるかチェックする(ステップS305)。なお、このメモリ帯域に充分な空きがあるか否かのチェックについては、後述する。
ステップS305で、メモリ帯域に充分な空きがあるときには、内部アービタ70は、図10に示すように、マスク期間カウンタを「0」にクリアして、該バス獲得要求に対してバス使用権を付与し(ステップS304)、転送許可して、該バス使用権による転送が完了すると、ステップS301に戻って上記同様に処理する。
ステップS305で、メモリ帯域に充分な空きがないときには、内部アービタ70は、マスク期間カウンタが「0」であるか、すなわち、マスク期間が過ぎているかチェックし(ステップS306)、マスク期間が過ぎていないときには、図7に示したように、マスクを解除することなく、ステップS302に戻って、マスク期間カウンタのカウントダウンから上記同様に処理する(ステップS302〜S306)。
ステップS306で、マスク期間カウンタが「0」のときには、内部アービタ70は、マスク期間が過ぎていると判断して、バス獲得要求に対してバス使用権を付与し(ステップS304)、転送許可して、該バス使用権による転送が完了すると、ステップS301に戻って上記同様に処理する。
そして、上記メインCPU3のPCIeバスのメモリ帯域に、バス獲得要求に対してバス使用権を付与するのに十分な空きがあるか否かは、メインCPU3のPCIeルートコンプレックス3aの内部バッファ3bの状況に基づいて判断する。すなわち、外部IFASIC10の内部アービタ70は、PCIeのトランザクション層に規定されるフローコントロールによる対向デバイスの内部バッファ3bの状況のやり取り機能を利用して、図3に示したように、メインCPU3のPCIeバスの使用状況を、メインCPU3のPCIeルートコンプレックス3aの内部バッファ3bの状況(データ量等)を把握する。例えば、PCIeエンドポイント60aは、フローコントロールによって、あるフローコントロール処理時点でのメインCPU3のPCIeルートコンプレックス3aの内部バッファ状態を取得して保存し、次のフローコントロール処理で、該次のフローコントロール処理時点でのPCIeルートコンプレックス3aの内部バッファ3bの状況を取得する。PCIeエンドポイント60aは、今回のフローコントロール処理時点での取得したPCIeルートコンプレックス3aの内部バッファ3bの状況と前回のフローコントロール時点での内部バッファ3bの状況との変化量を求めて、該変化量を予め設定されている変化閾値と比較し、フローコントロール処理間隔の間にPCIeバスを使用したデータ転送処理が進行したのかのデータ転送処理進行状況を判定する。例えば、転送要求制御部70aは、変化量が変化閾値よりも大きいときには、スキャナ部6やプロッタ部8の関与するデータ転送が発生せずに、メインCPU3からメインメモリ4へのデータ転送が順調に行われていると判定し、変化量が変化閾値よりも小さいときには、スキャナ部6やプロッタ部8の関係するデータ転送が頻繁に発生していると判定することができる。なお、PCIeルートコンプレックス3aの内部バッファ3bの状況の変化量は、連続するフローコントロール処理間での変化量に限るものではなく、所定数のフローコントロール処理間隔を空けたフローコントロール処理時点での内部バッファ3bの状況の変化量であってもよい。
そして、PCIeエンドポイント60aは、上記判定結果を内部アービタ70に渡し、内部アービタ70が、ステップS305で、該判定結果に基づいてメモリ帯域に充分な空きがあるか判定する。
なお、図8の処理では、転送要求(バス獲得要求)がディスクリプタに関する転送要求であるか否かと、メモリ帯域に充分な空きがあるか否かに基づいて、マスクの解除を行っているが、転送要求(バス獲得要求)で要求しているデータ量(転送要求データ量)に基づいてマスクの解除を行ってもよい。この場合、内部アービタ70は、DMAC20aからのバス獲得要求から転送要求データ量を取得し、取得した転送要求データ量を予め設定されているデータ閾値と比較して転送要求データ量がデータ閾値よりも少ないときにのみマスクの解除を行って、該バス獲得要求に応じてバス使用権を設定する。
また、内部アービタ70は、上記PCIeルートコンプレックス3aの内部バッファ3bのデータ量が所定量よりも少ない場合、少ないデータ量のデータのバス獲得要求を許可して、該データの内部バッファ3bからの転送状況をフローコントロールによって監視し、該監視結果に基づいてマスクを解除して、データ量多いデータ転送を許可するバス使用権を付与するようにしてもよい。
このように、本実施例の画像処理装置1は、内部バッファ3bを有して該内部バッファ3bを利用した複数のデータ転送を制御するPCIeルートコンプレックス3aを介したバス獲得要求(データ転送要求)が、複数のDMAC20a〜50aからあると、該データ転送要求に対して公平に所定転送期間だけデータ転送を許可するデータ転送の許可/不許可を制御するとともに、許可したデータ転送が該転送期間を経過すると、該DMAC20a〜50aからのデータ転送要求を所定のマスク期間だけ不許可とするマスク処理を制御する際に、PCIeルートコンプレックス3aの内部バッファ3bのデータ量を所定基準時間毎(フローコントロール毎)に取得して、取得した内部バッファ3bのデータ量に基づいてPCIeルートコンプレックス3aによるデータ転送状況を判定し、該判定結果に基づいてマスク処理を制御している。
したがって、ラウンドロビン方式でのデータ転送の完了したバス獲得要求(データ転送要求)元によるデータ転送要求をマスク期間だけマスクするマスク処理を、データ転送状況を把握して制御することができ、安価かつより効率的なラウンドロビン方式でのデータ転送を行うことができる。
また、本実施例の画像処理装置1は、DMAC20a〜50aからのデータ転送要求によってPCIeルートコンプレックス3aでのデータ転送に与える転送負荷の大きさに基づいてマスク処理を制御している。
したがって、データ転送状況をより適切に把握して制御することができ、安価かつより一層効率的なラウンドロビン方式でのデータ転送を行うことができる。
さらに、本実施例の画像処理装置1は、転送負荷の大きさをデータ転送要求の要求する転送データ量に基づいて判断している。
したがって、データ転送状況をより適切に把握して制御することができ、安価かつより一層効率的なラウンドロビン方式でのデータ転送を行うことができる。
また、本実施例の画像処理装置1は、PCIeルートコンプレックス3aが、DMAデータ転送によるデータ転送を制御し、データ転送要求が、DMAデータ転送要求であって、転送負荷の大きさをDMAデータ転送要求がディスクリプタ転送要求であるかデータ転送要求であるかによって判断している。
したがって、DMAデータ転送におけるラウンドロビン方式でのデータ転送を安価にかつ効率的に行うことができる。
さらに、本実施例の画像処理装置1は、内部アービタ70が、DMAC20a〜50aからのデータ転送要求に基づいて、マスクを設定するか否かのマスク設定制御及び設定したマスクのマスク期間の解除を行うか否かのマスク期間制御を行っている。
したがって、マスクの設定の事前制御を行うことができるとともに、設定したマスク期間の制御を行うことができ、より一層適切かつ効率的にラウンドロビン方式でのデータ転送を行うことができる。
なお、上記実施例においては、スキャナ処理とプロッタ処理を行う複合装置、複写装置等の画像処理装置1に適用した場合について説明したが、データ転送装置としては、画像処理装置に限るものではなく、データ転送をラウンドロビン方式で行う装置一般に適用することができる。
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、データ転送をラウンドロビン方式で行うとともに、マスク処理を行って意図するデバイスの転送を優先させるデータ転送制御装置、画像処理装置、データ転送制御方法、データ転送制御プログラム及び記録媒体に利用することができる。
1 画像処理装置
2 コントローラASIC
3 メインCPU
3a PCIeルートコンプレックス
3b 内部バッファ
4 メインメモリ
5 スキャナASIC
6 スキャナ部
7 プロッタASIC
8 プロッタ部
9 ハードディスク(HDD)
10 外部IFASIC
11 ネットワーク
12 外部デバイス
20 ネットワークコントローラ
20a DMAC
20b 内部バッファ
20c ネットワーク制御部
30〜50 外部デバイスコントローラ
30a〜50a DMAC
60 PCIeコントローラ
60a PCIeエンドポイント
60b 内部バッファ
70 内部アービタ
70a 転送要求制御部
80 PCIe
特許4024484号公報

Claims (9)

  1. 記憶手段と、
    前記記憶手段と接続されると共に、第1の内部バッファを有し、当該第1の内部バッファを利用したデータ転送を制御するデータ転送制御手段と、
    外部とのデータ転送に係るデータ転送要求を行う複数のデータ転送要求手段と、
    前記複数のデータ転送要求手段の何れかからの前記データ転送要求に対して、当該データ転送要求を所定期間許又は不許可とする制御を行うデータ転送要求制御手段と、
    前記データ転送制御手段とバス接続され、前記第1の内部バッファのデータ量を取して保存する第2の内部バッファを有する転送インターフェイス手段と、を備えたデータ転送制御装置であって、
    前記データ転送要求制御手段は、前記外部からのデータ転送要求が前記記憶手段との間のデータ転送に係る要求である場合に、前記第1の内部バッファの空き状況を前記第2の内部バッファに取得して保存した当該第1の内部バッファの変化量に基づいて判断し、当該第1の内部バッファの空き容量が十分であると判断したときに当該データ転送要求を許可して当該記憶手段との間のデータを前記転送インターフェイス手段を介して転送し、当該第1の内部バッファの空き容量が十分でないと判断したときに当該データ転送要求を不許可とすることを特徴とするデータ転送制御装置。
  2. 請求項1記載のデータ転送制御装置において、前記データ転送要求制御手段は、前記第1の内部バッファの変化量を予め設定されている変化閾値と比較した結果、当該変化量が当該変化閾値よりも大きいときには空き容量が十分であると判断し、当該変化量が当該変化閾値よりも小さいときには空き容量が十分でないと判断することを特徴とするデータ転送制御装置。
  3. 請求項1又は2記載のデータ転送制御装置において、前記データ転送要求制御手段は、許可したデータ転送が所定の転送期間を経過すると、前記データ転送要求手段からの前記データ転送要求を所定のマスク期間だけ不許可とするマスク処理を前記データ転送制御手段での前記データ転送に与える転送負荷の大きさに基づいて制御することを特徴とするデータ転送制御装置。
  4. 請求項3記載のデータ転送制御装置において、前記データ転送要求制御手段は、前記転送負荷の大きさを前記データ転送要求手段からの前記データ転送要求の要求する転送データ量に基づいて判断することを特徴とするデータ転送制御装置。
  5. 請求項3記載のデータ転送制御装置において、前記データ転送制御手段は、DMAデータ転送によるデータ転送を制御し、前記データ転送要求手段は、前記データ転送要求としてDMAデータ転送要求を行い、前記データ転送要求制御手段は、前記転送負荷の大きさを前記DMAデータ転送要求がディスクリプタ転送要求であるかデータ転送要求であるかによって判断することを特徴とするデータ転送制御装置。
  6. 請求項3〜5の何れか1項記載のデータ転送制御装置において、前記データ転送要求制御手段は、前記データ転送要求手段からの前記データ転送要求に基づいて、前記マスク処理を設定するか否かのマスク設定制御及び設定した当該マスク処理のマスク期間の解除を行うか否かのマスク期間制御を行うことを特徴とするデータ転送制御装置
  7. 記憶手段と接続されると共に、第1の内部バッファを有するデータ転送制御手段により、当該第1の内部バッファを利用したデータ転送を制御するデータ転送制御処理ステップと、
    複数のデータ転送要求手段により、外部とのデータ転送に係るデータ転送要求を行う複数のデータ転送要求処理ステップと、
    データ転送要求制御手段により、前記複数のデータ転送要求手段の何れかからの前記データ転送要求に対して、当該データ転送要求を所定期間許可又は不許可とする制御を行うデータ転送要求制御処理ステップと、
    前記データ転送制御手段とバス接続された転送インターフェイス手段の第2の内部バッファにより、前記第1の内部バッファのデータ量を取得して保存する転送インターフェイス処理ステップと、を有し、
    前記データ転送要求制御処理ステップでは、前記外部からのデータ転送要求が前記記憶手段との間のデータ転送に係る要求である場合に、前記第1の内部バッファの空き状況を前記第2の内部バッファに取得して保存した当該第1の内部バッファの変化量に基づいて判断し、当該第1の内部バッファの空き容量が十分であると判断したときに当該データ転送要求を許可して当該記憶手段との間のデータを前記転送インターフェイス手段を介して転送し、当該第1の内部バッファの空き容量が十分でないと判断したときに当該データ転送要求を不許可とすることを特徴とするデータ転送制御方法
  8. コンピュータにより実行させるデータ転送制御プログラムであって、
    記憶手段と接続されると共に、第1の内部バッファを有するデータ転送制御手段により、当該第1の内部バッファを利用したデータ転送を制御するデータ転送制御処理ステップの手順と、
    複数のデータ転送要求手段により、外部とのデータ転送に係るデータ転送要求を行う複数のデータ転送要求処理ステップの手順と、
    データ転送要求制御手段により、前記複数のデータ転送要求手段の何れかからの前記データ転送要求に対して、当該データ転送要求を所定期間許可又は不許可とする制御を行うデータ転送要求制御処理ステップの手順と、
    前記データ転送制御手段とバス接続された転送インターフェイス手段の第2の内部バッファにより、前記第1の内部バッファのデータ量を取得して保存する転送インターフェイス処理ステップの手順と、を有し、
    前記データ転送要求制御処理ステップの手順では、前記外部からのデータ転送要求が前記記憶手段との間のデータ転送に係る要求である場合に、前記第1の内部バッファの空き状況を前記第2の内部バッファに取得して保存した当該第1の内部バッファの変化量に基づいて判断し、当該第1の内部バッファの空き容量が十分であると判断したときに当該データ転送要求を許可して当該記憶手段との間のデータを前記転送インターフェイス手段を介して転送し、当該第1の内部バッファの空き容量が十分でないと判断したときに当該データ転送要求を不許可とすることを特徴とするデータ転送制御プログラム
  9. 請求項8記載のデータ転送制御プログラムにおける各ステップの手順をコンピュータが読み取り可能に記録したことを特徴とする記録媒体。
JP2009032213A 2009-02-16 2009-02-16 データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 Expired - Fee Related JP5332692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009032213A JP5332692B2 (ja) 2009-02-16 2009-02-16 データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009032213A JP5332692B2 (ja) 2009-02-16 2009-02-16 データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体

Publications (2)

Publication Number Publication Date
JP2010191492A JP2010191492A (ja) 2010-09-02
JP5332692B2 true JP5332692B2 (ja) 2013-11-06

Family

ID=42817509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009032213A Expired - Fee Related JP5332692B2 (ja) 2009-02-16 2009-02-16 データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体

Country Status (1)

Country Link
JP (1) JP5332692B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6175794B2 (ja) 2013-02-19 2017-08-09 株式会社リコー データ処理装置およびデータ処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233745A (ja) * 1990-02-09 1991-10-17 Fujitsu Ltd 送信データ制御方式
JPH10312359A (ja) * 1997-05-09 1998-11-24 Nec Corp デッドロック回避機構
JP2000132495A (ja) * 1998-10-28 2000-05-12 Matsushita Electric Ind Co Ltd Dma装置
JP4549458B2 (ja) * 1999-04-14 2010-09-22 株式会社沖データ Dma転送装置
JP2005085079A (ja) * 2003-09-10 2005-03-31 Matsushita Electric Ind Co Ltd データ転送制御装置
JP2005258509A (ja) * 2004-03-09 2005-09-22 Fujitsu Ltd ストレージ装置
JP4878185B2 (ja) * 2006-03-17 2012-02-15 株式会社リコー データ通信回路および調停方法

Also Published As

Publication number Publication date
JP2010191492A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
US7096292B2 (en) On-chip inter-subsystem communication
JP4356765B2 (ja) 情報処理装置および方法、並びにプログラム
KR102372289B1 (ko) 메모리 액세스 시스템, 그 제어방법, 컴퓨터 판독가능한 기억매체, 및 화상 형성장치
JP5565204B2 (ja) データ転送装置、データ転送方法およびプログラム、ならびに、画像形成装置
KR100480605B1 (ko) 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기
JP4974508B2 (ja) バスマスタ装置、バス調停装置及びバス調停方法
WO2006024193A1 (fr) Procede et systeme pour transfert de donnees
JP5332692B2 (ja) データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
JP2006293927A (ja) ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi
JP2011090485A (ja) パイプ調停回路、パイプ調停方法
JP2009043089A (ja) バス制御装置及びバス制御方法
US8135878B1 (en) Method and apparatus for improving throughput on a common bus
JP2006189919A (ja) 電子機器、制御方法及びコンピュータプログラム
JP4953794B2 (ja) バスシステムのバス調停方法及びバスシステム
JP2006053613A (ja) データ転送制御装置及びデータ転送制御方法
JP2004355435A (ja) アクセス調停装置
KR100451722B1 (ko) 직접 메모리 액세스 제어 장치
JP6171367B2 (ja) スイッチ装置、画像処理装置、及び排他制御方法
JP4862593B2 (ja) データ転送装置及び画像形成装置
JP2010140440A (ja) バス調停装置
JPH0844661A (ja) 情報処理装置
JPH0527925A (ja) プリンタ
JP4832327B2 (ja) バス調停回路
JP3678537B2 (ja) データ転送方法及び装置
JP2005062946A (ja) メモリ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

LAPS Cancellation because of no payment of annual fees