JP5334904B2 - 情報処理装置、情報処理装置の識別方法、情報処理装置の識別プログラム及びマザーボード - Google Patents

Description

本発明は、情報処理装置、情報処理装置の識別方法、情報処理装置の識別プログラム及びマザーボードに関する。

コンピュータ等の情報処理装置に対して、ユーザは、例えばプリンタ装置等の電子装置を接続して、情報処理装置を介して当該プリンタ装置を利用することができる（例えば、特許文献１参照）。

特に、金融機関では、情報処理装置に対して、通帳用のプリンタ装置もしくはイメージリーダ装置、ＩＣ（Integrated Circuit）チップ付キャッシュカードのリーダライタ装置、入出金等の操作を容易に実行できるキーボード等の金融機関特有で多種多様な電子装置が接続されて使用されている。このため、金融機関で利用されている情報処理装置では、各金融機関に個別対応できるように電子装置が接続可能な、コネクタ類が具備された回路基板（サブボード）が用いられている。具体的には、情報処理装置の回路基板（マザーボード）に対してこのようなサブボードを接続して、当該サブボードを介した、多種多様な電子装置を接続することができる。また、情報処理装置のマザーボードをそのままの状態に維持して、当該サブボードを別の種類に交換することで、情報処理装置に接続させたい電子装置の数及び種類を変更することができることから、情報処理装置のマザーボードを共通化することができる。

特開平３−１５９４０号公報

しかし、情報処理装置のマザーボードに対して、サブボードを接続しても、マザーボード側では、当該サブボードに対応されているインタフェースの種類及び数が認識されない。このため、情報処理装置のマザーボードでは、あらゆるインタフェースを動作可能状態に制御できるコントローラ（制御部）を実行するようにしておく必要があり、余計な処理の増加に伴って、消費電力が増加するという問題点があった。

本願はこのような点に鑑みてされたものであり、サブボードに対応されたインタフェースを識別できる情報処理装置、情報処理装置の識別方法、情報処理装置の識別プログラム及びマザーボードを提供することを目的とする。

上記目的を達成するために、電子装置が接続される情報処理装置において、前記電子装置に対応したインタフェースが設置され、自己を識別する識別情報を備える着脱可能なボードと、前記識別情報に対応付けられた、前記ボードに設置された前記インタフェースの種類及び当該種類ごとの個数に関するインタフェース情報を記憶するインタフェース情報記憶部と、前記ボードが接続されると、前記ボードの前記識別情報を取得する識別情報取得部と、前記識別情報取得部が取得した前記識別情報に基づき、前記インタフェース情報記憶部が記憶する前記インタフェース情報から、接続された前記ボードを識別し、識別した前記ボードに設置された前記インタフェースの前記種類及び前記個数を特定する識別部と、を有する情報処理装置が提供される。

また、上記目的を達成するために、上記の情報処理装置と同様の方法及び同様の処理をコンピュータに実行させるプログラムが提供される。
また、上記目的を達成するために、電子装置に対応したインタフェースが設置され、自己を識別する識別情報を備える着脱可能なボードの前記識別情報に対応付けられた、前記ボードに設置された前記インタフェースの種類及び当該種類ごとの個数に関するインタフェース情報を記憶するインタフェース情報記憶部と、前記ボードが接続されると、前記ボードの前記識別情報を取得する識別情報取得部と、前記識別情報取得部が取得した前記識別情報に基づき、前記インタフェース情報記憶部が記憶する前記インタフェース情報から、接続された前記ボードを識別し、識別した前記ボードに設置された前記インタフェースの前記種類及び前記個数を特定する識別部と、を有するマザーボードが提供される。

上記の情報処理装置、情報処理装置の識別方法、情報処理装置の識別プログラム及びマザーボードによれば、必要な処理のみを実行させて、消費電力の増加を防止することができる。

第１の実施の形態に係る情報処理装置の構成及び機能を示す図である。 第２の実施の形態に係る情報処理装置のハードウェア構成例を示す図である。 第２の実施の形態に係る情報処理装置の入出力インタフェースのハードウェア構成例を示す図である。 第２の実施の形態に係る情報処理装置のサブボードのハードウェア構成例を示す図である。 第２の実施の形態に係る情報処理装置が備える機能を示すブロック図である。 第２の実施の形態に係る情報処理装置が備えるテーブルの具体例を示す図である。 第２の実施の形態に係る情報処理装置で識別を実行するための処理手順を示すフローチャートである。

以下、実施の形態を図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、第１の実施の形態に係る情報処理装置の構成及び機能を示す図である。

情報処理装置１は、種々のインタフェースに対応したサブボード３が接続されると、当該サブボード３に対応されたインタフェースを識別することができるものである。
このような情報処理装置１は、図１に示されるように、マザーボード２と、当該マザーボード２に着脱可能に接続されたサブボード３とを備えて、サブボード３は種々のインタフェースに対応されている。

マザーボード２は、インタフェース情報記憶部２ａ、識別情報取得部２ｂ、識別部２ｃ、切替部２ｄ及びインタフェース制御部２ｅを具備しており、さらに、後述するサブボード３が接続される接続コネクタ２ｆが設置されている。

インタフェース情報記憶部２ａは、後述するサブボード３の識別情報３ａに対応付けられた、サブボード３に対応されたインタフェースを表すインタフェース情報を記憶する。インタフェース情報は、例えば、ＵＳＢ（Universal Serial Bus）、ＬＡＮ、パラレル等を表す情報である。

識別情報取得部２ｂは、サブボード３が接続コネクタ２ｆに接続されるとサブボード３の識別情報３ａを取得する。
識別部２ｃは、取得した識別情報３ａに基づき、インタフェース情報記憶部２ａが記憶するインタフェース情報から、接続されたサブボード３に対応されたインタフェースを識別する。

切替部２ｄは、識別部２ｃの識別結果に応じて、後述するインタフェース制御部２ｅの機能のオン状態／オフ状態を切り替える。
インタフェース制御部２ｅは、サブボード３に対応されたインタフェースを動作可能状態に制御する。なお、インタフェース制御部２ｅは、インタフェースの種類に応じて設置されており、前述の切替部２ｄにより、それぞれのインタフェース制御部２ｅがオン状態／オフ状態に切り替えられる。

接続コネクタ２ｆは、サブボード３が接続されて、当該接続コネクタ２ｆを介して、マザーボード２とサブボード３との信号の送受信が実行される。
なお、情報処理装置１は、マザーボード２に配置された、例えば、ＣＰＵ（Central Processing Unit：中央処理装置）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）等の各部（それぞれ図示を省略）が互いにバスで接続されたコンピュータとして実現される。この場合、識別情報取得部２ｂ及び識別部２ｃの機能は、例えば、ＣＰＵにより所定のプログラムで実現される。また、切替部２ｄ及びインタフェース制御部２ｅは、例えば、ＣＰＵが実装されたマザーボード２上の回路として実現される。

一方、サブボード３は、自己を識別する識別情報３ａを具備しており、さらに、マザーボード２の接続コネクタ２ｆに接続可能な接続コネクタ３ｂと、種々のインタフェースに対応することができるインタフェースコネクタ３ｃとが設置されている。また、サブボード３のインタフェースコネクタ３ｃに接続された電子装置は、接続コネクタ２ｆに接続したサブボード３を介して、マザーボード２と信号の送受信が行われる。

次に、このような構成及び機能を備える情報処理装置１におけるサブボード３の識別方法の例について説明する。
まず、マザーボード２の接続コネクタ２ｆに、サブボード３の接続コネクタ３ｂを接続すると、識別情報取得部２ｂがサブボード３の識別情報３ａを取得する。

次いで、識別部２ｃが、識別情報取得部２ｂが取得した識別情報３ａに基づいて、インタフェース情報記憶部２ａのインタフェース情報を参照して、接続されたサブボード３に対応されたインタフェースを識別する。

切替部２ｄは、識別部２ｃの識別結果に応じて、サブボード３に対応されたインタフェースを動作可能状態に制御するインタフェース制御部２ｅの機能のみをオン状態にする。
そして、オン状態となったインタフェース制御部２ｅのみがインタフェースを動作可能状態に制御する。

以後、サブボード３のインタフェースに所定の電子装置が接続されると、マザーボード２側で当該電子装置が認識されて、利用されるようになる。
このように、情報処理装置１では、所定のインタフェースが対応されて、識別情報３ａを有するサブボード３をマザーボード２に接続した際に、マザーボード２の識別部２ｃが、当該識別情報に基づいて、インタフェース情報を参照して、接続されたサブボード３に対応されたインタフェースを識別するようにした。

これにより、マザーボード２では、サブボード３に対応されたインタフェースを動作可能状態に制御するインタフェース制御部２ｅの機能のみを利用可能状態にして、サブボード３に対応されていないインタフェースに関するインタフェース制御部２ｅの機能は利用不可（オフ）状態が維持される。

したがって、マザーボード２において、余計な処理の負担と共に、当該処理に応じた消費電力の増加が抑制されるようになる。
また、このような情報処理装置１では、サブボード３に、ＬＡＮカード等の汎用拡張インタフェースのように、インタフェースに対応した制御装置を搭載させる必要がなく、インタフェースを動作可能状態に制御できる。このため、サブボード３に制御装置の設置等のコストアップを抑制できると共に、サブボード３の小型化に伴って、情報処理装置１を小型化することができる。さらに、情報処理装置１では、マザーボード２により、対応されたインタフェースが動作可能状態に制御される。このため、インタフェースの種類及び数に応じてマザーボード２のＢＩＯＳ（Basic Input/Output System）を設定するための作業を省略することができる。また、１つのマザーボード２に対して、必要に応じてサブボード３を交換することで様々なインタフェースに対応することができ、インタフェースのバリエーションを増加させることが可能であって、マザーボード２の共通化を実現させることができる。

［第２の実施の形態］
次に、上記の情報処理装置について具体的に説明する。
図２は、第２の実施の形態に係る情報処理装置のハードウェア構成例を示す図である。

情報処理装置１０は、図２に示されるように、マザーボード２０と、当該マザーボード２０に着脱可能に接続されたサブボード３０とを備えて、サブボード３０に設置したインタフェースに電子装置を接続することができる。

マザーボード２０は、ＣＰＵ２０ａ、ＲＡＭ２０ｂ、ＨＤＤ２０ｃ及び入出力インタフェース２０ｄが設置されている。これらの各部はバス２０ｅで相互に接続されている。
ＣＰＵ２０ａは、ＲＡＭ２０ｂ等の記憶媒体に記憶された各種プログラムを実行することにより、この情報処理装置１０全体及びサブボード３０のインタフェースを統括的に制御する。

ＲＡＭ２０ｂには、ＣＰＵ２０ａに実行させるＯＳ（Operating System）やプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ２０ｂには、ＣＰＵ２０ａによる処理に必要な各種データが格納される。

ＨＤＤ２０ｃには、情報処理装置１０上のＯＳやアプリケーションのプログラムが格納される。また、ＨＤＤ２０ｃには、ＣＰＵ２０ａによる処理に必要な各種データが格納される。

入出力インタフェース２０ｄは、接続コネクタ２０ｆを介してサブボード３０の接続コネクタ３０ｃに接続され、後述するサブボード３０のインタフェースに対して所定の信号の送受信を実行する。また、入出力インタフェース２０ｄは、接続コネクタ２０ｆを介してサブボード３０から後述する識別情報３１（図５）を受信する。なお、入出力インタフェース２０ｄの構成等の詳細については後述する。

一方、サブボード３０は、識別回路３０ａ及び電子装置インタフェース３０ｂが配置されている。さらにサブボード３０には、マザーボード２０の接続コネクタ２０ｆに接続する接続コネクタ３０ｃと、種々のインタフェースに対応されたインタフェースコネクタ３０ｄとが設置されている。

識別回路３０ａは、マザーボード２０に電源が投入されると、識別情報３１（図５）として所定の応答信号をマザーボード２０に対して送信する。
電子装置インタフェース３０ｂは、インタフェースコネクタ３０ｄと接続コネクタ３０ｃとの間の信号の送受信を行う。

なお、インタフェースコネクタ３０ｄには、図２では、具体例として、モニタ４０、マウス５０及びキーボード６０が接続されている。これらに対して、マザーボード２０のＣＰＵ２０ａは、入出力インタフェース２０ｄ及びサブボード３０を介して、信号の送受信を実行する。なお、サブボード３０の詳細な説明については後述する。

次に、入出力インタフェース２０ｄの構成の詳細についてさらに説明する。
図３は、第２の実施の形態に係る情報処理装置の入出力インタフェースのハードウェア構成例を示す図である。

入出力インタフェース２０ｄは、図３に示されるように、チップセット２０ｇ、切替部２０ｊ、オーディオ制御部２０ｋ及びネットワーク制御部２０ｌが配置されている。
チップセット２０ｇは、サブボード３０からの信号を、接続コネクタ２０ｆを介して、入力すると共に、入力した信号に内部で所定の処理を実行して、所定の信号を出力するＧＰＩＯ（General Purpose Input/Output：汎用入出力）２０ｉが設置されている。例えば、ＧＰＩＯ２０ｉのＧＰＩＯａ及びＧＰＩＯｂでは、接続コネクタ２０ｆを介して、サブボード３０からの識別情報３１を入力する。また、チップセット２０ｇが入力した識別情報３１に応じた信号がＧＰＩＯ１及びＧＰＩＯ２から出力される。

また、チップセット２０ｇには、ＵＳＢ制御部２０ｈが配置されており、ＵＳＢ制御部２０ｈがオン状態であるときに、サブボード３０に接続されたＵＳＢを利用することができる。なお、ＵＳＢ制御部２０ｈは、接続コネクタ２０ｆを介して、サブボード３０に設けられた複数のＵＳＢコネクタ３０ｄ２，１３０ｄ２（図４（Ａ），（Ｂ））ごとに接続されたＵＳＢでの通信を制御することが可能である。

切替部２０ｊは、ＧＰＩＯ１及びＧＰＩＯ２からの信号が入力されて、後述するオーディオ制御部２０ｋ及びネットワーク制御部２０ｌの各制御機能をオン状態／オフ状態にそれぞれ切り替える。具体的には、切替部２０ｊには、図３に示されるように、ＧＰＩＯ１及びＧＰＩＯ２からの信号がそれぞれ入力されるスイッチ素子（トランジスタ素子）が配置されている。当該スイッチ素子が、ＧＰＩＯ１及びＧＰＩＯ２からの信号に応じて、オーディオ制御部２０ｋ及びネットワーク制御部２０ｌの各制御機能をオン状態／オフ状態にそれぞれ切り替える。

オーディオ制御部２０ｋは、オン状態の時に、サブボード３０に設けられたオーディオコネクタ１３０ｄ１（図４（Ｂ））を有効に利用されるように制御することが可能である。

ネットワーク制御部２０ｌは、オン状態の時に、サブボード３０に設けられたＬＡＮコネクタ３０ｄ１（図４（Ａ））を有効に利用されるように制御することが可能である。
なお、これらのオーディオ制御部２０ｋ及びネットワーク制御部２０ｌは、サブボード３０に接続可能なインタフェースを制御する制御部の例であって、インタフェースに対応して適宜配置することができる。インタフェースに対応した制御部を配置するに伴って、切替部２０ｊにはスイッチ素子も配置される。

このような構成を有する入出力インタフェース２０ｄと電気的に接続された接続コネクタ２０ｆに接続されるサブボード３０の具体例について以下に説明する。
図４は、第２の実施の形態に係る情報処理装置のサブボードのハードウェア構成例を示す図である。

図２に示した情報処理装置１０のサブボード３０の具体例としてサブボードＡ，Ｂを適用することができる。なお、図４（Ａ）にはサブボードＡが、図４（Ｂ）にはサブボードＢがそれぞれ示されている。

サブボードＡは、図４（Ａ）に示されるように、まず、識別回路３０ａとして、ＩＤピンａ，ｂを有する。ＩＤピンａ，ｂは、マザーボード２０に電源が投入されると、ＩＤピンａから「ｈｉｇｈ（＝１）」の応答信号をチップセット２０ｇのＧＰＩＯａに、ＩＤピンｂから「ｌｏｗ（＝０）」の応答信号をチップセット２０ｇのＧＰＩＯｂにそれぞれサブボードＡの識別情報３１として出力する。なお、この時のＩＤピンａ，ｂから出力される応答信号を（１，０）と表すことにする。

また、サブボードＡのインタフェースコネクタ３０ｄは、ＬＡＮ接続されるＬＡＮコネクタ３０ｄ１と、４つまでのＵＳＢが接続可能なＵＳＢコネクタ３０ｄ２とを有する。
一方、サブボードＢは、図４（Ｂ）に示されるように、識別回路３０ａとして、ＩＤピンａ，ｂを有するものの、マザーボード２０に電源が投入されると、ＩＤピンａから「０」の応答信号をチップセット２０ｇのＧＰＩＯａに、ＩＤピンｂから「１」の応答信号をチップセット２０ｇのＧＰＩＯｂにそれぞれサブボードＢの識別情報３１として（０，１）を出力する。

また、サブボードＢのインタフェースコネクタ３０ｄは、スピーカが接続されるオーディオコネクタ１３０ｄ１と、２つまでのＵＳＢが接続可能なＵＳＢコネクタ１３０ｄ２とを有する。

なお、図４の場合には、２本のＩＤピンａ，ｂにより、４パターン（（ａ，ｂ）＝（０，０）、（０，１）、（１，０）、（１，１））のサブボード３０を識別することができる。また、ＩＤピンの本数は２本に限らず、サブボード３０の種類の数に応じて、１本、または、３本以上を設置することができる。

次いで、情報処理装置１０が備える制御機能について説明する。
図５は、第２の実施の形態に係る情報処理装置が備える機能を示すブロック図である。
情報処理装置１０は、種々のインタフェースが対応されたサブボード３０が接続されると、当該サブボード３０を識別すると共に、サブボード３０に対応されたインタフェースを特定し、当該インタフェースを動作可能状態に制御する制御機能のみをオン状態に切り替えることができるものである。

このような情報処理装置１０のマザーボード２０は、インタフェース情報テーブル２１、切替処理情報テーブル２２及びＢＩＯＳ２３を有し、サブボード３０は自己を識別する識別情報３１を具備する。

インタフェース情報テーブル２１は、識別情報３１に、サブボード３０と共に当該サブボード３０に対応されたインタフェースがそれぞれ対応付けられたインタフェース情報を示すものである。

また、切替処理情報テーブル２２は、サブボード３０に対応されたインタフェースを動作可能状態に制御する制御機能のオン状態／オフ状態に切り替えるための切替処理情報を示すものである。

ここで、上記のインタフェース情報テーブル２１及び切替処理情報テーブル２２の詳細について説明する。
図６は、第２の実施の形態に係る情報処理装置が備えるテーブルの具体例を示す図である。

なお、図６（Ａ）はインタフェース情報テーブル２１を、図６（Ｂ）は切替処理情報テーブル２２をそれぞれ表している。また、インタフェース情報テーブル２１は、サブボードＡ，Ｂにそれぞれ対応可能なインタフェース及び当該インタフェースの数を示している。

インタフェース情報テーブル２１には、図６（Ａ）に示されるように、ＩＤピンａ，ｂに応じてサブボードＡ，Ｂが対応付けられている。さらに、サブボードＡ，Ｂに対して、対応されたインタフェースとして、「ＵＳＢ」、「ＬＡＮ」及び「ＡＵＤＩＯ」のそれぞれの数が示されている。

具体的には、識別情報３１としてＩＤピンａ，ｂが（１，０）の場合には、サブボードＡが対応付けられる。
さらに、サブボードＡは、図４（Ａ）にも示したように、ＬＡＮコネクタ３０ｄ１及びＵＳＢが４つまで対応可能なＵＳＢコネクタ３０ｄ２が対応可能であるために、インタフェース数として、「ＵＳＢ」に４、「ＬＡＮ」に１が設定されている。一方、サブボードＡにはオーディオコネクタは設置されていないために、「ＡＵＤＩＯ」には０が設定されている。

また、識別情報３１としてＩＤピンａ，ｂが（０，１）の場合には、サブボードＢが対応付けられる。
さらに、サブボードＢは、図４（Ｂ）にも示されるように、オーディオコネクタ１３０ｄ１及びＵＳＢが２つまで対応可能なＵＳＢコネクタ１３０ｄ２が接続可能であるために、インタフェース数として、「ＵＳＢ」に２、「ＡＵＤＩＯ」に１が設定されている。一方、サブボードＢにはＬＡＮコネクタは設置されていないために、「ＬＡＮ」には０が設定されている。

一方、切替処理情報テーブル２２には、図６（Ｂ）に示されるように、「ＵＳＢ１〜４」、「ＬＡＮ」及び「ＡＵＤＩＯ」をそれぞれ有効にする場合には「１」に、無効にする場合には「０」に設定する。

後述する切替設定部２３ｃは、インタフェース情報テーブル２１のサブボード３０に対応されたインタフェースの特定結果に応じて、切替処理情報テーブル２２を参照して、インタフェースを動作可能（有効）に制御する制御機能のオン状態／オフ状態が切り替えられる。

具体的には、切替処理情報テーブル２２から、サブボードＡの場合には、「ＵＳＢ１〜４」、「ＬＡＮ」を「有効（＝１）」に、「ＡＵＤＩＯ」を「無効（＝０）」に設定する。

また、サブボードＢの場合には、「ＵＳＢ１，２」及び「ＡＵＤＩＯ」をそれぞれ「１」に、「ＵＳＢ３，４」及び「ＬＡＮ」を「０」に設定する。
図５に戻り、ＢＩＯＳ２３では、サブボード３０の識別情報３１からサブボード３０に対応されたインタフェースを特定すると共に、当該インタフェースを動作可能に制御する制御機能の状態を切り替えることができる。

ＢＩＯＳ２３は、このような処理を実行する、識別情報取得部２３ａ、識別部２３ｂ及び切替設定部２３ｃを有する。
識別情報取得部２３ａは、サブボード３０から識別情報３１を取得する。識別情報取得部２３ａは、取得の際には、図３で示したように、ＧＰＩＯａ及びＧＰＩＯｂからサブボード３０のＩＤピンａ，ｂからの信号を受信する。

識別部２３ｂは、識別情報取得部２３ａが取得した識別情報３１に基づいて、インタフェース情報テーブル２１を参照して、接続されているサブボード３０を識別するとともに、サブボード３０に対応されたインタフェースを特定する。

例えば、識別部２３ｂは、識別情報取得部２３ａが取得した識別情報３１のＩＤピンａ，ｂ（０，１）に基づいて、インタフェース情報テーブル２１からサブボードＢが接続されていることを識別する。さらに、インタフェース情報テーブル２１からサブボードＢには、ＵＳＢが２つまで対応可能なＵＳＢコネクタ１３０ｄ２と、オーディオコネクタ１３０ｄ１とが設置されていることを特定することができる。

切替設定部２３ｃは、識別部２３ｂにより識別されたサブボード３０に対応されたインタフェースに基づいて、切替処理情報テーブル２２に応じて、サブボード３０に対応されたインタフェースを動作可能状態に制御する制御機能のオン状態／オフ状態を決定する。さらに、切替設定部２３ｃは、決定結果に基づいて、ＵＳＢ制御部２０ｈに、ＵＳＢ制御部２０ｈが４つのうちいずれかのＵＳＢを動作可能状態に制御するための切替要求を通知する。また、切替設定部２３ｃは、決定結果に基づいて、切替部２０ｊにオーディオ制御部２０ｋまたはネットワーク制御部２０ｌの切替要求を通知する。

次に、情報処理装置１０で行われるサブボード３０を識別するための処理手順について図５と共に図７を参照して説明する。
図７は、第２の実施の形態に係る情報処理装置で識別を実行するための処理手順を示すフローチャートである。

まず初期設定として、予め、インタフェース情報テーブル２１にインタフェース情報と、切替処理情報テーブル２２に切替処理情報とをそれぞれ記憶させておく。
マザーボード２０の電源を切った状態で、マザーボード２０の接続コネクタ２０ｆに、サブボード３０の接続コネクタ３０ｃを接続する。

［ステップＳ１１］
マザーボード２０に電源を投入すると、ＢＩＯＳ２３が起動して、最低限動作が必要な主コンポーネント（例えば、ＣＰＵ２０ａ、ＲＡＭ２０ｂ、チップセット２０ｇ等）を初期化する。

［ステップＳ１２］
初期化終了後、ＢＩＯＳ２３の識別情報取得部２３ａが、サブボード３０の識別情報３１としてＩＤピンａ，ｂからの信号を取得する。

［ステップＳ１３］
ＢＩＯＳ２３の識別部２３ｂは、識別情報取得部２３ａが取得した識別情報３１に基づき、インタフェース情報テーブル２１を参照して、マザーボード２０に接続されたサブボード３０を識別すると共に、当該サブボード３０に対応されたインタフェースを特定する。

［ステップＳ１４］
ＢＩＯＳ２３の切替設定部２３ｃは、ステップＳ１３の特定結果に基づき、切替処理情報テーブル２２を参照して、サブボード３０に対応されたインタフェースを動作可能状態に制御する制御機能のオン状態／オフ状態の切替を決定する。切替設定部２３ｃは、決定結果に基づいて、ＵＳＢ制御部２０ｈと切替部２０ｊに切替要求を通知する。

［ステップＳ１５］
ＵＳＢ制御部２０ｈは、ステップＳ１４の切替要求に基づいて、サブボード３０のＵＳＢコネクタを有効に設定する。また、切替部２０ｊは、ステップＳ１４の切替要求に基づいて、オーディオ制御部２０ｋまたはネットワーク制御部２０ｌのうち少なくとも１つを有効に設定する。

上記の設定が終了すると、以後通常の初期化処理が実行され、以後、サブボード３０のインタフェースにＵＳＢ、ＬＡＮが接続されると、マザーボード２０側で当該インタフェースが認識されて、利用されるようになる。

次に、情報処理装置１０におけるサブボード３０の識別処理について具体的に説明する。
まず、情報処理装置１０のマザーボード２０にサブボードＡ（図４（Ａ））を接続する場合について説明する。

マザーボード２０の電源を切った状態で、マザーボード２０の接続コネクタ２０ｆに、サブボードＡの接続コネクタ３０ｃを接続した後、マザーボード２０に電源を投入すると、ＢＩＯＳ２３が起動して、最低限動作が必要な主コンポーネントを初期化する（ステップＳ１１）。

ＢＩＯＳ２３の識別情報取得部２３ａが、サブボードＡのＩＤピンａ，ｂを参照し、ＩＤピンａ，ｂから識別情報３１の（１，０）を取得する（ステップＳ１２）。
ＢＩＯＳ２３の識別部２３ｂは、識別情報取得部２３ａが取得した識別情報３１の（１，０）に基づき、インタフェース情報テーブル２１（図６（Ａ））を参照して、マザーボード２０に接続されたサブボードＡを識別する。さらに、当該サブボードＡに対応されたインタフェースが４つのＵＳＢ、ＬＡＮであることを特定する（ステップＳ１３）。

ＢＩＯＳ２３の切替設定部２３ｃは、切替処理情報テーブル２２（図６（Ｂ））を参照して、サブボードＡのＵＳＢコネクタ３０ｄ２のＵＳＢ１〜４を動作可能状態に制御するＵＳＢ制御部２０ｈと、ＬＡＮコネクタ３０ｄ１を動作可能状態に制御するネットワーク制御部２０ｌとの制御機能をオン状態に切り替えることを決定する。さらに、切替設定部２３ｃは、決定結果に基づいて、ＵＳＢ制御部２０ｈと切替部２０ｊに当該切替要求を通知する（ステップＳ１４）。

ＵＳＢ制御部２０ｈは、切替要求に基づいて、ＵＳＢコネクタ３０ｄ２のＵＳＢ１〜４を「１」に設定して、ＵＳＢ１〜４を動作可能状態に制御する。また、切替部２０ｊは、切替要求に基づいて、ネットワーク制御部２０ｌをオン状態に切り替えて、ネットワーク制御部２０ｌはＬＡＮコネクタ３０ｄ１を動作可能状態に制御する。

このような制御により、オーディオ制御部２０ｋがオン状態に維持されたままで、サブボードＡのＬＡＮコネクタ３０ｄ１及びＵＳＢコネクタ３０ｄ２が通常に利用できるようになる。

次に、情報処理装置１０のマザーボード２０にサブボードＢ（図４（Ｂ））を接続する場合について説明する。
上記と同様に、マザーボード２０の電源を切った状態で、マザーボード２０の接続コネクタ２０ｆに、サブボードＢの接続コネクタ３０ｃを接続した後、マザーボード２０に電源を投入する（ステップＳ１１）。

ＢＩＯＳ２３の識別情報取得部２３ａが、サブボードＢのＩＤピンａ，ｂを参照し、ＩＤピンａ，ｂから識別情報３１の（０，１）を取得する（ステップＳ１２）。
ＢＩＯＳ２３の識別部２３ｂは、識別情報取得部２３ａが取得した識別情報３１の（０，１）に基づき、インタフェース情報テーブル２１（図６（Ａ））を参照して、マザーボード２０に接続されたサブボードＢを識別する。さらに、当該サブボードＢに対応されたインタフェースが２つのＵＳＢ、オーディオであることを特定する（ステップＳ１３）。

ＢＩＯＳ２３の切替設定部２３ｃは、切替処理情報テーブル２２（図６（Ｂ））を参照して、サブボードＢのＵＳＢコネクタ１３０ｄ２のＵＳＢ１，２を動作可能状態に制御するＵＳＢ制御部２０ｈと、オーディオコネクタ１３０ｄ１を動作可能状態に制御するオーディオ制御部２０ｋとの制御機能をオン状態に切り替えることを決定する。さらに、切替設定部２３ｃは、決定結果に基づいて、ＵＳＢ制御部２０ｈと切替部２０ｊに当該切替要求を通知する（ステップＳ１４）。

ＵＳＢ制御部２０ｈは、切替要求に基づいて、ＵＳＢコネクタ１３０ｄ２のＵＳＢ１，２を「１」に設定して、ＵＳＢ１，２を動作可能状態に制御する。また、切替部２０ｊは、切替要求に基づいて、オーディオ制御部２０ｋをオン状態に切り替えて、オーディオ制御部２０ｋはオーディオコネクタ１３０ｄ１を動作可能状態に制御する。

このような制御により、ネットワーク制御部２０ｌがオフ状態に維持されたままで、サブボードＢのオーディオコネクタ１３０ｄ１及びＵＳＢコネクタ１３０ｄ２が通常に利用できるようになる。

このように、情報処理装置１０のマザーボード２０では、サブボード３０に対応されたインタフェースを動作可能状態に制御する制御機能のみを利用可能状態にした。一方、サブボード３０に対応されていないインタフェースを動作可能状態に制御する制御機能は利用不可（オフ）状態が維持される。

したがって、マザーボード２０において、余計な処理の負担と共に、当該処理に応じた消費電力が削減されるようになる。
また、このような情報処理装置１０では、サブボード３０に、ＬＡＮカード等の汎用拡張インタフェースのように、インタフェースに対応した制御装置を搭載させる必要がなく、インタフェースを動作可能状態に制御できる。このため、サブボード３０に制御装置の設置等のコストアップを抑制できると共に、サブボード３０の小型化に伴って、情報処理装置１０を小型化することができる。さらに、情報処理装置１０では、マザーボード２０により、対応されたインタフェースが動作可能状態に制御される。このため、インタフェースの種類及び数に応じてマザーボード２０のＢＩＯＳを設定するための作業を省略することができる。また、１つのマザーボード２０に対して、必要に応じてサブボード３０を交換することで様々なインタフェースに対応することができ、インタフェースのバリエーションを増加させることが可能であって、マザーボード２０の共通化を実現させることができる。

なお、上記で示した処理機能の一部は、コンピュータによって実現することができる。その場合、情報処理装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＤＶＤ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）等がある。

プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。

また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）等の電子回路で実現することもできる。

１，１０ 情報処理装置
２，２０ マザーボード
２ａ インタフェース情報記憶部
２ｂ，２３ａ 識別情報取得部
２ｃ，２３ｂ 識別部
２ｄ，２０ｊ 切替部
２ｅ インタフェース制御部
２ｆ，３ｂ，２０ｆ，３０ｃ 接続コネクタ
３，３０，Ａ，Ｂ サブボード
３ａ 識別情報
３ｃ，３０ｄ インタフェースコネクタ
２０ａ ＣＰＵ
２０ｂ ＲＡＭ
２０ｃ ＨＤＤ
２０ｄ 入出力インタフェース
２０ｅ バス
２０ｇ チップセット
２０ｈ ＵＳＢ制御部
２０ｉ ＧＰＩＯ
２０ｋ オーディオ制御部
２０ｌ ネットワーク制御部
２１ インタフェース情報テーブル
２２ 切替処理情報テーブル
２３ ＢＩＯＳ
２３ｃ 切替設定部
３０ａ 識別回路
３０ｂ 電子装置インタフェース
３０ｄ１ ＬＡＮコネクタ
３０ｄ２，１３０ｄ２ ＵＳＢコネクタ
３１ 識別情報
１３０ｄ１ オーディオコネクタ
４０ モニタ
５０ マウス
６０ キーボード
ａ，ｂ ＩＤピン

Claims (6)

1. 電子装置が接続される情報処理装置において、
   前記電子装置に対応したインタフェースが設置され、自己を識別する識別情報を備える着脱可能なボードと、
   前記識別情報に対応付けられた、前記ボードに設置された前記インタフェースの種類及び当該種類ごとの個数に関するインタフェース情報を記憶するインタフェース情報記憶部と、
   前記ボードが接続されると、前記ボードの前記識別情報を取得する識別情報取得部と、
   前記識別情報取得部が取得した前記識別情報に基づき、前記インタフェース情報記憶部が記憶する前記インタフェース情報から、接続された前記ボードを識別し、識別した前記ボードに設置された前記インタフェースの前記種類及び前記個数を特定する識別部と、
   を有することを特徴とする情報処理装置。
2. 前記識別情報取得部に対して、前記ボードは前記識別情報に対応する応答信号を出力する識別回路、
   を有することを特徴とする請求項１記載の情報処理装置。
3. 前記ボードに設置された前記インタフェースを動作可能状態に制御するインタフェース制御部と、
   前記識別部で識別した前記インタフェースに対応する前記インタフェース制御部を有効状態に切り替える切替部と、
   をさらに有することを特徴とする請求項１記載の情報処理装置。
4. 電子装置が接続される情報処理装置の識別方法において、
   前記電子装置に対応したインタフェースが設置され、自己を識別する識別情報を備える着脱可能なボードが接続されると、前記ボードの前記識別情報を取得し、
   取得した前記識別情報に基づき、前記識別情報に対応付けられた、前記ボードに設置された前記インタフェースの種類及び当該種類ごとの個数に関するインタフェース情報から、接続された前記ボードを識別し、識別した前記ボードに設置された前記インタフェースの前記種類及び前記個数を特定する、
   ことを特徴とする情報処理装置の識別方法。
5. 電子装置が接続される情報処理装置の識別プログラムにおいて、
   コンピュータに、
   前記電子装置に対応したインタフェースが設置され、自己を識別する識別情報を備える着脱可能なボードが接続されると、前記ボードの前記識別情報を取得し、
   取得した前記識別情報に基づき、前記識別情報に対応付けられた、前記ボードに設置された前記インタフェースの種類及び当該種類ごとの個数に関するインタフェース情報から、接続された前記ボードを識別し、識別した前記ボードに設置された前記インタフェースの前記種類及び前記個数を特定させる、
   処理を実行させることを特徴とする情報処理装置の識別プログラム。
6. 電子装置に対応したインタフェースが設置され、自己を識別する識別情報を備える着脱可能なボードの前記識別情報に対応付けられた、前記ボードに設置された前記インタフェースの種類及び当該種類ごとの個数に関するインタフェース情報を記憶するインタフェース情報記憶部と、
   前記ボードが接続されると、前記ボードの前記識別情報を取得する識別情報取得部と、
   前記識別情報取得部が取得した前記識別情報に基づき、前記インタフェース情報記憶部が記憶する前記インタフェース情報から、接続された前記ボードを識別し、識別した前記ボードに設置された前記インタフェースの前記種類及び前記個数を特定する識別部と、
   を有することを特徴とするマザーボード。
   

Images