Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5343278B2 - 半導体試験装置 - Google Patents
[go: Go Back, main page]

JP5343278B2 - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP5343278B2
JP5343278B2 JP2007129876A JP2007129876A JP5343278B2 JP 5343278 B2 JP5343278 B2 JP 5343278B2 JP 2007129876 A JP2007129876 A JP 2007129876A JP 2007129876 A JP2007129876 A JP 2007129876A JP 5343278 B2 JP5343278 B2 JP 5343278B2
Authority
JP
Japan
Prior art keywords
probe card
electrical connection
suction
probe
semiconductor test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007129876A
Other languages
English (en)
Other versions
JP2008288286A (ja
Inventor
佐藤勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2007129876A priority Critical patent/JP5343278B2/ja
Publication of JP2008288286A publication Critical patent/JP2008288286A/ja
Application granted granted Critical
Publication of JP5343278B2 publication Critical patent/JP5343278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、プローブカードを用いた半導体試験装置に関する。
近年の半導体試験装置に用いられているプローブカードには、基板と補強板が標準仕様として装備されている。
そして、アドバンストプローブカードにおいては、上述の基板と補強板を残しながら、さらに、プローブの実装、信号のファインアウト等のための基板を備える構造となっている。
このような構造のアドバンストプローブカードは、複数の基板から構成され、これらの基板は一部同じ機能を有しているので、その結果、プローブカードは非常に冗長で複雑な構造となっている。
また、これらの基板はそれぞれが精密な構造を必要としており、そのために各基板の製作に手間が掛かり、製造コストが高くなる原因となっている。
このように、必要な性能を満たすために次々と基板を増やしていくような構造のプローブカードでは、製造工程、製造コストでの無駄が生じ、またプローブカードが複雑でサイズが大きくなることにより、このようなプローブカードを用いる半導体検査装置全体も大きくなるという問題が生じている。
上述のような問題点から、低コストでよりシンプルな構造のプローブカードを用いた半導体試験装置が求められている。
そのために、本発明は、従来のプローブカードの機能を分析することによって、共通要素と専用要素に分けて、専用要素の簡素化を図り、簡易な構成のプローブカードを、汎用要素の構成の装置に真空吸着を用いて接続する半導体試験装置を提供することを目的とする。
本発明の半導体試験装置は、一方の面に吸着領域と電気的接続領域が設けられ、他方の面に検査対象物に応じたプローブが設けられたプローブカード、上記吸着領域に吸着して上記プローブカードを固定する吸着手段、および上記電気的接続領域に接続されて電気信号の授受を行う電気的接続手段を備えたことを特徴とする。
本発明の半導体試験装置は、一方の面に吸着領域と電気的接続領域が設けられ、他方の面に検査対象物に応じたプローブが設けられたプローブカード、上記吸着領域に吸着して上記プローブカードを固定する吸着手段、および上記電気的接続領域に接続されて電気信号の授受を行う電気的接続手段を備えたことにより、より簡単な構成のプローブカードを用いることが可能となり、半導体検査装置の製造コストを低くすることができ、さらに、簡単な構成のプローブカードであっても変形を抑制することができ、十分な検査精度を確保することが可能となる。
本発明を実施するための最良の形態
以下に図を用いて本発明の半導体試験装置について詳しく説明する。
図1が半導体試験装置1の概略断面図、図2がプローブカード2の平面図である。
本発明の半導体試験装置1は、一方の面に吸着領域5と電気的接続領域6が設けられ、他方の面にプローブ4が設けられたプローブカード2、上記吸着領域5に吸着して上記プローブカード4を固定する吸着手段7、および上記電気的接続領域6に接続されて電気信号の授受を行う電気的接続手段8を備える。
上記プローブカード2の上記吸着領域5と上記電気的接続領域6は、図2(a)、(b)に示すような様々な配置が可能となっている。この吸着領域5と電気的接続領域6は一体的に構成する場合と、それぞれ別の構成とする場合がある。
一体的に構成する場合は、電気的接続領域6には、ポゴ座と呼ばれているランドが領域内に複数配置されている。このランドに上記電気的接続手段8が接触して電気的な接続を行う。
別に構成する場合は、プローブカード2における図2に示す電気的接続領域6の部分は窓となっており、この窓を通して別に構成された電気的接続領域6に上記電気的接続手段8が接続される。
また、上記吸着領域5は、吸着手段7によって吸着される範囲であるので、空気漏れが生じないように表面を平滑に仕上げるか、オーリングなどのパッキンを設ける必要がある。特に、表面を平滑な平面に仕上げて吸着手段と密着させるようにすれば、表面の位置を基準として、プローブの先端を高精度に位置決めすることができる。
上記プローブカード2としては、セラミック基板あるいは同等の基板が用いられる。形状としては、図2に示すような角型、あるいは丸型とすることができる。
上記吸着手段7としては、ウエハチャックに用いられるような真空吸着装置を用いる。図3に示すように、真空吸着装置は吸着面に多数の孔13が設けられ、この孔13が排気装置11に接続されており、排気装置11によって排気することによって、上記吸着領域5を吸着する。
上記電気的接続手段8としては、ポゴタワーを用いる。上記ポゴタワーは、複数のポゴピン9が配置されており、このポゴピン9が上記プローブカード2の電気的接続領域6に接触して、電気的に接続される。
プローブカード2を吸着手段7によって固定する手順を、図4を用いて説明する。まず、図4(a)のホルダー10にプローブカード2を保持させ、図4(b)の状態にする。そして、排気装置11によって排気を行い真空吸着装置(吸着手段7)によってプローブカード2の吸着領域5を吸着し、上記プローブカード2を固着する。
上記プローブカード2の固定が完了したら、上記ホルダー10による上記プローブカード2の保持を解除する(図4(c))。上記プローブカード2は吸着手段7によって固着されているので、ホルダー10の保持を解除しても問題は無いが、不測の事態に備えて、安全装置として、上記プローブカード2の係り止めを設けることも可能である。
次に、プローブカード2が吸着手段7によって固着される時に同時に行われる電気的接続がどのように行われるか図5を用いて説明する。
上記プローブカード2が吸着手段7によって固着されるまではポゴピン9の先端が真空吸着装置(吸着手段7)の表面よりも突出しており(図5(a)の状態)、吸着装置によってプローブカード2が吸着されるときに、上記電気的接続領域6が上記ポゴピン9の先端に押し付けられ、電気的接続が確保される(図5(c)の状態)。
この時、吸着手段7による吸着力(Fvac)と電気的接続手段8による押し圧力(Fpogo)との関係は、Fvac>Fpogoとなるようにする。これによって、電気的接続手段8の接触圧力に抗してプローブカード2が吸着手段7により固着され、同時に電気的接続手段8と電気的接続領域6との電気的接続がなされる。
ただし、このような電気的接続は、プローブカード2において吸着領域5と電気的接続領域6が一体的に形成されている場合の接続手順であり、吸着領域5と電気的接続領域6が別に構成されている場合は、吸着手段7によりプローブカード2が吸着された後に、プローブカード2に形成された窓を通して電気的接続領域6と電気的接続手段8との接続を行う。
このように、本願発明の半導体試験装置1では、吸着手段7によりプローブカード2を固着することにより、プローブカード2の平面度が維持され、プローブカードの補強効果をもたらす事が可能となる。
これにより、従来の補強板等を用いた複雑な構造のプローブカードをより簡単な構造のプローブカードを用いることが可能となり、半導体試験装置の製造コストを低く抑えることが可能となる。
そして、補強板等の複数の基板を用いた複雑な構造のプローブカードを使用せずに、吸着手段が補強効果を有することにより、プローブカードの変形が抑制され、半導体試験装置の検査精度を高めることが可能となる。
本発明の半導体検査装置を用いることにより、φ300mmの半導体ウエハを一括で試験する場合でも、プローブカード2の大きさは、プローブカード2を保持する機構および半導体ウエハを保持する機構よりも若干大きい程度で済むことから、半導体検査装置全体を小型化することが可能となる。
本発明の半導体試験装置の概略断面図。 本発明の半導体試験装置に使用するプローブカードの平面図であり、(a)が角型のプローブカードの平面図、(b)が丸型のプローブカードの平面図である。 吸着手段および電気的接続手段の斜視図である。 プローブカードを吸着手段によって吸着する手順を(a)から(c)に順番に示す概略断面図である。 ポゴピンの先端とプローブカードの電気的接続領域とが接触し電気的接続がなされる順序を(a)から(c)に順番に示す概略断面図である。
符号の説明
1 半導体試験装置
2 プローブカード
3 テスターインターフェース
4 プローブ
5 吸着領域
6 電気的接続領域
7 吸着手段
8 電気的接続手段
9 ポゴピン
10 ホルダー
11 排気装置
12 ウエハチャック
13 孔

Claims (1)

  1. 電気的接続領域と、空気漏れが生じないように形成された吸着領域とが区分されて一方の面に設けられ、他方の面に試験対象物に応じたプローブが設けられたプローブカード、上記吸着領域に吸着して上記プローブカードを固定する吸着手段、および上記電気的接続領域に接続されて電気信号の授受を行う電気的接続手段を備え、
    上記吸着手段で上記プローブカードを固着することにより、上記プローブカードの平面度を維持することを特徴とする半導体試験装置。
JP2007129876A 2007-05-15 2007-05-15 半導体試験装置 Active JP5343278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007129876A JP5343278B2 (ja) 2007-05-15 2007-05-15 半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007129876A JP5343278B2 (ja) 2007-05-15 2007-05-15 半導体試験装置

Publications (2)

Publication Number Publication Date
JP2008288286A JP2008288286A (ja) 2008-11-27
JP5343278B2 true JP5343278B2 (ja) 2013-11-13

Family

ID=40147749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007129876A Active JP5343278B2 (ja) 2007-05-15 2007-05-15 半導体試験装置

Country Status (1)

Country Link
JP (1) JP5343278B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023102503A (ja) 2022-01-12 2023-07-25 株式会社日本マイクロニクス プローブカードおよび検査システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719815B2 (ja) * 1987-05-29 1995-03-06 東京エレクトロン株式会社 ウエハプローバ
JPS6481242A (en) * 1987-09-24 1989-03-27 Hitachi Ltd Probe inspection device
JP4346752B2 (ja) * 1999-01-29 2009-10-21 東京エレクトロン株式会社 コンタクタの保持機構及びコンタクタの自動交換機構
JP3920541B2 (ja) * 2000-07-17 2007-05-30 横河電機株式会社 Icテスタ、及びその接続機構の接続位置制御方法
US6794889B2 (en) * 2002-04-26 2004-09-21 Agilent Technologies, Inc. Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing
JP4825457B2 (ja) * 2005-06-21 2011-11-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2008288286A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP6076695B2 (ja) 検査ユニット、プローブカード、検査装置及び検査装置の制御システム
US7456643B2 (en) Methods for multi-modal wafer testing using edge-extended wafer translator
US7489148B2 (en) Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
CN100545666C (zh) 能够对应多种测试器的探针装置
JP2009541715A (ja) プローブ・カード基板上のタイル角部のソーイング
US20170219627A1 (en) Wafer prober integrated with full-wafer contactor
KR20230078613A (ko) 전기 장치 검사용 프로브 헤드
US20080174330A1 (en) Rotational positioner and methods for semiconductor wafer test systems
US8117740B2 (en) Method and apparatus for manufacturing a probe card
KR101641276B1 (ko) 반도체 패키지 검사용 소켓 및 그 제조 방법
US20080248663A1 (en) Methods and apparatus for flexible extension of electrical conductors beyond the edges of a substrate
JP5343278B2 (ja) 半導体試験装置
TW202331872A (zh) 探針卡及檢查系統
US7723980B2 (en) Fully tested wafers having bond pads undamaged by probing and applications thereof
JPH07302830A (ja) ウェハステージ及びウェハプロービング装置
JP2012163529A (ja) 接触子及び検査装置
JP6393542B2 (ja) 接触検査装置
JP6266386B2 (ja) 半導体試験システム
CN106128972A (zh) 一种分立裸芯片探针测试定位矩阵装置
JP2008177562A (ja) ウェハカセット装置
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
KR101627869B1 (ko) 하이픽스 보드 검사 장치
KR100977209B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
KR101729850B1 (ko) 소형 전자 부품 검사 장치
TWI431282B (zh) 探針測試裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120801

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130726

R150 Certificate of patent or registration of utility model

Ref document number: 5343278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250