JP5345098B2 - Projector with increased resistance to electrostatic noise - Google Patents
Projector with increased resistance to electrostatic noise Download PDFInfo
- Publication number
- JP5345098B2 JP5345098B2 JP2010086793A JP2010086793A JP5345098B2 JP 5345098 B2 JP5345098 B2 JP 5345098B2 JP 2010086793 A JP2010086793 A JP 2010086793A JP 2010086793 A JP2010086793 A JP 2010086793A JP 5345098 B2 JP5345098 B2 JP 5345098B2
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- projector
- circuit board
- video
- electrostatic noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Projection Apparatus (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
本発明は、プロジェクタに係り、特に外部機器との入出力端子の取り付け部等からの静電気放電による誤動作を防止する技術に関する。 The present invention relates to a projector, and more particularly to a technique for preventing malfunction due to electrostatic discharge from an input / output terminal mounting portion with an external device.
従来、パーソナルコンピュータや書画カメラ等の映像を拡大投射するプロジェクタが用いられている。このため、プロジェクタの本体にはこれらの機器から映像信号(音声信号を含む)を入力する接続端子が設けられている。 Conventionally, projectors for enlarging and projecting images such as personal computers and document cameras have been used. For this reason, the projector body is provided with a connection terminal for inputting a video signal (including an audio signal) from these devices.
プロジェクタなどの電子機器は操作者が操作するものであるが、この操作者が静電気を帯びていると電子機器は静電気放電(以下、静電気ノイズともいう。)にさらされることになり、電子機器が内蔵する集積回路装置のトランジスタが静電破壊する場合がある。このような静電破壊を防止するためには一般的に集積回路装置に静電破壊防止用の保護素子(保護ダイオード等)を設けるようにしている。 An electronic device such as a projector is operated by an operator. If the operator is charged with static electricity, the electronic device is exposed to electrostatic discharge (hereinafter also referred to as electrostatic noise). There is a case where the transistor of the built-in integrated circuit device is electrostatically damaged. In order to prevent such electrostatic breakdown, a protection element (protective diode or the like) for preventing electrostatic breakdown is generally provided in an integrated circuit device.
一方、操作者からの静電気放電によってトランジスタの静電破壊は生じないものの、電子機器の表示パネルの表示状態が異常状態になる等の誤動作が生じる場合がある。このような誤動作が生じると、電子機器の信頼性が損なわれることから、近年、静電気放電(ESD)による誤動作に関する耐性(ESDイミュニティ:Electro Static Discharge Immunity)が重視されるようになっている。このため、従来から集積回路装置には所定のESDイミュニティを確保すべく種々の対策が施されていた。 On the other hand, although electrostatic breakdown of the transistor does not occur due to electrostatic discharge from the operator, malfunctions such as an abnormal display state of the display panel of the electronic device may occur. When such a malfunction occurs, the reliability of the electronic device is impaired. Therefore, in recent years, resistance to malfunction due to electrostatic discharge (ESD) (Electro Static Discharge Immunity) has been emphasized. For this reason, conventionally, various measures have been taken in integrated circuit devices to ensure a predetermined ESD immunity.
この従来のESDパルスに起因する誤動作の防止回路としては、例えば、特許文献1に記載されるものがある。特許文献1に記載された技術は、ESDパルスに起因して異常信号が出力ピンから出力されると、フィードバック経路を介してその出力ピンの異常を検出してリセット信号を生成し、そのリセット信号によって、次段の電子機器等をリセットすることによって、電子機器を異常状態から回復させるようにしている。
As a conventional circuit for preventing malfunction caused by an ESD pulse, there is one disclosed in
しかしながら、特許文献1記載の技術は、もともとリセット信号が使用されている電子機器には有効ではない場合があるという問題点があった。
例えば、電子機器は1枚の回路基板で構成されるときもあるが、機能等に応じて複数の回路基板で構成し、複数の基板を同一のタイミングで初期状態に戻して再起動をする必要がある場合である。
However, the technique described in
For example, an electronic device may be configured with a single circuit board, but may be configured with a plurality of circuit boards according to functions, etc., and the plurality of boards must be returned to the initial state at the same timing and restarted. This is the case.
つまり、リセット信号の機能は電子機器を再起動するためのものであり、もともとのリセット信号は電子機器に設けられた機能を同一のタイミングで初期状態に戻すためにリセット信号を必要とするものもある。このように場合、リセット信号は主たる制御機能を実現する回路基板に実装された回路素子で生成し、同一の基板ばかりでなく、他の回路基板にも供給するようにしている。また、回路基板間は通常多くの信号の授受が行われるので、これらの信号と一緒にリセット信号もケーブル(多くの場合はフラットケーブル)で接続している。 That is, the function of the reset signal is for restarting the electronic device, and the original reset signal may require a reset signal to return the function provided in the electronic device to the initial state at the same timing. is there. In this case, the reset signal is generated by a circuit element mounted on a circuit board that realizes the main control function, and is supplied to not only the same board but also other circuit boards. In addition, since many signals are usually exchanged between the circuit boards, the reset signal is also connected by a cable (in many cases, a flat cable) together with these signals.
このような電子機器の場合リセット信号ラインが静電気ノイズの影響を受け、電圧レベルの変動が引き起こされ、この結果閾値を超えると、実際にはリセット信号が生成されていないにもかかわらず、この電子機器ではリセット信号が生成されているように動作し、一旦初期状態に戻り動作を開始したり、最悪の場合は継続的にリセット信号が生成されているようになるときには初期状態が続き、電子機器本来の動作をしなくなってしまうことにもなる。 In such an electronic device, the reset signal line is affected by electrostatic noise, causing fluctuations in the voltage level. As a result, when the threshold value is exceeded, this electronic signal is not generated even though no reset signal is actually generated. The device operates as if a reset signal was generated, and once returned to the initial state and started to operate, or in the worst case, when the reset signal is continuously generated, the initial state continues. It will also stop the original operation.
特許文献1記載の技術は、出力ピンからの異常信号を検出し、誤ってリセットされた次段の回路を再リセットすることによって、事後的な救済措置を提供するものであるので、このような事態を防止することができない。
Since the technology described in
本発明はこのような問題点を解決するためになされたもので、信号入力端子等から静電気ノイズが装置内に入りこんだ場合でも、その影響による誤動作を防止できるプロジェクタを提供することを目的とする。 The present invention has been made to solve such problems, and it is an object of the present invention to provide a projector capable of preventing malfunction due to the influence of static noise entering the apparatus from a signal input terminal or the like. .
本願発明者は、通常静電気ノイズ対策として用いられる電子機器の外枠を導電体で形成する方法は重量の観点から、また導電体で形成しない場合でも同等の効果が得られる導電性塗料を塗布する方法は製造コストの観点から採用できないので、ある程度の静電気ノイズが装置の内部に入ることを前提として解決策を探索することとした。 The inventor of the present application applies a conductive paint that can obtain an equivalent effect even when the outer frame of an electronic device, which is usually used as a countermeasure against electrostatic noise, is made of a conductor from the viewpoint of weight. Since the method cannot be adopted from the viewpoint of manufacturing cost, it was decided to search for a solution on the assumption that a certain amount of static noise enters the inside of the apparatus.
そこで、静電気ノイズを発生させて装置にどのような現象が引き起こされるか確認したところ、装置にリセットをかけたときと同じ現象が起きていることに気付き、リセット信号の接続方法に静電気ノイズによる誤動作の原因があるのではないかと考えた。次に、リセット信号の配線について確認したところ、リセット信号が1つの配線パターンで引き回されていると共にケーブルで装置内部の基板間で接続されていることを発見し、配線パターンとケーブルに静電気ノイズが重畳され、相互に影響し合うことで論理レベルを反転させるに足りる電圧のレベル変動が引き起こされているのではないかと考え、本発明をするに至った。 Therefore, after confirming what kind of phenomenon is caused to the device by generating electrostatic noise, we noticed that the same phenomenon occurred when the device was reset and malfunctioned due to electrostatic noise in the reset signal connection method. I thought that there might be a cause. Next, when checking the wiring of the reset signal, it was discovered that the reset signal was routed with a single wiring pattern and connected between the boards inside the device with a cable. Are considered to have caused voltage level fluctuations sufficient to invert the logic level by influencing each other and influencing each other, leading to the present invention.
請求項1記載の発明になる静電気ノイズ耐性を高めたプロジェクタは、電磁シールドがなされていない箱体に映像化手段を備える第1の回路基板とケーブルで接続される第1の回路基板からの映像情報を受けて所定の処理を加えて拡大投射する映像に加工する第2の回路基板を含むプロジェクタであって、前記第2の回路基板内の回路素子から再起動の契機となるリセット信号の生成を行うリセット信号生成部より、少なくとも2つの系統に分けて出力し、第1の系統のリセット信号をこの第2の回路基板の所定の回路素子に供給し、第2の系統のリセット信号をケーブルを介して前記第1の回路基板に接続することを特徴とするものである。 The projector having improved electrostatic noise resistance according to the first aspect of the present invention is an image from a first circuit board that is connected to a first circuit board having an imaging means in a box that is not electromagnetically shielded by a cable. a projector comprising a second circuit board which receives the information processed into video for enlarging and projecting by adding a predetermined processing, generates a reset signal that triggers a restart circuit element of the second circuit board The reset signal generator that performs the output outputs the signal divided into at least two systems, supplies the reset signal of the first system to a predetermined circuit element of the second circuit board, and connects the reset signal of the second system to the cable. It connects to the said 1st circuit board via this.
請求項2記載の発明になる静電気ノイズ耐性を高めたプロジェクタは、前記第2の回路基板に実装される映像情報に所定の処理を加えて拡大投射する映像への加工生成部と前記リセット信号生成部とは同じFPGA内に設け、この間に必要な前記リセット信号はこのFPGA内でのみ接続されていることを特徴とするものである。 According to a second aspect of the present invention, there is provided a projector with increased resistance to electrostatic noise, wherein the processing generation unit for the video to be enlarged and projected by adding a predetermined process to the video information mounted on the second circuit board and the reset signal generation Is provided in the same FPGA, and the reset signal required during this period is connected only in this FPGA.
請求項1、2の記載になる発明によれば、リセット信号を必要な数分生成し、このリセット信号をそれぞれ別の系統で必要な箇所に接続するようにしたので、第1の回路基板と第2の回路基板とを接続するケーブルに静電気ノイズが重畳しても、第2の回路基板に形成されているリセット信号配線パターンに重畳される静電気ノイズと連動することは少なくなるから、静電気ノイズにより、リセット状態に陥ることがない。したがって、静電気ノイズ耐性を高めたプロジェクタを提供することができる。 According to the first and second aspects of the present invention, the necessary number of reset signals are generated, and the reset signals are connected to the necessary locations in different systems. Even if electrostatic noise is superimposed on the cable connecting the second circuit board, it is less likely to be linked to the electrostatic noise superimposed on the reset signal wiring pattern formed on the second circuit board. Therefore, it does not fall into the reset state. Therefore, it is possible to provide a projector with increased resistance to electrostatic noise.
特に、請求項2記載の発明によれば、第2の回路基板に形成するリセット信号生成部と拡大投射映像の加工生成部とを同一のFPGAで形成することとしたので、第2の回路基板上に引き回されるリセット信号の配線パターンが少なくなるので静電気ノイズの影響を受けにくくなるから、静電気ノイズ耐性を高めたプロジェクタを提供することができる。 In particular, according to the second aspect of the present invention, the reset signal generation unit and the enlarged projection video processing generation unit formed on the second circuit board are formed by the same FPGA. Since the wiring pattern of the reset signal routed upward is reduced, it is less susceptible to the influence of electrostatic noise, so that a projector with improved resistance to electrostatic noise can be provided.
次に本発明の実施形態について図面を用いて詳細に説明する。
図1は本発明になるプロジェクタの概略構成図、図2は本発明になるプロジェクタの概略ブロックとブロック間のリセット信号の接続を示す図である。
なお、以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
Next, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic configuration diagram of a projector according to the present invention, and FIG. 2 is a diagram showing a schematic block of the projector according to the present invention and a reset signal connection between the blocks.
The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not always.
図1、2において、プロジェクタ100は主として全体を制御する機能を備えるメイン基板1、載置台(図示せず。)に載置される原稿等を映像化する機能を備えるCMOS基板2、メイン基板1とCMOS基板とに電力を供給する機能を備える電源基板3、ランプ用の電力を供給する機能を備える電源基板31、映像を光学的に拡大投射する機能を備える光学エンジン32、レンズ33とからなる。
1 and 2, a
メイン基板1には、パーソナルコンピュータやDVDレコーダ等から出力される映像を入力するRGB信号入力端子23や映像、音声入力端子(図示せず。)が設けられている。これらの端子から入力される映像や音声とCMOS基板2から入力される映像から操作者の選択によりいずれか1系統の映像や音声が選択される。
The
メイン基板1は、主として制御部11、第1映像入力部12、第2映像入力部13、フレームメモリ14、DMD制御部15、ファン制御部16、モータ駆動部17、ランプ駆動部18とからなる。また、CMOS基板2は光電変換素子であるCMOSセンサにより得られた電荷を基に映像を生成するCMOSセンサモジュール2aを主たる構成とし、必要に応じてメイン基板1からのリセット信号により初期化される。また、電源基板3は商用電源を受けてメイン基板1やCMOS基板2で使用される電力を生成する。
The
第1映像入力部12は、CMOS基板2とメイン基板とを接続するケーブ21を介して入力されるCMOSセンサモジュール2aで得られた映像を受けて増幅やシェーディング補正等の所定の処理を行って制御部11に送る。この第1映像入力部12は制御部11からのリセット信号により初期化される。一方、第2映像入力部13は、パーソナルコンピュータ101からRGB信号入力端子23を介して入力されるアナログRGB映像信号を受けてA/D変換してデジタル映像データに変換して制御部11に送る。
The first video input unit 12 receives a video obtained by the
制御部11は図示しないCPU、EEPROM、RAM等により、EEPROMに格納されたプログラムに基づいてメモリ制御部11aを用いて入力される映像データをフレームメモリ14に格納することやフレームメモリ14に格納されたフレーム単位の映像データを読み出し解像度変換等の映像処理を施して拡大投射する映像データを準備する。 The control unit 11 stores video data input using the memory control unit 11a in the frame memory 14 or stored in the frame memory 14 based on a program stored in the EEPROM by a CPU, EEPROM, RAM, or the like (not shown). The video data for each frame is read out and subjected to video processing such as resolution conversion to prepare video data to be enlarged and projected.
また、拡大投射する映像データをDMD(デジタルマイクロミラーデバイス)制御部15に送り、光変調素子であるDMD(図示せず。)を制御する。また、プロジェクタ100の中で高温となる部位(例えば、光源となるランプやプロジェクタの各部(制御部11、フレームメモリ14、DMD制御部15等の構成要素をいう。以下、同じ。)に電力を供給する電源部3を冷却する冷風を発生させるファン(図示せず。)を駆動するファン駆動部16を制御する。
In addition, video data to be enlarged and projected is sent to a DMD (digital micromirror device) control unit 15 to control a DMD (not shown) which is a light modulation element. In addition, power is supplied to a portion of the
さらに、三原色に相当するカラーフィルタが所定角度ピッチで形成され、一定速度で回転するカラーホイール(図示せず。)を一定速度で回転させるモータ(図示せず。)を駆動するモータ駆動部17を制御し、DMD制御部14と共に前記映像データを変調する光源となるランプ(図示せず。)を駆動するランプ駆動部18を制御する。 In addition, a motor drive unit 17 that drives a motor (not shown) that rotates a color wheel (not shown) that rotates at a constant speed, with color filters corresponding to the three primary colors formed at a predetermined angular pitch. And a lamp driver 18 that drives a lamp (not shown) serving as a light source for modulating the video data together with the DMD controller 14.
また、制御部11にはリセット信号生成部11bが設けられており、リセット信号としてリセット1をCMOSセンサ基板2、リセット2を第1映像入力部12に出力し、これらをそれぞれ初期化する。このように、このリセット信号としては共通であるが、それぞれ接続されるCMOSセンサ基板2、第1映像入力部12等に応じて別系統の信号としている。制御部11は例えば、FPGA(Programmable Logic Gate Aray)のようなユーザが自由に機能を設定できる特定用途向け集積回路の中に組込む。
Further, the control unit 11 is provided with a reset signal generation unit 11b, which outputs reset 1 as a reset signal to the
次に、このような構成からなるプロジェクタの動作と静電気ノイズの影響について説明する。
図示しない電源スイッチを操作してプロジェクタ100に電源を投入するとリセット信号生成部11bによりリセット信号が生成され、このリセット信号を契機に前記プログラムが動作して制御部11を初期化する。また、生成されたリセット信号はリセット1とリセット2と別系統でそれぞれCMOS基板2と第1映像入力部12に出力され、CMOS基板2のCMOSセンサモジュール2aと第1映像入力部12の初期化の契機となり、それぞれで初期化が行われる。
Next, the operation of the projector having such a configuration and the influence of electrostatic noise will be described.
When the
こうして、それぞれが初期化されるとその後一定時間経過するとランプ駆動部18により前記ランプが点灯し、プロジェクタ100が動作可能になる。ここで、例えば映像入力として、パーソナルコンピュータを選択するとパーソナルコンピュータの映像が制御部11に入力され、制御部11の制御の下にメモリ制御部11a、フレームメモリ14、DMD制御部15、モータ駆動部17等が前述のように動作することにより、この映像が拡大投射される。
In this way, when each is initialized, the lamp is turned on by the lamp driving unit 18 after a certain period of time, and the
このようにして、プロジェクタ100が選択された映像を拡大投射しているとき、何らかの原因で静電気ノイズが発生し、例えばRGB信号入力端子を介してプロジェクタ100の内部に入り込んだとする。背景技術で説明したように、この静電気ノイズは第1、第2の回路基板上に実装された回路素子や形成された回路パターンに影響を与え、特にシールドが施されていないケーブルや回路パターンに飛び込み、そこを流れる信号の電圧を変動させる。
In this way, it is assumed that when the
確かに、この電圧変動は起きるものの、論理レベルを反転させてしまうほどではないので静電気ノイズによる誤動作は引き起こされることはない。なぜなら、前述のように最も影響の大きかったリセット信号を別系統として接続対象であるCMOS基板2と第1映像入力部12とで分けることで、それぞれのリセット信号ライン(配線パターンやケーブル)に静電気ノイズが飛び込んだとしても、別系統となっているから相互に影響しあうことがないので相乗的な影響を少なくできるからである。
Certainly, although this voltage variation occurs, it does not cause the logic level to be reversed, so that malfunction due to electrostatic noise is not caused. This is because, as described above, the reset signal having the greatest influence is divided into a separate system between the
また、リセット信号を必要とする回路を同一のFPGA内に形成するようにしたので、リセット信号を第2の回路基板上に配線パターンとして形成する必要がなくなり、静電気ノイズの影響を受けにくくできるからである。 In addition, since the circuit requiring the reset signal is formed in the same FPGA, it is not necessary to form the reset signal as a wiring pattern on the second circuit board, and it is difficult to be affected by electrostatic noise. It is.
このようにすることで外枠を導電体で形成したり、導電体で形成しないまでも導電性塗料を塗布するなどせずに静電気ノイズ耐性の高いプロジェクタを提供することができる。
この方法は、小型、軽量化、そして低コストが求められるプロジェクタに好適なものであるばかりでなく、広く一般的な電子機器にも適用できることは言うまでもない。
By doing so, it is possible to provide a projector with high electrostatic noise resistance without forming the outer frame with a conductor or without applying a conductive paint even if it is not formed with a conductor.
It goes without saying that this method is suitable not only for projectors that are required to be compact, lightweight, and low cost, but also applicable to a wide range of general electronic devices.
1 メイン基板、 2 CMOS基板、 3 電源基板、 11 制御部、
11a メモリ制御部、11b リセット信号生成部、12 第1映像入力部、
13 第2映像入力部、14 フレームメモリ、15 DMD制御部、
16 ファン駆動部、17 モータ駆動部、18 ランプ駆動部、
21 ケーブル、23 RGB信号入力端子、31 ランプ用電源基板、
32 光学エンジン、33 レンズ、100 プロジェクタ
1 main board, 2 CMOS board, 3 power supply board, 11 control unit,
11a memory control unit, 11b reset signal generation unit, 12 first video input unit,
13 Second video input unit, 14 frame memory, 15 DMD control unit,
16 fan drive unit, 17 motor drive unit, 18 lamp drive unit,
21 cable, 23 RGB signal input terminal, 31 power supply board for lamp,
32 optical engine, 33 lens, 100 projector
Claims (2)
を特徴とする請求項1記載の静電気ノイズ耐性を高めたプロジェクタ。 The processing generation unit for video to be enlarged and projected by applying predetermined processing to video information mounted on the second circuit board and the reset signal generation unit are provided in the same FPGA, and the necessary reset signal is 2. The projector with improved resistance to electrostatic noise according to claim 1, wherein the projector is connected only within the FPGA.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010086793A JP5345098B2 (en) | 2010-04-05 | 2010-04-05 | Projector with increased resistance to electrostatic noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010086793A JP5345098B2 (en) | 2010-04-05 | 2010-04-05 | Projector with increased resistance to electrostatic noise |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011223083A JP2011223083A (en) | 2011-11-04 |
| JP5345098B2 true JP5345098B2 (en) | 2013-11-20 |
Family
ID=45039544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010086793A Expired - Fee Related JP5345098B2 (en) | 2010-04-05 | 2010-04-05 | Projector with increased resistance to electrostatic noise |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5345098B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9692922B2 (en) | 2015-03-20 | 2017-06-27 | Fuji Xerox Co., Ltd. | Image reading substrate, image reading device, and image forming apparatus having equal distances of interconnects from output terminals to high-speed serial transmitting unit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2857439B2 (en) * | 1990-01-09 | 1999-02-17 | 富士通株式会社 | Wiring capacity calculator |
| JPH0527697A (en) * | 1991-07-23 | 1993-02-05 | Hitachi Ltd | Signal transmission circuit and related parts |
| JPH08305322A (en) * | 1995-05-10 | 1996-11-22 | Sharp Corp | Display device |
| JP4887552B2 (en) * | 2000-07-04 | 2012-02-29 | 富士通セミコンダクター株式会社 | LSI chip layout design method |
| JP2003140622A (en) * | 2001-11-05 | 2003-05-16 | Victor Co Of Japan Ltd | Active matrix type liquid crystal display device |
| JP4303954B2 (en) * | 2002-09-13 | 2009-07-29 | 東芝モバイルディスプレイ株式会社 | Display device |
| KR100739063B1 (en) * | 2005-11-07 | 2007-07-12 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
| JP4857969B2 (en) * | 2006-07-12 | 2012-01-18 | 株式会社明電舎 | LED display control circuit |
-
2010
- 2010-04-05 JP JP2010086793A patent/JP5345098B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011223083A (en) | 2011-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6955017B2 (en) | Liquid crystal display, video display system and vehicle | |
| CN106571116A (en) | Display panel | |
| CN105761661A (en) | Display device, restarting method thereof and display panel | |
| US11949975B2 (en) | Camera module and imaging apparatus including the same | |
| JP5345098B2 (en) | Projector with increased resistance to electrostatic noise | |
| KR20130128311A (en) | Pulse width modulation circuit and pulse width modulation signal generating method having two fresh rates | |
| US10732560B2 (en) | Electrical equipment with varistor mounted | |
| CN117714853A (en) | Optical system | |
| JP6771737B2 (en) | Image forming device | |
| US20220366818A1 (en) | Head-up display with display apparatus | |
| JP2020173765A (en) | Information processing equipment, information processing system, semiconductor storage device | |
| US20100053142A1 (en) | Electro-optical device and electronic device | |
| JP2008304393A (en) | Electronic device | |
| CN108736312B (en) | Control system for structured light projector, structured light projection assembly and electronic device | |
| CN210136712U (en) | Display driver chip, display panel, display device and display system | |
| KR100919980B1 (en) | Power supply with stable reset function in portable electronic devices | |
| US20250031297A1 (en) | Circuit board and image forming apparatus | |
| KR102650980B1 (en) | Display driving chips, display panels, devices and systems | |
| CN114842777B (en) | Laser projection apparatus and control method thereof | |
| US20240080971A1 (en) | Circuit board and image forming apparatus | |
| CN217361092U (en) | Laser projection device | |
| JP2005244061A (en) | Electronic circuit board | |
| JP2011224865A (en) | Power control device, and image formation device | |
| JP2008286958A (en) | Projector | |
| JP2020091414A (en) | Optical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |