JP5359626B2 - レイアウト検証方法及びレイアウト検証装置 - Google Patents

Description

レイアウト検証方法及びレイアウト検証装置に関するものである。

近年、半導体装置（ＬＳＩ）は微細化・高集積化が進められ、半導体装置に配置される信号配線間の距離が狭くなっている。これに伴い、信号配線は、他の信号配線からの干渉により微少な電位変動が発生してしまう。特定の信号配線（例えば、基準電圧及びバイアス電圧などの信号配線）では、微小な電位変動が発生することで、半導体装置の動作に影響を与えてしまう場合がある。このような信号配線は、他の信号配線からの干渉による電位変動を低減するため、安定した信号配線又は電源配線（例えば、グランド配線）を周り配置していた。

一般に、微少な電位変動が半導体装置の動作に影響を与えてしまう信号配線を被シールド配線という。また、被シールド線の周りに配置する安定した信号配線又は電源配線をシールド配線という。さらに、被シールド線の周りにシールド配線を配置することをシールドという。

例えば、図１５に示すレイアウトデータ５０のように、シールド配線パターンＰ１１，Ｐ１２を被シールド配線パターンＰ１３に対して左右方向に設計値通りの配線間隔ｄ１０離してそれぞれ配置していた。

そして、半導体装置のレイアウト検証では、上記のシールドが正しく行われているか否かの検証を行う必要がある。従来、目視検図や検証装置による論理演算で、シールドが正しく行われているか否かの検証が行われていた（特許文献１参照）。

目視検図では、作業者が、レイアウトデータに含まれる被シールド配線パターンＰ１３に対してシールド配線パターンＰ１１，Ｐ１２が設計値通りの配線間隔ｄ１０以内に配置されているか否かを目視で判定する。

検証装置による論理演算では、図１５に破線で示すように、検証装置は、レイアウトデータ５０に含まれる両シールド配線パターンＰ１１，Ｐ１２をそれぞれ中心に、検証領域Ａ２１，Ａ２２を設定する。検証領域Ａ２１，Ａ２２を設定する際、まず、検証装置は、被シールド配線パターンＰ１３とシールド配線パターンＰ１１，Ｐ１２との配線間隔ｄ１０と被シールド配線パターンＰ１３の配線幅Ｗの半分（＝Ｗ／２）とを加算した距離（以下、拡開距離という）ｄ１１（＝ｄ１０＋Ｗ／２）を求める。そして、検証装置は、シールド配線パターンＰ１１，Ｐ１２の各辺からその求めた拡開距離ｄ１１だけ外方に離間した位置から同配線パターンＰ１１，Ｐ１２をそれぞれ囲む領域を検証領域Ａ２１，Ａ２２として定義する。

従って、この場合、シールド配線パターンＰ１１，Ｐ１２が正しく配置されていると、検証領域Ａ２１，Ａ２２の境界線Ｌｂが被シールド配線パターンＰ１３の配線幅Ｗの中心を通るようになっている。

そして、検証装置は、その検証領域Ａ２１，Ａ２２に被シールド配線パターンＰ１３が包含されるか否かを判定することによって、被シールド配線パターンＰ１３に対してシールド配線パターンＰ１１，Ｐ１２が設計値通りの配線間隔ｄ１０以内に配置されているか否かを判定する。

具体的には、少なくとも検証領域Ａ２１，検証領域Ａ２２のいずれかに被シールド配線パターンＰ１３が全て包含されている場合、検証装置は、被シールド配線パターンＰ１３に対してシールド配線パターンＰ１１，Ｐ１２が正しく配置されているとして、シールド配線パターンＰ１１，Ｐ１２が正しく配置されていると判定する。

反対に、検証領域Ａ２１又は検証領域Ａ２２のいずれにも被シールド配線パターンＰ１３が全て包含されない場合、又は、レイアウトデータ５０において被シールド配線パターンＰ１３の左右にシールド配線パターンＰ１１，Ｐ１２が配置されない場合、被シールド配線パターンＰ１３に対してシールド配線パターンＰ１１，Ｐ１２が正しく配置されていないとして、検証領域Ａ２１，Ａ２２に包含されなかった被シールド配線パターンＰ１３をシールドエラーとして判定する。

特開２００５−３１８７９７公報

しかしながら、上記の目視検図でシールドのレイアウト検証を行う場合、作業者が目視で行うため、本来エラーである箇所を見落としてしまう可能性がある。そして、本来エラーである箇所を見落とすと、半導体装置はシミュレーションと異なる動作となり、半導体装置の不良を招いていた。さらに、目視検図には多くの人手が必要であるため、設計工数増加の要因となっていた。

一方、上記の検証装置による論理演算でシールドのレイアウト検証を行う場合、正しくエラーを検出することができない場合があった。
例えば、図１６に示すレイアウトデータ３０についてシールドのレイアウト検証を検証装置による論理演算で行う場合について説明する。

レイアウトデータ３０は、被シールド配線パターンＰ１、シールド配線パターンＰ２〜Ｐ４、その他の配線パターンＰ５〜Ｐ７を含んでいる。
検証装置は、レイアウトデータ３０に含まれる各シールド配線パターンＰ２〜Ｐ４をそれぞれ中心とした検証領域Ａ２５，Ａ２６，Ａ２７を設定する。そして、検証装置は、前述と同様に、拡開距離ｄ１１を求め、各シールド配線パターンＰ２〜Ｐ４の各辺からその求めた拡開距離ｄ１１だけ外方に離間した位置から同配線パターンＰ２〜Ｐ４をそれぞれ囲む領域を検証領域Ａ２５，Ａ２６，Ａ２７として定義する。この時、図１７に示すように、検証領域Ａ２５〜Ａ２７は、被シールド配線パターンＰ１の一部とそれぞれ重なっている。

そして、検証装置は、被シールド配線パターンＰ１のうち、検証領域Ａ２５〜Ａ２７と重なっていない部分をシールドエラーとして検出する。
しかしながら、検出装置は、被シールド配線パターンＰ１の辺Ｅ１，Ｅ２の部分がシールド配線パターンを周りに配置されていないので、本来ならばシールドエラーと判定する必要があるが、シールドエラーとして検出できない。

また、検出装置は、被シールド配線パターンＰ１の辺Ｅ３の周りにシールド配線パターンＰ２が配置されているため、シールドエラーとして判定する必要もないのに、シールドエラーと判定してしまう。

従って、検証装置は、シールドエラーの箇所を精度良く判定することができないでいた。
これは、前記図１５で説明した検証装置においても、被シールド配線パターンＰ１３の上下方向については、シールド配線パターンでシールドされていないため、本来、被シールド配線パターンＰ１３のシールドエラーと判定する必要があるため、同様の問題があった。

この検証装置は、レイアウトデータのシールドについて精度良く検証することを目的とする。

本発明の一側面によれば、半導体装置のレイアウト検証方法であって、処理装置が、被シールド配線パターンに対して設計基準値に基づいた距離離れた検索領域を設定し、前記処理装置が、設定された前記検索領域の前記各配線パターンを除く領域に複数の矩形領域を設定し、前記処理装置が、設定された複数の前記矩形領域のうち、前記被シールド配線パターンとシールド配線パターンの間、又は、前記被シールド配線パターンと前記検索領域の間にある前記矩形領域を１つに合成して合成領域を生成し、前記処理装置が、前記合成領域と接触するシールド配線パターン又はその他の配線パターンの情報を記憶領域に記憶し、前記処理装置が、前記記憶領域に記憶された前記合成領域と接触する前記シールド配線パターン及び前記その他の配線パターンの情報を、該シールド配線パターン及びその他の配線パターンの情報に対する基準値の情報に基づいて、前記被シールド配線パターンが前記シールド配線パターンでシールドされているか否かを検証する。

本発明の一側面によれば、検証装置は、レイアウトデータのシールドについて精度良く検証することができる。

検証装置の概略構成図である。 レイアウト検証処理のフローチャート図である。 制御カードの説明図である。 レイアウト検証処理の説明図である。 レイアウト検証処理の説明図である。 レイアウト検証処理の説明図である。 レイアウト検証処理の説明図である。 レイアウト検証処理の説明図である。 レイアウト検証処理の説明図である。 （ａ）、（ｂ）、（ｃ）はレイアウト検証処理の説明図である。 第１抽出結果データの説明図である。 第２抽出結果データの説明図である。 第３抽出結果データの説明図である。 抽出結果データの説明図である。 従来のレイアウト検証処理の説明図である。 従来のレイアウト検証処理の説明図である。 従来のレイアウト検証処理の説明図である。

以下、実施形態を図１〜図１４に従って説明する。
図１は、レイアウト検証処理を実施するためのコンピュータシステムの概略構成図である。

図１に示すように、このコンピュータ（検証装置）１１は、一般的なＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）装置からなり、中央処理装置（以下、ＣＰＵという）１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及び、ドライブ装置１７を備え、それらはバス１８を介して相互にデータの授受を行っている。

ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、レイアウト検証等の必要な処理を実現する。メモリ１３は、各種処理を提供するために必要なプログラムとデータを格納する。メモリ１３は、通常、キャッシュ・メモリ、システム・メモリおよびディスプレイ・メモリを含む。

表示装置１５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これにはＣＲＴ、ＬＣＤ、ＰＤＰ等が用いられる。入力装置１６は、ユーザからの要求や指示、パターン、パラメータの入力に用いられ、これにはキーボードおよびマウス装置（図示せず）等が用いられる。

記憶装置１４は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置を含む。この記憶装置１４には、図２に示す各ステップＳ１〜Ｓ４からなるレイアウトデータのシールドについて検証を行うためのプログラムデータとファイルが格納されている。そして、ＣＰＵ１２は、入力装置１６による指示に応答して、記憶装置１４に格納されている。プログラム、データをメモリ１３へ転送し、それを実行する。

ドライブ装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムデータを読み出し、それを記憶装置１４に格納する。

記録媒体１９としては、磁気テープ（ＭＴ）、メモリカード、フレキシブルディスク、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、…）、光磁気ディスク（ＭＯ、ＭＤ、…）等、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体１９に、上述のプログラムデータを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。

尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体、ディスク装置を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、一旦他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。

次に、上記の検証装置１１がレイアウトデータに対してシールドの検証を行う処理について図２に従って説明する。
（制御カードの設定）
まず、ＣＰＵ１２は、作業者によって、半導体装置のプロセス工程の制約で決まる記憶装置１４に格納されたレイアウト条件２０に基づいて、シールドの検証に必要な条件が制御カード２１に入力装置１６を使って設定される（ステップＳ１）。

制御カード２１は、記憶装置１４に格納され、各条件の階層構造、被シールド配線パターンのネット名、シールドする配線パターンのネット名、シールド配線パターンの配線幅、シールド配線パターンの層名、異ノードを無視できる距離が定義されている。

各条件の階層構造とは、制御カード２１に定義される上記の各条件の階層構造をいう。また、異ノードを無視できる距離とは、被シールド配線パターンが他のノードの配線パターンから影響を受けないために必要な被シールド配線パターンと他のノードの配線パターンとの配線間隔をいう。

図３は、制御カード２１の一例の構成図である。
制御カード２１は、各条件の階層構造２２、共通条件２３、第１及び第２条件２４，２５を含んでいる。

本実施形態では、制御カード２１は、各条件の階層構造が「Ｈｉｅｒａｒｃｈｙ Ｃｏｎｄｉｔｉｏｎ」、被シールド配線パターンのネット名が「ｔａｒｇｅｔ＿ｎｏｄｅ」、シールドする配線パターンのネット名が「ｓｈｉｅｌｄ＿ｎｏｄｅ」、シールド配線パターンの配線幅が「ｓｈｉｅｌｄ＿ｗｉｄｔｈ」、シールド配線パターンの層名が「ｓｈｉｅｌｄ＿ｌａｙｅｒ」、設計基準値としての異ノードを無視できる距離が「ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ」と記述される。

各条件の階層構造（Ｈｉｅｒａｒｃｈｙ Ｃｏｎｄｉｔｉｏｎ）２２は、左側に記述されるほど、記述された条件の階層が高い、反対に、右側に記述されるほど、記述された条件の階層が低い。つまり、制御カード２１では、被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）、シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）、シールド配線パターンの配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）、異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）の順で階層が低くなっている。

本実施形態では、被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）、及び、シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）が１条件、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）が２条件設定されている。

制御カード２１では、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）より被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）、及び、シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）を上位階層に記述している。つまり、被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）、シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）を共通条件２３として上位階層に記述し、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）を第１及び第２条件２４，２５として下位階層に記述している。この結果、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）の各条件に、被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）、シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）を記述する必要がなくなり、制御カード２１の記述を簡素化している。

共通条件２３は、被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）とシールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）について定義されている。被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）は「ＮｅｔＡ／Ｍｅｔａｌ＿Ｌａｙｅｒ」と記述され、被シールド配線パターンのネット名を「ＮｅｔＡ」と定義している。シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）は「ｓａｍｅ」と記述され、シールド配線パターンの層名が被シールド配線パターンと同じ層であることを定義している。

第１及び第２条件２４，２５では、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）、シールド配線パターンの配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）、異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）についてそれぞれ定義している。つまり、制御カード２１では、シールドする配線パターンのネット名によって、シールド配線パターンの配線幅、異ノードを無視できる距離をそれぞれ定義している。

第１条件２４は、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）、シールド配線パターンの配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）Ｗｒ、異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）を「ＧＮＤ」、「２ｍｉｃ」、「４ｍｉｃ」とそれぞれ記述されている。換言すると、第１条件２４は、シールド配線パターンのネットに「ＧＮＤ」を使用する場合、シールド配線パターンの配線幅は２ミクロン以上、且つ、異ノードを無視できる距離は４ミクロン以上であることを定義している。

また、第２条件２５は、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）、シールド配線の配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）Ｗｒ、異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）を「ＧＮＤ＿Ａ」、「１ｍｉｃ」、「４ｍｉｃ」とそれぞれ記述されている。つまり、第２条件２５は、シールド配線パターンのネットに「ＧＮＤ＿Ａ」を使用する場合、シールド配線パターンの配線幅は１ミクロン以上、且つ、異ノードを無視できる距離は４ミクロン以上であることを定義している。
（シールド状態の抽出）
ステップＳ１において、制御カード２１にシールドの検証に必要な条件が設定されると、次に、ＣＰＵ１２は、制御カード２１及びネットを保持したレイアウトデータ３０に基づいて、ネットを保持したレイアウトデータ３０に含まれる被シールド配線パターンをシールドしている状態（シールド状態）を抽出する（ステップＳ２）。

ここで、ネットを保持したレイアウトデータ３０とは、レイアウトデータに含まれる各レイアウトパターンにネットが割り当てられているレイアウトデータをいう。
詳述すると、まず、ＣＰＵ１２は、制御カード２１の共通条件２３で定義された被シールド配線パターンのネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）と、第１及び第２条件２４，２５で定義された異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）とに基づいて、レイアウトデータ３０に含まれる被シールド配線パターンから異ノードを無視できる距離までの領域を検索領域として設定する（検索領域設定工程、検索領域設定手段）。

例えば、図４に示すようなレイアウトデータ３０の場合について説明する。レイアウトデータ３０は、被シールド配線パターンＰ１、シールド配線パターンＰ２〜Ｐ４、その他の配線パターン（単にその他配線パターンという）Ｐ５〜Ｐ７を含んでいる。

因みに、シールド配線パターンＰ２はノード名が「ＧＮＤ」及び図４において上下方向の配線幅が「Ｗ１」、シールド配線パターンＰ３はノード名が「ＧＮＤ」、図４において左右方向の配線幅が「Ｗ２」及び上下方向の配線幅が「Ｗ３」、シールド配線パターンＰ４はノード名が「ＧＮＤ」及び図４において左右方向の配線幅が「Ｗ４」になっている。

また、その他配線パターンＰ５〜Ｐ７はそれぞれ「ノードＣ」、「ノードＤ」、「ノードＥ」になっている。さらに、シールド配線パターンＰ２〜Ｐ４、その他配線パターンＰ５〜Ｐ７は、被シールド配線パターンＰ１と同じ層になっている。

ＣＰＵ１２は、図４に示すように、制御カード２１に基づいて、被シールド配線パターンＰ１に対して検索領域Ａ１を設定する。つまり、被シールド配線パターンＰ１を中心とした検索領域Ａ１を設定する。そして、ＣＰＵ１２は、被シールド配線パターンＰ１に対して、制御カード２１に定義した異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）ｄｉ１（本実施形態では、４ミクロン）を拡開距離として、被シールド配線パターンＰ１の各辺からその距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）ｄｉ１だけ外方に離間した位置から同配線パターンＰ１をそれぞれ囲む領域を検索領域Ａ１として定義する。

次に、図５に示すように、ＣＰＵ１２は、レイアウトデータ３０の検索領域Ａ１において、被シールド配線パターンＰ１の各頂点から図５において上下左右方向に引き出し線Ｌ１を引く。

同様に、ＣＰＵ１２は、シールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７の各頂点からも図５において上下左右方向に引き出し線Ｌ１を引く（矩形領域設定工程、矩形領域設定手段）。なお、これら引き出し線Ｌ１は、被シールド配線パターンＰ１、シールド配線パターンＰ２〜Ｐ４、及びその他配線パターンＰ５〜Ｐ７を横切って引かれないようになっている。ここで、これら各引き出し線Ｌ１にて区画形成された複数の領域を矩形領域Ｒという。

そして、ＣＰＵ１２は、レイアウトデータ３０の検索領域Ａ１において、被シールド配線パターンＰ１の左側の各辺と接触している矩形領域Ｒを上から下に向かって第１〜第３矩形領域Ｒ１〜Ｒ３として定義する。また、ＣＰＵ１２は、被シールド配線パターンＰ１の右側の各辺と接触している矩形領域Ｒを下から上に向かって第４〜第７矩形領域Ｒ４〜Ｒ７として定義する。

そして、ＣＰＵ１２は、第１〜第３矩形領域Ｒ１〜Ｒ３を基に合成領域を作る（合成領域設定工程、合成領域設定手段）。
まず、図５に示すように、第１矩形領域Ｒ１について、第１矩形領域Ｒ１の左側に他の矩形領域Ｒ（Ｒ８）が存在する場合、その存在する他の矩形領域Ｒ（Ｒ８）と第１矩形領域Ｒ１とを１つに合成し第１合成領域Ｃ１とする。続いて、求めた第１合成領域Ｃ１の左側に他の矩形領域Ｒが存在するか、シールド配線パターンＰ４が存在するか、又は、検索領域Ａ１に接するかを判断する。

この場合、第１合成領域Ｃ１は、左側にシールド配線パターンＰ４が存在するため、第１矩形領域Ｒ１に対する該合成領域Ｃ１が図６に示すように確定する。
次に、同様に、第２矩形領域Ｒ２についての第２合成領域Ｃ２を生成する。この場合、第２矩形領域Ｒ２とシールド配線パターンＰ４の間に、３つの矩形領域Ｒ（Ｒ９〜Ｒ１１）が存在する。そのため、第２矩形領域Ｒ２とこの３つの矩形領域Ｒ９〜Ｒ１１を１つに合成して第２合成領域Ｃ２となる。

次に、第３矩形領域Ｒ３について、第３矩形領域Ｒ３の左側にはシールド配線パターンＰ３が存在するだけで他の矩形領域Ｒは存在しない。そのため、第３矩形領域Ｒ３自身が第３合成領域Ｃ３となる。

そして、ＣＰＵ１２は、第４〜第７矩形領域Ｒ４〜Ｒ７を基にして、同様な方法で、第４〜第７合成領域Ｃ４〜Ｃ７を作る。
因みに、第４矩形領域Ｒ４については、第４矩形領域Ｒ４の左側にシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７が存在せず、第４矩形領域Ｒ４と検索領域Ａ１の間に２つの矩形領域Ｒ（Ｒ１２，Ｒ１３）が存在する。そのため、第４矩形領域Ｒ４とこの矩形領域Ｒ１２，Ｒ１３を１つに合成して第４合成領域Ｃ４となる。

また、第５矩形領域Ｒ５について、第５矩形領域Ｒ５の右側にはその他配線パターンＰ６が存在するだけで他の矩形領域Ｒは存在しない。そのため、第５矩形領域Ｒ５自身が第５合成領域Ｃ５となる。

さらに、第６矩形領域Ｒ６について、該第６矩形領域Ｒ６とその他配線パターンＰ６の間に、３つの矩形領域Ｒ（Ｒ１４〜Ｒ１６）が存在する。そのため、第６矩形領域Ｒ６とこの３つの矩形領域Ｒ１４〜Ｒ１６を１つに合成して第６合成領域Ｃ６となる。

さらにまた、第７矩形領域Ｒ７について、該第７矩形領域Ｒ７とその他配線パターンＰ５の間に、１つの矩形領域Ｒ（Ｒ１７）が存在する。そのため、第７矩形領域Ｒ７とこの１つの第１７矩形領域Ｒ１７を１つに合成して第７合成領域Ｃ７となる。

第１〜第７合成領域Ｃ１〜Ｃ７を求めると、ＣＰＵ１２は、その第１〜第７合成領域Ｃ１〜Ｃ７の中から、被シールド配線パターンＰ１とシールド配線パターンＰ２〜Ｐ４との間に接触配置される合成領域を、その接触するシールド配線パターンＰ２〜Ｐ４とともに求める（配線情報抽出工程、配線情報抽出手段）。

この場合、図６から明らかなように、被シールド配線パターンＰ１とシールド配線パターンＰ２〜Ｐ４との間に介在する合成領域は、第１〜第３合成領域Ｃ１〜Ｃ３の３つである。

そして、この第１〜第３合成領域Ｃ１〜Ｃ３毎に、ＣＰＵ１２は、その接触するシールド配線パターンＰ２〜Ｐ４と被シールド配線パターンＰ１との距離、及び、その接触するシールド配線パターンＰ２〜Ｐ４の配線幅を第１抽出結果データＤｅ１に記憶する。

因みに、ＣＰＵ１２は、第１及び第２合成領域Ｃ１，Ｃ２について、シールド配線パターンＰ４と接触するため、そのシールド配線パターンＰ４と被シールド配線パターンＰ１との距離「Ｄ１，Ｄ２」、及び、そのシールド配線パターンＰ４の配線幅「Ｗ４」を第１抽出結果データＤｅ１にそれぞれ記憶する。

同様に、ＣＰＵ１２は、第３合成領域Ｃ３について、シールド配線パターンＰ３と接触するため、そのシールド配線パターンＰ３と被シールド配線パターンＰ１との距離「Ｄ３」、及び、そのシールド配線パターンＰ３の左右方向の配線幅「Ｗ２」を第１抽出結果データＤｅ１に記憶する。

次に、ＣＰＵ１２は、第１〜第７合成領域Ｃ１〜Ｃ７の中から、被シールド配線パターンＰ１とその他配線パターンＰ５〜Ｐ７と接触する場合、その接触したその他配線パターンＰ５〜Ｐ７との間に接触配置される合成領域を、その接触するその他配線パターンＰ５〜Ｐ７とともに求める。

この場合、図６から明らかなように、被シールド配線パターンＰ１とその他配線パターンＰ５〜Ｐ７との間に介在する合成領域は、第５〜第７合成領域Ｃ５〜Ｃ７の３つである。

そして、この第５〜第７合成領域Ｃ５〜Ｃ７毎に、ＣＰＵ１２は、その接触するその他配線パターンＰ５〜Ｐ７のノード名を第１抽出結果データＤｅ１に記憶する。
この場合、ＣＰＵ１２は、第５，第６合成領域Ｃ５，Ｃ６について、ノード名「ノードＤ」のその他配線パターンＰ６と接触するため「ノードＤ」のノード名を第１抽出結果データＤｅ１に記憶する。また、ＣＰＵ１２は、第７合成領域Ｃ７について、ノード名「ノードＣ」のその他配線パターンＰ５と接触するため「ノードＣ」のノード名を第１抽出結果データＤｅ１に記憶する。

続いて、ＣＰＵ１２は、被シールド配線パターンＰ１の左辺又は右辺に接触している矩形領域Ｒ（この場合、第１〜第７矩形領域Ｒ１〜Ｒ７となる）の辺の上下両端の座標Ｎ１〜Ｎ１１を第１抽出結果データＤｅ１に記憶する。

この場合、被シールド配線パターンＰ１の左辺又は右辺に接触している第１〜第７矩形領域Ｒ１〜Ｒ７の辺を第１〜第７接触辺ａ１〜ａ７とすれば、第１〜第７接触辺ａ１〜ａ７は、座標Ｎ１〜Ｎ１１にてあらわすことができる。

因みに、第１接触辺ａ１は座標Ｎ１と座標Ｎ２にて、第２接触辺ａ２は座標Ｎ３と座標Ｎ４にて、第３接触辺ａ３は座標Ｎ４と座標Ｎ５にてそれぞれあらわせる。また、第４接触辺ａ４は座標Ｎ６と座標Ｎ７にて、第５接触辺ａ５は座標Ｎ７と座標Ｎ８にてそれぞれあらわせる。さらに、第６接触辺ａ６は座標Ｎ９と座標Ｎ１０にて、第７接触辺ａ７は座標Ｎ１０と座標Ｎ１１にてそれぞれあらわせる。

上記の処理により、ＣＰＵ１２は、図１１に示すような第１〜第７接触辺ａ１〜ａ７毎に、第１〜第７接触辺ａ１〜ａ７がそれぞれ対応する第１〜第７合成領域Ｃ１〜Ｃ７を介して対向するシールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７の情報を第１抽出結果データＤｅ１に記憶する。

具体的には、第１抽出結果データＤｅ１において、データＤａ１は、座標Ｎ１から座標Ｎ２の第１接触辺ａ１の部分の被シールド配線パターンＰ１が、「ＧＮＤ」のノード名、「Ｗ４」の配線幅、被シールド配線パターンＰ１との距離が「Ｄ１」のシールド配線パターンＰ４にシールドされていることを示している。

データＤａ２は、座標Ｎ３から座標Ｎ４の第２接触辺ａ２の部分の被シールド配線パターンＰ１が、「ＧＮＤ」のノード名、「Ｗ４」の配線幅、被シールド配線パターンＰ１との距離が「Ｄ２」のシールド配線パターンＰ４にシールドされていることを示している。

データＤａ３は、座標Ｎ４から座標Ｎ５の第３接触辺ａ３の部分の被シールド配線パターンＰ１が、「ＧＮＤ」のノード名、「Ｗ２」の配線幅、被シールド配線パターンＰ１との距離が「Ｄ３」のシールド配線パターンＰ３にシールドされていることを示している。

データＤａ４は、座標Ｎ６から座標Ｎ７の第４接触辺ａ４の部分の被シールド配線パターンＰ１がシールドされていないことを示している。
データＤａ５は、座標Ｎ７から座標Ｎ８の第５接触辺ａ５の部分、及び、座標Ｎ９から座標Ｎ１０の第６接触辺ａ６の部分の被シールド配線パターンＰ１が「ノードＤ」のその他配線パターンＰ６にシールドされ、データＤａ６は、座標Ｎ１０から座標Ｎ１１の第７接触辺ａ７の部分の被シールド配線パターンＰ１が「ノードＣ」のその他配線パターンＰ５にシールドされていることを示している。

次に、図７に示すように、ＣＰＵ１２は、レイアウトデータ３０の検索領域Ａ１において、被シールド配線パターンＰ１の下側の辺の最も右側で接触している矩形領域Ｒを求め、その矩形領域Ｒを第２０矩形領域Ｒ２０として定義する。同様に、ＣＰＵ１２は、レイアウトデータ３０の検索領域Ａ１において、被シールド配線パターンＰ１の上側の辺の最も左側で接触している矩形領域Ｒを求め、その矩形領域Ｒを第２１矩形領域Ｒ２１として定義する。

そして、まず、ＣＰＵ１２は、この第２０矩形領域Ｒ２０と先に定義した第２及び第９矩形領域Ｒ２，Ｒ９とを基に合成領域を作る。
まず、図８に示すように、第９矩形領域Ｒ９については、第９矩形領域Ｒ９とシールド配線パターンＰ３との間に他の矩形領域Ｒが存在しないため、第９矩形領域Ｒ９自身を第１１合成領域Ｃ１１とする。

次に、第２矩形領域Ｒ２については、第２矩形領域Ｒ２の下側にシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７が存在せず、第２矩形領域Ｒ２と検索領域Ａ１の間に、２つの矩形領域Ｒ（Ｒ３，Ｒ２３）が存在する。そのため、第２矩形領域Ｒ２とこの２つの矩形領域Ｒ３，Ｒ２３を１つに合成して第１２合成領域Ｃ１２となる。

次に、第２０矩形領域Ｒ２０については、第２０矩形領域Ｒ２０の下側にシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７が存在せず、また、第２０矩形領域Ｒ２０と検索領域Ａ１の間に、他の矩形領域Ｒが存在しない。そのため、第２０矩形領域Ｒ２０自身が第１３合成領域Ｃ１３となる。

続いて、ＣＰＵ１２は、第２１矩形領域Ｒ２１と先に定義した第６、第１４及び第１５矩形領域Ｒ６，Ｒ１４，Ｒ１５とを基にして、同様な方法で、第１４〜第１７合成領域Ｃ１４〜Ｃ１７を作る。

因みに、第１５矩形領域Ｒ１５については、上側にその他配線パターンＰ５が存在するだけで他の矩形領域Ｒは存在しない。そのため、第１５矩形領域Ｒ１５自身が第１４合成領域Ｃ１４となる。

また、第１４矩形領域Ｒ１４については、該第１４矩形領域Ｒ１４とシールド配線パターンＰ２との間に、２つの矩形領域Ｒ（Ｒ１７，Ｒ２４）が存在する。そのため、第１４矩形領域Ｒ１４とこの２つの矩形領域Ｒ１７，Ｒ２４を１つに合成して第１５合成領域Ｃ１５となる。

さらに、第６矩形領域Ｒ６については、第６矩形領域Ｒ６の上側にシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７が存在せず、第６矩形領域Ｒ６と検索領域Ａ１の間に、５つの矩形領域Ｒ（Ｒ７，Ｒ２５〜Ｒ２８）が存在する。そのため、第６矩形領域Ｒ６とこの５つの矩形領域Ｒ７，Ｒ２５〜Ｒ２８を１つに合成して第１６合成領域Ｃ１６となる。

さらにまた、第２１矩形領域Ｒ２１については、第２１矩形領域Ｒ２１の上側にシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７が存在せず、第２１矩形領域Ｒ２１と検索領域Ａ１の間に、３つの矩形領域Ｒ（Ｒ２９〜Ｒ３１）が存在する。そのため、第２１矩形領域Ｒ２１とこの３つの矩形領域Ｒ２９〜Ｒ３１を１つに合成して第１７合成領域Ｃ１７となる。

このようにして、第１１〜第１７合成領域Ｃ１１〜Ｃ１７を求めると、ＣＰＵ１２は、その第１１〜第１７合成領域Ｃ１１〜Ｃ１７の中から、被シールド配線パターンＰ１とシールド配線パターンＰ２〜Ｐ４との間に接触配置される合成領域を、その接触するシールド配線パターンＰ２〜Ｐ４とともに求める。

この場合、図８から明らかなように、被シールド配線パターンＰ１とシールド配線パターンＰ２〜Ｐ４との間に介在する合成領域は、第１１及び第１５合成領域Ｃ１１，Ｃ１５の２つである。

そして、この第１１及び第１５合成領域Ｃ１１，Ｃ１５毎に、ＣＰＵ１２は、その接触するシールド配線パターンＰ２〜Ｐ４と被シールド配線パターンＰ１との距離、及び、その接触するシールド配線パターンＰ２〜Ｐ４の配線幅を第２抽出結果データＤｅ２に記憶する。

因みに、ＣＰＵ１２は、第１１合成領域Ｃ１１について、シールド配線パターンＰ３と接触するため、そのシールド配線パターンＰ３と被シールド配線パターンＰ１との距離「Ｄ５」、そのシールド配線パターンＰ３の図８において上下方向の配線幅「Ｗ３」を第２抽出結果データＤｅ２に記憶する。

同様に、ＣＰＵ１２は、第１５合成領域Ｃ１５について、シールド配線パターンＰ２と接触するため、そのシールド配線パターンＰ２と被シールド配線パターンＰ１との距離「Ｄ６」、そのシールド配線パターンＰ２の配線幅「Ｗ１」を第２抽出結果データＤｅ２に記憶する。

次に、ＣＰＵ１２は、第１１〜第１７合成領域Ｃ１１〜Ｃ１７の中から、被シールド配線パターンＰ１とその他配線パターンＰ５〜Ｐ７と接触し、その接触したその他配線パターンＰ５〜Ｐ７との間に接触配置される合成領域を、その接触するその他配線パターンＰ５〜Ｐ７とともに求める。

この場合、図８から明らかなように、被シールド配線パターンＰ１とその他配線パターンＰ５〜Ｐ７との間に介在する合成領域は、第１４合成領域Ｃ１４の１つである。
そして、この第１４合成領域Ｃ１４に対して、ＣＰＵ１２は、その接触するその他配線パターンＰ５〜Ｐ７のノード名を第２抽出結果データＤｅ２に記憶する。

この場合、ＣＰＵ１２は、第１４合成領域Ｃ１４について、ノード名「ノードＣ」のその他配線パターンＰ５と接触するため、「ノードＣ」のノード名を第２抽出結果データＤｅ２に記憶する。

続いて、ＣＰＵ１２は、被シールド配線パターンＰ１の上辺又は下辺に接触している矩形領域Ｒ（この場合、第２、第６、第９、第１４、第１５、第２０、第２１矩形領域Ｒ２，Ｒ６，Ｒ９，Ｒ１４，Ｒ１５，Ｒ２０，Ｒ２１となる）の辺の左右両端の座標Ｎ１〜Ｎ３，Ｎ５，Ｎ６，Ｎ８，Ｎ９，Ｎ１１，Ｎ２１〜Ｎ２３を第２抽出結果データＤｅ２に記憶する。

この場合、被シールド配線パターンＰ１の上辺又は下辺に接触している第２、第６、第９、第１４、第１５、第２０、第２１矩形領域Ｒ２，Ｒ６，Ｒ９，Ｒ１４，Ｒ１５，Ｒ２０，Ｒ２１の各辺をそれぞれ第１１〜第１７接触辺ａ１１〜ａ１７とすれば、第１１〜第１７接触辺ａ１１〜ａ１７は、座標Ｎ１〜Ｎ３，Ｎ５，Ｎ６，Ｎ８，Ｎ９，Ｎ１１，Ｎ２１〜Ｎ２３にてあらわすことができる。

因みに、第１１接触辺ａ１１は座標Ｎ２と座標Ｎ２１にて、第１２接触辺ａ１２は座標Ｎ３と座標Ｎ２１にて、第１３接触辺ａ１３は座標Ｎ５と座標Ｎ６にてそれぞれあらわせる。また、第１４接触辺ａ１４は座標Ｎ８と座標Ｎ２２にて、第１５接触辺ａ１５は座標Ｎ２２と座標Ｎ２３にてそれぞれあらわせる。さらに、第１６接触辺ａ１６は座標Ｎ９と座標Ｎ２３にて、第１７接触辺ａ１７は座標Ｎ１と座標Ｎ１１にてそれぞれあらわせる。

上記の処理により、ＣＰＵ１２は、図１２に示すような第１１〜第１７接触辺ａ１１〜ａ１７毎に、第１１〜第１７接触辺ａ１１〜ａ１７がそれぞれ対応する第１１〜第１７合成領域Ｃ１１〜Ｃ１７を介して対向するシールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７の情報を第１抽出結果データＤｅ１に記憶する。

詳述すると、第２抽出結果データＤｅ２において、データＤａ１１は、座標Ｎ２から座標Ｎ２１の第１１接触辺ａ１１の部分の被シールド配線パターンＰ１が、「ＧＮＤ」のノード名、「Ｗ３」の配線幅、被シールド配線パターンＰ１との距離が「Ｄ５」のシールド配線パターンＰ３にシールドされていることを示している。

データＤａ１２は、座標Ｎ３から座標Ｎ２１の第１２接触辺ａ１２の部分、及び、座標Ｎ５から座標Ｎ６の第１３接触辺ａ１３の部分の被シールド配線パターンＰ１がシールドされていないことを示している。

データＤａ１３は、座標Ｎ８から座標Ｎ２２の第１４接触辺ａ１４の部分の被シールド配線パターンＰ１が、ノード名「ノードＣ」のその他配線パターンＰ５にシールドされていることを示している。

データＤａ１４は、座標Ｎ２２から座標Ｎ２３の第１５接触辺ａ１５の部分の被シールド配線パターンＰ１が、「ＧＮＤ」のノード名、「Ｗ１」の配線幅、被シールド配線パターンＰ１との距離が「Ｄ６」のシールド配線パターンＰ２にシールドされていることを示している。

データＤａ１５は、座標Ｎ９から座標Ｎ２３の第１６接触辺ａ１６の部分、及び、座標Ｎ１から座標Ｎ１１の第１７接触辺ａ１７の部分の被シールド配線パターンＰ１がシールドされていないことを示している。

続いて、ＣＰＵ１２は、図９に示すように、制御カード２１に基づいて、被シールド配線パターンＰ１に対して縮小検索領域Ａ１１〜Ａ１６を設定する。つまり、被シールド配線パターンＰ１の各頂点の座標Ｎ１，Ｎ２，Ｎ５，Ｎ６，Ｎ８，Ｎ１１に基づいて、縮小検索領域Ａ１１〜Ａ１６を設定する。そして、ＣＰＵ１２は、被シールド配線パターンＰ１に対して、制御カード２１に定義した異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）ｄｉ１（本実施形態では、４ミクロン）を拡開距離として、被シールド配線パターンＰ１の各頂点の座標Ｎ１，Ｎ２，Ｎ５，Ｎ６，Ｎ８，Ｎ１１で交わる辺をその距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）ｄｉ１だけ外方にそれぞれ延長する。さらに、ＣＰＵ１２は、その延長した辺と検索領域Ａ１の境界線とが囲む領域を縮小検索領域Ａ１１〜Ａ１６としてそれぞれ定義する。

上記の縮小検索領域Ａ１１のシールド状態抽出処理を図１０（ａ）〜図１０（ｃ）に従って説明する。ＣＰＵ１２は、縮小検索領域Ａ１２〜Ａ１６のシールド状態抽出処理についても、縮小検索領域Ａ１１のシールド状態の抽出処理と同じ処理を行うため、説明の便宜上その説明を省略する。

ＣＰＵ１２は、図１０（ａ）に示すように、縮小検索領域Ａ１１において、被シールド配線パターンＰ１の頂点（座標Ｎ１）を中心とし前記距離ｄｉ１（拡開距離）を半径とする四半形の領域内をシールド領域ＳＡとして設定する。そして、ＣＰＵ１２は、縮小検索領域Ａ１１の中で、シールド領域ＳＡから完全に外れた矩形領域Ｒ（この場合、矩形領域Ｒ３１）を処理対象外の矩形領域Ｒとして設定している。

次に、図１０（ｂ）に示すように、ＣＰＵ１２は、設定した四半形のシールド領域ＳＡ内の矩形領域Ｒのうち、被シールド配線パターンＰ１の頂点（座標Ｎ１）に接触している矩形領域Ｒ（この場合、第３２矩形領域Ｒ３２）を求める。

次に、ＣＰＵ１２は、求めた第３２矩形領域Ｒ３２であって、被シールド配線パターンＰ１の頂点（座標Ｎ１）と対角線上に対向する第３２矩形領域Ｒ３２の頂点ｂ１と接触し、かつ第３２矩形領域Ｒ３２に対して対角線上に位置する矩形領域Ｒ（この場合、第３３矩形領域Ｒ３３）を求める。

さらに、ＣＰＵ１２は、求めた第３３矩形領域Ｒ３３であって、同第３２矩形領域Ｒ３２の頂点ｂ１と対角線上に対向する頂点ｂ２と接触し、かつ第３３矩形領域Ｒ３３に対して対角線上に位置する矩形領域Ｒ（この場合、第３４矩形領域Ｒ３４）を求める。

つまり、ＣＰＵ１２は、シールド領域ＳＡ内に一部でも含まれる矩形領域Ｒであって、被シールド配線パターンＰ１の頂点（座標Ｎ１）に対して、左斜め４５°上に配置されている矩形領域Ｒ（第３２〜第３４矩形領域Ｒ３２〜Ｒ３４）を求める。

続いて、図１０（ｃ）に示すように、ＣＰＵ１２は、縮小検索領域Ａ１１において、求めた第３２〜第３４矩形領域Ｒ３２〜Ｒ３４毎に、図１０（ｃ）において上下左右方向に、シールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７が存在するかどうか検証する。

そして、ＣＰＵ１２は、矩形領域Ｒ３２〜Ｒ３４の上下左右方向にシールド配線パターンＰ２〜Ｐ４が存在する場合、そのシールド配線パターンＰ２〜Ｐ４と被シールド配線パターンＰ１との距離、及び、そのシールド配線パターンＰ２〜Ｐ４の配線幅を第３抽出結果データＤｅ３に記憶する。

一方、ＣＰＵ１２は、第３２〜第３４矩形領域Ｒ３２〜Ｒ３４の上下左右方向にその他配線パターンＰ５〜Ｐ７が存在する場合、その他配線パターンＰ５〜Ｐ７のノード名を第３抽出結果データＤｅ３に記憶する。

具体的には、まず、ＣＰＵ１２は、第３２矩形領域Ｒ３２の上方向にはシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７が存在しないため、第３抽出結果データＤｅ３を作成しない。

次に、ＣＰＵ１２は、第３２矩形領域Ｒ３２の左方向にはシールド配線パターンＰ４が存在する。そのため、ＣＰＵ１２は、シールド配線パターンＰ４と被シールド配線パターンＰ１との距離「Ｄ１」、及び、シールド配線パターンＰ４の配線幅「Ｗ４」を第３抽出結果データＤｅ３に記憶する。

続いて、ＣＰＵ１２は、第３３矩形領域Ｒ３３の上方向にはその他配線パターンＰ７が存在する。そのため、ＣＰＵ１２は、その他配線パターンＰ７のノード名「ノードＥ」を第３抽出結果データＤｅ３に記憶する。

そして、ＣＰＵ１２は、第３３矩形領域Ｒ３３の左方向には、シールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７が存在しないため、第３抽出結果データＤｅ３を作成しない。

次に、ＣＰＵ１２は、第３４矩形領域Ｒ３４の上方向には、シールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７が存在しないため、第３抽出結果データＤｅ３を作成しない。

続いて、ＣＰＵ１２は、第３４矩形領域Ｒ３４の左方向には、シールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７が存在しない。
これにより、上記の処理により、ＣＰＵ１２は、図１３に示すような頂点（座標Ｎ１）を有する被シールド配線パターンＰ１に対応するシールド配線パターンＰ２〜Ｐ４及びその他配線パターンＰ５〜Ｐ７の情報を第３抽出結果データＤｅ３に記憶する。

具体的には、データＤａ３１は、座標Ｎ１の被シールド配線パターンＰ１が「ノードＥ」のその他配線パターンＰ７にシールドされていることを示している。
また、データＤａ３２は、座標Ｎ１の被シールド配線パターンＰ１が「ＧＮＤ」のノード名、「Ｗ４」の配線幅、被シールド配線パターンＰ１との距離が「Ｄ１」のシールド配線パターンにシールドされていることを示している。

そして、ＣＰＵ１２は、上記の第１〜第３抽出結果データＤｅ１〜Ｄｅ３を読み出して、その第１〜第３抽出結果データＤｅ１〜Ｄｅ３を合成して抽出結果データＤｅを生成する。

図１４は、上記の抽出結果データＤｅの一例の構成図である。
抽出結果データＤｅは、各条件及び結果の階層構造（Ｈｉｅｒａｒｃｈｙ Ｃｏｎｄｉｔｉｏｎ）３１、共通条件３２、第１〜第３結果３３〜３５を有している。

抽出結果データＤｅは、各条件及び結果の階層構造（Ｈｉｅｒａｒｃｈｙ Ｃｏｎｄｉｔｉｏｎ）に基づいて、第１〜第３抽出結果データ３３〜３５が記述されている。
つまり、各条件の階層構造（Ｈｉｅｒａｒｃｈｙ Ｃｏｎｄｉｔｉｏｎ）３１は、左側に記述されるほど、記述された条件の階層が高い、反対に、右側に記述されるほど、記述された条件の階層が低い。つまり、抽出結果データＤｅでは、被シールド配線パターンＰ１のネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）、シールド配線パターンの層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）、シールド配線パターンの幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）、異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）ｄｉ１の順で階層が低くなっている。

従って、抽出結果データＤｅは、各条件及び結果の階層構造（Ｈｉｅｒａｒｃｈｙ Ｃｏｎｄｉｔｉｏｎ）に基づいて記述することで、第１〜第３結果３３〜３５に共通条件３２の被シールド配線パターンＰ１のネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）とシールド配線パターンＰ２〜Ｐ４の層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）を記述する必要がなくなり、簡素化することができる。

共通条件３２は、被シールド配線パターンＰ１のネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）とシールド配線パターンＰ２〜Ｐ４の層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）について記述されている。被シールド配線パターンＰ１のネット名（ｔａｒｇｅｔ＿ｎｏｄｅ）は「ＮｅｔＡ／Ｎ１，Ｎ２，Ｎ３，Ｎ５，Ｎ６，Ｎ８，Ｎ９，Ｎ１１／１Ｍｅｔａｌ＿Ｌａｙｅｒ」と記述され、抽出結果データＤｅが「ＮｅｔＡ」のネット、座標「Ｎ１，Ｎ２，Ｎ５，Ｎ６，Ｎ８，Ｎ１１」が頂点となる外形、「１Ｍｅｔａｌ＿Ｌａｙｅｒ」の層の被シールド配線パターンＰ１に対する結果であることを示している。

また、シールド配線パターンＰ２〜Ｐ４の層名（ｓｈｉｅｌｄ＿ｌａｙｅｒ）は「ｓａｍｅ」と記述され、抽出結果データＤｅが被シールド配線パターンと同じ層のシールド配線パターンＰ２〜Ｐ４で被シールド配線パターンＰ１をシールドした結果であることを示している。

第１結果３３は、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）、詳細結果４１〜４４を含んでいる。
シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）は「ＧＮＤ」と記述され、第１結果３３がネット名「ＧＮＤ」のシールド配線パターンＰ２〜Ｐ４で被シールド配線パターンＰ１をシールドした結果であることを示している。

詳細結果４１は、シールド配線パターンＰ４の幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）が「Ｗ４」、被シールド配線パターンＰ１とシールド配線パターンＰ４との距離（ｓｈｉｅｌｄ＿ｄｉｓｔａｎｃｅ）が「Ｄ１：Ｎ１〜Ｎ２」、「Ｄ２：Ｎ３〜Ｎ４」と記述され、座標「Ｎ１」から座標「Ｎ２」の被シールド配線パターンＰ１を配線幅「Ｗ４」のシールド配線パターンＰ４で配線間隔「Ｄ１」を空けてシールドし、また、座標「Ｎ３」から座標「Ｎ４」の被シールド配線パターンＰ１を配線幅「Ｗ４」のシールド配線パターンＰ４で配線間隔「Ｄ２」を空けてシールドしていることを示している。

詳細結果４２は、シールド配線パターンＰ３の幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）が「Ｗ２」、被シールド配線パターンＰ１とシールド配線パターンＰ３との距離（ｓｈｉｅｌｄ＿ｄｉｓｔａｎｃｅ）が「Ｄ３：Ｎ４〜Ｎ５」と記述され、座標「Ｎ４」から座標「Ｎ５」の被シールド配線パターンＰ１を配線幅「Ｗ２」のシールド配線パターンＰ３で配線間隔「Ｄ３」を空けてシールドしていることを示している。

詳細結果４３は、シールド配線パターンＰ２の配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）が「Ｗ１」、被シールド配線パターンＰ１とシールド配線パターンＰ２との距離（ｓｈｉｅｌｄ＿ｄｉｓｔａｎｃｅ）が「Ｄ６：Ｎ２２〜Ｎ２３」と記述され、座標「Ｎ２２」から座標「Ｎ２３」の被シールド配線パターンＰ１を配線幅「Ｗ１」のシールド配線パターンＰ２で配線間隔「Ｄ６」を空けてシールドしていることを示している。

詳細結果４４は、シールド配線パターンＰ３の配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）が「Ｗ３」、被シールド配線パターンＰ１とシールド配線パターンＰ３との距離（ｓｈｉｅｌｄ＿ｄｉｓｔａｎｃｅ）が「Ｄ４：Ｎ２〜Ｎ２１」と記述され、座標「Ｎ２」から座標「Ｎ２１」の被シールド配線パターンＰ１を配線幅「Ｗ３」のシールド配線パターンＰ３で配線間隔「Ｄ５」を空けてシールドしていることを示している。

第２結果３４は、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）が「ＮｏｄｅＣ：Ｎ８〜Ｎ２２，Ｎ１０〜Ｎ１１」と記述され、座標「Ｎ８」から座標「Ｎ２２」、座標「Ｎ１０」から座標「Ｎ１１」の被シールド配線パターンＰ１を「ノードＣ」のその他配線パターンＰ５でシールドしている。

また、第２結果３４は、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）が「ＮｏｄｅＤ：Ｎ７〜Ｎ８，Ｎ８〜Ｎ９」と記述され、座標「Ｎ７」から座標「Ｎ８」、座標「Ｎ８」から座標「Ｎ９」の被シールド配線パターンＰ１を「ノードＤ」のその他配線パターンＰ６でシールドしている。

さらにまた、第２結果３４は、シールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）が「ｉｇｎｏｒｅ：Ｎ１〜Ｎ１１，Ｎ３〜Ｎ２１，Ｎ５〜Ｎ６，Ｎ６〜Ｎ７，Ｎ９〜Ｎ２３」と記述され、座標「Ｎ１」から座標「Ｎ１１」、座標「Ｎ３」から座標「Ｎ２１」、座標「Ｎ５」から座標「Ｎ６」、座標「Ｎ６」から座標「Ｎ７」、座標「Ｎ９」から座標「Ｎ２３」の被シールド配線パターンＰ１に対して制御カード２１で定義された異ノードを無視できる距離（ｉｇｎｏｒｅ ｄｉｓｔａｎｃｅ）ｄｉ１以内には配線パターンが配置されていないことを示している。

第４結果３５は、座標「Ｎ１」の被シールド配線パターンＰ１が「ノードＥ」の配線パターンＰ７でシールドされ、また、座標「Ｎ１」の被シールド配線パターンＰ１が「ＧＮＤ」のノード、配線幅「Ｗ４」のシールド配線パターンＰ４で配線間隔「Ｄ１」空けてシールドされていることを示している。

シールド状態抽出処理（ステップＳ２）が完了すると、ＣＰＵ１２は、制御カード２１に基づいて、抽出結果データＤｅからレイアウトデータ３０のシールドが正しく行われているか否かを判定する（ステップＳ３、検証工程、検証手段）。

ここで、レイアウトデータ３０のシールドが正しく行われていると判定すると（ステップＳ３でＹＥＳ）、ＣＰＵ１２は処理を完了する。反対に、レイアウトデータ３０のシールドが正しく行われていないと判定すると（ステップＳ３でＮＯ）、ＣＰＵ１２はエラーと判定した抽出結果データＤｅの項目をエラーリストとして、又は、エラーの内容を反映したレイアウトデータ３０を表示装置１５に表示（ステップＳ４）して処理を完了する。

詳しくは、ＣＰＵ１２は、抽出結果データＤｅのシールド配線パターンの配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）Ｗｅが制御カード２１に定義された値Ｗｒ（本実施形態では、２ミクロン）以上か否かを判定する。換言すると、抽出結果データＤｅのシールド配線パターンの配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）Ｗｅが制御カード２１に定義された値Ｗｒ以上のとき、ＣＰＵ１２は正常にシールドされていると判定する。反対に、ＣＰＵ１２は、抽出結果データＤｅのシールド配線パターンの配線幅（ｓｈｉｅｌｄ＿ｗｉｄｔｈ）Ｗｅが制御カード２１に定義された値Ｗｒより小さいとき、正常にシールドされていないと判定する。

また、ＣＰＵ１２は、抽出結果データＤｅに制御カード２１に定義されたシールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）以外の配線パターンがあるか否かを判定する。換言すると、ＣＰＵ１２は、抽出結果データＤｅに制御カード２１に定義されたシールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）以外の配線パターンがあるとき、その配線パターンをエラーと判定する。反対に、ＣＰＵ１２は、抽出結果データＤｅに制御カード２１に定義されたシールドする配線パターンのネット名（ｓｈｉｅｌｄ＿ｎｏｄｅ）以外の配線パターンがないとき、正常にシールドされていると判定する。

以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）被シールド配線パターンＰ１の全ての辺にそれぞれ接触する各合成領域Ｃ１〜Ｃ７，Ｃ１１〜Ｃ１７がシールド配線パターンＰ２〜Ｐ４又はその他配線パターンＰ５〜Ｐ７と接触するか否かを検出するようにした。従って、従来の論理演算では、シールドされていない被シールド配線パターンＰ１の辺をシールドされていると誤判定する場合があったが、被シールド配線パターンＰ１の全ての辺をシールドするシールド配線パターンＰ２〜Ｐ４を確実に検出することができる。

この結果、検証装置１１は、レイアウトデータ３０のシールドについて精度良く検証することができる。
（２）さらに、矩形領域Ｒのうち、被シールド配線パターンＰ１とシールド配線パターンＰ２〜Ｐ４との間、被シールド配線パターンＰ１とその他配線パターンＰ５〜Ｐ７との間、被シールド配線パターンＰ１と検索領域Ａ１との間の矩形領域Ｒを１つ合成して合成領域を生成するようにした。

従って、従来の論理演算では、シールド配線パターンＰ２〜Ｐ４と被シールド配線パターンＰ１との距離が離れているとシールド配線パターンＰ２〜Ｐ４を検出することができなかったが、シールド配線パターンＰ２〜Ｐ４と被シールド配線パターンＰ１との距離が離れていてもシールド配線パターンＰ２〜Ｐ４を検出することができる。

この結果、検証装置１１は、レイアウトデータ３０のシールドについてさらに精度良く検証することができる。
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態の制御カード２１、抽出結果データＤｅの形式は特に制限されない。

１４ 記憶領域
２０ 基準値情報（制御カード）
Ａ１ 検索領域
Ｃ１〜Ｃ７，Ｃ１１〜Ｃ１７ 合成領域
Ｄｅ 配線パターンの情報（抽出結果データ）
Ｐ１ 被シールド配線パターン
Ｐ１〜Ｐ７ 配線パターン
Ｐ２〜Ｐ４ シールド配線パターン
Ｒ１〜Ｒ３８ 矩形領域
Ｒ３２ 第１検索矩形領域（第３２矩形領域）
Ｒ３３，Ｒ３４ 第２検索矩形領域（第３３及び第３４矩形領域）

Claims (5)

1. 半導体装置のレイアウト検証方法であって、
   処理装置が、被シールド配線パターンに対して設計基準値に基づいた距離離れた検索領域を設定し、
   前記処理装置が、設定された前記検索領域の前記各配線パターンを除く領域に複数の矩形領域を設定し、
   前記処理装置が、設定された複数の前記矩形領域のうち、前記被シールド配線パターンとシールド配線パターンの間、又は、前記被シールド配線パターンと前記検索領域の間にある前記矩形領域を１つに合成して合成領域を生成し、
   前記処理装置が、前記合成領域と接触するシールド配線パターン又はその他の配線パターンの情報を記憶領域に記憶し、
   前記処理装置が、前記記憶領域に記憶された前記合成領域と接触する前記シールド配線パターン及び前記その他の配線パターンの情報を、該シールド配線パターン及びその他の配線パターンの情報に対する基準値の情報に基づいて、前記被シールド配線パターンが前記シールド配線パターンでシールドされているか否かを検証する
   ことを特徴とするレイアウト検証方法。
2. 請求項１に記載のレイアウト検証方法であって、
   前記処理装置が、
   前記検索領域において、前記検索領域に含まれる前記被シールド配線パターン、前記シールド配線パターン及び前記その他の配線パターンの頂点から上下左右方向に引き出し線を引き、前記引き出し線によって区画形成して前記矩形領域を設定することを特徴とするレイアウト検証方法。
3. 請求項１又は２に記載のレイアウト検証方法であって、
   前記処理装置が、
   前記検索領域において、前記被シールド配線パターンの頂点を通る辺を延長し、該延長した辺と前記検索領域とで囲む領域を縮小検索領域として設定し、
   前記縮小検索領域において、前記被シールド配線パターンの頂点を中心として前記設計基準に基づいた距離を半形とする四半形の領域を設定し、
   設定した前記四半形の領域内の矩形領域のうち、前記被シールド配線パターンの頂点と接触する矩形領域を第１検索矩形領域として求め、
   前記四半形の領域内において、求めた前記第１検索矩形領域の、前記被シールド配線パターンの頂点に対して対角線上に位置する矩形領域を第２検索矩形領域として求め、
   前記四半形の領域内において、求めた前記第１及び第２検索矩形領域から上下左右方向に前記シールド配線パターン又はその他の配線パターンを検索し、
   検索した前記シールド配線パターン又は前記その他の配線パターンの情報を前記記憶領域に記憶することを特徴とするレイアウト検証方法。
4. 請求項１〜３のいずれか１つに記載のレイアウト検証方法であって、
   前記配線パターンの情報及び前記基準値情報は、
   各項目が階層構造になっていることを特徴とするレイアウト検証方法。
5. 半導体装置のレイアウト設計において、被シールド配線パターンがシールド配線パターンでシールドされているかを検証するレイアウト検証装置であって、
   被シールド配線パターンに対して設計基準値に基づいた距離離れた検索領域を設定する検索領域設定手段と、
   設定された前記検索領域の前記各配線パターンを除く領域に複数の矩形領域を設定する矩形領域設定手段と、
   設定された複数の前記矩形領域のうち、前記被シールド配線パターンと前記シールド配線パターンの間、又は、前記被シールド配線パターンと前記検索領域の間にある前記矩形領域を１つに合成して合成領域を生成する合成領域設定手段と、
   前記合成領域と接触するシールド配線パターン又はその他の配線パターンの情報を記憶領域に記憶する配線情報抽出手段と、
   前記記憶領域に記憶された前記合成領域と接触する前記シールド配線パターン及び前記その他の配線パターンの情報を、そのシールド配線パターン及びその他の配線パターンの情報に対する基準値の情報に基づいて、前記被シールド配線パターンが前記シールド配線パターンでシールドされているか否かを検証する検証手段と
   を有することを特徴とするレイアウト検証装置。

Images